JP2015177062A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2015177062A
JP2015177062A JP2014052716A JP2014052716A JP2015177062A JP 2015177062 A JP2015177062 A JP 2015177062A JP 2014052716 A JP2014052716 A JP 2014052716A JP 2014052716 A JP2014052716 A JP 2014052716A JP 2015177062 A JP2015177062 A JP 2015177062A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
semiconductor device
substrate
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014052716A
Other languages
English (en)
Inventor
佐藤　隆夫
Takao Sato
隆夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014052716A priority Critical patent/JP2015177062A/ja
Priority to TW103123509A priority patent/TWI550729B/zh
Priority to US14/475,560 priority patent/US9153566B1/en
Priority to CN201410444562.5A priority patent/CN104916551B/zh
Publication of JP2015177062A publication Critical patent/JP2015177062A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置のサイズを小さくする。
【解決手段】半導体基板の表面に対し格子状に溝を形成し、半導体基板上の溝に囲まれた領域に複数の半導体チップを積層することにより積層体を形成し、溝に囲まれた領域に複数の半導体チップ間および複数の半導体チップの側面を覆う第１の封止樹脂層を形成し、積層体に応じて半導体基板を分離し、配線基板側に半導体チップが位置するように、配線基板上に積層体を搭載し、配線基板上に積層体を封止する第２の封止樹脂層を形成し、積層体に応じて配線基板を分離し、第１の封止樹脂層を形成した後であって且つ配線基板を分離する前に、半導体基板の積層体が形成された面と反対側の面から厚さ方向に半導体基板の一部を研削する。
【選択図】図１

Description

実施形態の発明は、半導体装置の製造方法および半導体装置に関する。
近年、通信技術や情報処理技術の発達に伴い、半導体装置の小型化および高速化の要求がある。これに対応するため、半導体装置において、複数の半導体チップを積層させた３次元実装により、部品間の配線の長さを短くして動作周波数の増大に対応させ、かつ実装面積効率を高めることを目的とした半導体パッケージの開発が進められている。
例えば、ＮＡＮＤ型フラッシュメモリ等の半導体装置において、小型化および高速化の観点から同一の配線基板にメモリコントローラとメモリチップとを積層させる３次元実装構造が提案されている。３次元実装構造としては、例えば、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）方式による積層構造がある。
ＴＳＶ方式による積層構造の半導体装置の製造では、リードフレーム等の金属板上に複数の半導体チップを積層し、半導体チップを貫通する貫通電極を用いて半導体チップ間の電気的接続を行うことにより積層体を形成し、アンダーフィル樹脂により半導体チップ間を封止する。その後、積層体と配線基板とを貼り合わせる。さらに、封止樹脂を充填することにより積層体を封止し、外部接続端子を配線基板に形成した後、ダイシングを行い積層体に応じて配線基板を分離する。
アンダーフィル樹脂による封止工程では、ある積層体を封止するためのアンダーフィル樹脂が隣接する別の積層体の形成領域まで広がらないようにするために金属板に封止材流出防止体が設けられるが、該防止体を設ける分、金属板のサイズを大きくしなければならない。さらに、３次元実装構造では、半導体装置が厚くなりやすい。よって、半導体装置のサイズを小さくするためには、例えば積層体が設けられる基板の面積を小さくしつつ、半導体装置を薄くすることが要求される。
米国特許出願公開２０１０／２５８９３３号明細書
実施形態の発明が解決しようとする課題は、半導体装置のサイズを小さくすることである。
実施形態の半導体装置の製造方法は、半導体基板の表面に対し格子状に溝を形成し、半導体基板上の溝に囲まれた領域に複数の半導体チップを積層することにより積層体を形成し、溝に囲まれた領域に複数の半導体チップ間および複数の半導体チップの側面を覆う第１の封止樹脂層を形成し、積層体に応じて半導体基板を分離し、配線基板側に半導体チップが位置するように、配線基板上に積層体を搭載し、配線基板上に積層体を封止する第２の封止樹脂層を形成し、積層体に応じて配線基板を分離し、第１の封止樹脂層を形成した後であって且つ配線基板を分離する前に、半導体基板の積層体が形成された面と反対側の面から厚さ方向に半導体基板の一部を研削するものである。
半導体装置の製造方法例を示すフローチャートである。 半導体装置の製造方法例を説明するための図である。 半導体装置の製造方法例を説明するための断面図である。 半導体装置の製造方法例を説明するための断面図である。 半導体装置の製造方法例を説明するための断面図である。 半導体装置の構造例を示す図である。 半導体装置の製造方法例を示すフローチャートである。 半導体装置の製造方法例を説明するための断面図である。 半導体装置の製造方法例を説明するための断面図である。
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
（第１の実施形態）
図１は、半導体装置の製造方法例を示すフローチャートである。図１に示す半導体装置の製造方法例は、半導体基板を準備する準備工程（Ｓ１−１）と、半導体基板上に複数の半導体チップを積層することにより積層体を形成する積層工程（Ｓ１−２）と、半導体基板上に、複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層を形成する第１の封止工程（Ｓ１−３）と、積層体に応じて半導体基板を分離する第１の分離工程（Ｓ１−４）と、配線基板に積層体を搭載する搭載工程（Ｓ１−５）と、積層体を封止する封止樹脂層を形成する第２の封止工程（Ｓ１−６）と、半導体基板の一部を研削する研削工程（Ｓ１−７）と、外部接続端子を形成する端子形成工程（Ｓ１−８）と、積層体に応じて配線基板を分離する第２の分離工程（Ｓ１−９）と、を少なくとも具備する。上記工程について、図面を参照してさらに説明する。
準備工程（Ｓ１−１）および積層工程（Ｓ１−２）について、図２を参照して説明する。図２は、半導体装置の製造方法例を説明するための図であり、図２（Ａ）は上面図であり、図２（Ｂ）は、図２（Ａ）における線分Ｘ−Ｙの断面図である。なお、便宜のため、図２（Ａ）では、図２（Ｂ）の一部の構成要素を省略して図示している。ここでは、一例として１枚の半導体基板１に複数の積層体１１を形成する例について説明する。
準備工程（Ｓ１−１）では、半導体基板１を準備する。半導体基板１は、表面に格子状に設けられた溝Ｃ１を有する。溝Ｃ１は、アンダーフィル樹脂の過度の広がりを防止する機能、積層体を形成する際の位置合わせに用いられるアライメントマーカとしての機能を有する。溝Ｃ１は、例えば積層体１１毎に格子状に設けられ、隣接する積層体１１に応じて設けられた格子状の溝Ｃ１は、図２（Ｂ）に示すように並んで設けられている。溝Ｃ１の深さは、例えば５０μｍ以上１００μｍ以下である。溝Ｃ１は、図２（Ａ）に示すように、半導体基板１の縁よりも内側に設けられることが好ましい。溝Ｃ１は、例えばダイヤモンドブレード等を用いて半導体基板１を研削することにより形成される。なお、溝Ｃ１の断面形状は特に限定されない。なお、準備工程（Ｓ１−１）において、半導体基板１の表面に対し溝Ｃ１を形成してもよい。
半導体基板１としては、例えばシリコン基板を用いることができる。シリコン基板は、溝Ｃ１の形成や基板を薄くする等の加工が容易であり好ましい。なお、半導体基板１は、再生基板であってもよい。また、図２（Ａ）では、半導体基板１の形状が円状であるが、これに限定されず、例えば矩形状であってもよい。
積層工程（Ｓ１−２）では、図２（Ａ）および図２（Ｂ）に示すように、半導体基板１上の溝Ｃ１に囲まれた領域に複数の半導体チップを積層させることにより積層体１１を形成する。
積層体１１の形成では、まず、接着層２１を挟んで半導体基板１に半導体チップ２２ａを貼り合わせる。接着層２１としては、例えばポリイミド等の樹脂フィルムを用いることができる。接着層２１は、半導体チップ２２ａを接着した後にキュアにより硬化される。
次に、複数の半導体チップ２２ｂを積層させる。ここでは、一例として７段の半導体チップ２２ｂの積層を形成する。半導体チップ２２ｂは、貫通電極２５を有する。複数の半導体チップ２２ｂは、接着層２４を挟んで貼り合され、半導体チップ２２ｂの表面に設けられたバンプ電極２３および半導体チップ２２ｂを貫通する貫通電極２５により、互いに電気的に接続される。なお、半導体チップ２２ｂのバンプ電極２３の形成面とは反対の面に電極パッドを設け、電極パッドおよびバンプ電極２３を介して他の半導体チップ２２ｂと電気的に接続してもよい。さらに、最下層の半導体チップ２２ｂは、接着層２４を挟んで半導体チップ２２ａに貼り合され、バンプ電極２３および貫通電極２５により、半導体チップ２２ａに電気的に接続される。
半導体チップ２２ａおよび半導体チップ２２ｂとしては、例えばメモリチップ等を用いることができる。メモリチップとしては、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を用いることができる。なお、メモリチップにデコーダ等の回路が設けられていてもよい。なお、半導体チップ２２ａに貫通電極を設け、貫通電極により半導体チップ２２ａと半導体チップ２２ｂとを電気的に接続させてもよい。
バンプ電極２３としては、例えば金バンプ、銅バンプ、または半田バンプを用いることができ、半田バンプとしては、錫−銀系、錫−銀−銅系の鉛フリー半田を用いることができる。
接着層２４は、半導体チップ２２ｂの間隔を維持するためのスペーサとしての機能を有する。接着層２４としては、例えば熱硬化性樹脂等を用いることができる。
さらに、最上層の半導体チップ２２ｂ上に配線層２６を形成する。さらに、配線層２６上に電極パッド２８を形成する。
配線層２６の具体例としては、半導体チップ２２ｂにおける電極等を再配置する再配線層が挙げられる。配線層２６は、半導体チップ２２ｂ上に設けられた再配線層であり、接続配線２７を有する。接続配線２７は、最上層の半導体チップ２２ｂの貫通電極２５に電気的に接続される。
接続配線２７および電極パッド２８としては、例えば銅、チタン、窒化チタン、クロム、ニッケル、金、またはパラジウム等の単層または積層を用いることができる。
次に、配線層２６上に半導体チップ２２ｃを配置する。半導体チップ２２ｃとしては、例えばフリップチップ型の半導体チップを用いることができ、半田ボール等の接続端子を介して接続配線２７に電気的に接続される。例えば、熱圧着や還元雰囲気下でのリフローにより半導体チップ２２ｃを接続配線２７に電気的に接続することができる。半導体チップ２２ｃとしては、例えばインターフェースチップやコントローラチップを用いることができる。例えば半導体チップ２２ｂがメモリチップの場合、半導体チップ２２ｃにコントローラチップを用い、コントローラチップによりメモリチップに対する書き込みおよび読み出しを制御することができる。なお、半導体チップ２２ｃは、半導体チップ２２ｂよりも小さいことが好ましい。すなわち、半導体チップ２２ｃは、半導体チップ２２ｂの一部の上に設けられることが好ましい。
上記工程により、積層体１１が形成される。このように、積層体１１は、半導体基板１と、半導体基板１上に設けられた半導体チップ２２ａと、半導体チップ２２ａ上に積層された複数の半導体チップ２２ｂと、半導体チップ２２ｂ上に設けられ、接続配線２７を有する配線層２６と、配線層２６上に設けられた半導体チップ２２ｃと、を具備する。半導体チップ２２ａは、バンプ電極２３により半導体チップ２２ｂに電気的に接続され、半導体チップ２２ｂは、チップを貫通する貫通電極２５を有し、バンプ電極２３および貫通電極２５により互いに電気的に接続され、半導体チップ２２ｃは、接続配線２７を介して半導体チップ２２ｂに電気的に接続される。このように、ＴＳＶ方式の積層構造の積層体１１を用いることにより、チップ面積を小さくすることができ、接続端子数を多くすることができるため、接続不良等を抑制することができる。
次に、第１の封止工程（Ｓ１−３）、第１の分離工程（Ｓ１−４）、搭載工程（Ｓ１−５）、第２の封止工程（Ｓ１−６）、研削工程（Ｓ１−７）、端子形成工程（Ｓ１−８）、および第２の分離工程（Ｓ１−９）について、図３ないし図５を参照して説明する。図３ないし図５は、半導体装置の製造方法例を説明するための断面図である。
第１の封止工程（Ｓ１−３）では、図３（Ａ）に示すように、半導体基板１上に、積層体１１における複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層１４を形成する。例えば、ニードル等を用いたディスペンサによりアンダーフィル樹脂を充填することにより、封止樹脂層１４を形成することができる。このとき、封止樹脂層１４の側面には、フィレットが形成される。
本実施形態における半導体装置の製造方法例では、半導体基板１の表面に格子状の溝Ｃ１を設け、半導体基板１上の溝Ｃ１に囲まれた領域に積層体１１を形成しているため、アンダーフィル樹脂が溝Ｃ１を超えて広がりにくい。これにより、例えば隣接する他の積層体１１の形成領域までアンダーフィル樹脂が流れ出てしまうことを抑制することができる。よって、例えば１枚の半導体基板１を用いて複数の積層体１１を形成する場合に、積層体１１の形成領域の間隔を短くすることができるため、積層体１１の取り数を増やすことができる。
第１の分離工程（Ｓ１−４）では、図３（Ｂ）に示すように、積層体１１に応じて半導体基板１を分離する。例えば、ダイヤモンドブレード等のブレードにより半導体基板１を切断することにより半導体基板１を分離することができる。なお、第１の分離工程（Ｓ１−４）において、半導体チップの側面に形成される封止樹脂層１４（フィレットの部分）を切断しつつ、半導体基板１を切断することが好ましい。また、このとき溝Ｃ１も除去することが好ましい。これにより、例えば封止材流出防止体を設けた金属板上に積層体を形成する場合よりも半導体装置の幅を小さくすることができる。
搭載工程（Ｓ１−５）では、図４（Ａ）に示すように、第１の面および第２の面を有する配線基板１０に積層体１１を搭載する。このとき、配線基板１０の第１の面に半導体チップが位置するように配線基板１０の第１の面上に積層体１１を搭載する。例えば、マウンタを用いて積層体１１を搭載してもよい。さらに、積層体１１は電極パッド上に設けられた半田材１５により配線基板１０と電気的に接続される。例えば、パルスヒート法等を用いて配線基板１０と積層体１１とを接合することができる。これに限定されず、積層体１１と配線基板１０を仮接着した後、リフローにより半田材１５を用いて本接着を行うことにより積層体１１を搭載してもよい。また、配線基板１０と積層体１１との間を封止する封止樹脂層１６を形成する。例えば、アンダーフィル樹脂を充填することにより封止樹脂層１６を形成することができる。なお、必ずしも封止樹脂層１６を設けなくてもよい。
配線基板１０としては、例えば表面に設けられた配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。配線層は接続パッドを有し、例えば接続パッドを介して積層体１１の電極パッドと電気的に接続する。なお、配線基板１０の第１の面は、図４（Ａ）における配線基板１０の上面に相当し、第２の面は、図４（Ａ）における配線基板１０の下面に相当しており、配線基板１０の第１の面および第２の面は、互いに対向している。
第２の封止工程（Ｓ１−６）では、図４（Ｂ）に示すように、積層体１１を封止する封止樹脂層１７を形成する。例えば、封止樹脂を充填することにより封止樹脂層１７を形成することができる。図４（Ｂ）では、半導体基板１を覆うように封止樹脂層１７を図示しているが、これに限定されず、半導体基板１の一部が露出するように封止樹脂層１７を形成してもよい。封止樹脂としては、ＳｉＯ２等の無機充填材を含有し、例えば無機充填材を絶縁性の有機樹脂材料等と混合したものを用いることができ、例えばエポキシ樹脂と混合したものを用いることができる。無機充填材は、全体の８０％〜９５％含有され、封止樹脂層の粘度や硬度等を調整する機能を有する。上記封止樹脂を用いた封止樹脂層１７は、半導体基板１との密着性が高いため好ましい。
研削工程（Ｓ１−７）では、図５（Ａ）に示すように、厚さ方向に少なくとも半導体基板１の一部を研削する。例えば、配線基板１０の第２の面を固定用テープに貼りつけて、保持しながら、ブラスト処理や化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行うことにより、半導体基板１の一部を研削することができる。ここでは、半導体基板１の積層体１１が形成された面と反対側の面から封止樹脂層１７の一部および半導体基板１の一部を研削する例について図示しているが、これに限定されず、例えば半導体チップ２２ｂよりも厚い半導体チップ２２ａを用い、半導体チップ２２ａの一部まで研削してもよい。
研削工程（Ｓ１−７）により半導体基板１の一部を研削することにより、半導体基板１を薄くすることができる。研削工程（Ｓ１−７）後の半導体基板１の厚さは、例えば５０μｍ以上１００μｍ以下であることが好ましい。なお、研削工程（Ｓ１−７）を行うタイミングはこれに限定されず、少なくとも第１の封止工程（Ｓ１−３）の後であって、第２の分離工程（Ｓ１−９）の前に行えばよい。
端子形成工程（Ｓ１−８）では、図５（Ｂ）に示すように、配線基板１０の第２の面に外部接続端子１８を形成する。例えば、配線基板１０の第２の面上にフラックスを塗布後、半田ボールを搭載し、リフロー炉に入れて半田ボールを溶融させ、配線基板１０が有する接続パッドと接合させる。その後、溶剤や純水洗浄によりフラックスを除去することにより外部接続端子１８を形成することができる。
第２の分離工程（Ｓ１−９）では、図５（Ｂ）に示すように、積層体１１に応じて配線基板１０を分離する。例えば、配線基板１０の第２の面をダイシングテープに貼りつけて配線基板１０をダイシングリング等で保持した後、ダイヤモンドブレード等を用いたダイシングにより配線基板１０を分離することができる。以上が半導体装置の製造方法例の説明である。
なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも上記工程に限定されない。また、上記工程に加え、例えば製品情報を刻印するマーキング工程や、熱処理工程、封止体を覆うシールド層を形成するシールド層形成工程等を設けてもよい。
上記製造工程を経て作製される半導体装置の構造例を図６に示す。図６（Ａ）は、上面図であり、図６（Ｂ）は、図６（Ａ）における線分Ａ−Ｂの断面図である。なお、図６（Ａ）において、便宜のため一部の構成要素を図示していない。
図６（Ａ）および図６（Ｂ）に示す半導体装置は、互いに対向する第１の面および第２の面を有する配線基板１０と、半導体基板１と半導体基板１上に積層された複数の半導体チップとを備え、配線基板１０の第１の面側に半導体チップが位置するように、配線基板１０の第１の面上に搭載された積層体１１と、複数の半導体チップ間を封止する封止樹脂層１４と、配線基板１０と積層体１１との間を封止する封止樹脂層１６と、配線基板１０の第１の面上に半導体基板１の少なくとも一部を露出させつつ、積層体１１を封止するように設けられた封止樹脂層１７と、配線基板１０の第２の面に設けられた外部接続端子１８と、を具備する。
半導体基板１を露出させることにより、半導体装置の放熱性を高めることができ、例えば半導体基板１を介して半導体装置を冷却させることも可能となる。また、半導体基板１は、例えば５０μｍ以上１００μｍ以下と薄く、封止樹脂層１４は、半導体基板１の側面と一続きに連続する側面を有する。このように、本実施形態の半導体装置の製造方法では、半導体基板を薄くしつつ、半導体装置の幅を小さくすることができるため、半導体装置のサイズを小さくすることができる。
（第２の実施形態）
本実施形態では、第１の実施形態と一部の工程が異なる半導体装置の製造方法例について説明する。
図７は、半導体装置の製造方法例を示すフローチャートである。図７に示す半導体装置の製造方法例は、半導体基板を準備する準備工程（Ｓ２−１）と、半導体基板上に複数の半導体チップを積層することにより積層体を形成する積層工程（Ｓ２−２）と、半導体基板上に、複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層を形成する第１の封止工程（Ｓ２−３）と、半導体基板の一部を研削する第１の研削工程（Ｓ２−４）と、積層体に応じて半導体基板を分離する第１の分離工程（Ｓ２−５）と、配線基板に積層体を搭載する搭載工程（Ｓ２−６）と、積層体を封止する封止樹脂層を形成する第２の封止工程（Ｓ２−７）と、積層体を封止する封止樹脂層を研削することにより半導体基板の一部を露出させる第２の研削工程（Ｓ２−８）と、外部接続端子を形成する端子形成工程（Ｓ２−９）と、積層体に応じて配線基板を分離する第２の分離工程（Ｓ２−１０）と、を少なくとも具備する。なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも上記工程に限定されない
準備工程（Ｓ２−１）は、第１の実施形態における準備工程（Ｓ１−１）に相当する。積層工程（Ｓ２−２）は、積層工程（Ｓ１−２）に相当する。第１の封止工程（Ｓ２−３）は第１の封止工程（Ｓ１−３）に相当する。第１の分離工程（Ｓ２−５）は、第１の分離工程（Ｓ１−４）に相当する。搭載工程（Ｓ２−６）は、搭載工程（Ｓ１−５）に相当する。第２の封止工程（Ｓ２−７）は、第２の封止工程（Ｓ１−６）に相当する。端子形成工程（Ｓ２−９）は端子形成工程（Ｓ１−８）に相当する。第２の分離工程（Ｓ２−１０）は第２の分離工程（Ｓ１−９）に相当する。なお、第１の実施形態の製造工程に相当する工程については、対応する製造工程の説明を適宜援用することができる。第１の実施形態と異なる内容の工程について図面を参照してさらに説明する。
本実施形態における半導体装置の製造方法例では、まず第１の実施形態における半導体装置の製造方法例と同様に、準備工程（Ｓ２−１）から第１の封止工程（Ｓ２−３）までを行う。
次に、第１の研削工程（Ｓ２−４）について図８を参照して説明する。図８は、本実施形態における半導体装置の製造方法例を説明するための断面図である。
準備工程（Ｓ２−１）から封止工程（Ｓ２−３）までを経て形成される半導体装置の一例は、図８（Ａ）に示すように、半導体基板１と、半導体基板１上に設けられた積層体１１と、積層体１１における複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層１４と、を具備する。なお、第１の実施形態における半導体装置の構造と同じ部分については該半導体装置の説明を適宜援用することができる。
第１の研削工程（Ｓ２−４）では、図８（Ａ）に示すように半導体基板１を固定テープ３１に固定する。このとき、固定テープ３１上に積層体１１が位置するように半導体基板１を固定する。固定テープ３１としては、例えば光硬化性の固定テープを用いることができる。光硬化性の固定テープは、接着力が高いため好ましい。
その後、図８（Ｂ）に示すように、半導体基板１の積層体１１が形成される面と反対側の面から厚さ方向に半導体基板１の一部を研削する。例えば、ブラスト処理やＣＭＰ処理を行うことにより、半導体基板１を研削することができる。
第１の研削工程（Ｓ２−４）により半導体基板１の一部を研削することにより、半導体基板１を薄くすることができる。第１の研削工程（Ｓ２−４）後の半導体基板１の厚さは、例えば５０μｍ以上１００μｍ以下であることが好ましい。
その後、固定テープ３１から積層体１１を剥がし、第１の実施形態と同様に第１の分離工程（Ｓ２−５）と、搭載工程（Ｓ２−６）を行う。
次に、第２の封止工程（Ｓ２−７）および第２の研削工程（Ｓ２−８）について図９を参照して説明する。図９は、本実施形態における半導体装置の製造方法例を説明するための断面図である。
第２の封止工程（Ｓ２−７）では、図９（Ａ）に示すように積層体１１を封止する封止樹脂層１７を形成する。例えば、封止樹脂を充填することにより封止樹脂層１７を形成することができる。図９（Ａ）では、半導体基板１を覆うように封止樹脂層１７を図示しているが、これに限定されず、半導体基板１の一部が露出するように封止樹脂層１７を形成してもよい。その他、第１の実施形態における第２の封止工程（Ｓ１−６）の説明を適宜援用する。
第２の研削工程（Ｓ２−８）では、図９（Ｂ）に示すように半導体基板１が露出するように封止樹脂層１７を研削する。ここでは、半導体基板１の積層体１１が形成された面と反対側の面から厚さ方向に封止樹脂層１７の一部を研削する。なお、第２の研削工程（Ｓ２−８）において、半導体基板１の一部を研削してもよい。研削手段等については、第１の実施形態における研削工程（Ｓ１−７）と同様のものを用いることができるため、第１の実施形態における研削工程（Ｓ１−７）の説明を適宜援用することができる。
半導体基板１を露出させることにより、半導体装置の放熱性を高めることができ、例えば、半導体基板１を介して半導体装置を冷却させることも可能となる。なお、本実施形態における半導体装置の製造方法例において、第２の研削工程（Ｓ２−８）を省略してもよい。
その後、第１の実施形態と同様に端子形成工程（Ｓ２−９）および第２の分離工程（Ｓ２−１０）を行う。以上により、半導体装置を製造することができる。第２の実施形態における半導体装置の構造については図６に示す半導体装置の説明を適宜援用することができる。
本実施形態における半導体装置の製造方法では、第１の研削工程（Ｓ２−４）により、半導体基板１を分離する前に半導体基板１の一部を研削することにより、半導体基板１を薄くしつつ第２の封止工程（Ｓ２−７）における封止樹脂の量を減らすことができるため、第１の実施形態よりも半導体装置を薄くすることができる。このように、本実施形態の半導体装置の製造方法では、半導体基板を薄くしつつ、半導体装置の幅を小さくすることができるため、半導体装置のサイズを小さくすることができる。
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体基板、１０…配線基板、１１…積層体、１４…封止樹脂層、１５…半田材、１６…封止樹脂層、１７…封止樹脂層、１８…外部接続端子、２１…接着層、２２ａ…半導体チップ、２２ｂ…半導体チップ、２２ｃ…半導体チップ、２３…バンプ電極、２４…接着層、２５…貫通電極、２６…配線層、２７…接続配線、２８…電極パッド、３１…固定テープ

Claims (5)

  1. 半導体基板の表面に対し格子状に溝を形成し、
    前記半導体基板上の前記溝に囲まれた領域に複数の半導体チップを積層することにより積層体を形成し、
    前記溝に囲まれた領域に前記複数の半導体チップ間および前記複数の半導体チップの側面を覆う第１の封止樹脂層を形成し、
    前記積層体に応じて前記半導体基板を分離し、
    配線基板側に前記半導体チップが位置するように、前記配線基板上に前記積層体を搭載するし、
    前記配線基板上に前記積層体を封止する第２の封止樹脂層を形成し、
    前記積層体に応じて前記配線基板を分離し、
    前記第１の封止樹脂層を形成した後であって且つ前記配線基板を分離する前に、前記半導体基板の前記積層体が形成された面と反対側の面から厚さ方向に前記半導体基板の一部を研削する半導体装置の製造方法。
  2. 前記第２の封止樹脂層を形成した後に前記半導体基板の一部を研削する請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板を分離する前に前記半導体基板の一部を研削する請求項１に記載の半導体装置の製造方法。
  4. 前記半導体基板を分離する際、前記第１の封止樹脂層を切断しつつ、前記半導体基板を切断する請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
  5. 配線基板と、
    半導体基板と、前記半導体基板上に積層された複数の半導体チップとを備え、前記配線基板上に前記半導体チップが位置するように、前記配線基板上に搭載された積層体と、
    前記半導体基板の側面から一続きに連続する側面を有し、前記複数の半導体チップ間を封止する第１の封止樹脂層と、
    前記半導体基板の少なくとも一部を露出させつつ前記積層体を封止する第２の封止樹脂層と、を具備する半導体装置。
JP2014052716A 2014-03-14 2014-03-14 半導体装置の製造方法および半導体装置 Abandoned JP2015177062A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014052716A JP2015177062A (ja) 2014-03-14 2014-03-14 半導体装置の製造方法および半導体装置
TW103123509A TWI550729B (zh) 2014-03-14 2014-07-08 Semiconductor device manufacturing method and semiconductor device
US14/475,560 US9153566B1 (en) 2014-03-14 2014-09-02 Semiconductor device manufacturing method and semiconductor device
CN201410444562.5A CN104916551B (zh) 2014-03-14 2014-09-03 半导体装置的制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052716A JP2015177062A (ja) 2014-03-14 2014-03-14 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2015177062A true JP2015177062A (ja) 2015-10-05

Family

ID=54069667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052716A Abandoned JP2015177062A (ja) 2014-03-14 2014-03-14 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US9153566B1 (ja)
JP (1) JP2015177062A (ja)
CN (1) CN104916551B (ja)
TW (1) TWI550729B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
JP2016131245A (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
US9953963B2 (en) * 2015-11-06 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit process having alignment marks for underfill
US9711515B1 (en) * 2016-03-23 2017-07-18 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor memory device
US10304802B2 (en) * 2016-05-02 2019-05-28 International Business Machines Corporation Integrated wafer-level processing system
JP6753743B2 (ja) * 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
US9679913B1 (en) * 2016-11-04 2017-06-13 Macronix International Co., Ltd. Memory structure and method for manufacturing the same
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US11189609B2 (en) * 2020-05-01 2021-11-30 Micron Technology, Inc. Methods for reducing heat transfer in semiconductor assemblies, and associated systems and devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007103632A (ja) 2005-10-04 2007-04-19 Nec Electronics Corp 半導体集積回路の設計方法および半導体集積回路
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
JP5570799B2 (ja) * 2009-12-17 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2011142204A (ja) 2010-01-07 2011-07-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2012146853A (ja) * 2011-01-13 2012-08-02 Elpida Memory Inc 半導体装置の製造方法
JP5936968B2 (ja) * 2011-09-22 2016-06-22 株式会社東芝 半導体装置とその製造方法
JP6001893B2 (ja) 2012-03-23 2016-10-05 ローム株式会社 セルベースｉｃ、セルベースｉｃのレイアウトシステムおよびレイアウト方法
JP5847749B2 (ja) 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150262878A1 (en) 2015-09-17
TW201535542A (zh) 2015-09-16
CN104916551A (zh) 2015-09-16
US9153566B1 (en) 2015-10-06
TWI550729B (zh) 2016-09-21
CN104916551B (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
JP2015177062A (ja) 半導体装置の製造方法および半導体装置
US8941246B2 (en) Semiconductor device and manufacturing method thereof
JP4659660B2 (ja) 半導体装置の製造方法
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
CN103515305A (zh) 3d ic堆叠器件及制造方法
JP2013138177A (ja) 半導体装置の製造方法
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
CN112530880A (zh) 半导体装置及半导体装置的制造方法
CN112447620B (zh) 半导体装置及其制造方法
JP2014007228A (ja) 半導体装置及びその製造方法
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
JP2012209449A (ja) 半導体装置の製造方法
TW201507098A (zh) 半導體裝置及其製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
JP5547703B2 (ja) 半導体装置の製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP2013069988A (ja) 半導体装置とその製造方法
KR20140115593A (ko) 반도체패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20161024