JP2007103632A - 半導体集積回路の設計方法および半導体集積回路 - Google Patents

半導体集積回路の設計方法および半導体集積回路 Download PDF

Info

Publication number
JP2007103632A
JP2007103632A JP2005290924A JP2005290924A JP2007103632A JP 2007103632 A JP2007103632 A JP 2007103632A JP 2005290924 A JP2005290924 A JP 2005290924A JP 2005290924 A JP2005290924 A JP 2005290924A JP 2007103632 A JP2007103632 A JP 2007103632A
Authority
JP
Japan
Prior art keywords
oxide film
gate oxide
integrated circuit
wiring layer
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005290924A
Other languages
English (en)
Inventor
Toshiji Abe
利治 安部
Yusho Kurihara
勇昇 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005290924A priority Critical patent/JP2007103632A/ja
Publication of JP2007103632A publication Critical patent/JP2007103632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】
アンテナ基準を満足するMOSFETとダミーのMOS容量素子を形成することにより、アンテナ効果による素子破壊を防止する半導体集積回路の設計方法および半導体集積回路に関する。
【解決手段】
半導体基板4上に形成されたゲート配線層2と、トランジスタ形成領域上の前記ゲート配線層2下部に形成されたゲート酸化膜5と、半導体基板4上の前記ゲート配線層2下部に形成されたダミーゲート酸化膜13とを有し、前記ゲート酸化膜5と前記ダミーゲート酸化膜13を合わせた電荷許容量が、予め設定された値以上であることを特徴とする半導体集積回路である。
【選択図】 図1

Description

本発明は、半導体集積回路に関し、特にアンテナ効果による素子破壊を改善する半導体集積回路の設計方法および半導体集積回路に関する。
半導体集積回路の製造工程には、プラズマ放電を利用したプロセスが多用されている。例えば、スパッタリングプロセスは、プラズマ放電によって発生した電荷が、導体膜材料に衝突し、たたき出された原子が半導体基板に堆積して導体膜を形成するものである。また、ドライエッチングプロセスは、フォトレジストで保護されない前記導体膜に、プラズマ放電の電荷が衝突してエッチングし、パターン形成するものである。他にも、プラズマ放電は、レジストの剥離工程や、素子表面の洗浄工程などに多く利用されている。
しかし、プラズマ放電を利用したプロセスでは、プラズマ中に存在する電荷が半導体集積回路の表面に露出した導体部分から入り込み、半導体集積回路に形成されている絶縁ゲート電界効果トランジスタ(以下、MOSFET:Metal Oxide Semiconductor Field Effect Transistorと示す)などの回路素子に帯電する。この導体がMOSFETのゲート電極に接続しているゲート配線層である場合、ゲート電極からゲート酸化膜を介して基板に電流が流れ、ゲート酸化膜がダメージを受ける。即ち、MOSFETは、ゲート電極を一方の電極、その下のゲート酸化膜を誘電体膜、その下の半導体基板を他方の電極とするMOS容量素子と見なされる。従って、ゲート電極から流入する電荷が、MOS容量素子で許容できる電荷蓄積量以上である場合、MOS容量素子の絶縁が破壊される。
上述したように、プラズマ中の電荷が導体部分に集められるという現象を、アンテナ効果と呼んでいる。アンテナ効果によってゲート酸化膜が電気的ダメージを受けた場合、ゲート酸化膜が破壊され、スタンバイリーク増加やファンクション動作不良による歩留まり低下を招く。また、その他の影響として、初期のVt(スレッシュホルド電圧)ばらつき、オン電流のばらつき、回路動作中のオン電流の劣化に伴う動作周波数の低下及び、動作不良等が考えられる。
なお、アンテナ効果においてゲート電極に流れ込む電荷量は、プラズマにさらされる導体面積に比例し、ゲート酸化膜の電気的ダメージはゲート酸化膜の単位面積あたりに蓄積できる電荷量によって決まる。従って、アンテナ効果への対策としては、ゲート酸化膜で許容できる電荷蓄積量が、表面導体に帯電する電荷量以上となるように、ゲート酸化膜の面積を増加することで防止できる。しかし、ゲート酸化膜面積を増やした結果、ゲート幅が長くなり、回路特性が悪化するという問題が発生している。
なお、アンテナ効果によるゲート酸化膜の破壊を防止する基準をアンテナ基準とし、アンテナ比として示す。アンテナ比は、アンテナ比=[最表面(電荷が蓄積される)の導体の面積]÷[最表面(電荷が蓄積される)の導体に接続されたゲート電極のゲート酸化膜面積(チャネル部面積)]である。
プラズマにより電荷が帯電する対象は、配線層とコンタクトホールである。従って、全ての回路が接続されている場合、設計時に、アンテナ効果による影響の有無の検証が可能である。その結果、アンテナ比が基準を満足せずアンテナ基準エラーとなった箇所は修正できる。設計時に、アンテナ効果の検証ができない場合、チップ製造後のチップサイズ変更や、レイアウト全面修正など、設計の後戻りも大きく多大な工数が必要となる。従って、LSI(Large Scale Integration:大規模集積回路)などの半導体集積回路の設計においては、アンテナ効果による影響箇所の早期発見、早期対策、およびアンテナ比の縮小化が特に望まれている。
アンテナ効果による素子破壊に対応するものとして、ダミーのMOS容量素子を用いた方法が特許文献1に開示されている。図13にその実施形態を簡略化したものを示す。この方法は、基板の能動素子形成領域25上に、MOSFET21が設けられ、同領域に平行してダミーのMOS容量素子22を設ける。次に、MOSFET21のゲート電極23、およびダミーのMOS容量素子22に接続する配線パターン24上に、コンタクトホール27が配設される。その後、スパッタリングプロセスによってバリアメタル28を形成する際、アンテナ効果によって、バリアメタルに蓄積された電荷29が、矢印の方向に大きな電流として流れる。
この時点で、MOSFET21のゲート電極23とダミーのMOS容量素子22は、バリアメタル28によって電気的に接続している。また、あらかじめMOSFET21のゲート酸化膜30よりも、ダミーのMOS容量素子の酸化膜31の面積を小さくし、電荷蓄積量が小さくなるように設計する。従って、アンテナ効果が生じた場合、MOSFET21のゲート酸化膜30よりもダミーのMOS容量素子の酸化膜31の絶縁が先に破壊される。その後、電流はダミーのMOS容量素子22を介して基板に流れるため、MOSFET21のゲート酸化膜30は保護され、MOSFET21の破壊を防止する。
しかし、上述した方法の場合、バリアメタル28形成前の製造プロセスで生じるアンテナ効果に対しては、電荷の放出経路が無いため対策できない。即ち、MOSFET21のゲート電極23とダミーのMOS容量素子22が電気的に接続されていないためである。また、図13(b)に示すように、最終的にバリアメタル28は、表面研磨されて切り離される。従って、バリアメタル28が切り離された後の製造プロセスで生じるアンテナ効果に対しても、素子破壊の対策ができないという問題がある。
上記の問題を解決する技術が、特許文献2に示されている。図14にその実施形態の等価回路図を示す。図14に示すように、MOSFET21のゲート電極23とダミーのMOS容量素子22は、ゲート配線層33を介して接続している。また、特許文献1に示した技術と同様に、MOSFET21のゲート酸化膜30よりも、MOS容量素子の酸化膜が絶縁破壊しやすく設計されてある。従って、バリアメタル28の有無とは関係なく、アンテナ効果が生じた場合、電荷はダミーのMOS容量素子22に流れる。ダミーのMOS容量素子22の絶縁が破壊された場合、電流は基板に流れるため、MOSFET21のゲート酸化膜30は保護され、MOSFET21の破壊を防止するものである。
特開2003−31677号公報 特開2001−284579号公報
しかしながら、上記の方法は、MOS容量素子が破壊された後、破壊されたMOS容量素子をMOSFET21から切り離さない。その為、MOSFET21が動作する際、ゲート電極23は、破壊されたMOS容量素子22に接続された状態となっている。従って、破壊されたMOS容量素子22を介して半導体基板へ電流が流れ込む場合があり、その結果、MOSFETの誤動作、消費電流の増加などの不具合が発生する。
本発明は、半導体基板上に形成されたゲート配線層と、トランジスタ形成領域上の前記ゲート配線層下部に形成されたゲート酸化膜と、半導体基板上の前記ゲート配線層下部に形成されたダミーゲート酸化膜とを有し、前記ゲート酸化膜と前記ダミーゲート酸化膜を合わせた電荷許容量が、予め設定された値以上である半導体集積回路である。ダミーゲート酸化膜を形成することにより、アンテナ基準を計算する際のゲート酸化膜の面積は、本来のゲート酸化膜とダミーゲート酸化膜の面積の合計とみなすことができる。従って、アンテナ比の分母が大きくなり、予め設定されたアンテナ基準を満足することができる。
また、その設計方法は、ゲート配線層の蓄積する電荷に対する許容値が予め設定された値以下となるゲート酸化膜を抽出し、抽出された前記ゲート酸化膜上の前記ゲート配線層下部に、前記ゲート酸化膜と合わせた電荷許容量が、予め設定された値以上となる前記ダミーゲート酸化膜を配置させるものである。
以上のように、アンテナ基準を満足するMOSFETとダミーのMOSFETを配置することにより、MOSFETの許容できる電荷蓄積量が増加するため、MOSFETの本来のゲート酸化膜、およびダミーのゲート酸化膜を破壊することなく、アンテナ効果による素子破壊を防止することができる。
発明の実施の形態1.
以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載および図面は、適宜、省略および簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。
図面を参照して本発明の実施の形態1について詳細に説明する。図1(a)は、実施の形態1の半導体集積回路の平面図を示す。図1(b)は、図1(a)における半導体集積回路のX−X断面図である。図1(a)に示す実施の形態1の半導体集積回路は、MOSFET1、ゲート配線層2、ゲート酸化膜5、ソース領域6、ドレイン領域7、コンタクト部8およびダミーのゲート酸化膜(以下、ダミーゲート酸化膜と示す)13を有している。また、図1(b)に示すように、ゲート電極3、半導体基板4、コンタクトホール9、コンタクトセル部10、フィールド酸化膜11、および層間絶縁膜12を有している。これらは、図1(a)では、省略されている。以下、図1(a)および(b)を参照して、本実施形態の半導体装置の構造について説明する。
図1(b)に示すように、ゲート配線層2は、半導体基板4上に形成される導電体層であり、主にポリシリコン材料によって形成されている。このゲート配線層2は、ゲート電極3として形成されている。本実施形態では、このゲート配線層2は、MOSFET1を形成する領域からその領域外の部分にまで延在して形成されている。ゲート配線層2は、MOSFET1形成領域外の部分において、コンタクトホール9を介して上層配線と接続するコンタクトセル部10を有している。コンタクトセル部10とコンタクトホール9との接続部分がコンタクト部8である。
図1(b)に示すように、MOSFET1形成領域におけるゲート配線層2下部(ゲート電極3の下部)と半導体基板4との間には、ゲート酸化膜5が形成されている。また、図1(a)に示すように、MOSFET1形成領域における半導体基板4の表面には、ゲート酸化膜5を挟み込むようにして、ソース領域6、ドレイン領域7の拡散層が形成されている。また、半導体基板4表面の所定領域には、素子分離膜であるフィールド酸化膜11が形成され、各素子を分離している。また、ゲート配線層2を含む半導体基板4上全面には、層間絶縁膜12が形成されている。層間絶縁膜12の、コンタクト部8に対応する領域には、コンタクトホール9が形成され、導電体プラグを介してゲート配線層2と上層配線が電気的に接続されている。
更に、本実施形態では、コンタクトセル部10やコンタクトセル部10に連なるゲート配線層2の領域下部にダミーゲート酸化膜13が形成されている。ここで、ダミーゲート酸化膜13は、MOSFET1のゲート酸化膜5と同時に、同じ厚さで形成され、回路素子として動作するMOSFET1を形成する領域以外に形成される絶縁膜である。
なお、図に示されないが、コンタクトセル部10下部にダミーゲート酸化膜13を配置する場合、コンタクトホール9と重なるコンタクト部8を除いた領域の下部のみにダミーゲート酸化膜13を配置することができる。このような構成によれば、例えば、コンタクトホール9を形成する際、コンタクトホール9がコンタクト部8を突き抜ける不具合において、その下部にあるダミーゲート酸化膜13を破損させ、半導体基板4とショートするという不具合を防ぐことができる。
また、図2は、実施の形態1の別の形態例を示すものである。本実施形態は、既存の回路素子の形成領域以外に、ゲート配線層2を形成し、その下部にダミーゲート酸化膜13を配置するものである。図2(a)は、コンタクトセル部10側の配置可能なスペースに、ダミーゲート酸化膜を配置する領域14としてゲート配線層2を形成している。同様に、図2(b)は、ゲート電極3側の配置可能なスペースに、ダミーゲート酸化膜を配置する領域14を形成している。そして、その領域の下部にダミーゲート酸化膜13を配置している。なお、ダミーゲート酸化膜を配置する領域14は、製造プロセスで規定されるデザインルールを満足していれば、配置位置の制限はない。
また、図に示されないが、ダミーゲート酸化膜を配置する領域14の幅は、既存のゲート配線層2の同幅でなくてもよい。また、直線でなく曲がった形状でもよい。なお、図2で示した領域に加えて、既存のゲート配線層2の下部にもダミーゲート酸化膜13を配置すること(図1参照)も可能である。
上述したように、ダミーゲート酸化膜13は、MOSFET1形成領域以外のゲート配線層2下部に形成される絶縁膜である。このようなダミーゲート酸化膜13を形成することで、上述したアンテナ基準を計算する際のゲート酸化膜の面積を、本来のゲート酸化膜5とダミーゲート酸化膜13の面積を合計したものとみなすことができる。従って、アンテナ比の分母が大きくなり、所定のアンテナ基準を満足することができる。
即ち、本実施形態は、MOSFET1のゲート酸化膜5だけでなく、ダミーゲート酸化膜13も破壊することなしに、アンテナ効果による素子破壊を防ぐ効果がある。その結果、従来課題のように、破壊されたMOS容量素子を介して半導体基板へ電流が流れ込む問題はなくなり、MOSFETの誤動作、消費電流の増加などの不具合の発生を防ぐことができる。
また、本実施形態では、MOSFET1のゲート酸化膜5とは別領域に、ダミーゲート酸化膜13を形成する。従って、MOSFET1のゲート幅が増加することなく、MOSFET1の回路特性が悪化するという問題がなくなる。
また、図1に示したように、コンタクトセル部10やコンタクトセル部10に連なるゲート配線層2にダミーゲート酸化膜13を配置する場合、既存のゲート配線層2の下部にダミーゲート酸化膜13を形成する。従って、ダミーゲート酸化膜13を配置するために、新たな領域を確保する必要がない。従って、素子面積の増加が防止できる。その結果、設計変更による製造工数の増加や、素子面積増加による半導体集積回路の歩留まりの低下、材料費の増加などの問題を防ぐことができる。
仮に、配置スペースが少ないためコンタクトホール下部付近にダミーゲート酸化膜が作れない場合でも、図2に示すように、配置可能なスペースに、ゲート配線層2を形成してダミーゲート酸化膜13を配置できる。さらに、図1および図2の構成により、ゲート酸化膜面積を増やすことによって、コンタクトホール9の配置スペースも増やすことができる。その結果、コンタクトホール9を複数個配置することが可能となり、コンタクトホール9とゲート配線層2との接合信頼性が上昇し、半導体集積回路の歩留まりを向上させる効果がある。
次に、ダミーゲート酸化膜13の設計方法について示す。図3は、実施の形態1の設計方法を示したフローチャートである。図3のフローにおいて、配線設計(F2)から1CHIP検証(F4)の間で実施されるDRC検証(F6)において、アンテナ検証が実施される。その結果、アンテナ基準を満足していない場合は、アンテナ基準エラーとなり、ダミーゲート酸化膜13を形成する追加処理(F13)を行う。図4は、実施の形態1の設計方法を詳細に示したフローチャートであり、F13のダミーゲート酸化膜13を形成する追加処理を示したものである。なお、図5は、実施の形態1の半導体集積回路の形成方法を説明する平面図であり、これを参照し図4を説明する。
まず、アンテナ検証によりアンテナ基準エラーとなるMOSFETのゲート酸化膜を抽出する(F21)。次に、図5(a)に示すように、抽出されたゲート酸化膜上に接続するゲート配線層から、ゲート電極以外であり、コンタクトセル部やコンタクトセル部に連なるゲート配線層を抽出する。即ち、ダミーゲート酸化膜を配置する領域を抽出する(F22)。
次に、図5(b)に示すように、抽出したゲート配線層の下部にダミーゲート酸化膜を配置する(F23)。その後、ダミーゲート酸化膜と他のパターンとの間隔を、デザインルールに従って検証する。ここで、ダミーゲート酸化膜と他のパターンとの間隔がデザインルールで規定された間隔以下となってしまう場合は、その部分のダミーゲートを除去する(図5(c)15部分参照)このようにして、ダミーゲート酸化膜と他のパターンとの間隔は確保される。
次に、アンテナ基準を満足するダミーゲート酸化膜の面積が確保できているかを判断する(F25)。具体的には、MOSFETのゲート酸化膜とダミーゲート酸化膜の面積を合計して再度アンテナ比を算出し、アンテナ比が一定の基準以下となったかどうかを判断する。一定の基準以下となった場合は、アンテナ検証は終了する(F12)。
一定基準以下とならない場合は、図5(d)に示すように、ダミーゲート酸化膜の面積を決められた回数まで修正処理16し、必要なダミーゲート酸化膜の面積を確保する(F26およびF27)。その際、修正処理回数や、修正する面積の刻み幅については、製造プロセスで規定されるデザインルール従って設定することができる。F26およびF27において必要なダミーゲート酸化膜が確保できなかった場合は、アンテナ検証にてエラー出力され、マニュアル修正される(F14)。
なお、F23のステップにおいて、コンタクトホールと重なるコンタクト部を除いた領域の下部のみに、ダミーゲート酸化膜を発生するステップに変更することも可能である。あるいは、コンタクト部の下部にダミーゲート酸化膜を配置するか否かを選択するフローとすることも可能である。なお、F24以降のステップは、図4のフロー同様の処理をする。
また、図2に示したように、ダミーゲート酸化膜を配置する領域を新規に配置する場合も、図4のフローと同様の論理形式によってアンテナ比を検証することが可能である。例えば、ゲート配線層を形成し、ダミーゲート酸化膜を配置する領域とするステップを、F22のステップにおいて選択するフローにすることが可能である。F23以降のステップは、図4のフロー同様の処理をする。なお、ダミーゲート酸化膜は、半導体集積回路のデザインルールに従って確保された場合に配置できる。従って、配置可能なスペースが確保できない場合はこのステップは終了する。
なお、ダミーゲート酸化膜を配置する領域14の下部にダミーゲート酸化膜13を配置してもアンテナ基準を満足できない場合は、コンタクトホール9を含むコンタクトセル部10やコンタクトセル部に連なるゲート配線層2部にダミーゲート酸化膜13を配置することもできる。
また、コンタクトセル部10において、コンタクト部8下部にダミーゲート酸化膜13を配置するかどうかについても、選択することができる。これ以外にも、アンテナ基準を満足するダミーゲート酸化膜13を形成するという機能が果たせれば、当業者が考えうるフロー内容を図3のフローに組み合わせることが可能である。
以上のようなフローによって半導体集積回路を設計することにより、半導体集積回路の製造前にアンテナ効果による影響箇所が早期に対策できる。従って、チップサイズの変更や、レイアウト修正などの設計の後戻りが少なくなり、材料や製造工数などの製造費用を削減することができる。
発明の実施の形態2.
次に、本発明の実施の形態2について詳細に説明する。図6は、実施の形態2の半導体集積回路を示す平面図である。図6に示すように、実施の形態2では、ゲート配線層2が高濃度拡散層17まで延在し、ゲート配線層2と高濃度拡散層17との間にダミーゲート酸化膜13を配置する。
高濃度拡散層17は、半導体基板4に不純物拡散領域として形成されたものであり、基板に電位を与えるため高濃度となっている。即ち、Nウェル領域に配置されたN拡散層(Nウェルコンタクト)、あるいはPウェル領域に配置されたP拡散層(Pウェルコンタクト)である。高濃度拡散層17は、MOSFETを有する半導体集積回路において、きわめて一般的に形成される。従って、実施の形態1によって配置したダミーゲート酸化膜13が、デザインルール違反となる場合や、ダミーゲート酸化膜を配置する領域14が無く、ダミーゲート酸化膜13を形成出来ない場合に有効である。
図7は、実施の形態2の設計方法を示したフローチャートであり、高濃度拡散層17の上にダミーゲート酸化膜13を配置させる方法を示す。図8は、実施の形態2の半導体集積回路の形成方法を説明する平面図であり、これを参照し図7を説明する。まずF31にてアンテナ検証によりアンテナ基準エラーとなるMOSFETのゲート酸化膜を抽出する。次に、図8(a)に示すように、抽出されたゲート酸化膜と接続するゲート配線層において、高濃度拡散層側に配置するゲート配線接続部18を抽出する。(F32)。
次に、図8(b)に示すように、抽出したゲート配線接続部18を矢印の方向に引き伸ばし、高濃度拡散層領域の上にゲート配線層を配置する。ダミーゲート酸化膜は、ゲート配線層と高濃度拡散層の重なった領域に配置される。その際、ゲート配線層と高濃度拡散層の重なった領域が、ダミーゲート酸化膜として必要な面積となるよう確保する(F33)。
次に、ダミーゲート酸化膜が、デザインルールとして規定される値に合致しているか検証する(F34)。デザインルールには、半導体集積回路毎の設計方針に合った値が入力されている。ここでデザインルール違反となった場合には、アンテナ検証にてエラー出力され、マニュアルによる修正を実施する(F14)。デザインルール違反ではない場合、必要とされるダミーゲート酸化膜面積が確保されたか確認する(F35)。確認された場合は、アンテナ検証は終了する(F12)。確認されなかった場合は、アンテナ検証にてエラー出力され、マニュアルによる修正を実施する(F14)。
なお、上述したフローは、図4の実施の形態1の設計方法を示したフローと組み合わせることも可能である。例えば、図4のフローによるアンテナ検証の結果、エラー出力となった場合、マニュアルによる修正を実施する前に、図7のF32のステップに移行することができる。F32以降のステップは、図7に示すフローの処理をする。これ以外にも、アンテナ基準を満足するダミーゲート酸化膜を形成するという機能が果たせれば、当業者が考えうるフロー内容を組み合わせることが可能である。
また、図9は、実施の形態2の別の形態例を示したものである。デザインルールを満足する値に修正して得られたゲート配線層2と高濃度拡散層17との重なり部を拡散層19に変更し、ダミーゲート酸化膜13を配置することも可能である。
このように、高濃度拡散層17を利用してダミーゲート酸化膜13を配置することによって、半導体集積回路のレイアウト設計段階において、配置できるダミーゲート酸化膜13の領域を増やすことが可能となる。従って、マニュアル修正箇所を削減することができるため、製造工数を削減し、製造コストの削減も可能となる。
発明の実施の形態3.
次に、本発明の実施の形態3について詳細に説明する。図10は、実施の形態3の半導体集積回路を示す平面図である。本実施形態は、ゲート電極3と接続するゲート配線層2において、コンタクトセル部10とは別の方向に張り出した領域20の下部にダミーゲート酸化膜13を配置する。
この領域20は、MOSFET1を形成する際、ゲート長を確実に確保するために、ゲート電極3を張り出させたものであり、ゲート電極3と連続して接続しているものである。従って、MOSFET1のゲート電極3にきわめて一般的に形成される部分である。よって、他の実施形態においてダミーゲート酸化膜13が、半導体製造集積回路のデザインル−ル違反となる場合や、配置可能スペ−スがなく形成させる事ができない場合に有効となる。また、他の実施形態と組み合わせることで、ダミーゲート酸化膜13の面積を増やすことも可能である。
発明の実施の形態4.
次に、本発明の実施の形態4について詳細に説明する。図11は、実施の形態4の半導体集積回路を示す平面図である。図11において、ダミーゲート酸化膜13は、コンタクトセル部10に配置する。本形態では、半導体集積回路のレイアウト設計段階において、MOSFET1のゲート配線層2と接続しているコンタクトセル部10を抽出する。そして更に、コンタクトセル部10下部にダミーゲート酸化膜13を配置する、というデザインルールをレイアウト設計ツールのライブラリに登録するものである。このデザインルールの対象は、アンテナ検証でアンテナ基準エラーとなったMOSFET1に限らない。従って、全てのMOSFETにおいて、ゲート配線層2と接続しているコンタクトセル部10にダミーゲート酸化膜13を配置することができる。
このような構成により、半導体集積回路に含まれる夫々のMOSFETのアンテナ効果に対する許容量がかさ上げされるため、アンテナ検証時のアンテナ基準エラー数がへり、マニュアルによる修正工数を減らす効果がある。その結果、半導体集積回路の製造費用を削減することができる。なお、本実施形態によってレイアウト設計した結果、アンテナ基準エラーとなった場合は、前述した他の実施形態と組み合わせることも可能である。
また、図12は、実施の形態4の別の形態例を示した平面図である。図12に示すように、コンタクトセル部10にダミーゲート酸化膜13を配置する際、コンタクトホール9によるコンタクトセル部10下のダミーゲート酸化膜13へのダメージが懸念される場合は、コンタクト部8を除いた領域の下部のみにダミーゲート酸化膜13を配置してもよい。それにより、コンタクトホール9がコンタクトセル部10を突き抜けて、その下部にあるダミーゲート酸化膜13を破壊し、半導体基板4とショートすることを防ぐことができる。
なお、本発明は上記の各実施形態に限定されるものではない。本発明の範囲において、上記の実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。従って、半導体集積回路のデザインルールを満足するのであれば、上記各実施形態に示されたダミーゲート酸化膜13を、全て組み合わせることも可能である。
本発明の実施の形態1の半導体集積回路を示す平面図である。 本発明の実施の形態1の別の形態例を示した平面図である。 本発明の実施の形態1の設計方法を示したフローチャートである。 本発明の実施の形態1の設計方法を詳細に示したフローチャートである。 本発明の実施の形態1の半導体集積回路の形成方法を説明する平面図である。 本発明の実施の形態2の半導体集積回路を示す平面図である。 本発明の実施の形態2の設計方法を詳細に示したフローチャートである 本発明の実施の形態2の半導体集積回路の形成方法を説明する平面図である。 本発明の実施の形態2に別の形態例を示した平面図である。 本発明の実施の形態3の半導体集積回路を示す平面図である。 本発明の実施の形態4の半導体集積回路を示す平面図である。 本発明の実施の形態4の別の形態例を示した平面図である。 特許文献1の形態を示す説明図である。 特許文献2の形態を示す等価回路図である。
符号の説明
1 MOSFET、 2 ゲート配線層、 3 ゲート電極
4 半導体基板、 5 ゲート酸化膜、 6 ソース領域
7 ドレイン領域、 8 コンタクト部、 9 コンタクトホール
10 コンタクトセル部、 11 フィールド酸化膜、 12 層間膜
13 ダミーゲート酸化膜、 14 ダミーゲート酸化膜を配置する領域、
15 間隔、 16 修正処理、 17 高濃度拡散層、
18 ゲート配線接続部、 19 拡散層、 20 領域、
21 MOSFET、 22 ダミーのMOS容量素子
23 ゲート電極、 24 配線パターン、 25 能動素子形成領域
26 絶縁膜、 27 コンタクトホール、 28 バリアメタル
29 電荷、 30 ゲート酸化膜、 31 ダミーのMOS容量素子の酸化膜
32 フィールド酸化膜、 33 ゲート配線層

Claims (12)

  1. 半導体基板上に形成されたゲート配線層と、
    トランジスタ形成領域上の前記ゲート配線層下部に形成されたゲート酸化膜と、
    半導体基板上の前記ゲート配線層下部に形成されたダミーゲート酸化膜とを有し、
    前記ゲート酸化膜と前記ダミーゲート酸化膜を合わせた電荷許容量が、予め設定された値以上であることを特徴とする半導体集積回路。
  2. 前記予め設定された値は、前記ゲート酸化膜及び前記ダミーゲートが共に、前記ゲート配線層に蓄積する電荷によって破壊されない値よりも大きいことを特徴とする請求項1に記載の半導体集積回路。
  3. 前記ゲート配線層は、コンタクトホールを介して上層配線に接続されるコンタクトセル部を有し、前記ダミーゲート酸化膜は、前記コンタクトセル部下部に形成されることを特徴とする請求項1、又は2に記載の半導体集積回路。
  4. 前記ダミーゲート酸化膜は、前記コンタクトホール直下を除いた領域に形成されることを特徴とする請求項3に記載の半導体集積回路。
  5. 前記ダミーゲート酸化膜は、前記半導体基板表面に形成された不純物拡散領域と、前記ゲート配線層との間に形成されることを特徴とする請求項1、又は2に記載の半導体集積回路。
  6. 前記ダミーゲート酸化膜は、ゲート長を確保するために設けられた前記ゲート配線層領域下部に形成されることを特徴とする請求項1、又は2に記載の半導体集積回路。
  7. 前記ダミーゲート酸化膜は、前記ゲート酸化膜と同一工程で形成されることを特徴とする請求項1乃至6のいずれか一項記載の半導体集積回路。
  8. ゲート配線層の蓄積する電荷に対する許容値が予め設定された値以下となるゲート酸化膜を抽出し、
    抽出された前記ゲート酸化膜上の前記ゲート配線層下部に、前記ゲート酸化膜と合わせた電荷許容量が予め設定された値以上となる前記ダミーゲート酸化膜を配置させることを特徴とする半導体集積回路設計方法。
  9. 前記予め設定された値は、前記ゲート酸化膜及び前記ダミーゲートが共に、前記ゲート配線層に蓄積する電荷によって破壊されない値よりも大きいことを特徴とする請求項8に記載の半導体集積回路設計方法。
  10. 前記ダミーゲート酸化膜を、コンタクトホールを介して上層配線に接続するコンタクトセル部下部に配置させることを特徴とする請求項8、又は9に記載の半導体集積回路設計方法。
  11. 前記ゲート配線層を、半導体基板表面に形成された不純物拡散領域上に延在させ、
    前記ダミーゲート酸化膜を、前記不純物拡散領域と、前記ゲート配線層との間に配置させることを特徴とする請求項8、又は9に記載の半導体集積回路設計方法。
  12. 半導体基板上に形成されたゲート配線層と接続するコンタクトセル部を抽出し、
    前記コンタクトセル部下部にダミーゲート酸化膜を配置させる、半導体集積回路設計方法。
JP2005290924A 2005-10-04 2005-10-04 半導体集積回路の設計方法および半導体集積回路 Pending JP2007103632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005290924A JP2007103632A (ja) 2005-10-04 2005-10-04 半導体集積回路の設計方法および半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290924A JP2007103632A (ja) 2005-10-04 2005-10-04 半導体集積回路の設計方法および半導体集積回路

Publications (1)

Publication Number Publication Date
JP2007103632A true JP2007103632A (ja) 2007-04-19

Family

ID=38030279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290924A Pending JP2007103632A (ja) 2005-10-04 2005-10-04 半導体集積回路の設計方法および半導体集積回路

Country Status (1)

Country Link
JP (1) JP2007103632A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153566B1 (en) 2014-03-14 2015-10-06 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
US10312197B2 (en) 2013-12-13 2019-06-04 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312197B2 (en) 2013-12-13 2019-06-04 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor device
US9153566B1 (en) 2014-03-14 2015-10-06 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device

Similar Documents

Publication Publication Date Title
USRE43326E1 (en) Tap connections for circuits with leakage suppression capability
US5903031A (en) MIS device, method of manufacturing the same, and method of diagnosing the same
US8716778B2 (en) Metal-insulator-metal capacitors
US8021941B2 (en) Bias-controlled deep trench substrate noise isolation integrated circuit device structures
US8268679B2 (en) Semiconductor device comprising eFUSES of enhanced programming efficiency
US20060226485A1 (en) Semiconductor device
JP2001237322A (ja) 半導体集積回路のレイアウト方法
JP2007103632A (ja) 半導体集積回路の設計方法および半導体集積回路
US6396075B1 (en) Transient fuse for change-induced damage detection
WO2019112740A1 (en) Placement methodology to remove filler
KR100882797B1 (ko) 반도체 장치 및 그 제조 방법
US6060347A (en) Method for preventing damage to gate oxide from well in complementary metal-oxide semiconductor
KR100961197B1 (ko) 더미 패턴을 갖는 반도체 메모리소자 및 그의 패턴형성방법
KR20000007537A (ko) 복수의?퓨즈들을?갖는 반도체 메모리 장치
JP2006100307A (ja) ダミー配線を配置した半導体装置とダミーパターンの作成方法
JP2008153528A (ja) 半導体チップ
JPH1174523A (ja) 半導体装置及びその製造方法
JPH0974200A (ja) Mis半導体装置及びその製造方法
CN101226937A (zh) 半导体器件和存储介质
JP2006140226A (ja) 半導体集積回路およびその設計方法
KR100645069B1 (ko) 정전기 방전 보호 소자 및 그 제조방법
JP2000183043A (ja) 半導体装置及びその製造方法
KR100929316B1 (ko) 반도체 소자 및 그의 제조 방법
US7795046B2 (en) Method and apparatus for monitoring endcap pullback
KR970006251B1 (ko) 반도체 장치