JP2015056563A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015056563A
JP2015056563A JP2013189846A JP2013189846A JP2015056563A JP 2015056563 A JP2015056563 A JP 2015056563A JP 2013189846 A JP2013189846 A JP 2013189846A JP 2013189846 A JP2013189846 A JP 2013189846A JP 2015056563 A JP2015056563 A JP 2015056563A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
sealing resin
semiconductor
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013189846A
Other languages
English (en)
Inventor
一茂 河崎
Kazushige Kawasaki
一茂 河崎
栗田　洋一郎
Yoichiro Kurita
洋一郎 栗田
慧至 築山
Keishi Tsukiyama
慧至 築山
三浦　正幸
Masayuki Miura
正幸 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013189846A priority Critical patent/JP2015056563A/ja
Priority to TW102148508A priority patent/TW201511213A/zh
Priority to CN201410020345.3A priority patent/CN104465577A/zh
Priority to US14/190,921 priority patent/US20150069596A1/en
Publication of JP2015056563A publication Critical patent/JP2015056563A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性の向上を図るために露出された金属板を剥がれにくくした半導体装置を提供すること。
【解決手段】金属板１と複数の半導体チップ３と絶縁層６ａと配線層６ｂと外部接続端子１９と封止樹脂部２とを備える半導体装置１０が提供される。金属板１は、方形形状を呈する第１面１ａを有する。複数の半導体チップ３は、金属板１の第２面１ｇ上に積層される。絶縁層６ａおよび配線層６ｂは、半導体チップ３に対して金属板１の反対側に設けられる。外部接続端子１９は、絶縁層６ａおよび配線層６ｂに対して半導体チップ３の反対側に設けられる。封止樹脂部２は、金属板１の第１面１ａを露出させつつ、半導体チップ３を封止する。金属板１の第１面１ａの外周辺から連続する外周面のうち、少なくとも１つの対向する２つの面が、封止樹脂部２に覆われる。
【選択図】図２

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
複数の半導体チップを積層し、樹脂モールド部で封止した半導体装置が用いられている。例えば、放熱性の向上や強度向上を図るために、金属板上に複数の半導体チップを積層し、金属板も含めて樹脂モールド部で封止した半導体装置が用いられる。
半導体装置の放熱性の向上を図るために、金属板の一部を樹脂モールド部から露出させる場合がある。金属板を露出させた場合には、金属板の剥がれを防いで半導体装置の信頼性の向上を図ることが望まれる。
米国特許公開第２０１０／２５８９３３号明細書
本発明の一つの実施形態は、放熱性の向上を図るために露出された金属板を剥がれにくくした半導体装置を提供することを目的とする。
本発明の一つの実施形態によれば、金属板と、複数の半導体チップと、絶縁層と、配線層と、外部接続端子と、封止樹脂部とを備える半導体装置が提供される。金属板は、方形形状を呈する第１面を有する。複数の半導体チップは、金属板の第１面の反対面である第２面上に積層される。絶縁層および配線層は、半導体チップに対して金属板の反対側に設けられる。外部接続端子は、絶縁層および配線層に対して半導体チップの反対側に設けられる。封止樹脂部は、金属板の第１面を露出させつつ、複数の半導体チップを封止する。金属板の第１面の外周辺から連続する外周面のうち、少なくとも１つの対向する２つの面が、封止樹脂部に覆われる。
図１は、第１の実施の形態にかかる半導体装置の平面図である。 図２は、図１に示すＡ−Ａ線に沿った矢視断面図である。 図３は、図１に示すＢ−Ｂ線に沿った矢視断面図である。 図４は、図１に示す半導体装置の製造工程を説明するためのフローチャートである。 図５は、図１に示す半導体装置の製造工程の一工程を示す図である。 図６は、図１に示す半導体装置の製造工程の一工程を示す図である。 図７は、図１に示す半導体装置の製造工程の一工程を示す図である。 図８は、図１に示す半導体装置の製造工程の一工程を示す図である。 図９は、図１に示す半導体装置の製造工程の一工程を示す図である。 図１０は、図１に示す半導体装置の製造工程の一工程を示す図である。 図１１は、図１に示す半導体装置の製造工程の一工程を示す図である。 図１２は、図１に示す半導体装置の製造工程の一工程を示す図である。 図１３は、図１に示す半導体装置の製造工程の一工程を示す図である。 図１４は、第２の実施の形態にかかる半導体装置の平面図である。 図１５は、図１４に示すＣ−Ｃ線に沿って見た矢視断面図である。 図１６は、図１４に示すＤ−Ｄ線に沿って見た矢視断面図である。 図１７は、図１４に示す半導体装置を製造する際のダイシングラインを説明するための断面図である。 図１８は、第３の実施の形態にかかる半導体装置の断面図である。 図１９は、図１８に示す半導体装置の製造工程を説明するためのフローチャートである。 図２０は、図１８に示す半導体装置の製造工程の一工程を示す図である。 図２１は、図１８に示す半導体装置の製造工程の一工程を示す図である。
以下に添付図面を参照して、実施形態にかかる半導体装置およびその製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施の形態にかかる半導体装置１０の平面図である。図２は、図１に示すＡ−Ａ線に沿った矢視断面図である。図３は、図１に示すＢ−Ｂ線に沿った矢視断面図である。半導体装置１０は、金属板１、半導体メモリ（半導体チップ）３、ロジックＬＳＩ（半導体チップ）１２、配線基板（支持基板）６、樹脂モールド部２を備える。
金属板１は、アルミニウムや４２アロイ等の金属を用いた板部材である。金属板１は、長方形形状を呈する第１面１ａを有する。複数の半導体メモリ３が、金属板１の第１面１ａの反対面である第２面１ｇ上に積層される。半導体メモリ３は、記憶素子であり、例えばＮＡＮＤフラッシュメモリである。
金属板１に対して直接積層される半導体メモリ３は、接着剤１５を用いて第２面１ｇに接着される。積層される半導体メモリ３同士は、接着性樹脂１１で接着される。半導体メモリ３同士は、バンプ８を介して電気的に接続される。
金属板１から最も離れた半導体メモリ３には、ロジックＬＳＩ１２が積層される。ロジックＬＳＩ１２と半導体メモリ３とは、バンプ８を介して電気的に接続される。ロジックＬＳＩ１２は、半導体メモリ３への情報の書き込みや読み出しを制御する制御素子であり、例えばＮＡＮＤコントローラやＮＡＮＤ Ｉ／Ｆ制御ＬＳＩである。
半導体メモリ３同士の隙間および半導体メモリ３とロジックＬＳＩ１２との隙間には、第１のアンダーフィル樹脂４が充填されている。第１のアンダーフィル樹脂４が充填されることで、金属板１、半導体メモリ３およびロジックＬＳＩ１２が、より強固に固定される。金属板１の第２面１ｇには、積層される半導体メモリ３を囲むように溝１ｆが形成されている。溝１ｆは、第１のアンダーフィル樹脂４を充填する際に、金属板１の第２面１ｇから第１のアンダーフィル樹脂４がはみ出してしまうのを抑制する。なお、以下の説明において、金属板１に半導体メモリ３およびロジックＬＳＩ１２が積層されたものを第１の積層体とも呼ぶ。
配線基板６は、樹脂製の絶縁層６ａと、金属製の配線層６ｂとを有する。絶縁層６ａは、コア層とビルドアップ層とを有する。配線基板６上には、最上層（図２および図３においては最下層）に形成された半導体チップ、本実施の形態ではロジックＬＳＩ１２を対向させて第１の積層体が搭載される。金属板１から最も離れた半導体メモリ３と配線基板６との間には、バンプ９が設けられる。配線基板６に形成された配線層６ｂと半導体メモリ３とが、バンプ９を介して電気的に接続される。第１の積層体と配線基板６との隙間には、第２のアンダーフィル樹脂５が充填される。第２のアンダーフィル樹脂５が充填されることで、第１の積層体と配線基板６とが、より強固に固定される。なお、以下の説明において、配線基板６上に第１の積層体が搭載されたものを第２の積層体とも呼ぶ。
配線基板６のうち、第１の積層体が搭載される面の反対面には、外部接続端子としてのバンプ１９が形成される。バンプ１９は、配線基板６の配線層６ｂと電気的に接続される。したがって、バンプ１９は、配線層６ｂやバンプ９を介して半導体メモリ３と電気的に接続される。
配線基板１のうち第１の積層体が搭載される面と、第１の積層体の周囲は樹脂製の樹脂モールド部２によって封止されている。金属板１のうち第１面１ａは、樹脂モールド部２から露出される。金属板１の第１面１ａの外周辺から連続するすべての外周面１ｂ〜１ｅは、樹脂モールド部２に覆われる。金属板１と樹脂モールド部２と配線基板６とを含めて、直方体形状を呈する直方体部が形成される。外部接続端子としてのバンプ１９は、直方体部の１面に形成される。なお、以下の説明において、第１のアンダーフィル樹脂４、第２のアンダーフィル樹脂５および樹脂モールド部２をまとめて封止樹脂部とも呼ぶ。
なお、第１のアンダーフィル樹脂４、第２のアンダーフィル樹脂５および樹脂モールド部２には、線膨張係数の調整等を目的としてシリカ粒子が含有される。ここで、第１のアンダーフィル樹脂４および第２のアンダーフィル樹脂５のほうが、樹脂モールド部２よりもシリカ粒子の含有量が少なく、流動性に富むようになっている。そのため、半導体メモリ３同士の隙間や、第１の積層体と配線基板６との隙間に、第１のアンダーフィル樹脂４および第２のアンダーフィル樹脂５を円滑に充填しやすくなっている。
上述した半導体装置１０によれば、金属板１の第１面１ａが樹脂モールド部２から露出しているので、第１面１ａが樹脂モールド部に覆われている半導体装置に比べて薄型化を図ることができる。また、金属板１の第１面１ａが樹脂モールド部２から露出しているので、半導体メモリ３やロジックＬＳＩ１２から発生した熱を、金属板１を介して放熱しやすくすることができる。
また、金属板１の第１面１ａの外周辺から連続するすべての外周面１ｂ〜１ｅが、樹脂モールド部２に覆われているので、樹脂モールド部２によって金属板１をより強固に固定することができる。また、金属板１の外周面１ｂ〜１ｅに力が直接加わると、金属板１が剥がれやすくなるが、本実施の形態では、外周面１ｂ〜１ｅのすべてか樹脂モールド部２に覆われているので、金属板１を剥がす力が外周面１ｂ〜１ｅに加わりにくくなる。これにより、半導体装置１０の信頼性の向上を図ることができる。
次に、半導体装置１０の製造方法について説明する。図４は、図１に示す半導体装置１０の製造工程を説明するためのフローチャートである。図５〜図１３は、図１に示す半導体装置１０の製造工程の一工程を示す図である。
まず、金属板１の第２面１ｇ上に半導体メモリ３を接着剤１５で接着させる（ステップＳ１、図５を参照）。次に、第２面１ｇ上に接着された半導体メモリ３上に半導体メモリ３を積層させる（ステップＳ２、図６を参照）。半導体メモリ３を積層する際、それぞれの半導体メモリ３間を、バンプ８を用いて電気的に接続する。次に、金属板１から最も離れた半導体メモリ３上にロジックＬＳＩ１２を積層させる（ステップＳ３、図６を参照）。ロジックＬＳＩ１２を積層する際、ロジックＬＳＩ１２と半導体メモリ３間を、バンプ８を用いて電気的に接続する。次に、半導体メモリ３同士の隙間および半導体メモリ３とロジックＬＳＩ１２との隙間に第１のアンダーフィル樹脂４を充填させる（ステップＳ４、図７を参照）。ここまでの工程で第１の積層体が形成される。
次に、最上層に積層された半導体チップであるロジックＬＳＩ１２を対向させて、複数の第１の積層体を配線基板６上に搭載させる（ステップＳ５、図８を参照）。第１の積層体を配線基板６上に搭載する際、第１の積層体と配線基板６間を、バンプ９を用いて電気的に接続する。次に、第１の積層体と配線基板６との隙間に第２のアンダーフィル樹脂５を充填させる（ステップＳ６、図８を参照）。この工程によって、第２の積層体が形成される。
次に、樹脂モールド部２を形成するための金型２０，２１のうち、金属板１の第１面１ａと対向する面に、フィルム２２を配置する（ステップＳ７、図９を参照）。フィルム２２は、例えば半導体装置１０を金型２０，２１から離型させやすくするために用いられる離型フィルムである。
次に、金属板１の第１面１ａとの間にフィルム２２を挟持させて、第２の積層体を金型２０，２１の間に配置した上で、金型２０，２１を閉じる（ステップＳ８、図１０を参照）。次に、金型２０，２１の内部に樹脂を充填して樹脂モールド部２を形成する（ステップＳ９、図１１を参照）。次に、樹脂モールド部２が形成された第２の積層体を金型２０，２１から取り出し（ステップＳ１０、図１１を参照）、外部接続端子としてのバンプ１９を形成する（ステップＳ１１、図１２を参照）。次に、第１の積層体間でダイシングを行って半導体装置１０を個片化する（ステップＳ１２、図１３を参照）。以上の工程により、半導体装置１０が製造される。なお、上記工程では、バンプ８，９や接着性樹脂１１を形成する工程の詳細を省略しているが、半導体メモリ３の製造時や、積層工程の前など適当なタイミングでこれらの形成を行えばよい。
本実施の形態では、金属板１の外周面１ｂ〜１ｅのすべてを樹脂モールド部２で覆うため、ステップＳ１２のダイシング工程におけるダイシングライン１３は、金属板１の第１面１ａの外周辺と平行であって、金属板１の外側となる位置を通過する。
上述した半導体装置１０の製造工程によれば、金属板１の第１面１ａと金型２０との間にフィルム２２が挟持されているため、第１面１ａ上に樹脂が侵入しにくくなり、より確実に第１面１ａを樹脂モールド部２から露出させることができる。
また、第２の積層体や金型２０，２１の製造誤差等によって、金型２０と第１面１ａとの間には隙間ができてしまう場合がある。金型２０と第１面１ａとの間に隙間ができると、ステップＳ９において、金型２０と第１面１ａとの間に樹脂が侵入して、第１面１ａが樹脂モールド部２に覆われてしまう場合がある。本実施の形態では、金型２０と第１面１ａとに挟持されたフィルム２２が弾性変形することで、金型２０と第１面１ａとの距離のばらつきをフィルム２２に吸収させることができる。したがって、金属板１の第１面１ａをフィルム２２で覆い、金型２０と第１面１ａとの間に樹脂が侵入することをより確実に防ぐことが可能となる。これにより、半導体装置１０の製造工程における歩留まりの向上を図ることができる。
（第２の実施形態）
次に、第２の実施の形態にかかる半導体装置３０について説明する。図１４は、第２の実施の形態にかかる半導体装置３０の平面図である。図１５は、図１４に示すＣ−Ｃ線に沿って見た矢視断面図である。図１６は、図１４に示すＤ−Ｄ線に沿って見た矢視断面図である。図１７は、図１４に示す半導体装置３０を製造する際のダイシングラインを説明するための断面図である。なお、上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。
本実施の形態では、金属板１の外周辺から連続する４つの外周面１ｂ〜１ｅのうち、一方の対向する外周面１ｂ，１ｃが樹脂モールド部２に覆われ、他方の対向する外周面１ｄ，１ｅが樹脂モールド部２から露出している。
一方の対向する外周面１ｂ，１ｃを樹脂モールド部２で覆うことで金属板１を剥がれにくくしつつ、他方の対向する外周面１ｄ，１ｅを樹脂モールド部２から露出させることで、樹脂モールド部２の小型化、すなわち平面視における半導体装置３０の小型化を図ることができる。
特に、本実施の形態では、金属板１の第１面１ａの外周辺のうち、短辺から連続する外周面１ｂ，１ｃを樹脂モールド部２で覆い、長辺から連続する外周面１ｄ，１ｅを樹脂モールド部２から露出させている。長辺から連続する外周面１ｄ，１ｅに力が加わった場合よりも、短辺から連続する外周面１ｂ，１ｃに力が加わった場合のほうが金属板１が剥がれやすい傾向があるため、長辺から連続する外周面１ｄ，１ｅを樹脂モールド部２で覆って保護している。また、上記実施の形態と同様に、金属板１の第１面１ａが樹脂モールド部２から露出しているので、放熱性の向上を図ることができる。
なお、半導体装置３０を製造する場合には、金属板１の第１面１ａの長辺に平行なダイシングライン１３（図１７も参照）を、金属板１と重なる位置を通過させ、短辺に平行なダイシングライン１３を、金属板１の外側となる位置を通過させればよい（図１３も参照）。また、金属板１の第１面１ａの長辺方向に半導体装置３０を小型化させる場合には、短辺から連続する外周面１ｂ，１ｃを樹脂モールド部２から露出させ、長辺から連続する外周面１ｄ，１ｅを樹脂モールド部２で覆ってもよい。
（第３の実施形態）
次に、第３の実施の形態にかかる半導体装置５０について説明する。図１８は、第３の実施の形態にかかる半導体装置５０の断面図である。なお、上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。
半導体装置５０では、金属板１の第１面１ａよりも封止樹脂部（第１のアンダーフィル樹脂４）のほうが突出している。例えば、半導体装置５０の梱包時に、金属板１の第１面１ａ側から加わる負荷を封止樹脂部の突出部分で受けて、金属板１に付加が加わることを防ぐことができる。これにより、金属板１が剥がれにくくなるとともに、金属板１に積層された半導体メモリ３に加わる負荷も抑制できるため、信頼性の向上を図ることができる。
また、上記実施の形態と同様に、金属板１の第１面１ａが封止樹脂部から露出しているので、放熱性の向上を図ることができる。なお、平面視において金属板１のほうが半導体メモリ３よりも小さくなっている。
次に、半導体装置５０の製造工程について説明する。図１９は、図１８に示す半導体装置５０の製造工程を説明するためのフローチャートである。図２０〜２１は、図１８に示す半導体装置５０の製造工程の一工程を示す図である。図４に示すステップＳ１１までは、第１の実施の形態で示した製造工程と同様である。
本実施の形態では、ステップＳ１１の後に、金属板１の第１面１ａ側をエッチングする（ステップＳ２２、図２０を参照）。ここで、金属板１の第２面１ｇに形成された溝１ｆ部分での金属板１の厚さ以上に金属板１をエッチングする。
次に、ダイシングを行って半導体装置５０を個片化する（ステップＳ２３、図２１参照）。ここで、ダイシングを行う際のダイシングライン１３を、金属板１の溝１ｆ部分であった部分と重なる位置に通過させる。これにより、金属板１の第１面１ａよりも封止樹脂部を突出させることができる。また、金属板１の外周面１ｂ〜１ｅの周囲を封止樹脂部で覆って、金属板１を剥がれにくくすることができる。また、金属板１の溝１ｆ部分であった部分にダイシングライン１３を重ねることができるので、金属板１の外周面１ｂ〜１ｅの周囲に封止樹脂部（樹脂モールド部２）を残すために、エッチングされていない金属板１の外側にダイシングライン１３を通過させる場合（図１や図１４を参照）に比べて、平面視における半導体装置５０のより一層の小型化を図ることができる。また、金属板１をエッチングしているので、半導体装置５０の薄型化を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 金属板、１ａ 第１面、１ｂ〜１ｅ 外周面、１ｆ 溝、１ｇ 第２面、２ 樹脂モールド部（封止樹脂部）、３ 半導体メモリ（半導体チップ）、４ 第１のアンダーフィル樹脂（封止樹脂部）、５ 第２のアンダーフィル樹脂（封止樹脂部）、６ 配線基板（支持基板）、６ａ 絶縁層、６ｂ 配線層、８，９ バンプ、１０ 半導体装置、１１ 接着性樹脂、１２ ロジックＬＳＩ（半導体チップ）、１３ ダイシングライン、１５ 接着剤、１９ バンプ（外部接続端子）、２０，２１ 金型、２２ フィルム、３０，５０ 半導体装置。

Claims (6)

  1. 方形形状を呈する第１面を有する金属板と、
    前記金属板の前記第１面の反対面である第２面上に積層された複数の半導体チップと、
    前記半導体チップに対して前記金属板の反対側に設けられた絶縁層および配線層と、
    前記絶縁層および前記配線層に対して前記半導体チップの反対側に設けられた外部接続端子と、
    前記金属板の前記第１面を露出させつつ、前記複数の半導体チップを封止する封止樹脂部と、を備え、
    前記金属板の前記第１面の外周辺から連続する外周面のうち、少なくとも１つの対向する２つの面が、前記封止樹脂部に覆われる半導体装置。
  2. 前記外部接続端子は、直方体形状を呈する直方体部の１面に設けられ、
    前記直方体部には、前記金属板および前記絶縁層が含まれる半導体装置。
  3. 前記金属板の前記第１面は長方形形状を呈し、その短辺から連続する外周面が前記封止樹脂部に覆われ、その長辺から連続する外周面が前記封止樹脂部から露出する請求項１または２に記載の半導体装置。
  4. 前記封止樹脂部のうち、前記金属板の外周面を覆う部分は、前記金属板よりも前記第１面側に突出している請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記外周面の４面すべてが前記封止樹脂部で覆われており、平面視において、前記半導体チップよりも前記金属板のほうが小さい請求項１〜４のいずれか１つに記載の半導体装置。
  6. 方形形状を呈する第１面を有する金属板の前記第１面の反対面である第２面上に複数の半導体チップを積層して第１の積層体を形成するステップと、
    最上層に積層された前記半導体チップを対向させて、複数の前記第１の積層体を支持基板上に搭載して第２の積層体を形成するステップと、
    前記第１面との間にフィルムを挟持させて、前記第２の積層体を金型の内部に配置するステップと、
    前記金型の内部に樹脂を充填して前記複数の半導体チップを封止する封止樹脂部を形成するステップと、
    前記第１の積層体間でダイシングして個片化するステップと、を備え、
    前記ダイシングを行う際のダイシングラインは、前記金属板の前記第１面の外周辺と平行であり、少なくとも外周辺のうち１つの対向する２辺では、前記金属板の外側を通る半導体装置の製造方法。
JP2013189846A 2013-09-12 2013-09-12 半導体装置およびその製造方法 Pending JP2015056563A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013189846A JP2015056563A (ja) 2013-09-12 2013-09-12 半導体装置およびその製造方法
TW102148508A TW201511213A (zh) 2013-09-12 2013-12-26 半導體裝置及其製造方法
CN201410020345.3A CN104465577A (zh) 2013-09-12 2014-01-16 半导体装置以及其制造方法
US14/190,921 US20150069596A1 (en) 2013-09-12 2014-02-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189846A JP2015056563A (ja) 2013-09-12 2013-09-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015056563A true JP2015056563A (ja) 2015-03-23

Family

ID=52624802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189846A Pending JP2015056563A (ja) 2013-09-12 2013-09-12 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20150069596A1 (ja)
JP (1) JP2015056563A (ja)
CN (1) CN104465577A (ja)
TW (1) TW201511213A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225484A (ja) * 2015-06-01 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016225462A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置
JP2017005187A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体装置の製造方法、および半導体装置
US10854576B2 (en) 2017-03-10 2020-12-01 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
CN113299566A (zh) * 2021-05-20 2021-08-24 合肥速芯微电子有限责任公司 封装结构及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
JP2015177062A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
US10475715B2 (en) * 2015-06-17 2019-11-12 Intel Corporation Two material high K thermal encapsulant system
JP6478853B2 (ja) * 2015-07-14 2019-03-06 新光電気工業株式会社 電子部品装置及びその製造方法
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
US9941186B2 (en) * 2016-06-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
JP6753743B2 (ja) 2016-09-09 2020-09-09 キオクシア株式会社 半導体装置の製造方法
US10283428B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
DE102017212457A1 (de) * 2017-07-20 2019-01-24 Infineon Technologies Ag Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben
JP6906228B2 (ja) * 2017-08-18 2021-07-21 ナミックス株式会社 半導体装置
JP2019054160A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
KR102506698B1 (ko) * 2018-02-19 2023-03-07 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
JP7144951B2 (ja) * 2018-03-20 2022-09-30 キオクシア株式会社 半導体装置
JP6989426B2 (ja) * 2018-03-22 2022-01-05 キオクシア株式会社 半導体装置およびその製造方法
US10892250B2 (en) * 2018-12-21 2021-01-12 Powertech Technology Inc. Stacked package structure with encapsulation and redistribution layer and fabricating method thereof
US20230238300A1 (en) * 2022-01-24 2023-07-27 Micron Technology, Inc. Grindable heat sink for multiple die packaging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2008192714A (ja) * 2007-02-02 2008-08-21 Toshiba Corp 半導体パッケージ
JP2008244168A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置、その製造方法、放熱板、半導体チップ、インターポーザー基板、およびガラス板
JP2010245384A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 切断前支持基板、半導体装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
RU2489774C2 (ru) * 2007-11-29 2013-08-10 Нития Корпорейшн Светоизлучающее устройство и способ его изготовления
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
DE102011050450A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP5936968B2 (ja) * 2011-09-22 2016-06-22 株式会社東芝 半導体装置とその製造方法
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2008192714A (ja) * 2007-02-02 2008-08-21 Toshiba Corp 半導体パッケージ
JP2008244168A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置、その製造方法、放熱板、半導体チップ、インターポーザー基板、およびガラス板
JP2010245384A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 切断前支持基板、半導体装置および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225462A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置
US10607964B2 (en) 2015-05-29 2020-03-31 Toshiba Memory Corporation Semiconductor device
JP2016225484A (ja) * 2015-06-01 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017005187A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体装置の製造方法、および半導体装置
US10128153B2 (en) 2015-06-15 2018-11-13 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device and the semiconductor device
US10854576B2 (en) 2017-03-10 2020-12-01 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
CN113299566A (zh) * 2021-05-20 2021-08-24 合肥速芯微电子有限责任公司 封装结构及其制备方法

Also Published As

Publication number Publication date
US20150069596A1 (en) 2015-03-12
CN104465577A (zh) 2015-03-25
TW201511213A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
JP2015056563A (ja) 半導体装置およびその製造方法
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
US20160343699A1 (en) Stacked semiconductor die assemblies with support members and associated systems and methods
EP4163956A2 (en) Integrated circuit package having wire-bonded multi-die stack
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
US10756060B2 (en) Semiconductor device
CN103201833A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP2016072616A (ja) 集積された補強材を有するパッケージ基板のパネルレベル製造
JP2014049477A5 (ja)
JP2010153498A5 (ja)
CN102738133A (zh) 半导体器件及其制造方法
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
JP2017005187A (ja) 半導体装置の製造方法、および半導体装置
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
US9595507B2 (en) Semiconductor device and method of manufacturing the same
US20150380359A1 (en) Semiconductor package including marking layer
JP2012209449A (ja) 半導体装置の製造方法
CN103227164A (zh) 半导体封装构造及其制造方法
KR20160071319A (ko) 반도체 패키지 및 그 제조 방법
TW201434096A (zh) 半導體裝置及其製造方法
CN110970444A (zh) 半导体装置及半导体装置的制造方法
US11552051B2 (en) Electronic device package
JP5567452B2 (ja) スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置
TWI452635B (zh) 具有線入膜隔離障壁的積體電路封裝系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161004