JP2016225462A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016225462A
JP2016225462A JP2015110524A JP2015110524A JP2016225462A JP 2016225462 A JP2016225462 A JP 2016225462A JP 2015110524 A JP2015110524 A JP 2015110524A JP 2015110524 A JP2015110524 A JP 2015110524A JP 2016225462 A JP2016225462 A JP 2016225462A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
semiconductor chip
bump
adhesives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015110524A
Other languages
English (en)
Other versions
JP6479577B2 (ja
Inventor
真哉 深山
Shinya Fukayama
真哉 深山
幸史 尾山
Yukifumi Oyama
幸史 尾山
慶輔 谷口
Keisuke Taniguchi
慶輔 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015110524A priority Critical patent/JP6479577B2/ja
Priority to TW104137395A priority patent/TWI630699B/zh
Priority to CN201510850009.6A priority patent/CN106206329B/zh
Priority to US15/061,989 priority patent/US10607964B2/en
Publication of JP2016225462A publication Critical patent/JP2016225462A/ja
Application granted granted Critical
Publication of JP6479577B2 publication Critical patent/JP6479577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】積層された複数の半導体チップ間の間隔のばらつきを抑制することができる半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第１面上に第１バンプが設けられた半導体チップを備える。複数の第１接着剤は、半導体チップの第１面上に設けられている。第２接着剤は、半導体チップの第１面上に設けられ、複数の第１接着剤よりも第１面上における配置面積が小さい。第２接着剤は、複数の第１接着剤のうち半導体チップの第１面の中心または重心から最も遠い第１接着剤よりも該中心または該重心から遠くに設けられている。【選択図】図２

Description

本発明による実施形態は、半導体装置に関する。
ＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の半導体装置を小型化しあるいは高機能化するために、１つのパッケージ内に複数の半導体チップを積層する際、複数の半導体チップ間の電気信号を高速に送受信するためにＴＳＶ（Through Silicon Via）が用いられることがある。ＴＳＶは、半導体チップの基板を貫通する導電性のビアを介して、半導体チップの表面および裏面に設けられた電極間を電気的に接続する。
このような半導体チップを積層し、半導体チップ間において電極同士を接続する際には、半導体チップ間を接着剤で接着する。しかし、半導体チップは、半導体装置を小型化するために薄化されており、そのため反りが生じている場合がある。このような半導チップの反りは、例えば、半導体チップのコーナー部において半導体チップ間の間隔を広げようとする応力を発生させる。このような半導体チップの応力が接着剤の接着力よりも大きい場合、半導体チップのコーナー部において半導体チップが接着剤から剥がれてしまう。
特開２０１３−００８９６３号公報 特開２０１４−１８３２７８号公報
積層された複数の半導体チップ間において、接着剤の剥離を抑制することができる半導体装置を提供する。
本実施形態による半導体装置は、第１面上に第１バンプが設けられた半導体チップを備える。複数の第１接着剤は、半導体チップの第１面上に設けられている。第２接着剤は、半導体チップの第１面上に設けられ、複数の第１接着剤よりも第１面上における配置面積が小さい。第２接着剤は、複数の第１接着剤のうち半導体チップの第１面の中心または重心から最も遠い第１接着剤よりも該中心または該重心から遠くに設けられている。
第１の実施形態による半導体装置１の構成の一例を示す断面図。 １つの半導体チップ３０の構成の一例を示す平面図。 積層された２つの半導体チップ３０の接着状態を示す断面図。 第１の実施形態による半導体装置１の製造方法の一例を示す断面図。 図４に続く、半導体装置１の製造方法を示す断面図。 図５に続く、半導体装置１の製造方法を示す断面図。 第２の実施形態による半導体チップ３０の構成の一例を示す平面図。 積層工程における半導体チップ３０の様子を示す概略断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、第１基板および第２基板の上下方向は、半導体チップが設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
（第１の実施形態）
図１は、第１の実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、例えば、複数積層されたＮＡＮＤ型ＥＥＰＲＯＭ等の半導体メモリチップを有する半導体装置である。
半導体装置１は、第１基板１０と、第２基板２０と、半導体チップ３０と、封止樹脂４０と、電極パッド５０と、はんだボール６０と、ＩＦチップ７０と、内部接続端子８０と、外部接続端子９０と、配線層９５と、第１接着剤１０１と、第２接着剤１０２とを備えている。
複数の半導体チップ３０は、第１基板１０と第２基板２０との間において積層されている。第１基板１０には、たとえば金属等の高熱伝導材料を用いている。第２基板２０には、例えば、樹脂等の絶縁性材料を用いている。半導体チップ３０は、例えば、ＮＡＮＤ型ＥＥＰＲＯＭを搭載するメモリチップである。
半導体チップ３０は、半導体基板ＳＵＢと、貫通ビア３１と、第１バンプ（マイクロバンプ）３２と、電極３３とを備えている。半導体基板ＳＵＢは、例えば、シリコン基板等である。貫通ビア（ＴＳＶ）３１は、半導体基板ＳＵＢをその第１面Ｆ１から第２面Ｆ２まで貫通するように設けられており、電極３３と第１バンプ３２との間を電気的に接続する。半導体基板ＳＵＢの第２面Ｆ２は、半導体基板ＳＵＢの第１面Ｆ１とは反対側の面である。第１バンプ３２は、半導体基板ＳＵＢの第１面Ｆ１側において貫通ビア３１と電気的に接続するように設けられている。電極３３は、半導体基板ＳＵＢの第２面Ｆ２側において貫通ビア３１と電気的に接続するように設けられている。貫通ビア３１と第１バンプ３２との間には、バリアメタル等の金属層を設ける。貫通ビア３１と電極３３との間には、金属層と絶縁層とを有する多層配線を設ける。必要に応じて、貫通ビア３１および電極３３と電気的に接続された半導体素子を設ける。貫通ビア３１、第１バンプ３２および電極３３には、例えば、金属等の導電性材料を用いている。
第１接着剤１０１および第２接着剤１０２は、積層された複数の半導体チップ３０間に設けられており、隣接する半導体チップ３０を接着している。第１および第２接着剤１０１、１０２には、例えば、ポリイミド等のような粘着性のある絶縁性材料を用いている。第１および第２接着剤１０１、１０２の詳細については後述する。
ＩＦチップ（インターフェースチップ）７０は、第２基板２０に最も近い半導体チップ３０と第２基板２０との間に設けられている。ＩＦチップ７０は、積層された複数の半導体チップ３０と外部デバイス（図示せず）との間でデータ通信するように、該複数の半導体チップ３０にフリップチップ接続（ＦＣ接続）されている。
配線層９５は、絶縁膜に配線（再配線）を有する層であり、半導体チップ３０またはＩＦチップ７０の電極を、電極パッド５０およびはんだボール６０を介して内部接続端子８０に電気的に接続する。
内部接続端子８０は、第２基板２０に設けられた配線（図示せず）を介して外部接続端子９０に電気的に接続される。半導体装置１がＬＧＡ（Land Grid Array）パッケージである場合には、外部接続端子９０は、金属ランドとして設けられる。半導体装置１がＢＧＡ（Ball Grid Array）パッケージである場合には、外部接続端子９０は、はんだボール、はんだメッキ、Ａｕメッキ等を有する突起端子として設けられる。外部接続端子９０は、外部デバイスと電気的に接続され得る。電極パッド５０、内部接続端子８０および外部接続端子９０には、例えば、導電性金属を用いる。
封止樹脂（アンダーフィル材）４０は、積層された半導体チップ１０間、半導体チップ３０と第１基板１０との間、並びに、半導体チップ３０と第２基板２０との間に充填されている。これにより、封止樹脂４０は、半導体パッケージ内の半導体チップ３０を保護している。
図２は、１つの半導体チップ３０の構成の一例を示す平面図である。図２では、半導体チップ３０の第１面Ｆ１を示している。本実施形態において、半導体チップ３０の第１面Ｆ１は、略四角形（長方形）の幾何学形状を有し、長辺Ｓ１および短辺Ｓ２を有する。上述の通り、第１バンプ３２、第１接着剤１０１、および、第２接着剤１０２は、第１面Ｆ１上に設けられている。尚、第１面Ｆ１の幾何学形状は、略四角形に限定されず、略多角形であってもよい。
第１バンプ３２は、破線で示すバンプ領域Ｒｂに設けられている。第１バンプ３２は、例えば、半導体チップ３０の長辺Ｓ１の中心部において、短辺Ｓ２に略平行に配列されている。バンプ領域Ｒｂの両側には、例えば、メモリセルアレイ（図示せず）が設けられており、バンプ領域Ｒｂ内の第１バンプ３２がメモリセルアレイのデータ通信におけるＩ／Ｏ端子、電源端子、あるいは、接地端子として機能し得る。
複数の第１接着剤１０１が、バンプ領域Ｒｂの周辺に設けられている。本実施形態において、第１接着剤１０１は、それぞれ第１面Ｆ１上において略円形の平面形状を有するように第１面Ｆ１上に配置されている。第１接着剤１０１の第１面Ｆ１上における平面形状の面積（第１面積）はＳ１０１とする。第１接着剤１０１には、上述の通り、例えば、ポリイミド等の粘着性のある絶縁性材料を用いている。
複数の第２接着剤１０２は、半導体チップ３０の第１面Ｆ１の４つのコーナー領域Ｒｃに設けられている。コーナー領域Ｒｃは、第１面Ｆ１の幾何学形状の角部にある。例えば、第１面Ｆ１の幾何学形状が略四角形の場合には、その四角形の４つの角部の領域である。本実施形態において、第２接着剤１０２は、それぞれ、第１面Ｆ１上において略円形の平面形状を有するように第１面Ｆ１上に配置されている。第２接着剤１０２の第１面Ｆ１上における平面形状の面積（第２面積）はＳ１０２とする。第２接着剤１０２には、上述の通り、例えば、ポリイミド等の粘着性の絶縁性材料を用いている。以下、Ｓ１０１、Ｓ１０２は、それぞれ第１接着剤１０１および第２接着剤１０２の配置面積ともいう。尚、図２において、各コーナー領域Ｒｃに設けられている第２接着剤１０２の個数は、９個であるが、これに限定しない。ただし、第２接着剤１０２の個数は、第２接着剤１０２の強度を考慮すると、３つ以上であることが好ましい。
ここで、第２接着剤１０２の配置面積Ｓ１０２は、第１接着剤１０１の配置面積Ｓ１０１よりも小さい。また、第２接着剤１０２は、半導体チップ３０のコーナー領域Ｒｃに配置されており、第１接着剤１０１よりもバンプ領域Ｒｂから離間している。即ち、第２接着剤１０２は、第１接着剤１０１よりも、第１面Ｆ１の幾何学的中心（半導体チップ３０の密度が一定と仮定した場合における重心）から遠くに設けられている。逆に、第１接着剤１０１は、第２接着剤１０２よりも第１面Ｆ１の幾何学的中心の近くに配置されている。
例えば、図２に示すように、長辺Ｓ１に平行であり半導体チップ３０の幾何学的中心を通過する軸をＸ軸とし、短辺Ｓ２に平行であり半導体チップ３０の幾何学的中心を通過する軸をＹ軸とする。Ｘ軸およびＹ軸によって区切られた第１面Ｆ１の４つの象限をそれぞれ第１象限Ｑ１〜Ｑ４とする。この場合、第１象限Ｑ１において、第２接着剤１０２ａ＿１は、第１象限Ｑ１中のいずれの第１接着剤１０１よりも第１面Ｆ１の幾何学的中心から遠い。換言すると、第２接着剤１０２ａ＿１は、第１接着剤１０１のうち第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ａ＿１または１０１ｂ＿１よりも該幾何学的中心からさらに遠い位置に設けられている。第２から第４象限Ｑ２〜Ｑ４においても、上記第１象限Ｑ１と同様のことが言える。即ち、第２接着剤１０２ａ＿２〜１０２ａ＿４は、それぞれ、第１接着剤１０１のうち第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ａ＿２〜１０１ａ＿４または１０１ｂ＿２〜１０１ｂ＿４よりも該幾何学的中心からさらに遠い位置に設けられている。
さらに、第１象限Ｑ１において、第１面Ｆ１の短辺Ｓ２側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ａ＿１と第１面Ｆ１の長辺Ｓ１側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ｂ＿１とを結ぶ直線を直線（第１直線）Ｌ１とする。第２象限Ｑ２において、第１面Ｆ１の短辺Ｓ２側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ａ＿２と第１面Ｆ１の長辺Ｓ１側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ｂ＿２とを結ぶ直線を直線Ｌ２とする。第３象限Ｑ３において、第１面Ｆ１の短辺Ｓ２側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ａ＿３と第１面Ｆ１の長辺Ｓ１側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ｂ＿３とを結ぶ直線を直線Ｌ３とする。第４象限Ｑ４において、第１面Ｆ１の短辺Ｓ２側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ａ＿４と第１面Ｆ１の長辺Ｓ１側に位置しかつ第１面Ｆ１の幾何学的中心から最も遠い第１接着剤１０１ｂ＿４とを結ぶ直線を直線Ｌ４とする。この場合、第２接着剤１０２は、直線Ｌ１〜Ｌ４、短辺Ｓ２、および、長辺Ｓ１で囲まれた第１面Ｆ１の４つの領域（第１領域）に設けられる。これらの４つの第１領域は、上述のコーナー領域Ｒｃと言ってもよい。
このように、本実施形態では、第１接着剤１０１よりも配置面積の小さな第２接着剤１０２ａ＿１が、コーナー領域Ｒｃに設けられ、かつ、複数の第１接着剤１０１よりも第１面Ｆ１の幾何学的中心から遠く配置されている。このように第２接着剤１０２を設ける理由を以下に説明する。
上述の通り、半導体チップ３０は、半導体装置１の小型化するために薄化されており、反りが生じている場合がある。このような半導チップ３０の反りは、例えば、半導体チップ３０のコーナー領域Ｒｃにおいて半導体チップ３０間の間隔を広げようとする応力を発生させる。このような応力によって半導体チップ３０が接着剤から剥がれてしまうと、コーナー領域Ｒｃにおいて半導体チップ３０間の間隔が広がる。積層される複数の半導体チップ３０が同様に反っている場合、半導体チップ３０間の間隔のばらつきは積算される。従って、この場合、積層後の半導体チップ３０は、コーナー領域Ｒｃにおいて、その中心部よりも極端に厚くなってしまう。また、半導体チップ３０間の間隔のばらつきは、バンプ間の接続不良等の原因となるおそれがあり、半導体装置１の製造歩留まりを低下させる。
第１接着剤１０１および第２接着剤１０２には、例えば、ポリイミド等のような或る程度の弾力性を有する材料を用いている。しかし、第１接着剤１０１は、第２接着剤１０２よりも配置面積が大きいので、第２接着剤１０２よりも高い剛性を有する。従って、第１接着剤１０１は、第２接着剤１０２よりも弾力性に欠け、伸び難くあるいは縮み難い。一方、第２接着剤１０２は、配置面積が比較的小さいので、第１接着剤１０１よりも剛性において低いものの、第１接着剤１０１よりも弾力性に富み、伸び易くあるいは縮み易い。また、第１接着剤１０１は、第２接着剤１０２と同一材料で構成されているので、第１接着剤１０１の単位面積当たりの接着力は、第２接着剤１０２のそれとほぼ等しい。従って、もし、半導体チップ１の第１面Ｆ１の全体に第１接着剤１０１が設けられ、第２接着剤１０２が設けられていない場合、剛性の高い第１接着剤１０１はあまり伸縮しないため、コーナー領域Ｒｃの第１接着剤１０１の端部に比較的大きな応力が印加され、半導体チップ３０から剥がれ易くなる。半導体チップ３０がコーナー領域Ｒｃにおいて接着剤から剥がれると、半導体チップ３０のコーナー領域Ｒｃの反りが制御することができないため、積層された半導体チップ３０間の間隔は、やはりばらついてしまう。
一方、コーナー領域Ｒｃに第２接着剤１０２が設けられている場合、図３に示すように、弾力性の高い第２接着剤１０２は比較的大きく伸縮することができる。このため、第２接着剤１０２は、半導体チップ３０から剥がれることなく、半導体チップ３０間において伸びることができる。図３は、積層された２つの半導体チップ３０の接着状態を示す断面図である。第２接着剤１０２は、収縮しようとし、半導体チップ３０の反りによる応力とは反対方向に作用する応力を半導体チップ３０に対して印加することになる。これにより、第２接着剤１０２は、コーナー領域Ｒｃにおいて半導体チップ３０から剥がれることなく、半導体チップ３０の中心部とコーナー領域Ｒｃとにおける半導体チップ３０間の間隔のばらつきを抑制することができる。
また、もし、半導体チップ１の第１面Ｆ１の全体に第２接着剤１０２が設けられ、第１接着剤１０１が設けられていない場合、剛性の低い第２接着剤１０２は半導体チップ３０間において伸縮し易いため、半導体チップ３０間の間隔（図３のＩＮ３０）が安定しなくなってしまう。例えば、後述する積層工程において、第１基板１０と第２基板２０とを加圧しながら加熱するときに、半導体チップ３０間の間隔ＩＮ３０が安定しなくなってしまう。従って、半導体チップ３０の第１面Ｆ１の中心近傍（バンプ領域Ｒｂの近傍）には、剛性の比較的高い第１接着剤１０１を設けることが好ましい。これにより、積層工程においても、半導体チップ３０間の間隔ＩＮ３０を所定の間隔に安定させることができる。
このように、第１面Ｆ１の幾何学的中心近傍に配置面積の大きな第１接着剤１０１を配置し、第１面Ｆ１のコーナー領域Ｒｃに配置面積の小さな第２接着剤１０２を配置することによって、半導体チップ３０間の間隔ＩＮ３０を安定させつつ、コーナー領域Ｒｃにおける半導体チップ３０の剥がれを抑制することができる。その結果、積層された複数の半導体チップ３０間の間隔のばらつきを抑制することができる。
図２に示す第１面Ｆ１上における第１接着剤１０１と第２接着剤１０２との間の最小間隔Ｇは、配置面積の比較的大きな第１接着剤１０１の平面形状の大きさに従って決定される。例えば、第１接着剤１０１が第１面Ｆ１において直径Φ１の円形の平面形状を有し、第２接着剤１０２が第１面Ｆ１において直径Φ２（Φ２＜Φ１）の円形の平面形状を有するものとする。この場合、最小間隔Ｇは、直径Φ１に従って決定される。例えば、最小間隔Ｇは、直径Φ１以上にする。これにより、第１接着剤１０１が第２接着剤１０２に接触することを抑制することができる。もし、最小間隔Ｇを直径Φ１未満にし、あるいは、配置面積の比較的小さい第２接着剤１０２の直径Φ２によって最小間隔Ｇを決定すると、第２接着剤１０２が第１接着剤１０１に近くなり過ぎて接触してしまう場合があるからである。
尚、本実施形態において、第１バンプ３２、第１および第２接着剤１０１、１０２は、Ｘ軸およびＹ軸に対して対称に配置されている。しかし、第１バンプ３２、第１および第２接着剤１０１、１０２の配置は、必ずしもＸ軸およびＹ軸に対して対称である必要は無い。
また、本実施形態において、第１面Ｆ１の幾何学形状は、略四角形であるが、四角形以外の多角形であってもよい。また、第１面Ｆ１の幾何学形状の一部は、丸みを帯びていてもよい。この場合であっても、第１接着剤１０１を第１面Ｆ１の中心近傍に配置し、第２接着剤１０２を第１面Ｆ１のコーナー領域Ｒｃ（あるいは周辺領域）に配置すればよい。
また、本実施形態において、第１接着剤１０１および第２接着剤１０２の平面形状は、円形である。しかし、第１接着剤１０１および第２接着剤１０２の平面形状は、これに限定されず、多角形であってもよい。
図４〜図６は、第１の実施形態による半導体装置１の製造方法の一例を示す断面図である。まず、第１基板１０上に最初の半導体チップ３０を接着剤（図示せず）で接着する。第１基板１０は、例えば、金属板でよい。その後、他の複数の半導体チップ３０を、最初の半導体チップ３０上に順次積層する。これにより、図４に示すように、複数の半導体チップ３０が第１基板１０上に積層される。このとき、或る半導体チップ３０の第１バンプ３２は、その下にある半導体チップ３０の電極３３および貫通ビア３１に電気的に接続される。
図２を参照して上述したように、半導体チップ３０の第１面Ｆ１のバンプ領域Ｒｂには、第１バンプ３２が予め設けられており、バンプ領域Ｒｂ以外の第１面Ｆ１の領域には、第１および第２接着剤１０１、１０２が予め設けられている。従って、複数の半導体チップ３０を積層することによって、第１および第２接着剤１０１、１０２は、半導体チップ３０間の所定の位置に配置され、半導体チップ３０間を接着する（積層工程）。尚、第１および第２接着剤１０１、１０２は、例えば、感光性ポリイミド等を用いて、リソグラフィ技術およびエッチング技術で第１面Ｆ１上に形成すればよい。
なお、最上段の半導体チップ３０上には、積層に先立って、あらかじめ配線層９５が形成される。これにより、図４に示す構造が得られる。配線層９５は、絶縁膜に配線（再配線）９６を有し、絶縁膜上に電極パッド５０を有する。
次に、図５に示すように、配線９６上にＩＦチップ７０が搭載される。ＩＦチップ７０は、はんだバンプを介して配線９６に電気的に接続される。
次に、蟻酸雰囲気などの還元雰囲気中において第１バンプ３２およびＩＦチップ７０と配線９６との間を電気的に接続するバンプとを溶融させ、その後凝固させる（リフロー工程）。これは、複数の半導体チップ３０間、およびＩＦチップ７０と配線９６との間の電気的接続を確実にするために、金属の表面に形成された酸化膜等を還元し、酸化膜等を除去するためである。
次に、ダイシングブレード等を用いて、第１基板１０を半導体チップ３０の周囲において切断し、積層された複数の半導体チップ３０、ＩＦチップ７０および第１基板１０を含む積層体ＳＴを個別化する。
次に、個別化された積層体ＳＴを第２基板２０上に搭載する。このとき、図６に示すように、積層体ＳＴは、ＩＦチップ７０および電極パッド５０を第２基板２０の表面へ向けて第２基板２０上に搭載される。即ち、積層体ＳＴは、図５に示す状態に対して上下方向を反対にして（第１基板１０を半導体チップ３０の上方にして）第２基板２０上に搭載する。
第２基板２０は、その表面に内部接続端子８０上にはんだボール６０を備えており、その裏面に外部接続端子９０を備えている。積層体ＳＴの電極パッド５０は、はんだボール６０に接触している。
次に、第１基板１０と第２基板２０とを互いに対向する向きに加圧（押圧）しながら加熱する（リフロー工程）。これにより、積層体ＳＴの電極パッド５０は、はんだボール６０に電気的に接続され、内部接続端子８０あるいは外部接続端子９０と電気的に接続される。また、半導体チップ３０の第１バンプ３２が、隣接する他の半導体チップ３０の電極３３に接続される。さらに、このリフロー工程において、第１接着剤１０１および第２接着剤１０２がリフローされて、隣接する半導体チップ３０間を接着する。
積層体ＳＴ内の複数の半導体チップ３０の相互間の電気的接続、および、積層体ＳＴと第２基板２０との間の電気的接続は、同一のリフロー工程で実行してもよい。代替的に、積層体ＳＴ内の複数の半導体チップ３０の相互間の電気的接続、および、積層体ＳＴと第２基板２０との間の電気的接続は、異なるリフロー工程で実行してもよい。この場合、積層体ＳＴを第２基板２０上に搭載する前に、積層体ＳＴ内の複数の半導体チップ３０の相互間を電気的に接続するために、１回目のリフロー工程を実行し、その後、積層体ＳＴを第２基板２０上に搭載した後に、積層体ＳＴと第２基板２０との間を電気的に接続するために、２回目のリフロー工程を実行すればよい。
次に、第１基板１０と第２基板との間に、液状の封止樹脂４０を流し込む（アンダーフィル工程）。これにより、封止樹脂４０は、積層された複数の半導体チップ３０間、および、積層体ＳＴと第２基板２０との間に充填される。
その後、ダイシングブレード等を用いて、第２基板２０を切断し、積層体ＳＴを個別化する。これにより、図１に示す半導体装置１が完成する。
以上のように、本実施形態では、第１接着剤１０１よりも配置面積の小さな第２接着剤１０２ａ＿１が、コーナー領域Ｒｃに設けられ、複数の第１接着剤１０１よりも第１面Ｆ１の中心または重心から遠くに配置されている。これにより、弾力性の高い第２接着剤１０２が、コーナー領域Ｒｃにおいて半導体チップ３０間を引張して、半導体チップ３０の中心部とコーナー領域Ｒｃとにおける半導体チップ３０間の間隔のばらつきを抑制することができる。
また、半導体チップ３０の第１面Ｆ１の中心近傍（バンプ領域Ｒｂの近傍）には、剛性の比較的高い第１接着剤１０１が設けられている。これにより、リフロー工程においても、半導体チップ３０間の間隔を所定の間隔に安定させることができる。
（第２の実施形態）
図７は、第２の実施形態による半導体チップ３０の構成の一例を示す平面図である。第２の実施形態による半導体チップ３０は、コーナー領域Ｒｃに第２バンプ（マイクロバンプ）３５をさらに備えている。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
第２バンプ３５は、第１バンプ３２と同様に半導体チップ３０の第１面Ｆ１と第２面Ｆ２との間を貫通する貫通ビア（図示せず）に電気的に接続されている。これにより、積層された複数の半導体チップ３０における第２バンプ３５は、電気的に共通に接続されている。
第２バンプ３５は、第１〜第４象限Ｑ１〜Ｑ４のコーナー領域Ｒｃのそれぞれに配置されている。第２バンプ３５は、各コーナー領域Ｒｃ内において、隣接する第２接着剤間に設けられている。さらに、第２バンプ３５は、第１面Ｆ１の幾何学的中心から最も遠い第２接着剤１０２ａ＿１〜１０２ａ＿４よりも第１面Ｆ１の幾何学的中心に近い位置に配置されている。これにより、第２バンプ３５は、コーナー領域Ｒｃに設けられているものの、第２接着剤１０２がコーナー領域Ｒｃにおける半導体チップ３０間の剥がれを抑制するため、積層された半導体チップ３０間において他の第２バンプ３５と電気的な接続を維持することができる。
第２バンプ３５は、例えば、電源あるいはグランドに電気的に接続可能な電源端子または接地端子であり、半導体チップ３０内の半導体素子に電源電位または接地電位等の電位を供給する。
もし、電源端子および接地端子をバンプ領域Ｒｂ内のみに設けた場合、電源電位あるいは接地電位は、バンプ領域Ｒｂに近い位置にある半導体素子（例えば、メモリセル）には比較的短時間で印加されるものの、バンプ領域Ｒｂから遠い位置にある半導体素子には印加されるまでに比較的長い時間がかかる。
これに対し、第２の実施形態では、電源端子および接地端子をバンプ領域Ｒｂ内だけでなく、コーナー領域Ｒｃにも設けられている。このように、第２の実施形態のように、電源端子または接地端子としての第２バンプ３５をコーナー領域Ｒｃに設ければ、電源電位あるいは設置電位は、バンプ領域Ｒｂから遠い位置にある半導体素子へ短時間で印加され得る。これは、半導体装置１の高速動作に繋がる。
また、第２バンプ３５をコーナー領域Ｒｃに設けることによって、リフロー工程において、第２バンプ３５が半導体チップ３０のコーナー領域Ｒｃを支持することができる。例えば、図８（Ａ）および図８（Ｂ）は、積層工程における半導体チップ３０の様子を示す概略断面図である。図８（Ａ）および図８（Ｂ）では、積層された２つの半導体チップ３０が加圧装置２００によって矢印Ａ方向に加圧されながら積層されている。加圧装置２００は、加圧部２１０と、ステージ２２０とを備えている。加圧部２１０は、弾性体（例えば、ゴム）２０１と、該弾性体２０１を保持するホルダ２０２とを備えている。加圧部２１０は、ステージ２２０上に搭載された複数の半導体チップ３０をステージ２２０へ向かって押圧する。このとき、半導体チップ３０は加熱される。
加圧装置２００の弾性体２０１は、半導体チップ３０を弾性的に押圧し、半導体チップ３０の中心部（バンプ領域Ｒｂ）だけでなく、コーナー領域Ｒｃも加圧する。従って、図８（Ａ）に示すように、もし、第２バンプ３５が設けられていない場合、積層工程において、コーナー領域Ｒｃが半導体チップ３０の中心部に対して沈み込み、コーナー領域Ｒｃにおける半導体チップ３０間の間隔ＩＮ３０が中心部における半導体チップ３０間の間隔ＩＮ３０に比べて狭くなってしまう。
一方、第２の実施形態では、図８（Ｂ）に示すように、コーナー領域Ｒｃに第２バンプ３５が設けられているので、リフロー工程において、第２バンプ３５がコーナー領域Ｒｃの半導体チップ３０を支持する。これにより、コーナー領域Ｒｃが半導体チップ３０の中心部に対して沈み込まず、コーナー領域Ｒｃにおける半導体チップ３０間の間隔ＩＮ３０と中心部における半導体チップ３０間の間隔ＩＮ３０とをほぼ等しくすることができる。これにより、半導体チップ３０の中心部とコーナー領域Ｒｃとにおける半導体チップ３０間の間隔のばらつきが抑制され得る。
また、第２の実施形態は、第１接着剤１０１および第２接着剤１０２を第１の実施形態と同様に備えている。従って、第２の実施形態は、第１の実施形態と同様の効果をさらに得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
付記
第１面上に第１バンプが設けられた半導体チップと、
前記半導体チップの前記第１面上に設けられた複数の第１接着剤と、
前記半導体チップの第１面上に設けられ、前記複数の第１接着剤よりも前記第１面上における配置面積の小さい第２接着剤であって、前記複数の第１接着剤のうち前記半導体チップの前記第１面の中心または重心から最も遠い第１接着剤よりも該中心または該重心から遠くに設けられた第２接着剤と、を備えた半導体装置。
付記Ａ
前記半導体チップの前記第１面は略多角形の形状を有し、
前記第２接着剤は、前記第１面の前記略多角形におけるコーナー領域に設けられている、付記に記載の半導体装置。
付記Ｂ
前記コーナー領域内に設けられた第２バンプをさらに備えた、付記Ａに記載の半導体装置。
付記Ｃ
前記第１バンプは、前記コーナー領域よりも前記第１面の中心または重心に近い位置に配置され、
前記第２バンプは、前記コーナー領域内において、前記第２接着剤よりも前記第１面の中心または重心に近い位置に配置されている、付記Ｂに記載の半導体装置。
付記Ｄ
前記第２バンプは、電源またはグランドに接続可能な電源端子または接地端子である、付記Ｂに記載の半導体装置。
付記Ｅ
前記第２バンプは、電源またはグランドに接続可能な電源端子または接地端子である、付記Ｃに記載の半導体装置。
付記Ｆ
前記第１面における前記第１接着剤と前記第２接着剤との間の最小間隔は、前記第１面における前記第１接着剤の平面形状の大きさに従って決定される、付記Ａに記載の半導体装置。
付記Ｇ
前記最小間隔は、前記第１面における前記第１接着剤の直径以上である、付記Ｆに記載の半導体装置。
１・・・半導体装置、１０・・・第１基板、２０・・・第２基板、３０・・・半導体チップ、４０・・・封止樹脂、５０・・・電極パッド、６０・・・はんだボール、７０・・・ＩＦチップ、８０・・・内部接続端子、９０・・・外部接続端子、９５・・・配線層、１０１・・・第１接着剤、１０２・・・第２接着剤、３１・・・貫通ビア、３２・・・第１バンプ、３３・・・電極

Claims (8)

  1. 第１面上に第１バンプが設けられた半導体チップと、
    前記半導体チップの前記第１面上に設けられた複数の第１接着剤と、
    前記半導体チップの第１面上に設けられ、前記複数の第１接着剤よりも前記第１面上における配置面積の小さい第２接着剤であって、前記複数の第１接着剤のうち前記半導体チップの前記第１面の中心または重心から最も遠い第１接着剤よりも該中心または該重心から遠くに設けられた第２接着剤と、を備えた半導体装置。
  2. 前記半導体チップの前記第１面は、短辺および長辺を有する略多角形の形状を有し、
    前記第２接着剤は、第１直線、前記短辺、および、前記長辺で囲まれた前記第１面上の第１領域に設けられており、
    前記第１直線は、前記複数の第１接着剤のうち前記第１面の前記短辺側に位置しかつ前記第１面の幾何学的中心から最も遠い第１接着剤と前記複数の第１接着剤のうち前記第１面の前記長辺側に位置しかつ前記第１面の幾何学的中心から最も遠い第１接着剤とを結ぶ直線である、請求項１に記載の半導体装置。
  3. 前記第２接着剤は、前記第１領域に３つ以上設けられている、請求項２に記載の半導体装置。
  4. 前記第１領域内に設けられた第２バンプをさらに備えた、請求項２または請求項３に記載の半導体装置。
  5. 前記第１バンプは、前記第１領域よりも前記第１面の幾何学的中心に近い位置に配置され、
    前記第２バンプは、前記第１領域内において、前記第２接着剤よりも前記第１面の幾何学的中心に近い位置に配置されている、請求項４に記載の半導体装置。
  6. 前記第２バンプは、電源またはグランドに電気的に接続可能な電源端子または接地端子である、請求項４または請求項５に記載の半導体装置。
  7. 前記第１面における前記第１接着剤と前記第２接着剤との間の最小間隔は、前記第１面における前記第１接着剤の平面形状の大きさに従って決定される、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記最小間隔は、前記第１面における前記第１接着剤の直径以上である、請求項７に記載の半導体装置。
JP2015110524A 2015-05-29 2015-05-29 半導体装置 Active JP6479577B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015110524A JP6479577B2 (ja) 2015-05-29 2015-05-29 半導体装置
TW104137395A TWI630699B (zh) 2015-05-29 2015-11-12 Semiconductor device
CN201510850009.6A CN106206329B (zh) 2015-05-29 2015-11-27 半导体装置
US15/061,989 US10607964B2 (en) 2015-05-29 2016-03-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015110524A JP6479577B2 (ja) 2015-05-29 2015-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2016225462A true JP2016225462A (ja) 2016-12-28
JP6479577B2 JP6479577B2 (ja) 2019-03-06

Family

ID=57397092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015110524A Active JP6479577B2 (ja) 2015-05-29 2015-05-29 半導体装置

Country Status (4)

Country Link
US (1) US10607964B2 (ja)
JP (1) JP6479577B2 (ja)
CN (1) CN106206329B (ja)
TW (1) TWI630699B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262933B2 (en) 2017-05-16 2019-04-16 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6479577B2 (ja) 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
JP7043904B2 (ja) * 2018-03-13 2022-03-30 富士電機株式会社 センサ装置およびその製造方法
KR20210051535A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11069661B1 (en) * 2020-06-23 2021-07-20 Siliconware Precision Industries Co., Ltd. Electronic package
CN115810620A (zh) * 2021-09-14 2023-03-17 中兴通讯股份有限公司 堆叠封装结构及其封装方法和移动终端设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008963A (ja) * 2011-05-26 2013-01-10 Toshiba Corp 半導体装置とその製造方法
JP2013083619A (ja) * 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
JP2014072487A (ja) * 2012-10-01 2014-04-21 Panasonic Corp 半導体装置およびその製造方法
JP2014183278A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015041743A (ja) * 2013-08-23 2015-03-02 マイクロン テクノロジー， インク． 半導体チップ、半導体装置、および、半導体装置の製造方法
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015090937A (ja) * 2013-11-06 2015-05-11 株式会社東芝 半導体装置の製造方法
US20150130072A1 (en) * 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3dic) structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137041U (ja) 1991-06-12 1992-12-21 日本電気株式会社 半導体装置
JP3525331B2 (ja) 1998-06-22 2004-05-10 松下電器産業株式会社 半導体チップの実装基板および半導体装置の実装方法
JP2003100801A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
US20050051604A1 (en) * 2003-09-09 2005-03-10 Texas Instruments Incorporated Method and system for forming ball grid array ("BGA") packages
US20090039529A1 (en) * 2007-08-08 2009-02-12 Sebastian Mueller Integrated Circuit Having a Plurality of Connection Pads and Integrated Circuit Package
JP5293147B2 (ja) 2008-03-19 2013-09-18 富士通株式会社 電子部品
US8152048B2 (en) * 2008-12-09 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for adapting solder column to warped substrate
US8686560B2 (en) * 2010-04-07 2014-04-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to mitigate failures due to stress
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
TWI434405B (zh) * 2011-06-07 2014-04-11 Univ Nat Chiao Tung 具有積體電路與發光二極體之異質整合結構及其製作方法
US9472518B2 (en) * 2014-04-04 2016-10-18 Micron Technology, Inc. Semiconductor structures including carrier wafers and methods of using such semiconductor structures
JP6479577B2 (ja) 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008963A (ja) * 2011-05-26 2013-01-10 Toshiba Corp 半導体装置とその製造方法
JP2013083619A (ja) * 2011-09-27 2013-05-09 Elpida Memory Inc 半導体チップ、半導体装置、及びその測定方法
JP2014072487A (ja) * 2012-10-01 2014-04-21 Panasonic Corp 半導体装置およびその製造方法
JP2014183278A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015041743A (ja) * 2013-08-23 2015-03-02 マイクロン テクノロジー， インク． 半導体チップ、半導体装置、および、半導体装置の製造方法
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015090937A (ja) * 2013-11-06 2015-05-11 株式会社東芝 半導体装置の製造方法
US20150130072A1 (en) * 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3dic) structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262933B2 (en) 2017-05-16 2019-04-16 Samsung Electronics Co., Ltd. Semiconductor package
US10600729B2 (en) 2017-05-16 2020-03-24 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20160351541A1 (en) 2016-12-01
JP6479577B2 (ja) 2019-03-06
CN106206329A (zh) 2016-12-07
TW201642439A (zh) 2016-12-01
US10607964B2 (en) 2020-03-31
TWI630699B (zh) 2018-07-21
CN106206329B (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP6479577B2 (ja) 半導体装置
KR101892801B1 (ko) 집적 팬아웃 패키지 및 그 제조 방법
JP5529371B2 (ja) 半導体装置及びその製造方法
TWI496270B (zh) 半導體封裝件及其製法
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
US8811031B2 (en) Multichip module and method for manufacturing the same
CN107154386B (zh) 电子封装件及半导体基板
CN102646663B (zh) 半导体封装件
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US20120146242A1 (en) Semiconductor device and method of fabricating the same
JP2014007228A (ja) 半導体装置及びその製造方法
WO2016165074A1 (zh) 一种芯片
KR102037763B1 (ko) 송수신 패키지
WO2014148485A1 (ja) 半導体装置及びその製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
US9240391B2 (en) Semiconductor device
JPWO2011021364A1 (ja) 半導体装置およびその製造方法
US9515048B2 (en) Method for fabricating an interposer
KR102652691B1 (ko) 2개의 링 사이에 리벳팅 구조물을 갖는 반도체 패키지 및 이를 형성하는 방법
US11417630B2 (en) Semiconductor package having passive support wafer
US20210249373A1 (en) Semiconductor device and semiconductor device manufacturing method
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
JP2016134481A (ja) 積層チップ及び積層チップの製造方法
KR20110105160A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350