JP2003100801A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003100801A
JP2003100801A JP2001292136A JP2001292136A JP2003100801A JP 2003100801 A JP2003100801 A JP 2003100801A JP 2001292136 A JP2001292136 A JP 2001292136A JP 2001292136 A JP2001292136 A JP 2001292136A JP 2003100801 A JP2003100801 A JP 2003100801A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
mounting member
bump
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001292136A
Other languages
English (en)
Inventor
Michitaka Kimura
通孝 木村
Toshihiro Iwasaki
俊寛 岩崎
Yasumichi Hatanaka
康道 畑中
Keiichiro Wakamiya
敬一郎 若宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001292136A priority Critical patent/JP2003100801A/ja
Priority to US10/106,198 priority patent/US6677677B2/en
Priority to KR1020020022393A priority patent/KR20030026206A/ko
Priority to DE10222678A priority patent/DE10222678A1/de
Priority to CN02120621A priority patent/CN1411045A/zh
Publication of JP2003100801A publication Critical patent/JP2003100801A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップの撓みを抑制してバンプの接合性を向
上すること。 【解決手段】 半導体チップ１に設けた機能バンプ２を
介して半導体チップ１をチップ搭載部材４に電気的に接
続するフリップチップ構造の半導体装置であって、半導
体チップ１とチップ搭載部材４との間に、半導体チップ
１の局部的撓み力に抗するダミーバンプ３を介在させて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、機能バンプを用
いたフリップチップ構造の半導体装置に関し、特に、上
記機能バンプの接合信頼性を向上させた半導体装置に関
するものである。
【０００２】
【従来の技術】図１５は、従来の半導体装置のチップ１
００上における機能バンプ２００の配置例を示す。図１
６に示すように、この機能バンプ２００は、チップ搭載
部材、例えば実装基板４００に設けられた導体４００ａ
に搭載された後、チップ１００が加熱加圧されることに
より両導体１００ａ，４００ａを接続する。なお、基板
４００の上面は、保護膜６００によって被覆されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、チップ
１００は、例えば超音波併用熱圧着ボンディング法のよ
うに、超音波振動を該チップ１００に印加した場合に、
その加圧力によって垂直方向に撓む虞れがある。この結
果、図１５に示したようにバンプ２００が不均一に分布
している場合には、その分布密度の低い部分、特に、図
１５に点線で囲んだコーナ部分１２０の撓みが大きくな
り、バンプ２００の接合性が悪化する。
【０００４】この発明は、上記に鑑みてなされたもの
で、チップの撓みを抑制してバンプの接合性を向上する
ことができる半導体装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体装置は、チップに設けた機
能バンプを介して前記チップをチップ搭載部材に電気的
に接続するフリップチップ構造の半導体装置であって、
前記チップと前記チップ搭載部材との間に、前記チップ
の局部的撓み力に抗する支持部材を介在させたことを特
徴とする。
【０００６】この発明によれば、機能バンプをチップ搭
載部材に接続するためにチップを加圧する際、支持部材
がチップに作用する加圧力に抗することになる。
【０００７】つぎの発明にかかる半導体装置は、上記の
発明において、前記チップの中心を基準とする前記機能
バンプの点対称空所位置に前記支持部材を配置したこと
を特徴とする。
【０００８】この発明によれば、支持部材によってチッ
プの中心を基準とする機能バンプの点対称空所位置が支
持される。
【０００９】つぎの発明にかかる半導体装置は、上記の
発明において、前記点対称空所位置を前記チップの所定
のコーナ領域に限定したことを特徴とする。
【００１０】この発明によれば、所定のコーナ領域にお
ける点対称空所位置が支持部材によって支持される。
【００１１】つぎの発明にかかる半導体装置は、上記の
発明において、前記コーナ領域は、前記チップの一方お
よび他方の辺長をそれぞれＤおよびＥとした場合に、
（Ｄ／３）×（Ｅ／３）の大きさに設定したことを特徴
とする。
【００１２】この発明によれば、上記コーナ領域が前記
チップの一方および他方の辺長ＤおよびＥによって規定
される（Ｄ／３）×（Ｅ／３）の大きさに制限されるこ
とになる。
【００１３】つぎの発明にかかる半導体装置は、上記の
発明において、前記チップに設定した所定のバンプ配置
位置において各コーナに最も近接した部分に前記支持部
材を配置したことを特徴とする。
【００１４】この発明によれば、チップの各コーナに最
も近接したバンプ配置位置が支持部材によって支持され
る。
【００１５】つぎの発明にかかる半導体装置は、上記の
発明において、前記支持部材が、前記チップに設けら
れ、かつ前記チップ搭載部材とは電気的に接続しないダ
ミーバンプであることを特徴とする。
【００１６】この発明によれば、ダミーバンプによって
チップが支持される。
【００１７】つぎの発明にかかる半導体装置は、上記の
発明において、前記チップ搭載部材のチップ搭載面にお
いて前記ダミーバンプが接触する領域を、電気絶縁性の
保護膜で被覆したことを特徴とする。
【００１８】この発明によれば、ダミーバンプが金属接
合する際に問題となる機能バンプへの接合エネルギーの
供給ロスを低減することができる。
【００１９】つぎの発明にかかる半導体装置は、上記の
発明において、前記支持部材が、前記チップから前記機
能バンプの突出方向にループ状に張り出す金属ワイヤで
あることを特徴とする。
【００２０】この発明によれば、ループ状の金属ワイヤ
によってチップが支持される。
【００２１】つぎの発明にかかる半導体装置は、上記の
発明において、前記支持部材が、前記チップおよび前記
チップ搭載部材のいずれか一方から他方に向かって突出
した弾力性のある突起であることを特徴とする。
【００２２】この発明によれば、弾性突起によってチッ
プが支持される。
【００２３】つぎの発明にかかる半導体装置は、上記の
発明において、前記支持部材が、前記チップおよび前記
チップ搭載部材の双方から相対向して突出した弾力性の
ある突起であることを特徴とする。
【００２４】この発明によれば、チップおよびチップ搭
載部材の双方から突出する突起によってチップが支持さ
れる。
【００２５】つぎの発明にかかる半導体装置は、上記の
発明において、前記支持部材が、前記チップおよび前記
チップ搭載部材の双方から独立した弾力性のあるスペー
サであることを特徴とする。
【００２６】この発明によれば、チップおよびチップ搭
載部材の双方から独立したスペーサによってチップが支
持される。
【００２７】つぎの発明にかかる半導体装置は、上記の
発明において、前記チップと前記チップ搭載部材との間
の間隙にアンダーフィル樹脂を充填したことを特徴とす
る。
【００２８】この発明によれば、半導体装置が受ける熱
ストレスに起因したバンプ接合部の破断現象をアンダー
フィル樹脂が抑制する。
【００２９】つぎの発明にかかる半導体装置は、上記の
発明において、前記支持部材が、弾力性のあるフィラー
であり、前記チップと前記チップ搭載部材との間の間隙
にアンダーフィル樹脂を充填して、前記フィラーを前記
アンダーフィル樹脂内に埋設したことを特徴とする。
【００３０】この発明によれば、アンダーフィル樹脂内
に埋設されたフィラーによってチップが支持される。
【００３１】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる半導体装置の好適な実施の形態を詳細に説
明する。
【００３２】実施の形態１．図１は、この発明の実施の
形態１である半導体装置のダミーバンプの配置例を示す
平面図である。
【００３３】この実施の形態１においては、半導体チッ
プ１に対して半導体装置の動作機能に必要な金属バンプ
（以下、機能バンプ２という）と、半導体装置の動作機
能には影響しない、つまり電源、グランド、信号伝送な
どの導体としての役目をしないバンプ（以下、ダミーバ
ンプ３という）とが設けられている。
【００３４】各機能バンプ２は、半導体チップ１の中心
に対して必ずしも点対称な位置に設けられていない。そ
こで、この実施の形態１では、この点対称性が成立して
いない機能バンプ２の点対称空所位置に上記ダミーバン
プ３を設けてある。
【００３５】この実施の形態１によれば、機能バンプ２
とダミーバンプ３とを合わせたバンプ群が半導体チップ
１の中心に対して点対称に分布するので、例えば超音波
併用熱圧着ボンディング法のように、超音波振動を半導
体チップ１に印加した場合にも、半導体チップ１におけ
る機能バンプ２が存在しない部位、あるいは機能バンプ
２の分布密度の小さい部位が局所的に大きく撓むという
不都合が回避されて機能バンプ２の接合性が向上するよ
うになる。
【００３６】実施の形態２．つぎに、この発明の実施の
形態２について説明する。この実施の形態２は、上述し
た実施の形態１の技術を半導体チップ１の各コーナ領域
においてのみ適用したものである。すなわち、半導体チ
ップ１の各コーナ領域において点対称性が成立していな
い機能バンプ２に対し、その点対称空所位置に上記ダミ
ーバンプ３を設けるようにしている。
【００３７】この実施の形態２によれば、半導体チップ
１の相対向する各コーナ領域の一方が局所的に大きく撓
むという不都合が回避されて、機能バンプ２の接合性が
向上する。また、たとえ図１のように半導体チップ１の
内方領域に機能バンプ２が存在している場合でも、ダミ
ーバンプ３の配設位置が上記コーナ領域に限定されるの
で、該ダミーバンプ３の配設数が少なくなるという利点
が得られる。
【００３８】なお、この実施の形態２では、半導体チッ
プ１の一方および他方の辺長をそれぞれＤおよびＥとし
た場合に、上記コーナ領域を（Ｄ／３）×（Ｅ／３）の
大きさに設定してある。ただし、この領域の大きさは、
バンプ２，３の配列密度等に応じて適宜変更するように
しても良い。
【００３９】実施の形態３．つぎに、この発明の実施の
形態３について説明する。図３に示す半導体チップ１
は、そのバンプ配置位置を、該半導体チップ１の全域に
均等に分布するようにマトリックス状に設定したもので
ある。また、図４および図５に示す半導体チップ１は、
そのバンプ配置位置を周縁部に設定し、さらに、図６に
示す半導体チップ１は、そのバンプ配置位置を周縁およ
び内方の一部に設定したものである。
【００４０】この実施の形態３では、上記のようなバン
プ配置位置が設定されている場合に、少なくとも半導体
チップ１の各コーナに最も近接したバンプ配置位置にダ
ミーバンプ３を配設するようにしている。したがって、
半導体チップ１のコーナ近傍に垂直方向の撓みが発生し
た場合でも、ダミーバンプ３のみにおいて接合不良が発
生することになる。つまり、機能バンプ２での接合不良
が回避されるようになる。
【００４１】実施の形態４．つぎに、この発明の実施の
形態４について図７を参照して説明する。この実施の形
態４は、チップ搭載部材４（基板、または下側チップ）
においてダミーバンプ３が接触する面を、ダミーバンプ
３とは金属接合しない電気絶縁性の保護膜６で被覆した
構成を有する。なお、この図７において、符号１ａは半
導体チップ１に設けたパッド等の導体を示し、符号４ａ
はチップ搭載部材４に設けたランド等の導体を示してい
る。
【００４２】この実施の形態４によれば、ダミーバンプ
３が金属接合する際に問題となる機能バンプ２への接合
エネルギーの供給ロスを低減することができる。
【００４３】なお、上述した絶縁性の保護膜６として
は、基板の表面に設けられる保護膜の材料として使用さ
れるソルダーレジストや、半導体チップ１表面の保護膜
の材料として使用されるポリイミドコートなどを用いる
ことができる。
【００４４】ここで、機能バンプ２およびダミーバンプ
３は、スタッドバンプ法、もしくは、めっき法で形成さ
れたバンプのほか、導電性粒子を含有した接着剤からな
るバンプを含んでいる。
【００４５】実施の形態５．図８に示すように、この実
施の形態５では、上述した実施の形態１〜４におけるダ
ミーバンプ３の代わりに、ループ状に形成した金属製の
ワイヤ７を使用している。
【００４６】この金属ワイヤ７は、金、銅、鉛、錫等の
金属を主成分とした金属細線、もしくは、その表面に絶
縁性被覆を施した細線からなり、一般的なワイヤボンデ
ィング手法と同様な手法によってその両端が半導体チッ
プ１の導体１ａに接続される。
【００４７】この実施の形態５によれば、半導体チップ
１の垂直方向の撓みを広い面積で抑制することができる
ので、機能バンプ２の接合性を一層向上することができ
る。
【００４８】実施の形態６．図９に示すように、この実
施の形態６では、上述した実施の形態１〜４におけるダ
ミーバンプ３に代えて、弾力性のある突起８を設けてあ
る。この弾性突起８は、半導体チップ１とチップ搭載部
材４（基板または下側チップ）との間の間隙とほぼ同等
な高さを有し、例えば図示するように、半導体チップ１
の表面に設けられる。
【００４９】上記弾性突起８は、図１０に示すように、
チップ搭載部材４の表面に設けても良い。
【００５０】この実施の形態６によれば、ダミーバンプ
３を設けた場合と同様に、半導体チップ１のコーナ部に
位置する機能バンプ２の良好な接合性を確保することが
できる。
【００５１】なお、図１１に示すように、上記弾性突起
８の高さの略１／２の高さを有する２つの弾性突起８ａ
および弾性突起８ｂをそれぞれ半導体チップ１およびチ
ップ搭載部材４の表面に相対向して設けて、それらを当
接させるようにしても良い。
【００５２】実施の形態７．図１２に示すように、この
実施の形態７は、半導体チップ１とチップ搭載部材４
（基板または下側チップ）との間の間隙に、該半導体チ
ップ１およびチップ搭載部材４から独立し、かつ、この
間隙とほぼ同等の厚さを有した弾力性のあるスペーサ９
を介在させた構成を有する。
【００５３】この実施の形態７によれば、半導体チップ
１およびチップ搭載部材４の表面に弾力性を有する部材
を付加することなく、これらの間に介在させた弾性スペ
ーサ９により、前述のダミーバンプ３を使用した場合と
同様な機能バンプ２の接合性向上効果が得られる。
【００５４】実施の形態８．図１３に示すように、この
実施の形態８は、上述した実施の形態１〜７において、
半導体チップ１とチップ搭載部材４（基板または下側チ
ップ）との間の間隙にアンダーフィル樹脂１０を充填し
た構成を有する。なお、図１３は、図７に示す半導体チ
ップ１とチップ搭載部材４との間にアンダーフィル樹脂
１０を充填した状態を示している。
【００５５】この実施の形態８によれば、半導体装置が
受ける熱ストレスに起因したバンプ接合部の破断現象を
抑制して、バンプ接合部の寿命を向上させるという効果
が得られる。
【００５６】実施の形態９．図１４に示すように、この
実施の形態９は、上述した実施の形態８におけるダミー
バンプ３に代えて、半導体チップ１とチップ搭載部材４
（基板または下側チップ）との間の間隙とほぼ同等な高
さを有した弾力性のあるフィラー１１をアンダーフィル
樹脂１０内に埋設した構成を有する。
【００５７】この実施の形態９によれば、ダミーバンプ
３を形成するなどの付加作業を要することなく、アンダ
ーフィル樹脂１０に埋設した弾性フィラー１１により、
該ダミーバンプ３を使用した実施の形態８と同様の効果
が得られる。
【００５８】
【発明の効果】以上説明したように、この発明によれ
ば、機能バンプをチップ搭載部材に接続するためにチッ
プを加圧する際、支持部材がチップに作用する加圧力に
抗することになるため、上記超音波振動の印加時におけ
るチップの撓みを抑制することができる。
【００５９】つぎの発明によれば、支持部材によってチ
ップの中心を基準とする機能バンプの点対称空所位置が
支持されるため、チップにおける機能バンプが存在しな
い部位、あるいは機能バンプの分布密度の小さい部位が
局所的に大きく撓むという不都合が回避されて、このバ
ンプの接合性が向上する。
【００６０】つぎの発明によれば、点対称空所位置をチ
ップの所定のコーナ領域に限定したため、支持部材の配
設数が少なくなるという利点が得られる。
【００６１】つぎの発明によれば、撓みを生じやすいチ
ップの（Ｄ／３）×（Ｅ／３）のコーナ領域において支
持部材がチップを支持するため、支持部材の配設数を低
減することができる。
【００６２】つぎの発明によれば、チップの各コーナに
最も近接したバンプ配置位置が支持部材によって支持さ
れるため、チップのコーナ近傍に垂直方向の撓みが発生
した場合でも、支持部材のみにおいて接合不良が発生す
ることになるため、機能バンプの接合不良が回避され
る。
【００６３】つぎの発明によれば、支持部材としてダミ
ーバンプが使用されるため、このダミーバンプによって
チップが支持される。
【００６４】つぎの発明によれば、ダミーバンプが接触
するチップ搭載部材の面を電気絶縁性の保護膜で被覆し
ているため、上記ダミーバンプが金属接合する際に問題
となる機能バンプへの接合エネルギーの供給ロスを低減
することができる。
【００６５】つぎの発明によれば、ループ状の金属ワイ
ヤによってチップが支持されるため、このチップの垂直
方向の撓みを広い面積で抑制することができる。
【００６６】つぎの発明によれば、チップとチップ搭載
部材のいずれか一方から他方に向かって突出する弾性突
起の支持力によってチップの撓みが抑制される。
【００６７】つぎの発明によれば、チップとチップ搭載
部材の双方から突出する突起の支持力によってチップの
撓みが抑制される。
【００６８】つぎの発明によれば、支持部材としてチッ
プおよびチップ搭載部材の双方から独立したスペーサを
使用するため、チップおよび基板の表面に弾力性を有す
る部材を付加する必要がない。
【００６９】つぎの発明によれば、チップとチップ搭載
部材との間に形成された間隙にアンダーフィル樹脂を充
填するため、半導体装置が受ける熱ストレスに起因した
バンプ接合部の破断現象を抑制することができる。
【００７０】つぎの発明によれば、アンダーフィル樹脂
によって保持させたフィラーによってチップの撓みを抑
制することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である半導体装置の
ダミーバンプの配置例を示す平面図である。
【図２】 この発明の実施の形態２である半導体装置の
ダミーバンプの配置例を示す平面図である。
【図３】 この発明の実施の形態３である半導体装置の
ダミーバンプの配置例を示す平面図である。
【図４】 上記実施の形態３におけるバンプ配置位置の
他の例を示す平面図である。
【図５】 上記実施の形態３におけるバンプ配置位置の
更に別の例を示す平面図である。
【図６】 上記実施の形態３におけるバンプ配置位置の
更に別の例を示す平面図である。
【図７】 この発明の実施の形態４である半導体装置の
構成を示す断面図である。
【図８】 この発明の実施の形態５である半導体装置の
構成を示す断面図である。
【図９】 この発明の実施の形態６である半導体装置の
構成を示す断面図である。
【図１０】 上記実施の形態６における突起の変形例を
示す断面図である。
【図１１】 上記実施の形態６における突起の他の変形
例を示す断面図である。
【図１２】 この発明の実施の形態７である半導体装置
の構成を示す断面図である。
【図１３】 この発明の実施の形態８である半導体装置
の構成を示す断面図である。
【図１４】 この発明の実施の形態９である半導体装置
の構成を示す断面図である。
【図１５】 従来の半導体装置におけるバンプの配置例
を示す平面図である。
【図１６】 上記従来の半導体装置におけるチップへの
撓み力の作用形態を示す断面図である。
【符号の説明】
１ 半導体チップ、２ 機能バンプ、３ ダミーバン
プ、４ チップ搭載部材、６ 保護膜、７ 金属ワイ
ヤ、８ 弾性突起、８ａ，８ｂ 弾性突起、９ 弾性ス
ペーサ、１０ アンダーフィル樹脂、１１ 弾性フィラ
ー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑中 康道 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 若宮 敬一郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 QQ02

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 チップに設けた機能バンプを介して前記
    チップをチップ搭載部材に電気的に接続するフリップチ
    ップ構造の半導体装置であって、 前記チップと前記チップ搭載部材との間に、前記チップ
    の局部的撓み力に抗する支持部材を介在させたことを特
    徴とする半導体装置。
  2. 【請求項２】 前記チップの中心を基準とする前記機能
    バンプの点対称空所位置に前記支持部材を配置したこと
    を特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記点対称空所位置を前記チップの所定
    のコーナ領域に限定したことを特徴とする請求項１また
    は２に記載の半導体装置。
  4. 【請求項４】 前記コーナ領域は、前記チップの一方お
    よび他方の辺長をそれぞれＤおよびＥとした場合に、
    （Ｄ／３）×（Ｅ／３）の大きさに設定したことを特徴
    とする請求項３に記載の半導体装置。
  5. 【請求項５】 前記チップに設定した所定のバンプ配置
    位置において各コーナに最も近接した部分に前記支持部
    材を配置したことを特徴とする請求項１に記載の半導体
    装置。
  6. 【請求項６】 前記支持部材が、前記チップに設けら
    れ、かつ前記チップ搭載部材とは電気的に接続しないダ
    ミーバンプであることを特徴とする請求項１〜５のいず
    れか一つに記載の半導体装置。
  7. 【請求項７】 前記チップ搭載部材のチップ搭載面にお
    いて前記ダミーバンプが接触する領域を、電気絶縁性の
    保護膜で被覆したことを特徴とする請求項６に記載の半
    導体装置。
  8. 【請求項８】 前記支持部材が、前記チップから前記機
    能バンプの突出方向にループ状に張り出す金属ワイヤで
    あることを特徴とする請求項１〜５のいずれか一つに記
    載の半導体装置。
  9. 【請求項９】 前記支持部材が、前記チップおよび前記
    チップ搭載部材のいずれか一方から他方に向かって突出
    した弾力性のある突起であることを特徴とする請求項１
    〜５のいずれか一つに記載の半導体装置。
  10. 【請求項１０】 前記支持部材が、前記チップおよび前
    記チップ搭載部材の双方から相対向して突出した弾力性
    のある突起であることを特徴とする請求項１〜５のいず
    れか一つに記載の半導体装置。
  11. 【請求項１１】 前記支持部材が、前記チップおよび前
    記チップ搭載部材の双方から独立した弾力性のあるスペ
    ーサであることを特徴とする請求項１〜５のいずれか一
    つに記載の半導体装置。
  12. 【請求項１２】 前記チップと前記チップ搭載部材との
    間の間隙にアンダーフィル樹脂を充填したことを特徴と
    する請求項１〜１１のいずれか一つに記載の半導体装
    置。
  13. 【請求項１３】 前記支持部材が、弾力性のあるフィラ
    ーであり、前記チップと前記チップ搭載部材との間の間
    隙にアンダーフィル樹脂を充填して、前記フィラーを前
    記アンダーフィル樹脂内に埋設したことを特徴とする請
    求項１〜５のいずれか一つに記載の半導体装置。
JP2001292136A 2001-09-25 2001-09-25 半導体装置 Pending JP2003100801A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001292136A JP2003100801A (ja) 2001-09-25 2001-09-25 半導体装置
US10/106,198 US6677677B2 (en) 2001-09-25 2002-03-27 Semiconductor device
KR1020020022393A KR20030026206A (ko) 2001-09-25 2002-04-24 반도체장치
DE10222678A DE10222678A1 (de) 2001-09-25 2002-05-22 Halbleitervorrichtung
CN02120621A CN1411045A (zh) 2001-09-25 2002-05-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001292136A JP2003100801A (ja) 2001-09-25 2001-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2003100801A true JP2003100801A (ja) 2003-04-04

Family

ID=19114154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001292136A Pending JP2003100801A (ja) 2001-09-25 2001-09-25 半導体装置

Country Status (5)

Country Link
US (1) US6677677B2 (ja)
JP (1) JP2003100801A (ja)
KR (1) KR20030026206A (ja)
CN (1) CN1411045A (ja)
DE (1) DE10222678A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302759A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置
WO2006070863A1 (ja) * 2004-12-28 2006-07-06 Matsushita Electric Industrial Co., Ltd. 半導体チップの実装構造体およびその製造方法
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
KR20110045222A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8378459B2 (en) 2009-06-09 2013-02-19 Renesas Electronics Corporation Semiconductor device, semiconductor wafer and manufacturing method of the same
JP2013211475A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
US8618667B2 (en) 2011-04-11 2013-12-31 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014057107A (ja) * 2013-12-20 2014-03-27 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8698296B2 (en) 2009-05-29 2014-04-15 Renesas Electronics Corporation Semiconductor device
KR101449789B1 (ko) * 2011-08-17 2014-10-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 응력을 줄이기 위한 더미 플립 칩 범프
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
US9478520B2 (en) 2012-01-17 2016-10-25 Olympus Corporation Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device
JP2017034224A (ja) * 2015-07-29 2017-02-09 京セラ株式会社 電子モジュール
US10211176B2 (en) 2015-12-21 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor package
JP2020150117A (ja) * 2019-03-13 2020-09-17 株式会社リコー 電子装置、および電子装置の製造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104102A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6960830B2 (en) * 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
US6750552B1 (en) * 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US6930400B1 (en) * 2003-10-21 2005-08-16 Integrated Device Technology, Inc. Grid array microelectronic packages with increased periphery
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
DE102004029587B4 (de) * 2004-06-18 2006-05-24 Infineon Technologies Ag Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
JP4795248B2 (ja) * 2005-04-11 2011-10-19 エルピーダメモリ株式会社 半導体装置
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module
US20070069378A1 (en) * 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US7118940B1 (en) * 2005-08-05 2006-10-10 Delphi Technologies, Inc. Method of fabricating an electronic package having underfill standoff
US8026583B2 (en) * 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
US7863727B2 (en) * 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
FR2918212B1 (fr) * 2007-06-27 2009-09-25 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de rayonnements electromagnetiques et procede pour remplacer un module elementaire d'une telle matrice de detection.
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
CN101685205B (zh) * 2008-09-23 2013-05-29 瀚宇彩晶股份有限公司 芯片、芯片-玻璃接合的封装结构及液晶面板
KR20120091691A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
US10096540B2 (en) * 2011-05-13 2018-10-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dummy pillars between semiconductor die and substrate for maintaining standoff distance
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
KR20130096990A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치
KR101383002B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US9171798B2 (en) * 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US9773724B2 (en) * 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9679868B2 (en) * 2013-06-19 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ball height control in bonding process
US9570421B2 (en) * 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
JP6479577B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
CN106971949B (zh) * 2016-01-14 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US10692813B2 (en) * 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法
US10825799B2 (en) * 2018-12-19 2020-11-03 Nanya Technology Corporation Semiconductor structure
JP7321009B2 (ja) * 2019-07-01 2023-08-04 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法
KR20210051535A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN112614821A (zh) * 2020-12-15 2021-04-06 Oppo广东移动通信有限公司 封装结构及其制备方法、电子设备
KR20220151307A (ko) 2021-05-06 2022-11-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224428A (ja) 1985-03-29 1986-10-06 Toshiba Corp 半導体装置
JP2506861B2 (ja) 1987-12-08 1996-06-12 松下電器産業株式会社 電気的接続接点の形成方法
JPH01238148A (ja) 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置
US5176853A (en) * 1988-08-16 1993-01-05 Delco Electronics Corporation Controlled adhesion conductor
KR0153387B1 (ko) * 1993-12-16 1998-12-01 가네꼬 히사시 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
US5400950A (en) 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JPH07263490A (ja) 1994-03-22 1995-10-13 Hitachi Ltd フリップチップボンディング型半導体装置及びマイクロボンディング方法
JP3534842B2 (ja) 1994-09-30 2004-06-07 京セラ株式会社 半導体素子
JPH09115910A (ja) 1995-10-16 1997-05-02 Oki Electric Ind Co Ltd フリップチップの接続構造
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
JP3688801B2 (ja) * 1996-04-25 2005-08-31 株式会社日立製作所 半導体装置及びその製造方法並びにその実装方法
JPH1074803A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその実装方法
US6329383B1 (en) * 1999-01-25 2001-12-11 Pharmacia Ab 2-amino-5-pyrimidine acetic acid compounds
JP4009380B2 (ja) 1999-02-18 2007-11-14 ローム株式会社 半導体チップの製造方法
JP3066963B1 (ja) * 1999-03-31 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション はんだバンプの成形方法及び成形装置
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302759A (ja) * 2004-04-06 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置
WO2006070863A1 (ja) * 2004-12-28 2006-07-06 Matsushita Electric Industrial Co., Ltd. 半導体チップの実装構造体およびその製造方法
JPWO2006070863A1 (ja) * 2004-12-28 2008-06-12 松下電器産業株式会社 半導体チップの実装構造体およびその製造方法
JP4664312B2 (ja) * 2004-12-28 2011-04-06 パナソニック株式会社 半導体チップの実装構造体およびその製造方法
US8035225B2 (en) 2004-12-28 2011-10-11 Panasonic Corporation Semiconductor chip assembly and fabrication method therefor
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
US7368821B2 (en) 2005-04-19 2008-05-06 Samsung Electronics Co., Ltd. BGA semiconductor chip package and mounting structure thereof
US8698296B2 (en) 2009-05-29 2014-04-15 Renesas Electronics Corporation Semiconductor device
US8975120B2 (en) 2009-05-29 2015-03-10 Renesas Electronics Corporation Method of manufacturing semiconductor device
US8378459B2 (en) 2009-06-09 2013-02-19 Renesas Electronics Corporation Semiconductor device, semiconductor wafer and manufacturing method of the same
KR20110045222A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP5870303B2 (ja) * 2010-08-06 2016-02-24 パナソニックＩｐマネジメント株式会社 回路基板及びその製造方法
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
US8618667B2 (en) 2011-04-11 2013-12-31 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
KR101449789B1 (ko) * 2011-08-17 2014-10-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 응력을 줄이기 위한 더미 플립 칩 범프
US9711477B2 (en) 2011-08-17 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US10290600B2 (en) 2011-08-17 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US10734347B2 (en) 2011-08-17 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US9478520B2 (en) 2012-01-17 2016-10-25 Olympus Corporation Solid-state imaging device, imaging apparatus, substrate, semiconductor device and method of manufacturing the solid-state imaging device
JP2013211475A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014057107A (ja) * 2013-12-20 2014-03-27 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2017034224A (ja) * 2015-07-29 2017-02-09 京セラ株式会社 電子モジュール
US10211176B2 (en) 2015-12-21 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor package
US10943881B2 (en) 2015-12-21 2021-03-09 Samsung Electronics Co., Ltd. Semiconductor package
US11769746B2 (en) 2015-12-21 2023-09-26 Samsung Electronics Co., Ltd. Semiconductor package
JP2020150117A (ja) * 2019-03-13 2020-09-17 株式会社リコー 電子装置、および電子装置の製造方法

Also Published As

Publication number Publication date
KR20030026206A (ko) 2003-03-31
US20030060035A1 (en) 2003-03-27
US6677677B2 (en) 2004-01-13
DE10222678A1 (de) 2003-06-26
CN1411045A (zh) 2003-04-16

Similar Documents

Publication Publication Date Title
JP2003100801A (ja) 半導体装置
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6316838B1 (en) Semiconductor device
JP5366674B2 (ja) 実装構造体および実装方法
TW567598B (en) Flip chip semiconductor package
JP2000299431A (ja) 半導体装置及びその製造方法
JPH11191565A (ja) 半導体装置及びその製造方法
JP2000269371A (ja) 半導体装置および半導体実装構造体
JP2002270717A (ja) 半導体装置
JP2002217514A (ja) マルチチップ半導体装置
JP2002373968A (ja) 電子回路装置およびその製造方法
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
JP2000323523A (ja) フリップチップ実装構造
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
KR20010017143A (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2000196005A (ja) 半導体装置
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
TWI294676B (en) Semiconductor package structure
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JP4587573B2 (ja) 半導体素子実装体および半導体素子実装体の製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
TWI362731B (en) Semiconductor package