JP3688801B2 - 半導体装置及びその製造方法並びにその実装方法 - Google Patents
半導体装置及びその製造方法並びにその実装方法 Download PDFInfo
- Publication number
- JP3688801B2 JP3688801B2 JP10496396A JP10496396A JP3688801B2 JP 3688801 B2 JP3688801 B2 JP 3688801B2 JP 10496396 A JP10496396 A JP 10496396A JP 10496396 A JP10496396 A JP 10496396A JP 3688801 B2 JP3688801 B2 JP 3688801B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bump electrode
- electrode
- mounting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
- B60J5/00—Doors
- B60J5/10—Doors arranged at the vehicle rear
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、実装基板の実装面上にバンプ電極を介在して実装される半導体装置、及び、配線基板の一表面上にバンプ電極を介在して実装される半導体チップを備えた半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
半導体装置として、配線基板の一表面上にバンプ電極を複数個配置した所謂BGA(Ball Grid Array)構造の半導体装置が開発されている。また、BGA構造の半導体装置においては、ヒートシンク又はヒートスプレッダを設けたものも開発されている。この種の半導体装置は、一般的に以下の実装プロセスで実装基板の実装面上に実装される。
【0003】
まず、実装基板の実装面上に半導体装置を載置し、前記実装基板の実装面に配置された電極パッドの表面と前記半導体装置の配線基板の一表面に配置された電極パッドの表面との間にバンプ電極を配置する。次に、前記バンプ電極を溶融し、このバンプ電極で前記実装基板の電極パッドと前記半導体装置の配線基板の電極パッドとを固着する。これにより、BGA構造の半導体装置は、実装基板の実装面上に実装される。
【0004】
また、半導体装置として、配線基板の一表面上にバンプ電極を介在して実装される半導体チップを備えた半導体装置が開発されている。この種の半導体装置の半導体チップは、製造プロセス中の実装工程において、一般的に以下の実装プロセスで配線基板の一表面上に実装される。
【0005】
まず、配線基板の一表面上に半導体チップを載置し、前記配線基板の一表面に配置された電極パッドと前記半導体チップの主面に配置された外部端子との間にバンプ電極を配置する。次に、前記バンプ電極を溶融し、このバンプ電極で配線基板の電極パッドと前記半導体チップの外部端子とを固着する。これにより、半導体チップは配線基板の一表面上に実装される。
【0006】
なお、BGA構造の半導体装置については、例えば、日経BP社発行の日経エレクトロニクス〔1994年、2月28日(No.602)号、第111頁乃至第117頁〕に記載されている。
【0007】
また、配線基板の一表面上にバンプ電極を介在して実装される半導体チップを備えた半導体装置については、例えば、工業調査会発行の電子材料〔1996年、4月号、第14頁乃至第19頁〕に記載されている。
【0008】
【発明が解決しようとする課題】
近年、半導体チップに塔載される回路システムの高集積化や多機能化により、半導体チップの平面サイズが大型化され、更に、半導体チップを実装する配線基板の平面サイズも大型化されている。また、半導体チップに塔載される回路システムの高速化による消費電力の増加により、ヒートスプレッダ及びヒートシンクも大型化されている。これらの大型化に伴い、半導体装置の重量は増加し、バンプ電極に加わる荷重も増加している。また、半導体チップに塔載される回路システムの高集積化や多機能化により、配線基板の一表面上に配置されるバンプ電極の数は増加され、これに伴ってバンプ電極の配列ピッチは狭くなっている。このため、半導体装置の実装プロセスにおいて、バンプ電極を溶融した時、半導体装置の重量によってバンプ電極が押し潰され、バンプ電極の横方向の幅が増加し、隣接するバンプ電極間において短絡が発生する。このバンプ電極間の短絡は、半導体装置の実装時における電気的信頼性を低下させる。
【0009】
また、バンプ電極は、実装基板の実装面上に半導体装置を実装した後、実装基板と半導体装置の配線基板との熱膨張係数の差に起因する熱応力で破損し易い。これらの熱膨張係数の差に起因するバンプ電極の破損を抑制するには、バンプ電極の縦方向の高さを高く設定することが有効である。しかしながら、バンプ電極は、前述のように、半導体装置の重量によって押し潰され、バンプ電極の高さが低くなってしまう。このため、実装基板と半導体装置の配線基板との熱膨張係数の差に起因するバンプ電極の破損を抑制することができないので、半導体装置の熱に対する信頼性が低下する。
【0010】
また、半導体チップの実装プロセスにおいて、バンプ電極を溶融した時、前述のバンプ電極と同様に、半導体チップの重量によってバンプ電極が押し潰され、バンプ電極間において短絡が発生する。このバンプ電極間の短絡は、半導体装置の製造プロセスにおける歩留まりを低下させる。
【0011】
また、バンプ電極は、配線基板の一表面上に半導体チップを実装した後、配線基板と半導体チップとの熱膨張係数の差に起因する熱応力で破損し易い。これらの熱膨張係数の差に起因するバンプ電極の破損を抑制するには、前述のバンプ電極と同様に、バンプ電極の縦方向の高さを高く設定することが有効であるが、バンプ電極は、半導体チップの重量によって押し潰され、バンプ電極の高さが低くなってしまう。このため、配線基板と半導体チップとの熱膨張係数の差に起因するバンプ電極の破損を抑制することができないので、半導体装置の熱に対する信頼性が低下する。
【0012】
本発明の目的は、半導体装置の実装時における電気的信頼性を高めることが可能な技術を提供することにある。
【0013】
本発明の他の目的は、半導体装置の熱に対する信頼性を高めることが可能な技術を提供することにある。
【0014】
本発明の他の目的は、半導体装置の製造プロセスにおける歩留まりを高めることが可能な技術を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0017】
(1)半導体装置は、第1の面及び前記第1の面とは反対側の第2の面を有し、前記第2の面に電極パッド及びパッドが配置された配線基板と、
前記配線基板の第1の面に実装された半導体チップと、
前記配線基板の電極パッドに固着されたバンプ電極と、
前記配線基板のパッドに接着層を介して固着された支持バンプとを有し、
前記支持バンプは、前記バンプ電極の融点に比べて高い融点を有する金属材からなり、かつ前記バンプ電極の高さに比べて低い高さで形成され、
前記接着層は、前記バンプ電極の融点と同一の融点を有する金属材で形成されている。
【0018】
(2)配線基板の一表面上にバンプ電極を介在して実装される半導体チップを備えた半導体装置の製造方法であって、
前記配線基板の一表面上に前記半導体チップを載置し、前記配線基板の一表面に配置された電極パッドと前記半導体チップの主面に配置された外部端子との間に前記バンプ電極を配置すると共に、前記配線基板の一表面と前記半導体チップの主面との間に、前記バンプ電極の融点に比べて高い融点を有する金属材で形成され、かつ前記バンプ電極の高さに比べて低い高さに設定された支持バンプを配置する工程と、
前記バンプ電極を溶融し、このバンプ電極で前記配線基板の電極パッドと前記半導体チップの外部端子とを固着する工程とを備え、
前記支持バンプは、前記半導体チップの主面に配置されたパッド又は前記配線基板の一表面に配置されたパッドに、前記バンプ電極の融点と同一の融点を有する金属材で形成された接着層を介在して固着されている。
【0019】
上述した手段(1)によれば、支持バンプはバンプ電極の融点に比べて高い融点を有する金属材で形成されているので、支持バンプを溶融することなく、バンプ電極を溶融することができる。従って、実装基板の実装面上にバンプ電極を介在して半導体装置を実装する実装時において、半導体装置を支持バンプで支持しながらバンプ電極を溶融することができるので、半導体装置の重量が増加していても、バンプ電極が支持バンプの高さ以下に押し潰されることはない。この結果、バンプ電極の横方向の幅の増加を抑制でき、バンプ電極間での短絡を防止できるので、半導体装置の実装時における電気的信頼性を高めることができる。
【0020】
また、バンプ電極の縦方向の高さを確保できるので、実装基板と半導体装置の配線基板との熱膨張係数の差に起因するバンプ電極の破損を抑制できる。この結果、半導体装置の熱に対する信頼性を高めることができる。
【0021】
また、支持バンプを溶融することなく、バンプ電極を溶融することができるので、半導体装置を実装した後のバンプ電極の縦方向の高さを支持バンプの縦方向の高さで制御することができる。
【0022】
上述した手段(2)によれば、支持バンプはバンプ電極の融点に比べて高い融点を有する金属材で形成されているので、支持バンプを溶融することなく、バンプ電極を溶融することができる。従って、半導体チップを支持バンプで支持しながらバンプ電極を溶融することができるので、半導体チップの重量が増加していても、バンプ電極が支持バンプの高さ以下に押し潰されることはない。この結果、バンプ電極の横方向の幅の増加を抑制でき、バンプ電極間での短絡を防止できるので、半導体装置の製造プロセスにおける歩留まりを高めることができる。
【0023】
また、バンプ電極の縦方向の高さを確保できるので、配線基板と半導体チップとの熱膨張係数の差に起因するバンプ電極の破損を抑制できる。この結果、半導体装置の熱に対する信頼性を高めることができる。
【0024】
また、支持バンプを溶融することなく、バンプ電極を溶融することができるので、半導体チップを実装した後のバンプ電極の縦方向の高さを支持バンプの縦方向の高さで制御することができる。
【0025】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0026】
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0027】
(実施形態1)
本発明の実施形態1である半導体装置の概略構成を図1(断面図)に示す。
【0028】
図1に示すように、半導体装置は、配線基板1の実装面上に半導体チップ2を実装している。半導体チップ2は、配線基板1の実装面に接着層(図示せず)を介在して固着されている。
【0029】
前記配線基板1の平面形状は例えば方形状で形成されている。この配線基板1は、例えば、窒化アルミニウム又はムライトからなるセラミックス基板で構成されている。この場合の配線基板1は、1000[℃]以上の耐熱温度を有し、3.7〜4.1×10~6[1/℃]程度の熱膨張係数を有する。
【0030】
前記配線基板1の実装面には電極パッド1Aが複数個配置され、また、配線基板1の実装面と対向するその裏面には電極パッド1Bが複数個配置されている。この電極パッド1A、電極パッド1Bの夫々は、配線基板1の配線を介して電気的に接続されている。なお、複数個の電極パッド1Bの夫々は、これに限定されないが、例えば、配線基板1の裏面の中央領域を除くその周辺領域において行列状に配置されている。
【0031】
前記半導体チップ2の平面形状は例えば方形状で形成されている。半導体チップ2は、例えば、単結晶珪素からなる半導体基板及びその主面(素子形成面)上に形成された配線層を主体とする構造で構成されている。この場合の半導体チップ1は、3.5×10~6[1/℃]程度の熱膨張係数を有する。
【0032】
前記半導体チップ2には、論理回路システム、記憶回路システム、或はそれらの混合回路システムが塔載されている。また、半導体チップ2の主面には外部端子2Aが複数個配置されている。この複数個の外部端子2Aの夫々は、これに限定されないが、例えば、半導体基板の主面上に形成された配線層のうち、最上層の配線層に形成され、アルミニウム(Al)膜又はアルミニウム合金膜で形成されている。
【0033】
前記複数個の外部端子2Aの夫々は、配線基板1の実装面に配置された複数個の電極パッド1Aの夫々にボンディングワイヤ3を介して電気的に接続されている。つまり、本実施形態の半導体装置は、配線基板1の一表面上にフェイスアップ方式で半導体チップ2を実装している。ボンディングワイヤ3としては、例えば、金(Au)ワイヤ、銅(Cu)ワイヤ、アルミニウム(Al)ワイヤ、或は金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ等を用いる。
【0034】
前記半導体チップ2、ボンディングワイヤ3等は、例えばトランスファモールド法に基づいて形成された樹脂封止体4で封止されている。この樹脂封止体4は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラーが添加されたエポキシ系の熱硬化性樹脂で形成されている。
【0035】
前記配線基板1の裏面上には、例えば、球形状で形成されたバンプ電極7が複数個配置されている。この複数個のバンプ電極7の夫々は、配線基板1の裏面に配置された複数個の電極パッド1Bの夫々の表面に固着されている。つまり、本実施形態の半導体装置は、配線基板1の一表面上に球形状のバンプ電極7を複数個配置したBGA構造で構成されている。
【0036】
前記バンプ電極7は、例えば、183[℃]程度の融点(共晶温度)を有する37[重量%]Pb−63[重量%]Sn組成(共晶組成)の金属材で形成されている。
【0037】
前記配線基板1の裏面上には、例えば、球形状で形成された支持バンプ6が配置されている。この支持バンプ6は、配線基板1の裏面に配置されたパッド1Cの表面に固着されている。支持バンプ6はバンプ電極7の融点に比べて高い融点を有する金属材で形成されている。例えば、支持バンプ6は、280[℃]程度の融点を有する80[重量%]Pb−20[重量%]Sn組成の金属材で形成されている。この金属材からなる支持バンプ6は、加工性及び熱に対する信頼性が高い。
【0038】
前記電極パッド1B、パッド1Cの夫々の平面形状は、例えば円形状で形成されている。電極パッド1Bは、バンプ電極7との高い濡れ性を確保するため、例えば下地金属膜で形成されている。また、パッド1Cは、支持バンプ6との高い濡れ性を確保するため、例えば下金属膜で形成されている。これらの下地金属膜は、この構造に限定されないが、例えば、Cr膜、Cu膜、Au膜の夫々を順次積層した積層構造で構成されている。
【0039】
前記バンプ電極7の固着は、これに限定されないが、例えば、電極パッド1Bの表面上にガラスマスクを用いたボール供給法でバンプ電極7を供給した後、所定の温度でバンプ電極7を溶融することにより行なわれる。図2(図1の要部拡大断面図)に示すように、電極パッド1Bの表面に固着されたバンプ電極7の縦方向の高さ(電極パッド1Bの表面から最上部までの距離)Hは、電極パッド1Bの表面に供給された時の高さ、即ち溶融する前の高さに比べて若干低くなる。その理由は、バンプ電極7の一部が電極パッド1Bの表面に対して濡れ拡がるためである。
【0040】
前記支持バンプ6の固着は、これに限定されないが、例えば、パッド1Cの表面上にガラスマスクを用いたボール供給法で支持バンプ6を供給した後、所定の温度で支持バンプ6を溶融することにより行なわれる。図2に示すように、パッド1Cの表面に固着された支持バンプ6の高さ(パッド1Cの表面から最上部までの距離)hは、バンプ電極7と同様に、パッド1Cの表面に供給された時の高さに比べて若干低くなる。
【0041】
前記パッド1Cの表面に固着された支持バンプ6の縦方向の高さhは、バンプ電極7の縦方向の高さHと同一又はそれよりも若干低い高さに設定されている。つまり、本実施形態の半導体装置は、配線基板1の一表面上にバンプ電極7を配置していると共に、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置している。支持バンプ6の縦方向の高さhは、溶融する前の支持バンプ6の体積Vとパッド1Cの半径bから、V=1/6πh(h2+3b2)の式により容易に制御することができる。
【0042】
前記支持バンプ6は、実装基板の実装面上にバンプ電極7を介在して半導体装置を実装する実装時において、実装基板の実装面と半導体装置の配線基板1の裏面との間に介在され、半導体装置を支持する。この支持バンプ6は、半導体装置を平行に支持するため、これに限定されないが、例えば、図3(配線基板の裏面の平面図)に示すように、配線基板1の各辺毎に設けられている。
【0043】
前記樹脂封止体4の上面には、半導体チップ2に塔載された回路システムの動作で発生する動作熱を外部に放出する放熱効率を高めるため、フィン構造のヒートシンク(放熱部材)9が設けられている。
【0044】
次に、前記半導体装置の製造方法について、図4及び図5(製造方法を説明するための断面図)を用いて説明する。
【0045】
まず、配線基板1の実装面上にフェイスアップ方式で半導体チップ2を実装する。半導体チップ2は、配線基板1の実装面上に接着層を介在して固着される。
【0046】
次に、前記配線基板1の実装面に配置された電極パッド1Aと半導体チップ2の主面に配置された外部端子2Aとをボンディングワイヤ3で接続する。
【0047】
次に、前記半導体チップ2、ボンディングワイヤ3等を樹脂封止体4で封止する。樹脂封止体4は例えばトランスファモールド法で形成される。
【0048】
次に、前記配線基板1の実装面と対向するその裏面に配置されたパッド1Cの表面上に、ガラスマスクを用いたボール供給法で支持バンプ6を供給する。支持バンプ6は、例えば、280[℃]程度の融点を有する80[重量%]Pb−20[重量%]Sn組成の金属材で形成されている。
【0049】
次に、前記支持バンプ6を溶融し、図4に示すように、配線基板1の裏面に配置されたパッド1Cの表面に支持バンプ6を固着する。支持バンプ6の溶融は、例えば290[℃]程度の温度雰囲気中で行う。この工程において、支持バンプ6の一部がパッド1Cの表面に対して濡れ拡がるため、溶融する前と溶融した後では支持バンプ6の縦方向の高さは変動するが、溶融した後の支持バンプ6の高さhは前述の式により容易に制御することができる。なお、支持バンプ6の縦方向方の高さhは、後述するバンプ電極7の縦方向の高さに比ベて同一又はそれよりも若干低い高さに設定される。
【0050】
次に、前記配線基板1の裏面に配置された電極パッド1Bの表面上に、ガラスマスクを用いたボール供給法でバンプ電極7を供給する。バンプ電極7は、例えば、183[℃]程度の融点(共晶温度)を有する37[重量%]Pb−63[重量%]Sn組成(共晶組成)の金属材で形成されている。
【0051】
次に、前記バンプ電極7を溶融し、図5に示すように、配線基板1の裏面に配置された電極パッド1Bの表面にバンプ電極7を固着する。バンプ電極7の溶融は例えば190[℃]程度の温度雰囲気中で行う。この工程において、バンプ電極7の一部が電極パッド1Bの表面に対して濡れ拡がるため、溶融する前と溶融した後ではバンプ電極7の縦方向の高さは変動するが、溶融した後のバンプ電極7の高さHは、前述の式により容易に制御することができる。なお、この工程において、支持バンプ6はバンプ電極7に比べて高い融点を有する金属材で形成されているので、バンプ電極7の溶融によって支持バンプ6が溶融されることはない。この工程により、配線基板1の裏面、即ち配線基板1の一表面上に、バンプ電極7が配置されると共に、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の縦方向の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6が配置される。
【0052】
次に、前記樹脂封止体4の上部にヒートシンク9を固着することにより、図1に示す半導体装置が完成する。この後、半導体装置は、製品として出荷される。製品として出荷された半導体装置は実装基板の実装面上に実装される。
【0053】
次に、前記半導体装置の実装方法について、図6及び図7(実装方法を説明するための断面図)を用いて説明する。
【0054】
まず、実装基板20の実装面上に半導体装置を載置し、図6に示すように、実装基板20の実装面に配置された電極パッド20Aの表面と半導体装置の配線基板1の裏面に配置された電極パッド1Bの表面との間にバンプ電極7を配置すると共に、実装基板20の実装面と半導体装置の配線基板1の裏面との間に、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置する。実装基板20は、例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板からなるプリント配線基板で構成されている。この場合の実装基板20は、260[℃]×60〜120[秒]程度の耐熱温度を有し、14〜18×10~6[1/℃]程度の熱膨張係数を有する。また、電極パッド20Aは、バンプ電極7との高い濡れ性を確保するため、例えば下地金属膜で形成されている。この下地金属膜は、この構造に限定されないが、例えば、Cr膜、Cu膜、Au膜の夫々を順次積層した積層構造で構成されている。なお、本実施形態において、バンプ電極7は配線基板1の裏面に配置された電極パッド1Bの表面に固着されており、支持バンプ6は配線基板1の裏面に配置されたパッド1Cの表面に固着されている。
【0055】
次に、前記バンプ電極7を溶融し、このバンプ電極7で、図7に示すように、実装基板20の実装面の電極パッド20Aと半導体装置の配線基板1の裏面の電極パッド1Bとを固着する。バンプ電極7の溶融は、例えば190[℃]程度の温度雰囲気中で行う。この工程において、支持バンプ6はバンプ電極7に比べて高い融点を有する金属材で形成されているので、支持バンプ6を溶融することなく、バンプ電極7を溶融することができる。従って、半導体装置を支持バンプ6で支持しながらバンプ電極7を溶融することができるので、半導体装置の重量が増加していても、バンプ電極7が支持バンプ6の高さ以下に押し潰されることはない。この工程により、半導体装置は実装基板20の実装面上にバンプ電極7を介在して実装される。
【0056】
このように、本実施形態によれば、以下の作用効果が得られる。
【0057】
配線基板1の一表面上にバンプ電極7が配置された半導体装置であって、前記配線基板1の一表面上に、前記バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつ前記バンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置する。この構成により、支持バンプ6はバンプ電極7の融点に比べて高い融点を有する金属材で形成されているので、支持バンプ6を溶融することなく、バンプ電極7を溶融することができる。従って、実装基板20の実装面上にバンプ電極7を介在して半導体装置を実装する実装時において、半導体装置を支持バンプ6で支持しながらバンプ電極7を溶融することができるので、半導体装置の重量が増加していても、バンプ電極7が支持バンプ6の高さ以下に押し潰されることない。この結果、バンプ電極7の横方向の幅の増加を抑制でき、バンプ電極7間での短絡を防止できるので、半導体装置の実装時における電気的信頼性を高めることができる。
【0058】
また、バンプ電極7の縦方向の高さを確保できるので、実装基板20と半導体装置の配線基板1との熱膨張係数の差に起因するバンプ電極7の破損を抑制することができる。この結果、半導体装置の熱に対する信頼性を高めることができる。特に、配線基板1をセラミックス基板で構成した場合、実装基板20との熱膨張係数の差が拡大するので、熱膨張係数の差に起因するバンプ電極7の破損を抑制することは重要である。
【0059】
また、支持バンプ6を溶融することなく、バンプ電極7を溶融することができるので、半導体装置を実装した後のバンプ電極7の縦方向の高さを支持バンプ6の縦方向の高さで制御することができる。
【0060】
なお、実装基板20の実装面上にバンプ電極7を介在して半導体装置を実装する実装時において、図8(断面図)に示すように、支持バンプ6は、実装基板20の実装面に配置されたパッド20Bの表面に固着しておいてもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【0061】
また、図9(断面図)に示すように、支持バンプ6は、半導体装置の配線基板1の一表面に配置されたパッド1Cの表面に、バンプ電極7の融点と同一の融点を有する金属材で形成された接着層10を介在して固着してもよい。この場合、支持バンプ6を溶融することなく、パッド1Cの表面に固着することができると共に、バンプ電極7を溶融した時に接着層10も一緒に溶融され、バッド1Cの表面に支持バンプ6を完全に密着することができるので、半導体装置を実装した後のバンプ電極7の縦方向の高さを高精度に制御することができる。
【0062】
また、実装基板20の実装面上にバンプ電極7を介在して半導体装置を実装する実装時において、図示していないが、支持バンプ6は、実装基板20の実装面に配置されたパッド20Bの表面に、バンプ電極7の融点と同一の融点を有する金属材で形成された接着層10を介在して固着してもよい。この場合においても、半導体装置を実装した後のバンプ電極7の縦方向の高さを高精度に制御することができる。
【0063】
(実施形態2)
本発明の実施形態2である半導体装置の概略構成を図10(断面図)に示す。
【0064】
図10に示すように、半導体装置は、配線基板1、ヒートスプレッダ(熱拡散部材)10及び封止用キャップ11で形成されたキャビティ内に半導体チップ2を塔載している。半導体チップ2はヒートスプレッダ10に接着層(図示せず)を介在して固着されている。ヒートスプレッダ10は配線基板1に接着層13を介在して固着されている。封止用キャップ11は配線基板1に接着層(図示せず)を介在して固着されている。
【0065】
前記半導体チップ2は、配線基板1の凹部内に充填された封止樹脂12で封止されている。半導体チップ2の外部端子2Aはボンディングワイヤ3を介して配線基板1の凹部内に配置された電極パッド1Aと電気的に接続されている。
【0066】
前記配線基板1の平面形状は方形状で形成されている。この配線基板1は、例えば、窒化アルミニウム又はムライトからなるセラミックス基板で構成されている。
【0067】
前記配線基板1の一表面には電極パッド1Bが複数個配置されている。この電極パッド1Bの表面には、例えば、球形状に形成されたバンプ電極7が固着されている。バンプ電極7は、例えば、183[℃]程度の融点(共晶温度)を有する37[重量%]Pb−63[重量%]Sn組成(共晶組成)の金属材で形成されている。
【0068】
前記配線基板1の一表面にはパッド1Cが配置されている。このパッド1Cは、詳細に図示していないが、配線基板1の各辺毎に配置されている。
【0069】
前記パッド1Cの表面には、バンプ電極7の融点に比べて高い融点を有する金属材で形成された支持バンプ6が固着されている。例えば、支持バンプ6は、280[℃]程度の融点を有する80[重量%]Pb−20[重量%]Sn組成の金属材で形成されている。支持バンプ6の縦方向の高さhは、バンプ電極7の縦方向の高さHに比べて同一又はそれよりも若干低い高さに設定されている。つまり、本実施形態の半導体装置は、配線基板1の一表面上に、バンプ電極7を配置していると共に、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置している。
【0070】
このように、配線基板1の一表面上にバンプ電極7が配置された半導体装置であって、前記配線基板1の一表面上に、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置することにより、前述の実施形態1と同様の効果が得られる。
【0071】
(実施形態3)
本発明の実施形態3である半導体装置の概略構成を図11(断面図)に示す。
【0072】
図11に示すように、半導体装置は、配線基板1の実装面上に半導体チップ2を実装している。
【0073】
前記配線基板1の平面形状は例えば方形状で形成されている。この配線基板1は例えばガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で構成されている。この場合の配線基板1は、260[℃]×60〜120[秒]程度の耐熱温度を有し、14〜18×10~6[1/℃]程度の熱膨張係数を有する。
【0074】
前記配線基板1の実装面には電極パッド1Aが複数個配置され、また、配線基板1の実装面と対向するその裏面には電極パッド1Bが複数個配置されている。この電極パッド1A、電極パッド1Bの夫々は、配線基板1の配線を介して電気的に接続されている。
【0075】
前記半導体チップ2の平面形状は例えば方形状で形成されている。この半導体チップ2は、例えば、単結晶珪素からなる半導体基板及びその主面(素子形成面)上に形成された配線層を主体とする構造で構成されている。
【0076】
前記半導体チップ2には、論理回路システム、記憶回路システム、或はそれらの混合回路システムが塔載されている。また、半導体チップ2の主面には外部端子2Aが複数個配置されている。この複数個の外部端子2Aの夫々は、これに限定されないが、例えば、半導体基板の主面上に形成された配線層のうち、最上層の配線層に形成された複数個の内部端子の夫々の表面上に形成されている。内部端子は、例えばアルミニウム膜又はアルミニウム合金膜で形成されている。
【0077】
前記複数個の外部端子2Aの夫々は、配線基板1の実装面に配置された複数個の電極パッド1Aの夫々にバンプ電極15を介在して電気的にかつ機械的に接続されている。つまり、本実施形態の半導体装置は、配線基板1の一表面(実装面)上にバンプ電極15を介在して実装される半導体チップ2を備えている。バンプ電極15は、例えば、232[℃]程度の融点を有する97[重量%]Sn−3[重量%]Ag組成の金属材で形成されている。
【0078】
前記半導体チップ2の主面にはパッド2Bが配置されている。このパッド2Bの表面には支持バンプ16が固着されている。支持バンプ16は、バンプ電極15の融点に比べて高い融点を有する金属材で形成されている。例えば、支持バンプ16は、300[℃]程度の融点を有する90[重量%]Pb−10[重量%]Sn組成の金属材で形成されている。この金属材からなる支持バンプ16は加工性及び熱に対する信頼性が高い。
【0079】
前記支持バンプ16は、配線基板1の実装面上にバンプ電極15を介在して半導体チップ2を実装する実装時において、配線基板1の実装面と半導体チップ2の主面との間に介在され、半導体チップ2を支持する。この支持バンプ16は、半導体チップ2を平行に支持するため、これに限定されないが、例えば、半導体チップ2の4つの角部の夫々に設けられている。
【0080】
前記外部端子2A、パッド2Bの夫々の平面形状は例えば円形状で形成されている。外部端子2Aは、バンプ電極15との高い濡れ性を確保するため、例えば下地金属膜で形成されている。また、パッド2Bは、支持バンプ16との高い濡れ性を確保するため、例えば下地金属膜で形成されている。これらの下地金属膜は、この構造に限定されないが、例えば、Cr膜、Cu膜、Au膜の夫々を順次積層した積層構造で構成されている。
【0081】
前記支持バンプ16は、これに限定されないが、例えば、パッド2Bの表面上にPb膜及びSn膜からなる積層体をリフトオフ法で形成した後、この積層体にウエットバック処理を施すことにより形成される。また、前記バンプ電極15は、これに限定されないが、例えば、電極パッド2Aの表面上にPb膜及びAg膜からなる積層体をリフトオフ法で形成した後、この積層体にウエットバック処理を施すことにより形成される。なお、支持バンプ16及びバンプ電極15の形成は、半導体ウエーハを複数個の半導体チップに分割する前、即ちウエーハ状態において行なわれる。また、バンプ電極15の形成は、支持バンプ16を形成した後に行なわれる。
【0082】
前記配線基板1と半導体チップ2との間の間隙領域には樹脂5が充填されている。樹脂5は、例えば、シリカ充填剤、硬化促進剤、カップリング剤等を添加したエポキシ系の熱硬化樹脂で形成されている。このように、配線基板1と半導体チップ2との間の間隙領域に樹脂5を充填することにより、バンプ電極15の機械的強度を樹脂5の機械的強度で補うことができるので、配線基板1と半導体チップ2との熱膨張係数の差に起因するバンプ電極15の破損を抑制することができる。
【0083】
前記配線基板1の裏面上には、例えば、球形状で形成されたバンプ電極7が複数個配置されている。この複数個のバンプ電極7の夫々は、配線基板1の裏面に配置された複数個の電極パッド1Bの夫々の表面に固着されている。つまり、本実施形態の半導体装置は、配線基板1の一表面(裏面)上に球形状のバンプ電極7を複数個配置したBGA構造で構成されている。
【0084】
前記バンプ電極7は、例えば、183[℃]程度の融点(共晶温度)を有する37[重量%]Pb−63[重量%]Sn組成(共晶組成)の金属材で形成されている。
【0085】
前記配線基板1の裏面上には、例えば、球形状で形成された支持バンプ6が配置されている。この支持バンプ6は、配線基板1の裏面に配置されたパッド1Cの表面に固着されている。支持バンプ6は、バンプ電極15の融点に比べて低く、バンプ電極7の融点に比べて高い融点を有する金属材で形成されている。例えば、支持バンプ6は、214[℃]程度の融点を有する10[重量%]Pb−90[重量%]Sn組成の金属材で形成されている。
【0086】
前記電極パッド1B、パッド1Cの夫々の平面形状は例えば円形状で形成されている。電極パッド1Bは、バンプ電極7との高い濡れ性を確保するため、例えば下地金属膜で形成されている。また、パッド1Cは、支持バンプ6との高い濡れ性を確保するため、例えば下金属膜で形成されている。これらの下地金属膜は、この構造に限定されないが、例えば、Cr膜、Cu膜、Au膜の夫々を順次積層した積層構造で構成されている。
【0087】
前記バンプ電極7の固着は、これに限定されないが、例えば、電極パッド1Bの表面上にガラスマスクを用いたボール供給法でバンプ電極7を供給した後、所定の温度でバンプ電極7を溶融することにより行なわれる。
【0088】
前記支持バンプ6の固着は、これに限定されないが、例えば、パッド1Cの表面上にガラスマスクを用いたボール供給法で支持バンプ6を供給した後、所定の温度で支持バンプ6を溶融することにより行なわれる。
【0089】
前記パッド1Cの表面に固着された支持バンプ6の縦方向の高さhは、バンプ電極7の縦方向の高さHと同一又はそれよりも若干低い高さに設定されている。つまり、本実施形態の半導体装置は、配線基板1の一表面(裏面)上に、バンプ電極7を配置していると共に、バンプ電極15の融点に比べて低く、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも低い高さに設定された支持バンプ6を配置している。
【0090】
前記支持バンプ6は、実装基板の実装面上にバンプ電極7を介在して半導体装置を実装する実装時において、実装基板の実装面と半導体装置の配線基板1の裏面との間に介在され、半導体装置を支持する。この支持バンプ6は、半導体装置を平行に支持するため、これに限定されないが、例えば、配線基板1の各辺毎に設けられている。
【0091】
前記半導体チップ2の主面と対向するその裏面には、半導体チップ2に塔載された回路システムの動作で発生する動作熱を外部に放出する放熱効率を高めるため、フィン構造のヒートシンク(放熱部材)9が設けられている。このヒートシンク9は、半導体チップ2の裏面に接着層8を介在して固着されている。
【0092】
次に、前記半導体装置の製造方法を図12乃至図15(製造方法を説明するための断面図)を用いて説明する。
【0093】
まず、配線基板1の実装面上に半導体チップ2を載置し、図12に示すように、配線基板1の実装面に配置された電極パッド1Aの表面と半導体チップ2の主面に配置された外部端子2Aの表面との間にバンプ電極15を配置すると共に、配線基板1の実装面と半導体チップ2の主面との間に、バンプ電極15の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極15の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ16を配置する。本実施形態において、バンプ電極15は半導体チップ2の主面の外部端子2Aの表面に固着されており、支持バンプ16は半導体チップ2の主面のパッド2Bの表面に固着されている。
【0094】
次に、前記バンプ電極15を溶融し、このバンプ電極15で、図13に示すように、配線基板1の実装面の電極パッド1Aと半導体チップ2の主面の外部端子1Aとを固着する。バンプ電極15の溶融は、例えば240[℃]程度の温度雰囲気中で行う。この工程において、支持バンプ16はバンプ電極15の融点に比べて高い融点を有する金属材で形成されているので、支持バンプ16を溶融することなく、バンプ電極16を溶融することができる。従って、半導体チップ2を支持バンプ16で支持しながらバンプ電極15を溶融することができるので、半導体チップ2の重量が増加していても、バンプ電極15が支持バンプ16の高さ以下に押し潰されることはい。この工程により、半導体チップ1は、配線基板1の実装面上にバンプ電極12を介在して実装される。
【0095】
次に、前記配線基板1と半導体チップ2との間の間隙領域に液状の樹脂5を充填する。液状の樹脂5は、例えば、シリカ充填剤、硬化促進剤、カップリング剤等を添加したエポキシ系熱硬化樹脂で形成されている。
【0096】
次に、熱処理を施し、前記配線基板1と半導体チップ2との間の間隙領域に充填された液状の樹脂5を硬化させる。
【0097】
次に、前記配線基板1の実装面と対向するその裏面に配置されたパッド1Cの表面上に、ガラスマスクを用いたボール供給法で支持バンプ6を供給する。支持バンプ6は、例えば、214[℃]程度の融点を有する10[重量%]Pb−90[重量%]Sn組成の金属材で形成されている。
【0098】
次に、前記支持バンプ6を溶融し、図14に示すように、配線基板1の裏面のパッド1Cの表面に支持バンプ6を固着する。支持バンプ6の溶融は、例えば220[℃]程度の温度雰囲気中で行う。この工程において、支持バンプ6の一部がパッド1Cの表面に対して濡れ拡がるため、溶融する前と溶融した後では支持バンプ6の縦方向の高さは変動するが、溶融した後の支持バンプ6の高さは、前述の式により容易に制御することができる。また、支持バンプ6は、バンプ電極15の融点に比べて低い融点を有する金属材で形成されているので、バンプ電極15を溶融することなく、配線基板1の裏面に配置されたパッド1Cの表面に支持バンプ6を固着することができる。なお、支持バンプ6の高さは、後述するバンプ電極7の縦方向の高さに比べて同一又はそれよりも若干低い高さに設定される。
【0099】
次に、前記配線基板1の裏面に配置された電極パッド1Bの表面上に、ガラスマスクを用いたボール供給法でバンプ電極7を供給する。バンプ電極7は、例えば、183[℃]程度の融点(共晶温度)を有する37[重量%]Pb−63[重量%]Sn組成(共晶組成)の金属材で形成されている。
【0100】
次に、前記バンプ電極7を溶融し、図15に示すように、配線基板1の裏面の電極パッド1Bの表面にバンプ電極7を固着する。バンプ電極7の溶融は、例えば190[℃]程度の温度雰囲気中で行う。この工程において、バンプ電極7の一部が電極バッド1Bの表面に対して濡れ拡がるため、溶融する前と溶融した後ではバンプ電極7の縦方向の高さは変動するが、溶融した後のバンプ電極7の高さは、前述の式により容易に制御することができる。なお、この工程において、支持バンプ6はバンプ電極7に比べて高い融点を有する金属材で形成されているので、バンプ電極7の溶融によって支持バンプ6が溶融されることはない。この工程により、配線基板1の裏面上に、バンプ電極7が配置されると共に、バンプ電極12の融点に比べて低く、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6が配置される。
【0101】
次に、前記半導体チップ2の主面と対向するその裏面に接着層8を介在してヒートシンク9を固着することにより、図11に示す半導体装置が完成する。この後、半導体装置は、製品として出荷される。製品として出荷された半導体装置は、実装基板の実装面上にバンプ電極7を介在して実装される。
【0102】
次に、前記半導体装置の実装方法について、図16及び図17(実装方法を説明するための断面図)を用いて説明する。
【0103】
まず、実装基板20の実装面上に半導体装置を載置し、図16に示すように、実装基板20の実装面に配置された電極パッド20Aの表面と半導体装置の配線基板1の裏面に配置された電極パッド1Bとの間にバンプ電極7を配置すると共に、実装基板20の実装面と半導体装置の配線基板1の裏面との間に、バンプ電極15の融点に比べて低く、バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつバンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置する。本実施形態において、バンプ電極7は配線基板1の裏面の電極パッド1Bの表面に固着されており、また、支持バンプ6は配線基板1の裏面のパッド1Cの表面に固着されている。
【0104】
次に、前記バンプ電極7を溶融し、このバンプ電極7で、図17に示すように、実装基板20の実装面の電極パッド20Aと半導体装置の配線基板1の裏面の電極パッド1Bとを固着する。バンプ電極7の溶融は、例えば190[℃]程度の温度雰囲気中で行う。この工程において、支持バンプ6はバンプ電極7の融点に比べて高い融点を有する金属材で形成されているので、支持バンプ6を溶融することなく、バンプ電極7を溶融することができる。従って、半導体装置を支持バンプ6で支持しながらバンプ電極7を溶融することができるので、半導体装置の重量が増加していても、バンプ電極7が支持バンプ6の高さ以下に押し潰されることはない。また、支持バンプ6は、バンプ電極15の融点に比べて低く、バンプ電極7の融点に比べて高い融点を有する金属材で形成されているので、バンプ電極15を溶融することなく、半導体装置を支持バンプ6で支持しながらバンプ電極7を溶融することができる。この工程により、半導体装置は実装基板20の実装面上にバンプ電極7を介在して実装される。
【0105】
このように、本実施形態によれば、以下の作用効果が得られる。
【0106】
(1)配線基板1の実装面上にバンプ電極15を介在して半導体チップ2が実装され、前記配線基板1の実装面と対向する裏面上にバンプ電極7が配置された半導体装置であって、前記配線基板1の裏面上に、前記バンプ電極15の融点に比べて低く、前記バンプ電極7の融点に比べて高い融点を有する金属材で形成され、かつ前記バンプ電極7の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ6を配置する。この構成により、前述の実施形態1と同様の効果が得られると共に、支持バンプ6は、バンプ電極15の融点に比べて低く、バンプ電極7の融点に比べて高い融点を有する金属材で形成されているので、バンプ電極15を溶融することなく、半導体装置を支持バンプ6で支持しながらバンプ電極7を溶融することができる。
【0107】
また、支持バンプ6は、バンプ電極15の融点に比べて低い融点を有する金属材で形成されているので、半導体装置の製造プロセスにおいて、バンプ電極15を溶融することなく、配線基板1の裏面に配置されたパッド1Cの表面に支持バンプ6を固着することができる。
【0108】
(2)配線基板1の一表面上にバンプ電極15を介在して実装される半導体チップ2を備えた半導体装置の製造方法であって、配線基板1の一表面上に半導体チップ2を載置し、前記配線基板1の一表面に配置された電極パッド1Aと前記半導体チップ2の主面に配置された外部端子2Aとの間にバンプ電極15を配置すると共に、前記配線基板1の一表面と前記半導体チップ2の主面との間に、前記バンプ電極15の融点に比べて高い融点を有する金属材で形成され、かつ前記バンプ電極15の高さに比べて同一又はそれよりも若干低い高さに設定された支持バンプ16を配置する工程と、前記バンプ電極15を溶融し、このバンプ電極15で前記配線基板1の電極パッド1Aと前記半導体チップ2の外部端子2Aとを固着する工程を備える。これにより、支持バンプ16はバンプ電極15の融点に比べて高い融点を有する金属材で形成されているので、支持バンプ16を溶融することなく、バンプ電極15を溶融することができる。従って、半導体チップ2を支持バンプ16で支持しながらバンプ電極15を溶融することができるので、半導体チップ2の重量が増加していても、バンプ電極15が支持バンプ16の高さ以下に押し潰されることはない。この結果、バンプ電極15の横方向の幅の増加を抑制でき、バンプ電極15間での短絡を防止できるので、半導体装置の製造プロセスにおける歩留まりを高めることができる。
【0109】
また、バンプ電極15の縦方向の高さを確保できるので、配線基板1と半導体チップ2との熱膨張係数の差に起因するバンプ電極の破損を抑制できる。この結果、半導体装置の熱に対する信頼性を高めることができる。特に、本実施形態のように、配線基板1を樹脂基板で構成した場合、半導体チップ2との熱膨張係数の差は大きくなるので、熱膨張係数の差に起因するバンプ電極15の破損を抑制することは重要である。
【0110】
また、支持バンプ16を溶融することなく、バンプ電極15を溶融することができるので、半導体チップ2を実装した後のバンプ電極15の縦方向の高さを支持バンプ16の縦方向の高さで制御することができる。
【0111】
なお、半導体装置の製造プロセスにおいて、図18(要部断面図)に示すように、支持バンプ16は、配線基板1の一表面上に形成されたパッド1Dの表面に固着しておいてもよい。この場合、支持バンプ6の固着は、パッド1Dの表面上にボール供給法で支持バンプ6を供給した後、熱処理を施すことにより行なわれる。この場合においても、前述の実施形態と同様の効果が得られる。
【0112】
また、半導体装置製造プロセスにおいて、図19(要部断面図)に示すように、支持バンプ16は、半導体チップ2の主面に形成されたパッド2Bの表面に、バンプ電極15の融点と同一の融点を有する金属材で形成された接着層10を介在して固着してもよい。この場合、支持バンプ16の固着は、パッド2Bの表面にスクリーン印刷法でペースト状の接着層10を印刷し、その後、パッド2Bの表面上にペースト状の接着層10を介在してボール供給法で支持バンプ6を供給し、その後、熱処理を施すことにより行なわれる。この場合、支持バンプ16を溶融することなく、パッド2Bの表面に固着することができると共に、バンプ電極15を溶融した時に接着層10も一緒に溶融され、バッド2Bの表面に支持バンプ16を完全に密着することができるので、半導体チップ2を実装した後のバンプ電極15の縦方向の高さを高精度に制御することができる。
【0113】
また、半導体装置の製造プロセスにおいて、図示していないが、支持バンプ16は、配線基板1の一表面に配置されたパッド1Dの表面に、バンプ電極15の融点と同一の融点を有する金属材で形成された接着層10を介在して固着してもよい。この場合においても、半導体チップ2を実装した後のバンプ電極15の縦方向の高さを高精度に制御することができる。
【0114】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0115】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0116】
半導体装置の実装時における電気的信頼性を高めることができる。
【0117】
また、半導体装置の熱に対する信頼性を高めることができる。
【0118】
また、半導体装置の製造プロセスにおける歩留まりを高めることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の断面図である。
【図2】前記半導体装置の要部拡大断面図である。
【図3】前記半導体装置の配線基板の裏面(一表面)の平面図である。
【図4】前記半導体装置の製造方法を説明するための断面図である。
【図5】前記半導体装置の製造方法を説明するための断面図である。
【図6】前記半導体装置の実装方法を説明するための断面図である。
【図7】前記半導体装置の実装方法を説明するための断面図である。
【図8】前記半導体装置の実装方法の変形例を説明するための断面図である。
【図9】前記半導体装置の変形例を示す要部断面図である。
【図10】本発明の実施形態2である半導体装置の断面図である。
【図11】本発明の実施形態3である半導体装置の断面図である。
【図12】前記半導体装置の製造方法を説明するための断面図である。
【図13】前記半導体装置の製造方法を説明するための断面図である。
【図14】前記半導体装置の製造方法を説明するための断面図である。
【図15】前記半導体装置の製造方法を説明するための断面図である。
【図16】前記半導体装置の実装方法を説明するための断面図である。
【図17】前記半導体装置の実装方法を説明するための断面図である。
【図18】前記半導体装置の製造方法の変形例を説明するための要部断面図である。
【図19】前記半導体装置の製造方法の他の変形例を説明するための要部断面図である。
【符号の説明】
1…ベース基板、1A,1B…電極パッド、1C…パッド、2…半導体チップ、2A…外部端子、2B…パッド、3…ボンディングワイヤ、4…樹脂封止体、5…樹脂、6…支持バンプ、7…バンプ電極、8…接着層、9…ヒートシンク、10…ヒートスプレッダ、11…封止用キャップ、12…樹脂、13…接着層、15…バンプ電極、16…支持バンプ、20…実装基板、20A…電極パッド、20B…パッド。
Claims (4)
- 第1の面及び前記第1の面とは反対側の第2の面を有し、前記第2の面に電極パッド及びパッドが配置された配線基板と、
前記配線基板の第1の面に実装された半導体チップと、
前記配線基板の電極パッドに固着されたバンプ電極と、
前記配線基板のパッドに接着層を介して固着された支持バンプとを有し、
前記支持バンプは、前記バンプ電極の融点に比べて高い融点を有する金属材からなり、かつ前記バンプ電極の高さに比べて低い高さで形成され、
前記接着層は、前記バンプ電極の融点と同一の融点を有する金属材で形成されていることを特徴とする半導体装置。 - 配線基板の一表面上に半導体チップを載置し、前記配線基板の一表面に配置された電極パッドと前記半導体チップの主面に配置された外部端子との間にバンプ電極を配置すると共に、前記配線基板の一表面と前記半導体チップの主面との間に、前記バンプ電極の融点に比べて高い融点を有する金属材で形成され、かつ前記バンプ電極の高さに比べて低い高さに設定された支持バンプを配置する工程と、
前記バンプ電極を溶融し、このバンプ電極で前記配線基板の電極パッドと前記半導体チップの外部端子とを固着する工程とを備え、
前記支持バンプは、前記半導体チップの主面に配置されたパッド又は前記配線基板の一表面に配置されたパッドに、前記バンプ電極の融点と同一の融点を有する金属材で形成された接着層を介在して固着されていることを特徴とする半導体装置の製造方法。 - 配線基板の一表面上にバンプ電極が配置された半導体装置の実装方法であって、
実装基板の一表面上に前記半導体装置を載置し、前記実装基板の実装面に配置された電極パッドと前記配線基板の一表面に配置された電極パッドとの間に前記バンプ電極を配置すると共に、前記実装基板の実装面と前記配線基板の一表面との間に、前記バンプ電極の融点に比べて高い融点を有する金属材で形成され、かつ前記バンプ電極の高さに比べて低い高さに設定された支持バンプを配置する工程と、
前記バンプ電極を溶融し、このバンプ電極で前記実装基板の電極パッドと前記配線基板の電極パッドとを固着する工程とを備え、
前記支持バンプは、前記配線基板の一表面に配置されたパッド又は前記実装基板の実装面に配置されたパッドに、前記バンプ電極の融点と同一の融点を有する金属材で形成された接着層を介在して固着されていることを特徴とする半導体装置の実装方法。 - 配線基板の実装面上に第1バンプ電極を介在して半導体チップが実装され、前記配線基板の実装面と対向する裏面上に第2バンプ電極が配置された半導体装置の実装方法であって、
実装基板の実装面上に前記半導体装置を載置し、前記実装基板の実装面に配置された電極パッドと前記配線基板の裏面に配置された電極パッドとの間に前記第2バンプ電極を配置すると共に、前記実装基板の実装面と前記配線基板の裏面との間に、前記第1バンプ電極の融点に比べて低く、前記第2バンプ電極の融点に比べて高い融点を有する金属材で形成され、かつ前記第2バンプ電極の高さに比べて低い高さに設定された支持バンプを配置する工程と、
前記第2バンプ電極を溶融し、この第2バンプ電極で前記実装基板の電極パッドと前記配線基板の電極パッドとを固着する工程とを備え、
前記支持バンプは、前記配線基板の裏面に配置されたパッド又は前記実装基板の実装面に配置されたパッドに、前記第2バンプ電極の融点と同一の融点を有する金属材で形成された接着層を介在して固着されていることを特徴とする半導体装置の実装方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10496396A JP3688801B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体装置及びその製造方法並びにその実装方法 |
TW086104182A TW328164B (en) | 1996-04-25 | 1997-04-01 | Manufacturing and assembly method for semiconductor device |
KR1019970013812A KR970069482A (ko) | 1996-04-25 | 1997-04-15 | 반도체 장치 및 그의 제조방법과 그의 실장방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10496396A JP3688801B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体装置及びその製造方法並びにその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09293755A JPH09293755A (ja) | 1997-11-11 |
JP3688801B2 true JP3688801B2 (ja) | 2005-08-31 |
Family
ID=14394765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10496396A Expired - Fee Related JP3688801B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体装置及びその製造方法並びにその実装方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3688801B2 (ja) |
KR (1) | KR970069482A (ja) |
TW (1) | TW328164B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3328157B2 (ja) * | 1997-03-06 | 2002-09-24 | シャープ株式会社 | 液晶表示装置 |
JP2003100801A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
KR20030058703A (ko) * | 2001-12-31 | 2003-07-07 | 엘지전자 주식회사 | 베어 칩의 인쇄 회로 기판 접속구조 |
US7215026B2 (en) * | 2005-04-14 | 2007-05-08 | Samsung Electonics Co., Ltd | Semiconductor module and method of forming a semiconductor module |
JP6623508B2 (ja) * | 2014-09-30 | 2019-12-25 | 日亜化学工業株式会社 | 光源及びその製造方法、実装方法 |
JP6681716B2 (ja) * | 2016-01-13 | 2020-04-15 | セイコーインスツル株式会社 | 電子部品 |
-
1996
- 1996-04-25 JP JP10496396A patent/JP3688801B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-01 TW TW086104182A patent/TW328164B/zh active
- 1997-04-15 KR KR1019970013812A patent/KR970069482A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR970069482A (ko) | 1997-11-07 |
JPH09293755A (ja) | 1997-11-11 |
TW328164B (en) | 1998-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420505B2 (ja) | 半導体装置の製造方法 | |
US6380621B1 (en) | Semiconductor device and manufacturing method thereof | |
JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
TW200534453A (en) | Chip package structure and process for fabricating the same | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
JP2000232186A (ja) | 半導体装置およびその製造方法 | |
JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0855875A (ja) | 半導体装置 | |
JPH1050770A (ja) | 半導体装置及びその製造方法 | |
US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
JPH11317468A (ja) | 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 | |
JPH10313022A (ja) | 半導体装置 | |
JPS62150837A (ja) | 半導体装置 | |
JPH10284648A (ja) | 半導体装置 | |
JPH09306941A (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
JP2504465B2 (ja) | 半導体装置 | |
JP3703960B2 (ja) | 半導体装置 | |
JPH10335386A (ja) | 半導体実装方法 | |
JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
JP2001015633A (ja) | 半導体装置 | |
JPH11274360A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |