JPH11274360A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11274360A
JPH11274360A JP10076881A JP7688198A JPH11274360A JP H11274360 A JPH11274360 A JP H11274360A JP 10076881 A JP10076881 A JP 10076881A JP 7688198 A JP7688198 A JP 7688198A JP H11274360 A JPH11274360 A JP H11274360A
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor chip
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10076881A
Other languages
English (en)
Inventor
Kazuhiro Terada
和弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10076881A priority Critical patent/JPH11274360A/ja
Publication of JPH11274360A publication Critical patent/JPH11274360A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 半導体装置のコストが増加する。 【解決手段】 基板の表裏面のうちの表面側に半導体チ
ップが配置され、裏面側に外部接続用端子が配置される
半導体装置であって、前記半導体チップの回路形成面に
形成された電極パッドと、前記基板の裏面に形成され、
かつ前記外部接続用端子に電気的に接続された配線の接
続部とが、前記基板に形成された貫通孔を通して導電性
のワイヤで電気的に接続されている。前記半導体チップ
はその回路形成面を上向きにした状態で前記基板の表面
側に配置され、前記配線の接続部は前記貫通孔の領域に
引き出されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、基板の表裏面の表面側に半導体チップを有
し、裏面側に外部接続用端子を有する半導体装置に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】多ピン化に好適な半導体装置の一つとし
て、ＢＧＡ(Ｂall Ｇrid Ａrray)型半導体装置が知られ
ている。このＢＧＡ型半導体装置は、例えば特開平７−
２７３２４６号公報に記載されているように、絶縁材か
らなる基板の表裏面のうちの表面側に半導体チップを配
置し、裏面側に外部接続用端子として複数の金属バンプ
を配置した構成になっている。
【０００３】半導体チップは、表裏面のうち、電極パッ
ド(ボンディングパッド)が形成された回路形成面(表面)
を上向きにした状態で基板の表面上に塔載され、基板の
表面上に形成された樹脂封止体によって封止されてい
る。半導体チップの電極パッドは、導電性のワイヤを介
して、基板の表面に形成された配線のランド端子部に電
気的に接続されている。
【０００４】金属バンプは、例えばＰｂ−Ｓｎ組成の半
田材で形成され、基板の裏面に形成された配線のランド
端子部に電気的にかつ機械的に接続されている。基板の
表裏面に形成された配線間はスルーホール配線を介して
電気的に接続されている。
【０００５】
【発明が解決しようとする課題】前記ＢＧＡ型半導体装
置では、半導体チップの回路形成面に形成された電極パ
ッドと基板の表面に形成された配線のランド端子部とを
導電性のワイヤで電気的に接続しているため、基板の表
裏面に形成された配線間を電気的に接続するスルーホー
ル配線が必要であり、半導体装置のコストが増加する要
因となっている。
【０００６】また、前記ＢＧＡ型半導体装置では、基板
の表面上に半導体チップを搭載し、この半導体チップを
樹脂封止体で封止している。即ち、半導体チップは熱伝
導性が悪い材料によって囲まれているため、半導体チッ
プから発生した熱を外部に放出する放熱性が低い。
【０００７】本発明の目的は、半導体装置の低コスト化
を図ることが可能な技術を提供することにある。
【０００８】本発明の他の目的は、前記目的を達成する
と共に、半導体装置の放熱性を高めることが可能な技術
を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】基板の表裏面のうちの表面側に半導体チッ
プが配置され、裏面側に外部接続用端子が配置される半
導体装置であって、前記半導体チップの回路形成面に形
成された電極パッドと、前記基板の裏面に形成され、か
つ前記外部接続用端子に電気的に接続される配線の接続
部とが、前記基板に形成された貫通孔を通して導電性の
ワイヤで電気的に接続されている。前記半導体チップは
その回路形成面を上向きにした状態で前記基板の表面側
に配置され、前記配線の接続部は前記貫通孔の領域に引
き出されている。前記半導体チップは、前記基板のチッ
プ塔載領域に形成されたチップ塔載用貫通孔を塞ぐよう
にして前記基板の裏面に形成された金属プレートに接着
固定されている。
【００１２】上記した手段によれば、半導体チップの回
路形成面に形成された電極パッドと基板の裏面に形成さ
れた配線の接続部とが、基板に形成された貫通孔を通し
て導電性のワイヤで電気的に接続されていることから、
基板の表面の配線及び表裏面の配線間を電気的に接続す
るスルーホール配線が不要となるので、半導体装置の低
コスト化を図ることができる。
【００１３】また、半導体チップはその回路形成面を上
向きにした状態で基板の表面側に配置され、配線の接続
部は貫通孔の領域に引き出されていることから、ワイヤ
ボンディング工程において、半導体チップの電極パッド
とワイヤの一端側との接続を容易に行うことができ、か
つ配線の接続部とワイヤの他端側との接続を容易に行う
ことができる。
【００１４】また、半導体チップは、基板のチップ塔載
領域に形成されたチップ搭載用接続孔を塞ぐようにして
基板の裏面に形成された金属プレートに接着固定されて
いることから、半導体チップから発生した熱は金属プレ
ートを通して外部に放出されるので、半導体装置の放熱
性を高めることができる。
【００１５】
【発明の実施の形態】以下、本発明の構成について、Ｂ
ＧＡ型半導体装置に本発明を適用した実施の形態ととも
に説明する。なお、実施の形態を説明するための図面に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１６】（実施形態１）図１は、本発明の実施形態
１であるＢＧＡ型半導体装置の平面図であり、図２は前
記半導体装置の底面図であり、図３は図１に示すＡ−Ａ
線の位置で切った断面図であり、図４は図２に示す金属
バンプ１２、樹脂封止体１１及び絶縁膜６を除去した状
態の底面図である。
【００１７】図１、図２及び図３に示すように、本実施
形態のＢＧＡ型半導体装置は、基板１の表裏面のうちの
表面側に半導体チップ８を配置し、裏面側に外部接続用
端子として複数の金属バンプ１２を配置した構成になっ
ている。
【００１８】前記半導体チップ８は、例えば単結晶珪素
からなる半導体基板及びこの半導体基板上に形成された
多層配線層を主体とする構成になっており、その平面形
状は方形状で形成されている。半導体チップ２０には、
論理回路システム、記憶回路システム、或いはそれらの
混合回路システム等が塔載されている。これらの回路シ
ステムは、半導体基板に形成された半導体素子、多層配
線層に形成された配線等によって構成されている。
【００１９】前記半導体チップ８の表裏面のうちの回路
形成面(表面)には、半導体チップ８の外周囲の各辺に沿
って複数の電極パッド(ボンディングパッド)８Ａが形成
されている。この複数の電極パッド８Ａの夫々は、多層
配線層のうちの最上層の配線層に形成され、回路システ
ムを構成する半導体素子に配線を介して電気的に接続さ
れている。複数の電極パッド８Ａの夫々は、例えばアル
ミニウム(Ａｌ)膜若しくはアルミニウム合金膜で形成さ
れている。
【００２０】前記半導体チップ８は、電極パッド８Ａが
形成された回路形成面を上向きにした状態で、基板１の
表面に接着剤７を介在して接着固定されている。接着剤
７としては、これに限定されないが、例えばエポキシ系
の熱硬化性絶縁樹脂を用いている。
【００２１】前記基板１は例えば１２０［μｍ］程度の
厚さの絶縁性フィルムで形成され、その平面形状は方形
状で形成されている。基板１の裏面には、図３及び図４
に示すように、複数本の配線２が形成されている。この
複数本の配線２の夫々は、絶縁性フィルムに接着剤を介
在して金属箔を貼り付けた後、この金属箔にエッチング
加工を施すことによって形成される。本実施形態では、
金属箔として例えば３５［μｍ］程度の厚さの銅(Ｃｕ)
箔が用いられている。
【００２２】前記配線２はランド端子部２Ａ及び接続部
２Ｂを有し、接続部２Ｂは基板１の表裏面に亘って形成
された貫通孔４の領域に引き出されている。配線２は、
ランド端子部２Ａ及び接続部２Ｂを除いた他の部分が基
板１の裏面に形成された絶縁膜６によって覆われてい
る。貫通孔４は半導体チップ８の外周囲の外側に配置さ
れ、その平面形状は半導体チップ８の辺に沿う長孔形状
で形成されている。
【００２３】前記金属バンプ１２は、例えば６３［重量
％］Ｐｂ−３７［重量％］Ｓｎ組成の半田材で形成さ
れ、配線２のランド端子部２Ａに電気的にかつ機械的に
接続されている。金属バンプ１２は、実装基板に半導体
装置を実装する際、実装基板の実装面に形成された配線
のランド端子部に電気的にかつ機械的に接続される。
【００２４】前記半導体チップ８の電極パッド８Ａは、
配線２の接続部２Ｂに導電性のワイヤ９を介して電気的
に接続されている。ワイヤ９による接続は基板１の貫通
孔４を通して行なわれている。即ち、本実施形態の半導
体装置は、半導体チップ８の回路形成面に形成された電
極パッド８Ａと、前記基板１の裏面に形成され、かつ外
部接続用端子である金属バンプ１２に電気的に接続され
る配線２の接続部２Ｂとが、基板１に形成された貫通孔
４を通して導電性のワイヤ９で電気的に接続されている
ので、基板の表面の配線及び表裏面の配線間を電気的に
接続するスルーホール配線が不要となる。従って、両面
配線構造の基板よりもコストが低い片面配線構造の基板
１を用いて半導体装置の製造を行うことができるので、
半導体装置の低コスト化を図ることができる。
【００２５】前記半導体チップ８及びワイヤ９は基板１
の表面側に形成された樹脂封止体１０によって封止さ
れ、配線２の接続部２Ｂは貫通孔４を塞ぐようにして基
板１の裏面側に形成された樹脂封止体１１によって封止
されている。この樹脂封止体１０と樹脂封止体１１は貫
通孔４を通して互いに連結されている。樹脂封止体１０
は、基板１の平面形状と同一の平面形状で形成され、基
板１の表面のほぼ全域を覆っている。樹脂封止体１１
は、金属バンプ１２の最頂部よりも低くなる厚さで形成
されている。
【００２６】前記樹脂封止体１０及び樹脂封止体１１
は、低応力化を図る目的として、例えばフェノール系硬
化剤、シリコーンゴム及びフィラーが添加されたエポキ
シ系の樹脂で形成されている。樹脂封止体１０及び樹脂
封止体１１は、大量生産に好適なトランスファモールド
法によって形成されている。トランスファモールド法
は、ポット、ランナー、流入ゲート及びキャビティ等を
備えた成形金型を使用し、ポットからランナー及び流入
ゲートを通してキャビティ内に樹脂を加圧注入して樹脂
封止体を形成する方法である。
【００２７】次に、前記半導体装置の製造方法につい
て、図５及び図６（製造方法を説明するための要部断面
図）を用いて説明する。
【００２８】まず、図５(ａ)に示すように、表裏面に亘
って貫通孔４が形成され、かつ表裏面のうちの裏面に配
線２が形成され、配線２の接続部２Ｂが貫通孔４の領域
に引き出されている基板１を準備する。この段階におい
て、詳細に図示していないが、基板１はテープ状に形成
されている。
【００２９】次に、前記基板１の表面上に、電極パッド
８Ａが形成された回路形成面を上向きにした状態で半導
体チップ８を塔載する。半導体チップ８は接着剤７を介
在して基板１の表面に接着固定される。接着剤８として
は、例えばエポキシ系の熱硬化性絶縁樹脂を用いる。
【００３０】次に、前記接着剤７を硬化させた後、図５
(ｂ)に示すように、前記基板１の貫通孔４を通して、半
導体チップ８の電極パッド８Ａと配線２の接続部２Ｂと
を導電性のワイヤ９で電気的に接続する。ワイヤ９とし
ては例えば金(Ａｕ)ワイヤを用いる。ワイヤ９の接続方
法としては例えば熱圧着に超音波振動を併用したボンデ
ィング法を用いる。この工程において、ワイヤ９の接続
はキャピラリと呼称される筒状のボンディングツールで
行なわれるが、半導体チップ８はその回路形成面を上向
きにした状態で基板１の表面側に配置され、配線２の接
続部２Ｂは貫通孔４の領域に引き出されていることか
ら、半導体チップ８の電極パッド８Ａとワイヤ９の一端
側との接続を容易に行うことができ、かつ配線２の接続
部２Ｂとワイヤ９の他端側との接続を容易に行うことが
できる。
【００３１】次に、図６に示す成形金型２０を準備す
る。成形金型２０は、樹脂封止体を形成するためのキャ
ビティ２１を備え、更に、図示していないが、流入ゲー
ト、ランナー及びポット等を備えている。キャビティ２
１は上型２０Ａと下型２０Ｂとで形成され、キャビティ
２１の底面２１Ａには凹部２２が設けられている。凹部
２２は、キャビティ２１の底面に基板１を装着した際、
基板１に形成された貫通孔４と向い合う位置に配置さ
れ、貫通孔４の平面サイズよりも若干大きい平面サイズ
で形成されている。ポットは、ランナー及び流入ゲート
を通してキャビティ２１に連結されている。
【００３２】次に、図６に示すように、前記成形金型２
０の上型２０Ａと下型２０Ｂとの間に基板１を装着し、
キャビティ２１内に半導体チップ８及びワイヤ９等を配
置する。基板１はキャビティ２１の底面に装着され、貫
通孔４は凹部２２と対向する位置に配置される。
【００３３】次に、前記成形金型２０のポットに樹脂タ
ブレットを投入し、その後、樹脂タブレットをトランス
ファモールド装置のプランジャで加圧し、キャビティ２
１内に樹脂を供給して樹脂封止体１０を形成する。この
工程において、キャビティ２１から貫通孔４を通して凹
部２２に樹脂が供給され、樹脂封止体１１も同時に形成
される。
【００３４】次に、前記成形金型２０から基板１を取り
出した後、樹脂封止体１０の外形に沿って基板１を切り
抜く。
【００３５】次に、前記基板１の裏面を上向きにした状
態で、配線２のランド端子部２Ａ上に例えば６３［重量
％］Ｐｂ−３７［重量％］Ｓｎ組成の半田材からなる金
属ボールを供給する。金属ボールの供給は、例えばガラ
スマスクを用いたボール供給法若しくは吸引治具を用い
たボール供給法で行う。
【００３６】次に、赤外線リフロー法を使用し、前記金
属ボールを溶融して金属バンプ１２を形成する。金属バ
ンプ１２は配線２のランド端子２Ａに電気的にかつ機械
的に接続される。この工程により、基板１の表面側に半
導体チップ８を配置し、裏面側に外部接続用端子として
複数の金属バンプ１２を配置した構造のＢＧＡ型半導体
装置がほぼ完成する。
【００３７】この後、ＢＧＡ型半導体装置は、携帯電
話、ビデオカメラ、ノート型パーソナルコンピュータ等
の電子機器に組み込まれる実装基板上に実装される。こ
のＢＧＡ型半導体装置の実装は、外部接続用端子である
金属バンプ１２を例えば赤外線リフロー法で溶融し、こ
の金属バンプ１２を実装基板の実装面に形成された配線
のランド端子部に接合することによって行なわれる。
【００３８】このように、本実施形態によれば、以下の
効果が得られる。
【００３９】（１）半導体チップ８の回路形成面に形成
された電極パッド８Ａと、基板１の裏面に形成され、か
つ外部接続用端子である金属バンプ１２に電気的に接続
される配線２の接続部２Ｂとが、基板１に形成された貫
通孔４を通して導電性のワイヤ９で電気的に接続されて
いることから、基板の表面の配線及び表裏面の配線間を
電気的に接続するスルーホール配線が不要となる。従っ
て、両面配線構造の基板よりもコストが低い片面配線構
造の基板１を用いて半導体装置の製造を行うことができ
るので、半導体装置の低コスト化を図ることができる。
【００４０】（２）半導体チップ８はその回路形成面を
上向きにした状態で基板１の表面側に配置され、配線２
の接続部２Ｂは貫通孔４の領域に引き出されていること
から、ワイヤボンディング工程において、半導体チップ
８の電極パッド８Ａとワイヤ９の一端側との接続を容易
に行うことができ、かつ配線２の接続部２Ｂとワイヤ９
の他端側との接続を容易に行うことができる。この結
果、生産性を低下させることなく半導体装置の低コスト
化を図ることができる。
【００４１】（３）基板１の表面側に形成された樹脂封
止体１０と、基板１の裏面側に形成された樹脂封止体１
１は貫通孔４を通して互いに連結されていることから、
実装時の熱ストレスによって生じる基板１と樹脂封止体
１０との剥がれを抑制することができる。本実施形態の
ように、絶縁性フィルムで形成された基板１においては
柔軟性があるので、特に問題とならないが、ガラス繊維
に樹脂を含浸された樹脂基材やセラミックス基材からな
る硬質基板においては問題となる。
【００４２】（４）樹脂封止体１０は基板１の表面のほ
ぼ全域を覆うように形成されていることから、実装時の
熱による基板１の変形(反り、ねじれ等)を抑制できるの
で、半導体装置の実装に要求される平坦度を確保するこ
とができる。
【００４３】（５）基板１は絶縁性フィルムで形成され
ていることから、貫通孔４の深さを浅くすることができ
るので、配線２の接続部２Ｂとワイヤ９との接続を容易
に行うことができる。
【００４４】なお、本実施形態では、基板１の切り抜き
を金属バンプ１２の形成工程前において行う例について
説明したが、基板１の切り抜きは金属バンプ１２を形成
した後に行ってもよい。
【００４５】（実施形態２）図７は本発明の実施形態２
であるＢＧＡ型半導体装置の断面図であり、図８は前記
半導体装置の底面図である。なお、図８においては、図
７に示す金属バンプ１２、樹脂封止体１１及び絶縁膜６
の図示を省略している。
【００４６】図７及び図８に示すように、本実施形態の
ＢＧＡ型半導体装置は、前述の実施形態１と同様に、基
板１の表裏面のうちの表面側に半導体チップ８を配置
し、裏面側に外部接続用端子として複数の金属バンプ１
２を配置した構成になっている。本実施形態のＢＧＡ型
半導体装置では、基板１のチップ塔載領域にチップ塔載
用貫通孔５が形成され、このチップ塔載用貫通孔５を塞
ぐようにして基板１の裏面に金属プレート３が形成され
ている。半導体チップ８は、その回路形成面を上向きに
した状態で金属プレート３に導電性の接着剤７Ａを介在
して接着固定されている。接着剤７Ａとしては例えば銀
(Ａｇ)ペースト材を用いている。金属プレート３は、配
線２と同一の層に形成され、複数の配線２のうち一部の
配線２と一体化されている。この金属プレート３は、基
板１の裏面に形成された絶縁膜６から一部の領域が露出
されている。
【００４７】本実施形態のＢＧＡ型半導体装置は、表裏
面に亘って貫通孔４及び貫通孔５が形成され、表裏面の
うちの裏面に配線２が形成され、貫通孔５を塞ぐように
して表裏面のうちの裏面に金属プレート３が形成され、
貫通孔４の領域に配線２の接続部２Ｂが引き出されてい
る基板１を準備し、その後、前記基板１の金属プレート
３上に、電極パッド８Ａが形成された回路形成面を上向
きにした状態で半導体チップ８を塔載し、その後、前述
の実施形態と同様の工程を施すことによって形成され
る。なお、半導体チップ８の塔載は導電性の接着剤７Ａ
を介在して行う。
【００４８】このように、本実施形態のＢＧＡ型半導体
装置において、半導体チップ８は、基板１のチップ塔載
領域に形成されたチップ塔載用貫通孔５を塞ぐようにし
て基板１の裏面に形成された金属プレート３に接着固定
されていることから、半導体チップ８から発生した熱は
金属プレート３を通して外部に放出されるので、半導体
装置の放熱性を高めることができる。
【００４９】また、半導体チップ８は金属プレート３に
接着固定されていることから、ワイヤボンディング工程
において、半導体チップ８の支持剛性が向上し、ワイヤ
ボンディング条件のマージンを拡大できる。
【００５０】また、金属プレート３の一部は基板１の裏
面に形成された絶縁膜６から露出されていることから、
実装基板上に半導体装置を実装する際、実装基板の実装
面に形成された金属プレートと半導体装置の金属プレー
ト３とを熱伝導性の高い接着剤、例えば半田材を用いて
接続することができるので、半導体装置の放熱性を更に
高めることができる。
【００５１】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５２】例えば、本発明は、ガラス繊維に樹脂を含
浸させた樹脂基材若しくはセラミックス基材からなる基
板の表裏面のうちの表面側に半導体チップが配置され、
裏面側に外部接続用端子が配置される半導体装置に適用
できる。
【００５３】また、本発明は、基板の裏面側に外部接続
用端子としてランド端子）が配置されるＬＧＡ(Ｌand
Ｇrid Ａrray)型半導体装置に適用できる。
【００５４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５５】半導体装置の低コスト化を図ることができ
る。
【００５６】また、半導体装置の低コスト化を図ること
ができると共に、放熱性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の平面図
である。
【図２】前記半導体装置の底面図である。
【図３】図１に示すＡ−Ａ線の位置で切った断面図であ
る。
【図４】図２に示す金属バンプ、樹脂封止体及び絶縁膜
を除去した状態の底面図である。
【図５】前記半導体装置の製造方法を説明するための要
部断面図である。
【図６】前記半導体装置の製造方法を説明するための要
部断面図である。
【図７】本発明の実施形態２である半導体装置の断面図
である。
【図８】前記半導体装置の底面図である。
【符号の説明】
１…基板、２…配線、２Ａ…ランド端子部、２Ｂ…接続
部、３…金属プレート、４…接続孔、５…チップ塔載用
接続孔、６…絶縁膜、７…接着剤、８…半導体チップ、
９…ワイヤ、１０，１１…樹脂封止体、１２…金属バン
プ、２０…成形金型、２０Ａ…上型、２０Ｂ…下型、２
１…キャビティ、２２…凹部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板の表裏面のうちの表面側に半導体チ
    ップが配置され、裏面側に外部接続用端子が配置される
    半導体装置であって、前記半導体チップの回路形成面に
    形成された電極パッドと、前記基板の裏面に形成され、
    かつ前記外部接続用端子に電気的に接続される配線の接
    続部とが、前記基板に形成された貫通孔を通して導電性
    のワイヤで電気的に接続されていることを特徴とする半
    導体装置。
  2. 【請求項２】 前記半導体チップはその回路形成面を上
    向きにした状態で前記基板の表面側に配置され、前記配
    線の接続部は前記貫通孔の領域に引き出されていること
    を特徴とする半導体装置。
  3. 【請求項３】 前記半導体チップは、前記基板のチップ
    塔載領域に形成されたチップ塔載用貫通孔を塞ぐように
    して前記基板の裏面に形成された金属プレートに接着固
    定されていることを特徴とする請求項２に記載の半導体
    装置。
  4. 【請求項４】 前記半導体チップは前記基板の表面側に
    形成された第１の樹脂封止体で封止され、前記配線の接
    続部は前記基板の裏面側に形成された第２の樹脂封止体
    で封止され、前記第１の樹脂封止体と前記第２の樹脂封
    止体は前記貫通孔を通して互いに連結されていることを
    特徴とする請求項２又は請求項３に記載の半導体装置。
  5. 【請求項５】 前記基板は絶縁性フィルムで形成され、
    前記配線は前記基板に貼り付けられた金属箔をエッチン
    グして形成されたものであることを特徴とする請求項１
    乃至請求項４のうちいずれか１項に記載の半導体装置。
  6. 【請求項６】 表裏面に亘って貫通孔が形成され、表裏
    面のうちの裏面に配線が形成され、前記配線の接続部は
    前記貫通孔の領域に引き出されている基板を準備する工
    程と、 前記基板の表面上に、電極パッドが形成された回路形成
    面を上向きにした状態で半導体チップを塔載する工程
    と、 前記基板の貫通孔を通して、前記半導体チップの電極パ
    ッドと前記基板の配線の接続部とを導電性のワイヤで電
    気的に接続する工程と、 前記半導体チップ、前記ワイヤ及び前記配線の接続部を
    樹脂封止体で封止する工程とを備えたことを特徴とする
    半導体装置の製造方法。
  7. 【請求項７】 表裏面に亘って第１の貫通孔及び第２の
    貫通孔が形成され、表裏面のうちの裏面に配線が形成さ
    れ、前記第１の貫通孔を塞ぐようにして表裏面のうちの
    裏面に金属プレートが形成され、前記配線の接続部は前
    記第２の貫通孔の領域に引き出されている基板を準備す
    る工程と、 前記基板の金属プレート上に、電極パッドが形成された
    回路形成面を上向きにした状態で半導体チップを塔載す
    る工程と、 前記基板の第２の貫通孔を通して、前記半導体チップの
    電極パッドと前記基板の配線の接続部とを導電性のワイ
    ヤで電気的に接続する工程と、 前記半導体チップ、前記ワイヤ及び前記配線の接続部を
    樹脂封止体で封止する工程とを備えたことを特徴とする
    半導体装置の製造方法。
JP10076881A 1998-03-25 1998-03-25 半導体装置及びその製造方法 Pending JPH11274360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10076881A JPH11274360A (ja) 1998-03-25 1998-03-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10076881A JPH11274360A (ja) 1998-03-25 1998-03-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11274360A true JPH11274360A (ja) 1999-10-08

Family

ID=13617988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10076881A Pending JPH11274360A (ja) 1998-03-25 1998-03-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11274360A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288222A (ja) * 2007-08-06 2007-11-01 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2014116513A (ja) * 2012-12-11 2014-06-26 Denso Corp 電子装置
CN106847713A (zh) * 2016-12-29 2017-06-13 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288222A (ja) * 2007-08-06 2007-11-01 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP4705614B2 (ja) * 2007-08-06 2011-06-22 パナソニック株式会社 樹脂封止型半導体装置
JP2014116513A (ja) * 2012-12-11 2014-06-26 Denso Corp 電子装置
CN106847713A (zh) * 2016-12-29 2017-06-13 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构
CN106847713B (zh) * 2016-12-29 2019-03-01 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP3679786B2 (ja) 半導体装置の製造方法
JP3578770B2 (ja) 半導体装置
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
WO2023098545A1 (zh) 大电流功率半导体器件的封装结构及其封装方法
US6720209B2 (en) Method for fabricating a circuit device
JP2012069690A (ja) Ｂｇａ半導体パッケージおよびその製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP2891426B2 (ja) 半導体装置
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JP3703960B2 (ja) 半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
TW201413904A (zh) 半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置
JP2817425B2 (ja) 半導体装置の実装方法