JPH11260950A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11260950A JPH11260950A JP5761898A JP5761898A JPH11260950A JP H11260950 A JPH11260950 A JP H11260950A JP 5761898 A JP5761898 A JP 5761898A JP 5761898 A JP5761898 A JP 5761898A JP H11260950 A JPH11260950 A JP H11260950A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- electrode pad
- external connection
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造コストが増加する。
【解決手段】 配線基板の表裏面のうちの表面側に半導
体チップを有し、裏面側に複数の外部接続用端子を有す
る半導体装置であって、前記外部接続用端子は、前記配
線基板の表面に形成され、中央部分が前記配線基板の裏
面から外部に突出する電極パッドで構成されている。前
記電極パッドの中央部分は湾曲した形状になっている。
前記配線基板は、絶縁性フィルムを基材とする構成にな
っている。
体チップを有し、裏面側に複数の外部接続用端子を有す
る半導体装置であって、前記外部接続用端子は、前記配
線基板の表面に形成され、中央部分が前記配線基板の裏
面から外部に突出する電極パッドで構成されている。前
記電極パッドの中央部分は湾曲した形状になっている。
前記配線基板は、絶縁性フィルムを基材とする構成にな
っている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板の表裏面のうちの表面側に半導体チ
ップを有し、裏面側に複数の外部接続用端子を有する半
導体装置に適用して有効な技術に関するものである。
し、特に、配線基板の表裏面のうちの表面側に半導体チ
ップを有し、裏面側に複数の外部接続用端子を有する半
導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、ＢＧＡ(Ｂall Ｇrid
Ａrray)型の半導体装置が知られている。このＢＧＡ型
半導体装置は、配線基板の表裏面のうちの表面側に半導
体チップを配置し、裏面側に複数の外部接続用端子を配
置した構成になっている。
Ａrray)型の半導体装置が知られている。このＢＧＡ型
半導体装置は、配線基板の表裏面のうちの表面側に半導
体チップを配置し、裏面側に複数の外部接続用端子を配
置した構成になっている。
【０００３】半導体チップは、電極パッド(ボンディン
グパッド)が形成された表面（回路形成面）を上向きに
した状態で配線基板の表面上に塔載され、配線基板の表
面上に形成された樹脂封止体で封止されている。半導体
チップの電極パッドは、導電性のワイヤを介して、配線
基板の表面に形成されたワイヤ接続用の電極パッド（ラ
ンド端子）と電気的に接続されている。
グパッド)が形成された表面（回路形成面）を上向きに
した状態で配線基板の表面上に塔載され、配線基板の表
面上に形成された樹脂封止体で封止されている。半導体
チップの電極パッドは、導電性のワイヤを介して、配線
基板の表面に形成されたワイヤ接続用の電極パッド（ラ
ンド端子）と電気的に接続されている。
【０００４】外部接続用端子は、半田材からなる球形状
の半田バンプで構成され、配線基板の裏面に形成された
バンプ接続用の電極パッド(ランド端子)に電気的にかつ
機械的に接続されている。外部接続用端子は、実装基板
上に半導体装置を実装する際、実装基板の電極パッドに
電気的にかつ機械的に接続される。配線基板のワイヤ接
続用電極パッド、バンプ接続用電極パッドの夫々は、配
線基板に形成された配線を介して電気的にかつ機械的に
接続されている。
の半田バンプで構成され、配線基板の裏面に形成された
バンプ接続用の電極パッド(ランド端子)に電気的にかつ
機械的に接続されている。外部接続用端子は、実装基板
上に半導体装置を実装する際、実装基板の電極パッドに
電気的にかつ機械的に接続される。配線基板のワイヤ接
続用電極パッド、バンプ接続用電極パッドの夫々は、配
線基板に形成された配線を介して電気的にかつ機械的に
接続されている。
【０００５】外部接続用端子である半田バンプは、これ
に限定されないが、半導体装置の製造プロセスにおい
て、配線基板のバンプ接続用電極パッドの表面上に例え
ばＰｂ−Ｓｎ組成の半田球を供給し、その後、半田球を
溶融することによって形成される。
に限定されないが、半導体装置の製造プロセスにおい
て、配線基板のバンプ接続用電極パッドの表面上に例え
ばＰｂ−Ｓｎ組成の半田球を供給し、その後、半田球を
溶融することによって形成される。
【０００６】なお、ＢＧＡ型半導体装置については、例
えば特開平７−２７３２４６号公報に記載されている。
えば特開平７−２７３２４６号公報に記載されている。
【０００７】
【発明が解決しようとする課題】前記ＢＧＡ型半導体装
置は配線基板の裏面側に配置される外部接続用端子を半
田バンプで構成しているため、半導体装置の製造プロセ
スにおいて、配線基板の裏面側に半田バンプを形成しな
ければならず、半導体装置の製造コストが増加する。
置は配線基板の裏面側に配置される外部接続用端子を半
田バンプで構成しているため、半導体装置の製造プロセ
スにおいて、配線基板の裏面側に半田バンプを形成しな
ければならず、半導体装置の製造コストが増加する。
【０００８】また、前記ＢＧＡ型半導体装置は配線基板
の裏面側に配置される外部接続用端子を半田バンプで構
成しているため、配線基板の裏面に半田バンプを形成す
るための電極パッドが必要である。従って、表裏面に電
極パッドが形成された二層配線構造の配線基板を用いな
ければならず、半導体装置の製造コストが増加する。
の裏面側に配置される外部接続用端子を半田バンプで構
成しているため、配線基板の裏面に半田バンプを形成す
るための電極パッドが必要である。従って、表裏面に電
極パッドが形成された二層配線構造の配線基板を用いな
ければならず、半導体装置の製造コストが増加する。
【０００９】本発明の目的は、配線基板の表面のうちの
表面側に半導体チップを有し、裏面側に複数の外部接続
用端子を有する半導体装置の製造コストを低減すること
が可能な技術を提供することにある。
表面側に半導体チップを有し、裏面側に複数の外部接続
用端子を有する半導体装置の製造コストを低減すること
が可能な技術を提供することにある。
【００１０】また、本発明の他の目的は、配線基板の表
面のうちの表面側に半導体チップを有し、裏面側に複数
の外部接続用端子を有する半導体装置の製造工程数を低
減することが可能な技術を提供することにある。本発明
の前記ならびにその他の目的と新規な特徴は、本明細書
の記述及び添付図面によって明らかになるであろう。
面のうちの表面側に半導体チップを有し、裏面側に複数
の外部接続用端子を有する半導体装置の製造工程数を低
減することが可能な技術を提供することにある。本発明
の前記ならびにその他の目的と新規な特徴は、本明細書
の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）配線基板の表裏面のうちの表面側に半導体チップ
を有し、裏面側に複数の外部接続用端子を有する半導体
装置であって、前記外部接続用端子は、前記配線基板の
表面に形成され、中央部分が前記配線基板の裏面から外
部に突出する電極パッドで構成されている。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）配線基板の表裏面のうちの表面側に半導体チップ
を有し、裏面側に複数の外部接続用端子を有する半導体
装置であって、前記外部接続用端子は、前記配線基板の
表面に形成され、中央部分が前記配線基板の裏面から外
部に突出する電極パッドで構成されている。
【００１２】（２）配線基板の表裏面のうちの表面側に
半導体チップを有し、裏面側に複数の外部接続用端子を
有する半導体装置の製造方法であって、基材の表裏面に
亘って形成された貫通穴と、前記貫通穴を塞ぐように前
記基材の表面に形成された電極パッドとを有する配線基
板を準備すると共に、底面に前記配線基板の貫通穴と向
い合う凹部が設けられたキャビティを有する成形金型を
準備する工程と、前記配線基板の表面上に半導体チップ
を塔載する工程と、前記成形金型のキャビティの底面に
前記配線基板を装着する工程と、前記成形金型のキャビ
ティ内に樹脂を加圧注入して前記半導体チップを封止す
る樹脂封止体を形成すると共に、前記配線基板の裏面か
ら突出するように前記配線基板の電極パッドの中央部分
を樹脂の注入圧で変形させて外部接続用端子を形成する
工程を備える。
半導体チップを有し、裏面側に複数の外部接続用端子を
有する半導体装置の製造方法であって、基材の表裏面に
亘って形成された貫通穴と、前記貫通穴を塞ぐように前
記基材の表面に形成された電極パッドとを有する配線基
板を準備すると共に、底面に前記配線基板の貫通穴と向
い合う凹部が設けられたキャビティを有する成形金型を
準備する工程と、前記配線基板の表面上に半導体チップ
を塔載する工程と、前記成形金型のキャビティの底面に
前記配線基板を装着する工程と、前記成形金型のキャビ
ティ内に樹脂を加圧注入して前記半導体チップを封止す
る樹脂封止体を形成すると共に、前記配線基板の裏面か
ら突出するように前記配線基板の電極パッドの中央部分
を樹脂の注入圧で変形させて外部接続用端子を形成する
工程を備える。
【００１３】上述した手段（１）によれば、外部接続用
端子は、配線基板の表面に形成され、中央部分が配線基
板の裏面から外部に突出する電極パッドで構成されてい
ることから、配線基板の裏面側に半田バンプを形成する
必要がないので、半導体装置の製造コストを低減するこ
とができる。上述した手段（２）によれば、外部接続用
端子は樹脂封止体の形成工程で形成されるので、半導体
装置の製造工程数を低減することができる。
端子は、配線基板の表面に形成され、中央部分が配線基
板の裏面から外部に突出する電極パッドで構成されてい
ることから、配線基板の裏面側に半田バンプを形成する
必要がないので、半導体装置の製造コストを低減するこ
とができる。上述した手段（２）によれば、外部接続用
端子は樹脂封止体の形成工程で形成されるので、半導体
装置の製造工程数を低減することができる。
【００１４】
【発明の実施の形態】以下、本発明の構成について、半
導体装置に本発明を適用した実施の形態とともに説明す
る。なお、実施の形態を説明するための図面において、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
導体装置に本発明を適用した実施の形態とともに説明す
る。なお、実施の形態を説明するための図面において、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
【００１５】（実施形態１）図１は本発明の実施形態１
である半導体装置の平面図であり、図２は前記半導体装
置の底面図であり、図３は図１に示すＡ−Ａ線の位置で
切った断面図であり、図４は図３の要部拡大断面図であ
り、図５は前記半導体装置を構成する配線基板の要部拡
大平面図である。なお、図３において、図面を見易くす
るため、断面を現わすハッチングを一部省略している。
である半導体装置の平面図であり、図２は前記半導体装
置の底面図であり、図３は図１に示すＡ−Ａ線の位置で
切った断面図であり、図４は図３の要部拡大断面図であ
り、図５は前記半導体装置を構成する配線基板の要部拡
大平面図である。なお、図３において、図面を見易くす
るため、断面を現わすハッチングを一部省略している。
【００１６】図１、図２及び図３に示すように、本実施
形態の半導体装置は、配線基板１の表裏面のうちの表面
側に半導体チップ６を配置し、裏面側に複数の外部接続
用端子１０を配置した構成になっている。
形態の半導体装置は、配線基板１の表裏面のうちの表面
側に半導体チップ６を配置し、裏面側に複数の外部接続
用端子１０を配置した構成になっている。
【００１７】前記半導体チップ６の平面形状は方形状で
形成されている。半導体チップ６は、例えば、単結晶珪
素からなる半導体基板及びこの半導体基板の表面上に形
成された多層配線層を主体とする構成になっている。
形成されている。半導体チップ６は、例えば、単結晶珪
素からなる半導体基板及びこの半導体基板の表面上に形
成された多層配線層を主体とする構成になっている。
【００１８】前記半導体チップ６には、論理回路システ
ム、記憶回路システム、或いはそれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板の主面に形成された半導体素子及び多層配線層に
形成された配線によって構成されている。
ム、記憶回路システム、或いはそれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板の主面に形成された半導体素子及び多層配線層に
形成された配線によって構成されている。
【００１９】前記半導体チップ６の表裏面のうちの表面
(回路形成面)には、複数の電極パッド(ボンディングパ
ッド)６Ａが形成されている。この複数の電極パッド６
Ａは、半導体チップ６の外周囲の各辺に沿って配列され
ている。複数の電極パッド６Ａの夫々は、半導体基板の
表面上に形成された多層配線層の最上層の配線層に形成
され、回路システムを構成する半導体素子に配線を介し
て電気的に接続されている。複数の電極パッド６Ａの夫
々は、例えばアルミニウム(Ａｌ)膜若しくはアルミニウ
ム合金膜で形成されている。
(回路形成面)には、複数の電極パッド(ボンディングパ
ッド)６Ａが形成されている。この複数の電極パッド６
Ａは、半導体チップ６の外周囲の各辺に沿って配列され
ている。複数の電極パッド６Ａの夫々は、半導体基板の
表面上に形成された多層配線層の最上層の配線層に形成
され、回路システムを構成する半導体素子に配線を介し
て電気的に接続されている。複数の電極パッド６Ａの夫
々は、例えばアルミニウム(Ａｌ)膜若しくはアルミニウ
ム合金膜で形成されている。
【００２０】前記半導体チップ６は、電極パッド６Ａが
形成された表面を上向きにした状態で配線基板１の表面
のチップ塔載領域上に接着剤７を介在して塔載され、配
線基板１の表面上に形成された樹脂封止体９で封止され
ている。
形成された表面を上向きにした状態で配線基板１の表面
のチップ塔載領域上に接着剤７を介在して塔載され、配
線基板１の表面上に形成された樹脂封止体９で封止され
ている。
【００２１】前記配線基板１の平面形状は方形状で形成
されている。この配線基板１は、例えば５０［μｍ］程
度の厚さの絶縁性フィルムを基材とする構成になってい
る。絶縁性フィルムは、例えばポリイミド系の絶縁樹脂
若しくはエポキシ系の絶縁樹脂で形成されている。
されている。この配線基板１は、例えば５０［μｍ］程
度の厚さの絶縁性フィルムを基材とする構成になってい
る。絶縁性フィルムは、例えばポリイミド系の絶縁樹脂
若しくはエポキシ系の絶縁樹脂で形成されている。
【００２２】前記配線基板１の表面には配線パターンが
形成されている。配線パターンは、図３、図４及び図５
に示すように、複数の電極パッド(ランド端子)３、複数
の配線４及び複数の電極パッド(ランド端子)５等を有
し、これらの電極パッド３、配線４、電極パッド５の夫
々は配線基板１の表面のチップ塔載領域を囲む周辺領域
に配置されている。電極パッド３、電極パッド５の夫々
は、配線４を介して一体化され、互いに電気的に接続さ
れている。電極パッド３の平面形状は、例えば、０．５
３［ｍｍ］φの外形寸法からなる円形状で形成されてい
る。
形成されている。配線パターンは、図３、図４及び図５
に示すように、複数の電極パッド(ランド端子)３、複数
の配線４及び複数の電極パッド(ランド端子)５等を有
し、これらの電極パッド３、配線４、電極パッド５の夫
々は配線基板１の表面のチップ塔載領域を囲む周辺領域
に配置されている。電極パッド３、電極パッド５の夫々
は、配線４を介して一体化され、互いに電気的に接続さ
れている。電極パッド３の平面形状は、例えば、０．５
３［ｍｍ］φの外形寸法からなる円形状で形成されてい
る。
【００２３】前記電極パッド３の周縁部は配線基板１の
表面に固定され、その中央部分は配線基板１の表裏面に
亘って形成された貫通穴(図４に示す)２を通して配線基
板１の裏面から外部に突出し、湾曲した形状になってい
る。この電極パッド３は、後で詳細に説明するが、配線
基板１の表面に形成された電極パッド３の中央部分を塑
性変形させることによって形成される。貫通穴２は、例
えば０．３８［ｍｍ］φの外形寸法からなる円形状で形
成されている。
表面に固定され、その中央部分は配線基板１の表裏面に
亘って形成された貫通穴(図４に示す)２を通して配線基
板１の裏面から外部に突出し、湾曲した形状になってい
る。この電極パッド３は、後で詳細に説明するが、配線
基板１の表面に形成された電極パッド３の中央部分を塑
性変形させることによって形成される。貫通穴２は、例
えば０．３８［ｍｍ］φの外形寸法からなる円形状で形
成されている。
【００２４】前記半導体チップ６の電極パッド６Ａは、
導電性のワイヤ８を介して配線基板１の電極パッド５と
電気的に接続されている。ワイヤ８としては例えば金
(Ａｕ)ワイヤを用いている。ワイヤ８の接続方法として
は例えば熱圧着に超音波振動を併用したボンディング法
を用いている。
導電性のワイヤ８を介して配線基板１の電極パッド５と
電気的に接続されている。ワイヤ８としては例えば金
(Ａｕ)ワイヤを用いている。ワイヤ８の接続方法として
は例えば熱圧着に超音波振動を併用したボンディング法
を用いている。
【００２５】前記樹脂封止体９の平面形状は方形状で形
成されている。この樹脂封止体９は、半導体チップ６及
びワイヤ８等を封止し、配線基板１の表面に形成された
電極パッド３、配線４、電極パッド５の夫々を被覆する
ように形成されている。樹脂封止体９は、低応力化を図
る目的として、例えばフェノール系硬化剤、シリコーン
ゴム及びフィラーが添加されたエポキシ系の樹脂で形成
されている。樹脂封止体９は、大量製産に好適なトラン
スファモールド法で形成されている。トランスファモー
ルド法は、ポット、ランナー、流入ゲート及びキャビテ
ィ等を備えた成形金型を使用し、ポットからランナー及
び流入ゲートを通してキャビティ内に樹脂を加圧注入し
て樹脂封止体を形成する方法である。
成されている。この樹脂封止体９は、半導体チップ６及
びワイヤ８等を封止し、配線基板１の表面に形成された
電極パッド３、配線４、電極パッド５の夫々を被覆する
ように形成されている。樹脂封止体９は、低応力化を図
る目的として、例えばフェノール系硬化剤、シリコーン
ゴム及びフィラーが添加されたエポキシ系の樹脂で形成
されている。樹脂封止体９は、大量製産に好適なトラン
スファモールド法で形成されている。トランスファモー
ルド法は、ポット、ランナー、流入ゲート及びキャビテ
ィ等を備えた成形金型を使用し、ポットからランナー及
び流入ゲートを通してキャビティ内に樹脂を加圧注入し
て樹脂封止体を形成する方法である。
【００２６】前記外部接続用端子１０は、実装基板上に
半導体装置を実装する際、実装基板の電極パッドに電気
的にかつ機械的に接続される。本実施形態の外部接続用
端子１０は、配線基板１の表面に形成され、中央部分が
配線基板１の裏面から外部に突出する電極パッド３で構
成されている。電極パッド３の中央部分は、配線基板１
の表面上に形成された樹脂封止体９の樹脂で補強されて
いる。
半導体装置を実装する際、実装基板の電極パッドに電気
的にかつ機械的に接続される。本実施形態の外部接続用
端子１０は、配線基板１の表面に形成され、中央部分が
配線基板１の裏面から外部に突出する電極パッド３で構
成されている。電極パッド３の中央部分は、配線基板１
の表面上に形成された樹脂封止体９の樹脂で補強されて
いる。
【００２７】このように、本実施形態の半導体装置は、
配線基板１の表裏面のうちの表面側に半導体チップ６を
配置し、裏面側に複数の外部接続用端子１０を配置した
構造になっていることから、封止体の側面から外部接続
用端子としてリードを導出させたパッケージ構造からな
るＱＦＰ(Ｑuad Ｆlat Ｐackage)型の半導体装置に比べ
て多ピン化及び小型化を図ることができる。
配線基板１の表裏面のうちの表面側に半導体チップ６を
配置し、裏面側に複数の外部接続用端子１０を配置した
構造になっていることから、封止体の側面から外部接続
用端子としてリードを導出させたパッケージ構造からな
るＱＦＰ(Ｑuad Ｆlat Ｐackage)型の半導体装置に比べ
て多ピン化及び小型化を図ることができる。
【００２８】次に、前記半導体装置の製造に用いられる
フレーム構造体について、図６及び図７を用いて説明す
る。図６はフレーム構造体の要部平面図であり、図７は
図６に示すＢ−Ｂ線の位置で切った断面図である。
フレーム構造体について、図６及び図７を用いて説明す
る。図６はフレーム構造体の要部平面図であり、図７は
図６に示すＢ−Ｂ線の位置で切った断面図である。
【００２９】図６に示すように、フレーム構造体２０
は、これに限定されないが、例えば、枠体２１で規定さ
れた領域２２を一方向に複数個配置した多連フレーム構
造で構成され、各領域２２内に絶縁性フィルム１Ａを有
している。領域２２及び絶縁性フィルム１Ａの夫々の平
面形状は方形状で形成されている。
は、これに限定されないが、例えば、枠体２１で規定さ
れた領域２２を一方向に複数個配置した多連フレーム構
造で構成され、各領域２２内に絶縁性フィルム１Ａを有
している。領域２２及び絶縁性フィルム１Ａの夫々の平
面形状は方形状で形成されている。
【００３０】前記絶縁性フィルム１Ａは、互いに対向す
る二辺の夫々の部分が枠体２１の長手方向に延在する二
つの枠部分の夫々に接着剤を介在して接着固定されてい
る。絶縁性フィルム１Ａは、例えばポリイミド系の絶縁
樹脂若しくはエポキシ系の絶縁樹脂からなる可撓性フィ
ルムで形成され、例えば５０［μｍ］程度の厚さで形成
されている。
る二辺の夫々の部分が枠体２１の長手方向に延在する二
つの枠部分の夫々に接着剤を介在して接着固定されてい
る。絶縁性フィルム１Ａは、例えばポリイミド系の絶縁
樹脂若しくはエポキシ系の絶縁樹脂からなる可撓性フィ
ルムで形成され、例えば５０［μｍ］程度の厚さで形成
されている。
【００３１】前記絶縁性フィルム１Ａの表面には配線パ
ターンが形成されている。配線パターンは、図６及び図
７に示すように、複数の電極パッド３、複数の配線４及
び複数の電極パッド５等を有し、これらの電極パッド
３、配線４、電極パッド５の夫々は絶縁性フィルム１Ａ
の表面のチップ塔載領域を囲む周辺領域に配置されてい
る。電極パッド３は、絶縁性フィルム１Ａの表裏面に亘
って形成された貫通穴２を塞ぐように配置され、現段階
においては中央部分が絶縁性フィルム１Ａの裏面から突
出する形状になっておらず、平坦な形状になっている。
なお、絶縁性フィルム１Ａは、半導体装置の製造プロセ
スにおいて、図６に示す切断線２３に沿って切り取ら
れ、切り取られた部分は配線基板１となる。
ターンが形成されている。配線パターンは、図６及び図
７に示すように、複数の電極パッド３、複数の配線４及
び複数の電極パッド５等を有し、これらの電極パッド
３、配線４、電極パッド５の夫々は絶縁性フィルム１Ａ
の表面のチップ塔載領域を囲む周辺領域に配置されてい
る。電極パッド３は、絶縁性フィルム１Ａの表裏面に亘
って形成された貫通穴２を塞ぐように配置され、現段階
においては中央部分が絶縁性フィルム１Ａの裏面から突
出する形状になっておらず、平坦な形状になっている。
なお、絶縁性フィルム１Ａは、半導体装置の製造プロセ
スにおいて、図６に示す切断線２３に沿って切り取ら
れ、切り取られた部分は配線基板１となる。
【００３２】前記電極パッド３、配線４及び電極パッド
５等は、絶縁性フィルム１Ａに貫通穴２を形成し、絶縁
性フィルム１Ａの表面に接着剤を介在して塑性（展性及
び延性）に富んだ金属箔を貼り付けた後、この金属箔に
エッチング加工を施すことによって形成される。本実施
形態においては、金属箔として１８［μｍ］程度の厚さ
の銅箔が用いられている。即ち、電極パッド３、配線４
及び電極パッド５等は、１８［μｍ］程度の厚さで形成
されている。
５等は、絶縁性フィルム１Ａに貫通穴２を形成し、絶縁
性フィルム１Ａの表面に接着剤を介在して塑性（展性及
び延性）に富んだ金属箔を貼り付けた後、この金属箔に
エッチング加工を施すことによって形成される。本実施
形態においては、金属箔として１８［μｍ］程度の厚さ
の銅箔が用いられている。即ち、電極パッド３、配線４
及び電極パッド５等は、１８［μｍ］程度の厚さで形成
されている。
【００３３】前記枠体２１は、例えば銅系合金材からな
る金属板にエッチング加工若しくはプレス打ち抜き加工
を施すことによって形成される。
る金属板にエッチング加工若しくはプレス打ち抜き加工
を施すことによって形成される。
【００３４】次に、前記半導体装置の製造方法につい
て、図８乃至図１０を用いて説明する。図８乃至図１０
は製造方法を説明するための要部断面図である。本実施
形態においては、図６に示すフレーム構造体２０を用い
た例について説明する。
て、図８乃至図１０を用いて説明する。図８乃至図１０
は製造方法を説明するための要部断面図である。本実施
形態においては、図６に示すフレーム構造体２０を用い
た例について説明する。
【００３５】まず、図６に示すフレーム構造体２０を準
備する。フレーム構造体２０は、枠体２１で規定された
領域２２内に絶縁性フィルム１Ａを有し、絶縁性フィル
ム１Ａの表面には電極パッド３、配線４及び電極パッド
５等からなる配線パターンが形成され、電極パッド３下
には絶縁性フィルム１Ａの表裏面に亘って形成された貫
通穴２が設けられている。
備する。フレーム構造体２０は、枠体２１で規定された
領域２２内に絶縁性フィルム１Ａを有し、絶縁性フィル
ム１Ａの表面には電極パッド３、配線４及び電極パッド
５等からなる配線パターンが形成され、電極パッド３下
には絶縁性フィルム１Ａの表裏面に亘って形成された貫
通穴２が設けられている。
【００３６】次に、前記絶縁性フィルム１Ａの表面のチ
ップ塔載領域に接着剤７を塗布し、その後、前記絶縁性
フィルム１Ａの表面のチップ塔載領域上に、電極パッド
６Ａが形成された表面を上向きにした状態で半導体チッ
プ６を塔載する。接着剤７としては、例えば熱硬化性若
しくは熱可塑性性の絶縁性接着剤を用いる。
ップ塔載領域に接着剤７を塗布し、その後、前記絶縁性
フィルム１Ａの表面のチップ塔載領域上に、電極パッド
６Ａが形成された表面を上向きにした状態で半導体チッ
プ６を塔載する。接着剤７としては、例えば熱硬化性若
しくは熱可塑性性の絶縁性接着剤を用いる。
【００３７】次に、図８に示すように、前記半導体チッ
プ６の電極パッド６Ａと前記絶縁性フィルム１Ａの表面
に形成された電極パッド５とを導電性のワイヤ８で電気
的に接続する。ワイヤ８としては例えば金ワイヤを用い
る。ワイヤ８の接続方法としては例えば熱圧着に超音波
振動を併用したボンディング法を用いる。
プ６の電極パッド６Ａと前記絶縁性フィルム１Ａの表面
に形成された電極パッド５とを導電性のワイヤ８で電気
的に接続する。ワイヤ８としては例えば金ワイヤを用い
る。ワイヤ８の接続方法としては例えば熱圧着に超音波
振動を併用したボンディング法を用いる。
【００３８】次に、図９に示す成形金型３０を準備す
る。成形金型３０は、樹脂封止体を形成するためのキャ
ビティ３１を備え、更に、図示していないが、流入ゲー
ト、ランナー及びポット等を備えている。キャビティ３
１は上型３０Ａと下型３０Ｂとで形成され、キャビティ
３１の底面３１Ａには凹部３２が設けられている。凹部
３２は、キャビティ３１の底面３１Ａに絶縁性フィルム
１Ａを装着した際、絶縁性フィルム１Ａに形成された貫
通穴２と向い合う位置に配置され、貫通穴２の平面サイ
ズよりも大きい平面サイズで形成されている。ポット
は、ランナー及び流入ゲートを通してキャビティ３１に
連結されている。
る。成形金型３０は、樹脂封止体を形成するためのキャ
ビティ３１を備え、更に、図示していないが、流入ゲー
ト、ランナー及びポット等を備えている。キャビティ３
１は上型３０Ａと下型３０Ｂとで形成され、キャビティ
３１の底面３１Ａには凹部３２が設けられている。凹部
３２は、キャビティ３１の底面３１Ａに絶縁性フィルム
１Ａを装着した際、絶縁性フィルム１Ａに形成された貫
通穴２と向い合う位置に配置され、貫通穴２の平面サイ
ズよりも大きい平面サイズで形成されている。ポット
は、ランナー及び流入ゲートを通してキャビティ３１に
連結されている。
【００３９】次に、前記フレーム構造体２０を成形金型
３０にセットし、図９に示すように、成形金型３０のキ
ャビティ３１内に絶縁性フィルム１Ａの樹脂封止領域、
半導体チップ６及びワイヤ８等を配置する。絶縁性フィ
ルム１Ａの樹脂封止領域はキャビティ３１の底面３１Ａ
に装着され、貫通穴２はキャビティ３１の凹部３２と対
向する位置に配置される。
３０にセットし、図９に示すように、成形金型３０のキ
ャビティ３１内に絶縁性フィルム１Ａの樹脂封止領域、
半導体チップ６及びワイヤ８等を配置する。絶縁性フィ
ルム１Ａの樹脂封止領域はキャビティ３１の底面３１Ａ
に装着され、貫通穴２はキャビティ３１の凹部３２と対
向する位置に配置される。
【００４０】次に、前記成形金型３０のポットに熱硬化
性の樹脂タブレットを投入した後、この樹脂タブレット
をトランスファモールド装置のプランジャで加圧し、ポ
ットからランナー及び流入ゲートを通してキャビティ３
１内に樹脂を加圧注入して、図１０に示すように、絶縁
性フィルム１Ａの樹脂封止領域上に半導体チップ６及び
ワイヤ８等を封止する樹脂封止体９を形成すると共に、
絶縁性フィルム１Ａの裏面から突出するように樹脂の注
入圧で電極パッド３の中央部分を塑性変形させて外部接
続用端子１０を形成する。電極パッド３の中央部分を突
出させるための樹脂の注入圧は電極パッド３の材質や厚
さ並びに絶縁性フィルム１Ａの厚さ等によって異なる
が、本実施形態の電極パッド３においては、１５０［kg
／cm2］以上の樹脂注入圧があれば電極パッド２の中央
部分を変形させて突出させることができる。この工程に
おいて、電極パッド３で構成された外部接続用端子１０
が絶縁性フィルム１Ａの裏面側に形成されるので、これ
より後の工程において半田バンプを形成する必要がな
い。なお、電極パッド３の表面には樹脂の注入圧が均一
に加わるので、電極パッド２の中央部分は湾曲した形状
になる。また、電極パッド３の中央部分は樹脂封止体９
の樹脂で補強される。また、電極パッド３の中央部分の
突出量はキャビティ３１に設けられた凹部３２の深さで
制御できる。
性の樹脂タブレットを投入した後、この樹脂タブレット
をトランスファモールド装置のプランジャで加圧し、ポ
ットからランナー及び流入ゲートを通してキャビティ３
１内に樹脂を加圧注入して、図１０に示すように、絶縁
性フィルム１Ａの樹脂封止領域上に半導体チップ６及び
ワイヤ８等を封止する樹脂封止体９を形成すると共に、
絶縁性フィルム１Ａの裏面から突出するように樹脂の注
入圧で電極パッド３の中央部分を塑性変形させて外部接
続用端子１０を形成する。電極パッド３の中央部分を突
出させるための樹脂の注入圧は電極パッド３の材質や厚
さ並びに絶縁性フィルム１Ａの厚さ等によって異なる
が、本実施形態の電極パッド３においては、１５０［kg
／cm2］以上の樹脂注入圧があれば電極パッド２の中央
部分を変形させて突出させることができる。この工程に
おいて、電極パッド３で構成された外部接続用端子１０
が絶縁性フィルム１Ａの裏面側に形成されるので、これ
より後の工程において半田バンプを形成する必要がな
い。なお、電極パッド３の表面には樹脂の注入圧が均一
に加わるので、電極パッド２の中央部分は湾曲した形状
になる。また、電極パッド３の中央部分は樹脂封止体９
の樹脂で補強される。また、電極パッド３の中央部分の
突出量はキャビティ３１に設けられた凹部３２の深さで
制御できる。
【００４１】次に、前記フレーム構造体２０を成形金型
３０から取り出し、その後、図６に示す切断線２３に沿
って絶縁性フィルム１Ａを切り取ることにより、配線基
板１が形成されると共に、半導体装置が完成する。
３０から取り出し、その後、図６に示す切断線２３に沿
って絶縁性フィルム１Ａを切り取ることにより、配線基
板１が形成されると共に、半導体装置が完成する。
【００４２】次に、前記半導体装置の実装方法について
図１１を用いて簡単に説明する。図１１は、前記半導体
装置を実装基板上に実装した状態の要部断面図である。
図１１を用いて簡単に説明する。図１１は、前記半導体
装置を実装基板上に実装した状態の要部断面図である。
【００４３】まず、実装基板４０の実装面に形成された
電極パッド４１の表面に例えばスリーン印刷法でペース
ト状の半田材４２を印刷する。半田材としては、例えば
３７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成の半田粒
子とフラックスとを混練したものを用いる。
電極パッド４１の表面に例えばスリーン印刷法でペース
ト状の半田材４２を印刷する。半田材としては、例えば
３７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成の半田粒
子とフラックスとを混練したものを用いる。
【００４４】次に、前記実装基板４０の実装面上に半導
体装置を配置すると共に、実装基板４０の電極パッド４
１上にペースト状の半田材４２を介在して外部接続用端
子１０を配置する。
体装置を配置すると共に、実装基板４０の電極パッド４
１上にペースト状の半田材４２を介在して外部接続用端
子１０を配置する。
【００４５】次に、前記実装基板４０を赤外線リフロー
炉に搬送し、その後、前記ペースト状の半田材４２を溶
融し、その後、硬化させることにより、図１１に示すよ
うに、実装基板４０上に半導体装置が実装される。この
工程において、外部接続用端子１０、即ち電極パッド３
の中央部分が湾曲した形状になっていることから、良好
な半田フィレットが形成される。
炉に搬送し、その後、前記ペースト状の半田材４２を溶
融し、その後、硬化させることにより、図１１に示すよ
うに、実装基板４０上に半導体装置が実装される。この
工程において、外部接続用端子１０、即ち電極パッド３
の中央部分が湾曲した形状になっていることから、良好
な半田フィレットが形成される。
【００４６】このように、本実施形態によれば、以下の
効果が得られる。 （１）外部接続用端子１０は、配線基板１の表面に形成
され、中央部分が配線基板１の裏面から外部に突出する
電極パッド３で構成されていることから、配線基板１の
裏面側に半田バンプを形成する必要がないので、半導体
装置の製造コストを低減することができる。また、半田
バンプを形成する必要がないことから、表面に配線パタ
ーンが形成された絶縁性フィルム１Ａを用いて製造する
ことができるので、半導体装置の製造コストを低減する
ことができる。
効果が得られる。 （１）外部接続用端子１０は、配線基板１の表面に形成
され、中央部分が配線基板１の裏面から外部に突出する
電極パッド３で構成されていることから、配線基板１の
裏面側に半田バンプを形成する必要がないので、半導体
装置の製造コストを低減することができる。また、半田
バンプを形成する必要がないことから、表面に配線パタ
ーンが形成された絶縁性フィルム１Ａを用いて製造する
ことができるので、半導体装置の製造コストを低減する
ことができる。
【００４７】（２）電極パッド３の中央部分は樹脂封止
体９の樹脂で補強されていることから、外部接続用端子
１０の機械的強度が強くなるので、外力による外部接続
用端子１０の変形を抑制することができる。
体９の樹脂で補強されていることから、外部接続用端子
１０の機械的強度が強くなるので、外力による外部接続
用端子１０の変形を抑制することができる。
【００４８】（３）電極パッド３の中央部分は湾曲した
形状になっていることから、半田材を用いて半導体装置
の外部接続用端子１０と実装基板４０の電極パッド４１
とを接合する際、良好な半田フィレットが形成されるの
で、両者の接合信頼性を高めることができる。
形状になっていることから、半田材を用いて半導体装置
の外部接続用端子１０と実装基板４０の電極パッド４１
とを接合する際、良好な半田フィレットが形成されるの
で、両者の接合信頼性を高めることができる。
【００４９】（４）成形金型３０のキャビティ３１内に
樹脂を加圧注入して半導体チップ６を封止する樹脂封止
体９を形成すると共に、絶縁性フィルム１Ａの裏面から
突出するように電極パッド３の中央部分を樹脂の注入圧
で変形させて外部接続用端子１０を形成することから、
外部接続用端子１０は樹脂封止体９の形成工程において
形成されるので、半導体装置の製造工程数を低減するこ
とができる。
樹脂を加圧注入して半導体チップ６を封止する樹脂封止
体９を形成すると共に、絶縁性フィルム１Ａの裏面から
突出するように電極パッド３の中央部分を樹脂の注入圧
で変形させて外部接続用端子１０を形成することから、
外部接続用端子１０は樹脂封止体９の形成工程において
形成されるので、半導体装置の製造工程数を低減するこ
とができる。
【００５０】（５）成形金型３０のキャビティ３１の底
面に絶縁性フィルム１Ａの貫通穴２と向い合う凹部３２
が設けられていることから、電極パッド３の中央部分の
突出量はキャビティ３１の凹部３２の深さで制御できる
ので、任意の高さの外部接続用端子１０を形成すること
ができる。
面に絶縁性フィルム１Ａの貫通穴２と向い合う凹部３２
が設けられていることから、電極パッド３の中央部分の
突出量はキャビティ３１の凹部３２の深さで制御できる
ので、任意の高さの外部接続用端子１０を形成すること
ができる。
【００５１】（６）枠体２１で規定された領域２２内に
絶縁性フィルム１Ａを有するフレーム構造体を用いて半
導体装置の製造を行うことから、絶縁性フィルム１Ａの
搬送性が向上すると共に、ハンドリング性が向上する。
絶縁性フィルム１Ａを有するフレーム構造体を用いて半
導体装置の製造を行うことから、絶縁性フィルム１Ａの
搬送性が向上すると共に、ハンドリング性が向上する。
【００５２】なお、本実施形態では、フレーム構造体２
０を用いて半導体装置を製造する例について説明した
が、切断線２３に沿って絶縁性フィルム１Ａを切り取っ
て配線基板１を形成し、この配線基板１を用いて半導体
装置を製造してもよい。
０を用いて半導体装置を製造する例について説明した
が、切断線２３に沿って絶縁性フィルム１Ａを切り取っ
て配線基板１を形成し、この配線基板１を用いて半導体
装置を製造してもよい。
【００５３】（実施形態２）図１２は本発明の実施形態
２である半導体装置の要部断面図であり、図１３は前記
半導体装置の製造に用いられる絶縁性フィルムの要部断
面図である。
２である半導体装置の要部断面図であり、図１３は前記
半導体装置の製造に用いられる絶縁性フィルムの要部断
面図である。
【００５４】図１２に示すように、本実施形態の半導体
装置は、配線基板１の表面のチップ塔載領域及びこのチ
ップ塔載領域の周囲を囲む周辺領域に電極パッド３を配
置している。即ち、本実施形態の半導体装置は、半導体
チップ６と対向する配線基板１の裏面側領域にも外部接
続用端子１０を配置している。配線基板１の表面のチッ
プ塔載領域に配置された電極パッド３の中央部分は接着
剤７で補強され、配線基板１の表面の周辺領域に配置さ
れた電極パッド３の中央部分は樹脂封止体９の樹脂で補
強されている。
装置は、配線基板１の表面のチップ塔載領域及びこのチ
ップ塔載領域の周囲を囲む周辺領域に電極パッド３を配
置している。即ち、本実施形態の半導体装置は、半導体
チップ６と対向する配線基板１の裏面側領域にも外部接
続用端子１０を配置している。配線基板１の表面のチッ
プ塔載領域に配置された電極パッド３の中央部分は接着
剤７で補強され、配線基板１の表面の周辺領域に配置さ
れた電極パッド３の中央部分は樹脂封止体９の樹脂で補
強されている。
【００５５】本実施形態の半導体装置においては、図１
３に示すように、絶縁性フィルム１Ａに予め外部接続用
端子１０を形成しておく。即ち、表面に形成され、中央
部分が裏面から突出する電極パッド３で構成された外部
接続用端子１０を有する絶縁性フィルム１Ａを用いて製
造する。なお、表面に形成され、中央部分が裏面から突
出する電極パッド３で構成された外部接続用端子１０を
有する配線基板１を形成し、この配線基板１を用いて製
造してもよい。このように、本実施形態においても、前
述の実施形態１と同様の効果が得られる。
３に示すように、絶縁性フィルム１Ａに予め外部接続用
端子１０を形成しておく。即ち、表面に形成され、中央
部分が裏面から突出する電極パッド３で構成された外部
接続用端子１０を有する絶縁性フィルム１Ａを用いて製
造する。なお、表面に形成され、中央部分が裏面から突
出する電極パッド３で構成された外部接続用端子１０を
有する配線基板１を形成し、この配線基板１を用いて製
造してもよい。このように、本実施形態においても、前
述の実施形態１と同様の効果が得られる。
【００５６】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。例えば、本発明は、ガラス繊維に樹脂等を含浸さ
せた樹脂基板からなる配線基板若しくはセラミックスか
らなる配線基板を有する半導体装置に適用できる。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。例えば、本発明は、ガラス繊維に樹脂等を含浸さ
せた樹脂基板からなる配線基板若しくはセラミックスか
らなる配線基板を有する半導体装置に適用できる。
【００５７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。配線基板の表裏面のうちの表面側に
半導体チップを有し、裏面側に複数の外部接続用端子を
有する半導体装置の製造コストを低減することができ
る。また、前記半導体装置の製造工程数を低減すること
ができる。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。配線基板の表裏面のうちの表面側に
半導体チップを有し、裏面側に複数の外部接続用端子を
有する半導体装置の製造コストを低減することができ
る。また、前記半導体装置の製造工程数を低減すること
ができる。
【図１】本発明の実施形態１である半導体装置の平面図
である。
である。
【図２】前記半導体装置の底面図である。
【図３】図１に示すＡ−Ａ線の位置で切った断面図であ
る。
る。
【図４】図３の要部拡大断面図である。
【図５】前記半導体装置を構成する配線基板の要部拡大
平面図である。
平面図である。
【図６】前記半導体装置の製造に用いられるフレーム構
造体の要部平面図である。
造体の要部平面図である。
【図７】図６に示すＢ−Ｂ線の位置で切った断面図であ
る。
る。
【図８】前記半導体装置の製造方法を説明するための要
部断面図である。
部断面図である。
【図９】前記半導体装置の製造方法を説明するための要
部断面図である。
部断面図である。
【図１０】前記半導体装置の製造方法を説明するための
要部断面図である。
要部断面図である。
【図１１】前記半導体装置を実装基板上に実装した状態
の要部断面図である。
の要部断面図である。
【図１２】本発明の実施形態２である半導体装置の要部
断面図である。
断面図である。
【図１３】前記半導体装置の製造に用いられる絶縁性フ
ィルムの要部断面図である。
ィルムの要部断面図である。
１…配線基板、１Ａ…絶縁性フィルム、２…貫通穴、３
…電極パッド、４…配線、５…電極パッド、６…半導体
チップ、６Ａ…電極パッド、７…接着剤、８…ワイヤ、
９…樹脂封止体、１０…外部接続用端子、２０…フレー
ム構造体、２１…枠体、２２…領域、２３…切断線、３
０…成形金型、３０Ａ…上型、３０Ｂ…下型、３１…キ
ャビティ、３１Ａ…底面、３２…凹部、４０…実装基
板、４１…電極パッド、４２…半田材。
…電極パッド、４…配線、５…電極パッド、６…半導体
チップ、６Ａ…電極パッド、７…接着剤、８…ワイヤ、
９…樹脂封止体、１０…外部接続用端子、２０…フレー
ム構造体、２１…枠体、２２…領域、２３…切断線、３
０…成形金型、３０Ａ…上型、３０Ｂ…下型、３１…キ
ャビティ、３１Ａ…底面、３２…凹部、４０…実装基
板、４１…電極パッド、４２…半田材。
Claims (5)
- 【請求項１】 配線基板の表裏面のうちの表面側に半導
体チップを有し、裏面側に複数の外部接続用端子を有す
る半導体装置であって、前記外部接続用端子は、前記配
線基板の表面に形成され、かつ中央部分が前記配線基板
の裏面から外部に突出する電極パッドで構成されている
ことを特徴とする半導体装置。 - 【請求項２】 配線基板の表裏面のうちの表面側に半導
体チップ及び前記半導体チップを封止する樹脂封止体を
有し、裏面側に複数の外部接続用端子を有する半導体装
置であって、前記外部接続用端子は、前記配線基板の表
面に形成され、かつ中央部分が前記配線基板の裏面から
外部に突出する電極パッドで構成され、前記電極パッド
の中央部分は前記樹脂封止体の樹脂で補強されているこ
とを特徴とする半導体装置。 - 【請求項３】 前記電極パッドの中央部分は湾曲した形
状になっていることを特徴とする請求項１又は請求項２
に記載の半導体装置。 - 【請求項４】 前記配線基板は、絶縁性フィルムを基材
とする構成になっていることを特徴とする請求項１乃至
請求項３のうちいずれか１項に記載の半導体装置。 - 【請求項５】 配線基板の表裏面のうちの表面側に半導
体チップを有し、開面側に複数の外部接続用端子を有す
る半導体装置の製造方法であって、基材の表裏面に亘っ
て形成された貫通穴と、前記貫通穴を塞ぐように前記基
材の表面に形成された電極パッドとを有する配線基板を
準備すると共に、底面に前記配線基板の貫通穴と向い合
う凹部が設けられたキャビティを有する成形金型を準備
する工程と、前記配線基板の表面上に半導体チップを塔
載する工程と、前記成形金型のキャビティの底面に前記
配線基板を装着する工程と、前記成形金型のキャビティ
内に樹脂を加圧注入して前記半導体チップを封止する樹
脂封止体を形成すると共に、前記配線基板の裏面から突
出するように前記配線基板の電極パッドの中央部分を樹
脂の注入圧で変形させて外部接続用端子を形成する工程
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5761898A JPH11260950A (ja) | 1998-03-10 | 1998-03-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5761898A JPH11260950A (ja) | 1998-03-10 | 1998-03-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260950A true JPH11260950A (ja) | 1999-09-24 |
Family
ID=13060877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5761898A Pending JPH11260950A (ja) | 1998-03-10 | 1998-03-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260950A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507095B1 (en) | 1999-03-25 | 2003-01-14 | Seiko Epson Corporation | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument |
| JP2007288222A (ja) * | 2007-08-06 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
| JP2012500495A (ja) * | 2008-08-21 | 2012-01-05 | ナショナル セミコンダクタ コーポレイション | 薄箔半導体パッケージ |
| JP5497030B2 (ja) * | 2009-06-24 | 2014-05-21 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-03-10 JP JP5761898A patent/JPH11260950A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507095B1 (en) | 1999-03-25 | 2003-01-14 | Seiko Epson Corporation | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument |
| JP2007288222A (ja) * | 2007-08-06 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
| JP4705614B2 (ja) * | 2007-08-06 | 2011-06-22 | パナソニック株式会社 | 樹脂封止型半導体装置 |
| JP2012500495A (ja) * | 2008-08-21 | 2012-01-05 | ナショナル セミコンダクタ コーポレイション | 薄箔半導体パッケージ |
| JP5497030B2 (ja) * | 2009-06-24 | 2014-05-21 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
| US8866296B2 (en) | 2009-06-24 | 2014-10-21 | Aoi Electronics Co., Ltd. | Semiconductor device comprising thin-film terminal with deformed portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US5786271A (en) | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US6294830B1 (en) | Microelectronic assembly with conductive terminals having an exposed surface through a dielectric layer | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JPH1154658A (ja) | 半導体装置及びその製造方法並びにフレーム構造体 | |
| JPH08306853A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JP2008537332A (ja) | 基板無し半導体パッケージを形成する方法 | |
| KR20060042872A (ko) | 반도체장치의 실장 방법 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP3703960B2 (ja) | 半導体装置 | |
| JPH11233673A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 |