JPH1154658A - 半導体装置及びその製造方法並びにフレーム構造体 - Google Patents

半導体装置及びその製造方法並びにフレーム構造体

Info

Publication number
JPH1154658A
JPH1154658A JP9204534A JP20453497A JPH1154658A JP H1154658 A JPH1154658 A JP H1154658A JP 9204534 A JP9204534 A JP 9204534A JP 20453497 A JP20453497 A JP 20453497A JP H1154658 A JPH1154658 A JP H1154658A
Authority
JP
Japan
Prior art keywords
film
base substrate
semiconductor device
electrode pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9204534A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Takashi Konno
貴史 今野
Shingo Osaka
慎悟 大坂
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP9204534A priority Critical patent/JPH1154658A/ja
Priority to TW087111252A priority patent/TW442930B/zh
Priority to KR1019980028921A priority patent/KR100596549B1/ko
Priority to SG200000953A priority patent/SG80676A1/en
Priority to SG200000948A priority patent/SG80675A1/en
Priority to CNB031427367A priority patent/CN100382260C/zh
Priority to CNB981166547A priority patent/CN1167122C/zh
Priority to MYPI98003480A priority patent/MY123366A/en
Priority to MYPI20003396 priority patent/MY125230A/en
Priority to US09/126,438 priority patent/US6232650B1/en
Priority to MYPI20003407 priority patent/MY127063A/en
Publication of JPH1154658A publication Critical patent/JPH1154658A/ja
Priority to US09/594,046 priority patent/US6448111B1/en
Priority to US09/596,045 priority patent/US6437428B1/en
Priority to CNB001184725A priority patent/CN1148795C/zh
Priority to CN00118473A priority patent/CN1282983A/zh
Priority to US09/842,010 priority patent/US20010015489A1/en
Priority to US10/059,338 priority patent/US6476466B2/en
Priority to US10/059,341 priority patent/US6590275B2/en
Priority to US10/193,289 priority patent/US6764878B2/en
Priority to US10/214,313 priority patent/US6759279B2/en
Priority to US10/611,910 priority patent/US6887739B2/en
Priority to KR1020030045434A priority patent/KR100623505B1/ko
Priority to KR1020030045435A priority patent/KR100623506B1/ko
Priority to KR1020030045436A priority patent/KR100623507B1/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 可撓性フィルムからなるベース基板１上の全
域に絶縁膜を配置した場合、ベース基板１に反り、歪み
等の変形が生じる。 【解決手段】 可撓性フィルムからなるベース基板１の
一表面に配線導体（バンプ接続用電極パッド２、配線
３、ワイヤ接続用電極パッド４、メッキ用配線５）が配
置され、前記可撓性フィルムの表面上に接着材１２を介
在して半導体チップ１０が塔載される半導体装置であっ
て、前記配線導体上に絶縁膜９を複数個に分割して配置
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、可撓性フィルムからなるベース基板を有する
半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】多ピン化に好適な半導体装置として、Ｂ
ＧＡ(Ｂall Ｇrid Ａrray)構造の半導体装置が開発され
ている。このＢＧＡ構造の半導体装置は、ベース基板の
一表面のチップ塔載領域上に接着材を介在して半導体チ
ップを塔載し、ベース基板の一表面と対向するその裏面
側に複数のバンプ電極を格子状に配置した構成になって
いる。
【０００３】前記ベース基板は、例えば、ガラス繊維に
エポキシ樹脂、ポリイミド樹脂、マレイミド樹脂等を含
浸させた硬質の樹脂基板(リジット基板)で形成されてい
る。ベース基板の一表面のチップ塔載領域の周囲を囲む
その周辺領域には複数のワイヤ接続用電極パッドが配置
されている。また、ベース基板の裏面には複数のバンプ
接続用電極パッドが配置されている。このバンプ接続用
電極パッドには、例えばＰｂ−Ｓｎ組成の半田材からな
るバンプ電極が固着され、電気的にかつ機械的に接続さ
れている。
【０００４】前記半導体チップは、例えば単結晶珪素か
らなる半導体基板を主体とする構成になっている。半導
体チップには、論理回路システム、記憶回路システム、
或はそれらの混合回路システムが塔載されている。ま
た、半導体チップの主面（素子形成面）には複数の外部
端子(ボンディングパッド)が配置されている。この外部
端子は、ベース基板の一表面に配置されたワイヤ接続用
電極パッドにワイヤを介して電気的に接続されている。
【０００５】前記半導体チップ、ワイヤ及びワイヤ接続
用電極パッド等は、ベース基板の一表面上に形成された
樹脂封止体で封止されている。樹脂封止体は、大量生産
に好適なトランスファモールド法で形成される。
【０００６】このように構成されたＢＧＡ構造の半導体
装置は、実装基板の実装面に形成された電極パッドにそ
のバンプ電極を溶融接続することにより、実装基板の実
装面上に実装される。
【０００７】なお、前記ＢＧＡ構造の半導体装置につい
ては、例えば、日経ＢＰ社発行の日経エレクトロニクス
〔１９９４年、２月２８日号、第１１１頁乃至第１１７
頁〕に記載されている。
【０００８】
【発明が解決しようとする課題】近年、ベース基板とし
て可撓性フィルムを用いたＢＧＡ構造の半導体装置が開
発されている。このＢＧＡ構造の半導体装置は、ベース
基板として硬質の樹脂基板を用いた半導体装置に比べ
て、薄型化、多ピン化及び小型化を図ることができる。
しかしながら、本発明者等は、ベース基板として可撓性
フィルムを用いた半導体装置の開発中に以下の問題点を
見出した。
【０００９】可撓性フィルムからなるベース基板は、一
般的に、可撓性フィルムのバンプ接続領域に接続孔を形
成し、その後、可撓性フィルムの片面側に接着材を介在
して例えば銅(Ｃｕ)からなる金属箔を貼り付け、その
後、金属箔にパターンニングを施し、パンプ接続用電極
パッド、配線、ワイヤ接続用電極パッド及びメッキ用配
線等からなる配線導体を形成し、その後、配線導体を保
護する絶縁膜を形成し、その後、バンプ接続用電極パッ
ド及びワイヤ接続用電極パッドにメッキ層を形成するた
めのメッキ処理を施すことによって形成される。メッキ
処理は電解メッキ法で行なわれる。このメッキ処理は、
絶縁膜を形成する前の段階において行う場合もある。メ
ッキ層は、例えば、金(Ａｕ)／ニッケル(Ｎｉ)膜、又は
Ａｕ／パラジウム(Ｐｄ)／Ｎｉ膜で形成される。
【００１０】前記絶縁膜は、例えば、可撓性フィルムの
片面側に感光性樹脂膜を形成し、ベーク処理を施した
後、写真印刷技術を使用し、感光処理、現像処理、洗浄
処理を施すことにより形成される。絶縁膜は、ワイヤ接
続用電極パッドを除いた配線導体上を含む可撓性フィル
ムの片面側のほぼ全域に形成されている。即ち、可撓性
フィルムの片面側のほぼ全域に絶縁膜が形成されるた
め、ベース基板に反り、歪み等の変形が生じる。このベ
ース基板の変形は、半導体装置の製造プロセス（組立プ
ロセス）中における搬送トラブルの原因となったり、半
導体チップを塔載する工程において、接着材の濡れ性を
悪くする原因となる。
【００１１】前記ベース基板の変形は、絶縁膜の熱膨張
係数及び硬化収縮率が大きいことが主要因であるが、絶
縁膜を形成しない場合は以下の問題が生じる。
【００１２】（１）ベース基板の一表面のチップ塔載領
域にはバンプ接続用電極パッドが配置されている。この
ため、ベース基板の一表面のチップ塔載領域に絶縁性の
接着材を塗布して半導体チップを塔載する際、接着材の
厚さの制御が難しく、バンプ接続用電極パッドに半導体
チップが接触し、両者間において短絡が生じる。
【００１３】（２）ベース基板の一表面のチップ塔載領
域にはバンプ接続用電極パッドが配置され、このバンプ
接続用電極パッドには、ベース基板のチップ塔載領域に
形成された接続孔を通して、ベース基板の裏面側に配置
されたバンプ電極が接続されている。即ち、半導体チッ
プの下部にはバンプ電極が配置されている。
【００１４】前記ベース基板のチップ塔載領域に配置さ
れたバンプ接続用電極パッドは、ベース基板の一表面の
チップ塔載領域の周囲を囲むその周辺領域に配置された
ワイヤ接続用電極パッドに配線を介して一体化され、電
気的に接続されている。即ち、ベース基板の一表面の周
辺領域において、半導体チップとワイヤ接続用電極パッ
ドとの間の領域には配線が配置されている。このため、
半導体チップの外部端子とワイヤ接続用パッドとをワイ
ヤで接続する際、ワイヤとこのワイヤに電気的に接続さ
れた配線に隣接する他の配線とが交差する場合がある。
ワイヤの高さが充分ある場合は問題ないが、特に、半導
体チップの角部において、ワイヤと他の配線とが平行に
なっていない場合や、ワイヤ接続用電極パッド側でワイ
ヤと他の配線とが交差する場合は、ワイヤと他の配線と
の短絡が生じる可能性がある。
【００１５】本発明の目的は、可撓性フィルムからなる
ベース基板を有する半導体装置において、ベース基板の
変形(反り、歪み)を抑制することが可能な技術を提供す
ることにある。
【００１６】本発明の他の目的は、可撓性フィルムから
なるベース基板を有する半導体装置において、ベース基
板の変形を抑制すると共に、ベース基板の配線導電体と
半導体チップとの短絡を防止することが可能な技術を提
供することにある。
【００１７】本発明の他の目的は、可撓性フィルムから
なるベース基板を有する半導体装置において、ベース基
板の変形を抑制すると共に、ベース基板の配線導体とワ
イヤとの短絡を防止することが可能な技術を提供するこ
とにある。
【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２０】（１）可撓性フィルムからなるベース基板
の一表面に配線導体が配置され、前記ベース基板の一表
面上に接着材を介在して半導体チップが塔載される半導
体装置であって、前記ベース基板の一表面上において絶
縁膜を複数個に分割し、この絶縁膜を前記配線導体上に
配置する。絶縁膜の分割は、例えば配線導体毎に行う。
【００２１】（２）可撓性フィルムからなるベース基板
の一表面のチップ塔載領域に配線導体が配置され、前記
ベース基板の一表面のチップ塔載領域上に接着材を介在
して半導体チップが塔載される半導体装置であって、前
記ベース基板上において絶縁膜を複数個に分割し、この
絶縁膜を前記配線導体上に配置する。絶縁膜の分割は、
例えば配線導体毎に行う。
【００２２】（３）可撓性フィルムからなるベース基板
の一表面のチップ塔載領域に接着材を介在して半導体チ
ップが塔載され、前記ベース基板の一表面のチップ塔載
領域を囲むその周辺領域にワイヤ接続用電極パッドが配
置され、前記ベース基板の一表面の周辺領域において前
記半導体チップと前記ワイヤ接続用電極パッドとの間の
領域に配線が配置され、前記半導体チップの外部端子と
前記ワイヤ接続用電極パッドとがワイヤを介して電気的
に接続される半導体装置であって、前記ベース基板の一
表面上において絶縁膜を複数個に分割し、この絶縁膜を
前記配線上に配置する。
【００２３】上述した手段（１）によれば、絶縁膜の膨
張及び硬化収縮による応力が緩和されるので、ベース基
板の変形(反り、歪み)を抑制できる。
【００２４】上述した手段（２）によれば、ベース基板
の一表面のチップ塔載領域に接着材を塗布して半導体チ
ップを塔載する際、配線導体に半導体チップが接触しな
いので、配線導体と半導体チップとの短絡を防止でき
る。
【００２５】上述した手段（３）によれば、配線にワイ
ヤが接触しないので、ベース基板の配線導体とワイヤと
の短絡を防止できる。
【００２６】
【発明の実施の形態】以下、本発明の構成について、Ｂ
ＧＡ構造の半導体装置に本発明を適用した実施の形態と
ともに説明する。なお、実施の形態を説明するための図
面において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
【００２７】図１は本発明の一実施形態である半導体装
置の平面図であり、図２は図１に示すＡ−Ａ線の位置で
切った拡大断面図であり、図３は図２の要部拡大断面図
であり、図４は樹脂封止体を除去した状態の平面図であ
り、図５はベース基板の平面図であり、図６は前記半導
体装置の要部拡大断面図である。
【００２８】図１、図２及び図３に示すように、半導体
装置は、ベース基板１の一表面のチップ塔載領域上に接
着材１２を介在して半導体チップ１０を塔載し、ベース
基板１の一表面と対向するその裏面側に複数のバンプ電
極１５を格子状に配置した構成になっている。バンプ電
極１５は例えば６３［重量％］Ｐｂ−３７［重量％］Ｓ
ｎ組成の半田材で形成されている。本実施形態の半導体
装置は、ＣＳＰ（Ｃhip Ｓize Ｐackage)構造で構成さ
れている。
【００２９】前記ベース基板１の平面形状は方形状で形
成されている。このベース基板１は、例えばエポキシ系
の絶縁樹脂若しくはポリイミド系の絶縁樹脂からなる可
撓性フィルムで形成されている。ベース基板１は、例え
ば５０［μｍ］程度の厚さに設定されている。
【００３０】前記ベース基板１の一表面には、バンプ接
続用電極パッド２、配線３、ワイヤ接続用電極パッド４
及びメッキ用配線５等からなる配線導電体が配置されて
いる。バンプ接続用電極パッド２及びワイヤ接続用電極
パッド４は複数個設けられ、配線３及びメッキ用配線５
は複数本設けられている。即ち、ベース基板１の一表面
には複数本の配線導体が配置されている。バンプ接続用
電極パッド２は配線３を介してワイヤ接続用電極パッド
４と一体化され、互いに電気的に接続されている。メッ
キ用配線５はワイヤ接続用電極パッド４と一体化され、
互いに電気的に接続されている。バンプ接続用電極パッ
ド２、配線３、ワイヤ接続用電極パッド４及びメッキ用
配線５等は、可撓性フィルムの一表面に接着材を介在し
て例えばＣｕ箔からなる金属箔を貼り付けた後、この金
属箔にエッチング処理を施すことによって形成される。
これらのバンプ接続用電極パッド２、配線３、ワイヤ接
続用電極パッド４及びメッキ用配線５は、例えば１８
［μｍ］程度の厚さに設定されている。
【００３１】前記半導体チップ１０の平面形状は方形状
で形成されている。この半導体チップ１０は、例えば単
結晶珪素からなる半導体基板を主体とする構成になって
いる。半導体チップ１０には、論理回路システム、記憶
回路システム、或いはそれらの混合回路システムが塔載
されている。これらの回路システムは、半導体チップ１
０の主面(素子形成面)１０Ａ側に形成された複数の半導
体素子を配線で接続することによって形成される。
【００３２】前記半導体チップ１０の主面１０Ａには、
半導体チップ１０の各辺に沿って配列された複数の外部
端子(ボンディングパッド)１１が配置されている。この
複数の外部端子１１の夫々は、半導体基板の主面上に形
成された配線層のうち、最上層の配線層に形成され、例
えばアルミニウム(Ａｌ)膜若しくはアルミニウム合金膜
で形成されている。また、複数の外部端子１１の夫々
は、半導体チップ１０に塔載された回路システムに電気
的に接続されている。
【００３３】前記複数のバンプ接続用電極パッド２のう
ち、大部分のバンプ接続用電極パッド２はベース基板１
の一表面のチップ塔載領域に配置され、その他(残り)の
バンプ接続用電極パッド２は、ベース基板１の一表面の
チップ塔載領域の周囲を囲むその周辺領域に配置されて
いる。この複数のバンプ接続用電極パッド２の夫々の裏
面には、ベース基板１に形成された接続孔６を通して、
ベース基板１の裏面側に配置された複数のバンプ電極１
５の夫々が固着され、電気的にかつ機械的に接続されて
いる。なお、本実施形態において、バンプ接続用電極パ
ッド２の平面形状は円形状で形成されている。
【００３４】前記複数のワイヤ接続用電極パッド４の夫
々は、図２、図３及び図４に示すように、ベース基板１
の一表面の周辺領域に配置され、半導体チップ１０の各
辺に沿って配列されている。複数のワイヤ接続用電極パ
ッド４の夫々は、半導体チップ１０の主面１０Ａに配置
された複数の外部端子１１の夫々にワイヤ１３を介して
電気的に接続されている。ワイヤ１３としては例えばＡ
ｕワイヤが用いられている。ワイヤ１３は、例えば熱圧
着に超音波振動を併用したボンディング法で接続され
る。
【００３５】前記複数本の配線３のうち、ベース基板１
の一表面のチップ塔載領域に配置されたバンプ接続用電
極パッド２と一体化された配線３はベース基板１の一表
面のチップ塔載領域及び周辺領域を延在し、ベース基板
１の一表面の周辺領域に配置されたバンプ接続用電極パ
ッド２と一体化された配線３はベース基板１の一表面の
周辺領域に延在している。即ち、ベース基板１の一表面
の周辺領域において、半導体チップ１とワイヤ接続用電
極パッド４との間の領域には配線３が配置されている。
【００３６】前記半導体チップ１０、配線３、ワイヤ接
続用電極パッド４及びワイヤ１３等は樹脂封止体１４で
封止されている。樹脂封止体１４は、低応力化を図る目
的として、例えばフェノール系硬化剤、シリコーンゴム
及びフィラーが添加されたエポキシ系の樹脂で形成され
ている。樹脂封止体１４は、大量生産に好適なトランス
ファモールド法で形成されている。トランスファモール
ド法は、ポット、ランナー、ゲート及びキャビティ等を
備えたモールド金型を使用し、ポットからランナー及び
ゲートを通してキャビティ内に樹脂を加圧注入して樹脂
封止体を形成する方法である。
【００３７】前記複数のメッキ用配線５の夫々は、ベー
ス基板１の一表面の周辺領域において、ワイヤ接続用電
極パッド４の外側に配置されている。この複数のメッキ
用配線５の夫々は、半導体チップ１０の各辺に沿って配
列されている。メッキ用配線５の一部分は樹脂封止体１
４の内部に配置され、他の部分は樹脂封止体樹脂封止体
の外側に配置されている。
【００３８】前記ベース基板１の一表面のチップ塔載領
域に配置された複数のバンプ接続用電極パッド２の夫々
の上面上には、図２、図３及び図５に示すように、絶縁
膜９が配置されている。この絶縁膜９は、ベース基板１
の一表面のチップ塔載領域において、バンプ接続用電極
パッド２毎に分割されている。絶縁膜９は、ベース基板
１の一表面のチップ塔載領域において点在するように複
数個に分割されている。即ち、本実施形態の半導体装置
は、ベース基板１の一表面のチップ塔載領域において絶
縁膜９を複数個に分割し、この絶縁膜９をバンプ接続用
電極パッド２上に配置している。なお、本実施形態にお
いて、バンプ接続用電極パッド２上に配置された絶縁膜
９の平面形状は円形状で形成されている。
【００３９】前記ベース基板１の一表面の周辺領域に配
置された複数のメッキ用配線５の夫々の上面上には、絶
縁膜９が配置されている。この絶縁膜９は、ベース基板
１の各辺に沿って延在し、ベース基板１の各辺毎に分割
されている。絶縁膜９は、ベース基板１の周辺領域にお
いて点在するように複数個に分割されている。即ち、本
実施形態の半導体装置は、ベース基板１の一表面の周辺
領域において絶縁膜９を複数個に分割し、この絶縁膜９
をメッキ用配線５上に配置している。
【００４０】前記メッキ用配線５上に配置された絶縁膜
９の一部分は樹脂封止体１４の内部に配置され、他の部
分は樹脂封止体１４の外側に配置されている。即ち、メ
ッキ用配線５と樹脂封止体１４との間には絶縁膜９が介
在されている。
【００４１】前記ベース基板１のチップ塔載領域には、
図５及び図６に示すように、ベントホール７が設けられ
ている。このように、ベース基板１のチップ塔載領域に
ベントホール７を設けることにより、ベース基板１の一
表面のチップ塔載領域上に接着材１２を塗布して半導体
チップ１０を塔載する際、接着材１２の硬化時に発生す
るアウトガスを外部に放出することができる。また、半
導体装置の製品完成後の環境試験である温度サイクル試
験時の熱や実装基板の実装面上に半導体装置を実装する
実装時の熱によって接着材１２に発生した水蒸気を外部
に放出することができる。
【００４２】前記ベース基板１の一表面のチップ塔載領
域上には、ベントホール７の周囲を囲むダム８が設けら
れている。本実施形態のダム８は、導電膜８Ａ及びこの
導電膜８Ａ上に配置された絶縁膜９で構成されている。
【００４３】前記ベントホール７は、図５に示すよう
に、ベース基板１のＸ方向（図中、横方向）の中心線Ｐ
１及びベース基板１のＹ方向（図中、縦方向）の中心線
Ｐ２からずれた位置に配置されている。即ち、ベントホ
ール７は、ベース基板１の中心からずれた位置に配置さ
れている。このように、ベントホール７をベース基板１
の中心からずれた位置に配置することにより、ベース基
板１の裏面側から半導体装置を見た場合、インデックス
として方向を明確化できる。また、インデックスとして
方向を明確化できるので、ベントホール７をインデック
スとして兼用できる。
【００４４】次に、前記半導体装置の製造プロセスで使
用されるフレーム構造体について説明する。
【００４５】図７(要部平面図)に示すように、フレーム
構造体２０は、これに限定されないが、例えば枠体２１
で規定された領域を一方向に複数個配置した多連フレー
ム構造で構成されている。枠体２１で規定された各領域
内にはフィルム基材１Ａが配置されている。本実施形態
のフィルム基材１Ａは四つの樹脂封止領域２２を備えて
いる。即ち、枠体２１で規定された各領域内には四つの
製品を形成するためのフィルム基材１Ａが配置されてい
る。なお、樹脂封止領域２２には、図５に示す配線導体
パターンが形成されている。
【００４６】前記枠体２１は、板材にエッチング加工又
はプレス打抜き加工を施すことにより形成される。板材
としては、例えばＣｕ系合金材からなるものを用いる。
【００４７】前記フィルム基材１Ａは、図７及び図８
（図７に示すＢ−Ｂ線の位置で切った断面図）に示すよ
うに、枠体２１の互いに対向する２個所の接着領域に接
着材２４を介在して固定されている。枠体２１の夫々の
接着領域にはスリット２３が設けられている。このスリ
ット２３は、フレーム構造体２０の長手方向に所定の間
隔を置いて複数個配置されている。このように、枠体２
１の接着領域にスリット２３を設けることにより、枠体
２１とフィルム基材１Ａとの材料の違いによる応力を緩
和できるので、フィルム基材１Ａの反り、歪み等の変形
を抑制できる。
【００４８】次に、前記フレーム構造体２０の製造方法
について、図９及び図１０（製造方法を説明するための
要部断面図）を用いて説明する。
【００４９】まず、図９−(Ａ)に示すように、フィルム
基材１Ａを準備する。フィルム基材１Ａは、例えばエポ
キシ系の絶縁樹脂若しくはポリイミド系の絶縁樹脂で形
成される。次に、図９−(Ｂ)に示すように、前記フィル
ム基材１Ａの一表面側に接着材３０を貼り付ける。接着
材３０を使用せず、熱加圧によっても製造できる。
【００５０】次に、図９−(Ｃ)に示すように、前記フィ
ルム基材１Ａのバンプ接続領域に接続孔６を形成すると
共に、図示していないが、フィルム基材１Ａのチップ塔
載領域にベントホール７を形成する。接続孔６及びベン
トホール７の形成は、例えば金型若しくはレーザ加工等
により行う。次に、図９−(Ｄ)に示すように、前記フィ
ルム基材１Ａの一表面側に接続材３０を介在して金属箔
(例えばＣｕ箔)３１を貼り付ける。フィルム基材１Ａに
金属箔３１を貼り付けた後、金型若しくはレーザ加工等
により接続孔６及びベントホール７を形成することもで
きる。
【００５１】次に、前記金属箔３１にパターンニングを
施し、図９−(Ｅ)に示すように、フィルム基材１Ａの一
表面にバンプ接続用電極パッド２を形成すると共に、図
示していないが、配線３、ワイヤ接続用電極パッド４及
びメッキ用配線５等を形成する。即ち、この工程におい
て配線導体パターンが形成される。また、この工程にお
いて、図示していないが、フィルム基材１Ａの一表面の
チップ塔載領域に、ベントホール７の周囲を囲む導電膜
８Ａも形成される。
【００５２】次に、図１０−(Ｆ)に示すように、前記配
線導体パターン上を含むフィルム基材１Ａ上の全面に均
一な膜厚の感光性樹脂膜３２を形成する。感光性樹脂膜
３２の形成は、感光性樹脂を塗布した後、スクリーン印
刷法によって行う。次に、ベーク処理を施した後、写真
印刷技術を使用し、感光処理、現像処理、洗浄処理等を
施して、図１０−(Ｇ)に示すように、所定のパターンの
絶縁膜９を形成する。この工程において、図５に示すよ
うに、複数個に分割された絶縁膜９が配線導体上に配置
される。また、この工程において、導電膜８Ａ及びこの
導電膜８Ａ上に配置された絶縁膜９からなるダム８も形
成される。フィルム基材１Ａ上の全面に絶縁膜９を配置
した場合、フィルム基材１Ａ、配線導体、絶縁膜９等の
材料特性の違いにより、ベース基板１に反り、歪み等の
変形が生じるが、本実施形態のように、絶縁膜９を分割
して配置することにより、絶縁膜９の膨張及び硬化収縮
による応力が緩和されるので、ベース基板１の変形を抑
制できる。
【００５３】次に、電解メッキ法でメッキ処理を施し、
ワイヤボンディングが可能なメッキ層（例えば、Ａｕ／
Ｎｉ層、Ａｕ／Ｐｄ／Ｎｉ層、Ｐｄ／Ｎｉ層、Ｓｎ／Ｎ
ｉ層等）を形成する。この後、フィルム基材１Ａを個片
化し、枠体２１の接着領域に接着材２４を用いて貼り付
けることにより、図７に示すフレーム構造体が形成され
る。このように、フィルム基材１Ａを枠体２１の接着領
域に貼り付け、枠体２１で規定された領域にフィルム基
材１Ａを有するフレーム構造体２０を形成することによ
り、半導体装置の製造プロセス(組立プロセス)における
フィルム基材１Ａの搬送性が向上すると共に、ハンドリ
ング性が向上する。
【００５４】次に、前記半導体装置の製造方法について
説明する。
【００５５】まず、図７に示すフレーム構造体２０を準
備する。フレーム構造体２０は、枠体２１で規定された
領域内にフィルム基材１Ａを有している。フィルム基材
１Ａには樹脂封止領域２２が配置され、この樹脂封止領
域２２には、図５に示す配線導体パターンが形成されて
いる。
【００５６】次に、図１１(要部断面図)に示すように、
前記フィルム基材１Ａの一表面のチップ塔載領域上に接
着材１２を介在して半導体チップ１０を塔載する。接着
材１２は、フィルム基板１Ａの一表面のチップ塔載領域
に多点塗布法で供給される。接着材１２としては、例え
ば、エポキシ系又はポリイミド系の熱硬化性絶縁樹脂を
用いる。また、接着材１２としては、例えば、エポキシ
系又はポリイミド系の熱可塑性絶縁樹脂を用てもよい。
この工程において、フィルム基材１Ａのチップ塔載領域
には図６に示すベントホール７が設けられているので、
接着材１２の硬化時に発生するアウトガスを外部に逃す
ことができる。また、フィルム基材１２の一表面のチッ
プ塔載領域上には図６に示すベントホール７の周囲を囲
むダム８が設けられているので、接着材１２がベントホ
ール７に流れ込むのを堰き止めることができる。この結
果、接着材１２によるベントホール７の塞ぎを防止でき
ると共に、接着材１２がフィルム基材１Ａの裏面側に回
り込むのを防止できる。また、バンプ接続用電極パッド
２上に絶縁膜９が配置されているので、半導体チップ１
０が傾いた状態で搭載されたり、接着材１２の膜厚が薄
くなっても、半導体チップ１０がバンプ接続用電極パッ
ド２に接触することはない。また、半導体チップ１０が
傾いた状態で搭載されたり、接着材１２の膜厚が薄くな
っても、半導体チップ１０は絶縁膜９に接触し、この絶
縁膜９によって支持されるので、半導体チップ１０が配
線３に接触することはない。
【００５７】次に、図１２(要部断面図)に示すように、
前記半導体チップ１０の外部端子１１とフィルム部材１
Ａのワイヤ接続用電極パッド４とをワイヤ１３で電気的
に接続する。ワイヤ１３としてはＡｕワイヤを用いる。
【００５８】次に、前記フレーム構造体２０を成形金型
にセットし、図１３(要部断面図)に示すように、成形金
型の上型３５Ａと下型３５Ｂとで形成されるキャビティ
３６内に、フィルム基材１Ａの樹脂封止領域２２、半導
体チップ１０及びワイヤ１３等を配置する。成形金型
は、図１４（要部断面図）に示すように、サブランナー
(幹ランナー)３７及び突起３８を備え、更に、図示して
いないが、流入ゲート、メインランナー(主ランナー)、
ポットの夫々を備えている。ポットは、メインランナ
ー、サブランナー３７、流入ゲートの夫々を通してキャ
ビティ３６に連結される。
【００５９】前記成形金型の下型３５Ｂは、フレーム構
造体２０の枠体２１が装着される段差部３９及びフィル
ム基材１Ａが装着される段差部４０を有している。即
ち、フレーム構造体２０の枠体２１は下型３５Ｂの段差
部３９に装着され、フレーム構造体２０のフィルム基材
１Ａは下型３５Ｂの段差部４０に装着される。上型３５
Ａと下型３５Ｂの縦方向の合わせ吸収は、枠体２１−接
着材２４−フィルム基材１Ａの構造で行う。
【００６０】前記サブランナー３７は、詳細に図示して
いないが、フレーム構造体２０の枠体２１が装着される
段差部３９及びフィルム基材１Ａが装着される段差部４
０を横切るように、フレーム構造体２０の外側からその
内側に向って延在し、流入ゲートを通してキャビティ３
６に連結されている。前記メインランナーは、フレーム
構造体２０の外側において、フレーム構造体２０の長手
方向に沿って延在し、フレーム構造体２０の外側に引き
出されたサブランナー３７の一端側に連結されている。
なお、突起３８は、サブランナー３７内にて硬化した樹
脂を切断し易くするために設けられている。この突起３
８は、フレーム構造体２０の枠体２１とフィルム基材１
Ａとで形成される段差部の領域上に位置している。
【００６１】次に、前記ポットに樹脂タブレットを投入
し、この樹脂タブレットをトランスファモールド装置の
プランジャで加圧し、ポットからメインランナー、サブ
ランナー３７、流入ゲートの夫々を通してキャビティ３
６内に樹脂を供給し、樹脂封止体１４を形成する。この
後、成形金型からフレーム構造体２０を取り出す。成型
金型から取り出したフレーム構造体２０の状態を図１５
(要部平面図)に示す。図１５において、符号４１は成形
金型のサブランー３７内において硬化したサブランナー
樹脂であり、符号４２は成形金型のメインナランナー内
にて硬化したメインナランナー樹脂４２である。メイン
ナランナー樹脂４２は、フレーム構造体２０の長手方向
に沿って延在している。サブランナー樹脂４１は、枠体
２１の外側からその内側に向って延在している。なお、
図１４は図１５に示すＣ−Ｃ線の位置での断面図であ
る。
【００６２】次に、前記枠体２１の内側に位置するサブ
ランナー樹脂４１を残し、それ以外のサブランナー樹脂
４１及びメインランナー樹脂４２を除去する。この状態
を図１６(要部平面図)に示す。
【００６３】次に、図１７に示すように、バンプ接続用
電極パッド２の裏面に、フィルム基材１Ａに形成された
接続孔６を通してバンプ電極１５を接続する。バンプ電
極１５は、例えばボール供給法で供給され、赤外線リフ
ロー炉等で溶融することにより接続される。バンプ電極
１５を形成した後の搬送状態を図１８(概略構成図)に示
す。フレーム構造体２０を多段に積み重ねた場合、上段
のフレーム構造体２０と下段のフレーム構造体２０との
間の隙間を上段のフレーム構造体２０に設けられたサブ
ランナー樹脂４１で確保することができ、下段のフレー
ム構造体２０で製造された半導体装置のバンプ電極１５
を保護できる。従って、フレーム構造体２０を多段に積
み重ねた状態で搬送することができるので、フレーム構
造体２０の搬送性が向上する。また、半導体装置の製造
プロセスにおける生産合理性が向上する。
【００６４】次に、フィルム基材１Ａを所定の形状(ベ
ース基板形状)に切断することにより、フィルム基材１
Ａからなるベース基板１を有する半導体装置がほぼ完成
する。この後、半導体装置は製品として出荷される。製
品として出荷された半導体装置は実装基板の実装面上に
実装される。
【００６５】なお、樹脂封止体１４を形成した後、フィ
ルム基材１Ａを切断し、個片にした状態にてバンプ電極
１５の接続を行ってもよい。
【００６６】また、メッキ処理は、絶縁膜９を形成する
前の段階において行ってもよい。本実施形態のように、
絶縁膜９を形成した後の段階においてメッキ処理を行っ
た場合、図１９(要部断面図)に示すように、メッキ層３
３は、ベース基板（フィルム基材１Ａ）１の一表面の周
辺領域に配置されたバンプ接続用電極パッド２、配線
３、ワイヤ接続用電極パッド４及びバンプ接続用電極パ
ッド２の裏面に形成される。即ち、配線導体と絶縁膜９
との間にはメッキ層３３が形成されない。絶縁膜９を形
成する前の段階においてメッキ処理を行った場合、図２
０(要部断面図)に示すように、メッキ層３３は、ベース
基板（フィルム基材１Ａ）１の一表面のチップ塔載領域
及び周辺領域に配置されたバンプ接続用電極パッド２、
配線３、ワイヤ接続用電極パッド４、メッキ用配線５及
びバンプ接続用電極パッド２の裏面に形成される。即
ち、配線導体と絶縁膜９との間にメッキ層３３が形成さ
れる。
【００６７】以上説明したように、本実施形態によれ
ば、以下の効果が得られる。
【００６８】（１）配線導体上に絶縁膜９を分割して配
置することにより、絶縁膜９の膨張及び硬化収縮による
応力が緩和されるので、ベース基板(フィルム基材１Ａ)
１の反り、歪み等の変形を抑制できる。
【００６９】また、ベース基板１の変形を抑制できるの
で、半導体装置の製造プロセスにおける歩留まりが向上
する。
【００７０】（２）ベントホール６の周囲を囲むダム８
を設けることにより、接着材１２がベントホール７に流
れ込むのを堰き止めることができるので、接着材１２に
よるベントホール７の塞ぎを防止できると共に、接着材
１２がフィルム基材１Ａの裏面側に回り込むのを防止で
きる。
【００７１】（３）ベントホール６をベース基板１の中
心からずれた位置に配置することにより、ベース基板１
の裏面側から半導体装置を見た場合、インデックスとし
て方向を明確化できる。
【００７２】（４）絶縁膜９を印刷法で形成することに
より、シート状に形成された絶縁膜９を貼り付けて形成
する場合に比べて、半導体装置の低コスト化が図れる。
【００７３】また、絶縁膜９のパターン形状を自由に設
定できるので、半導体装置の生産合理性が向上する。
【００７４】（５）枠体２１で規定された領域内にフィ
ルム基材１Ａが配置されたフレーム構造体２０を用いて
半導体装置の製造を行うことにより、半導体装置の製造
プロセスにおけるフィルム基材１Ａの搬送性が向上する
と共に、ハンドリング性が向上する。
【００７５】（６）サブランナー部に、フレーム構造体
２０の枠体２１が装着される段差部３９及びフレーム構
造体２０のフィルム基材１Ａが装着される段差部４０を
有する成形金型を用いたトランスファモールド法で樹脂
封止体１４を形成することにより、フィルム基材１Ａ及
び枠体２１に付着する樹脂バリを防止できるので、封止
及び切断時に発生する異物を低減できる。
【００７６】（７）フレーム構造体２０の枠体２１内に
ランナー樹脂４１を残した状態で、バンプ電極１５の接
続を行うことにより、フレーム構造体２０を多段に積み
重ねた場合、上段のフレーム構造体２０と下段のフレー
ム構造体２０との間の隙間を上段のフレーム構造体２０
に設けられたサブランナー樹脂４１で確保することがで
き、下段のフレーム構造体２０で製造された半導体装置
のバンプ電極１５を保護できる。従って、フレーム構造
体２０を多段に積み重ねた状態で搬送することができる
ので、フレーム構造体２０の搬送性が向上する。また、
半導体装置の製造プロセスにおける生産合理性が向上す
る。
【００７７】（８）バンプ接続用電極パッド２上に絶縁
膜９が配置されているので、ベース基板(フィルム基材
１Ａ)１の一表面のチップ塔載領域上に接着材１２を介
在して半導体チップ１０を塔載する際、半導体チップ１
０が傾いた状態で搭載されたり、接着材１２の膜厚が薄
くなっても、半導体チップ１０がバンプ接続用電極パッ
ド２に接触しないので、バンプ接続用電極パッド２と半
導体チップ１０との短絡、即ち、配線導体と半導体チッ
プ１０との短絡を防止できる。
【００７８】また、半導体チップ１０が傾いた状態で搭
載されたり、接着材１２の膜厚が薄くなっても、半導体
チップ１０は絶縁膜９に接触し、この絶縁膜９によって
支持されるので、配線３と半導体チップ１０との短絡、
即ち、配線導体と半導体チップ１０との短絡を防止でき
る。
【００７９】（９）枠体２１の接着領域にスリット２３
を設けることにより、枠体２１とフィルム基材１Ａとの
材料の違いによる応力を低減できるので、フィルム基材
１Ａの反り、歪み等の変形を抑制できる。
【００８０】なお、前述の実施形態では、ベース基板１
のチップ塔載領域において、バンプ接続用電極パッド２
上に絶縁膜９を形成した例について説明したが、絶縁膜
９は配線３上に形成してもよい。また、絶縁膜９はバン
プ接続用電極パッド２上及び配線３上に形成してもよ
い。これらの場合、ベース基板（フィルム基材１Ａ）１
の一表面のチップ塔載領域上に接着材１２を介在して半
導体チップ１０を塔載する際、半導体チップ１０が傾い
た状態で搭載されたり、接着材１２の膜厚が薄くなって
も、前述の実施形態と同様に、バンプ接続用電極パッド
２及び配線３と半導体チップ１０との短絡、即ち、配線
導体と半導体チップ１０との短絡を防止できる。
【００８１】また、図２１(半導体装置の要部断面図)及
び図２２(ベース基板の平面図)に示すように、ベース基
板１の一表面の周辺領域であって、半導体チップ１０と
ワイヤ接続用電極パッド４との間の領域に形成された配
線３上に絶縁膜９が配置されるように、ベース基板１上
において絶縁膜９を複数個に分割してもよい。この場
合、配線３にワイヤ１３が接触しないので、ワイヤ１３
とこのワイヤ１３に電気的に接続された配線３に隣接す
る他の配線３との短絡、即ち配線導体とワイヤ１３との
短絡を防止できる。
【００８２】また、図２３(ベース基板の平面図)及び図
２４(半導体装置の要部断面図)に示すように、ベース基
板１上において絶縁膜９を配線導体毎に分割し、ワイヤ
接続用電極パッド４を除いた配線導体（バンプ接続用電
極パッド２、配線３、メッキ用配線５）の全域に絶縁膜
９を形成してもよい。この場合、半導体装置の製造プロ
セスにおいて、配線導体間に導電性異物が付着しても、
配線導体に導電性異物が接触しないので、配線導体間の
短絡を防止できる。
【００８３】また、図２５(ベース基板の平面図)に示す
ように、ベース基板１上において絶縁膜９を複数個に分
割し、この絶縁膜９を配線導体上に配置してもよい。複
数の絶縁膜９の夫々は、平面が方形状で形成され、所定
の間隔を置いて行列状に配置される。
【００８４】また、図２６(ベース基板の平面図)に示す
ように、ベース基板１上において絶縁膜９を複数個に分
割し、この絶縁膜９を配線導体上に配置してもよい。複
数の絶縁膜９の夫々は、長尺状に形成され、所定の間隔
を置いた状態にて放射状に配置される。
【００８５】また、前述の実施形態では、ベース基板１
の裏面側に配置される電極として、球状のバンプ電極１
５を用いた例について説明したが、電極としては、ボー
ルボンディング法で形成されるスタッドバンプのような
突起電極又は平坦な電極を用いてもよい。
【００８６】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００８７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００８８】可撓性フィルムからなるベース基板を有す
る半導体装置において、ベース基板の変形(反り、歪み)
を抑制できる。
【００８９】可撓性フィルムからなるベース基板を有す
る半導体装置において、ベース基板の変形を抑制できる
共に、ベース基板の配線導電体と半導体チップとの短絡
を防止できる。
【００９０】可撓性フィルムからなるベース基板を有す
る半導体装置において、ベース基板の変形を抑制できる
共に、ベース基板の配線導体とワイヤとの短絡を防止で
きる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の平面図
である。
【図２】図１に示すＡ−Ａ線の位置で切った拡大断面図
である。
【図３】図２の要部拡大断面図である。
【図４】前記半導体装置の樹脂封止体を除去した状態の
平面図である。
【図５】ベース基板の平面図である。
【図６】前記半導体装置の要部拡大断面図である。
【図７】前記半導体装置の製造プロセスで使用されるフ
レーム構造体の要部平面図である。
【図８】図７に示すＢ−Ｂ線の位置で切った拡大断面図
である。
【図９】前記フレーム構造体の製造方法を説明するため
の要部断面図である。
【図１０】前記フレーム構造体の製造方法を説明するた
めの要部断面図である。
【図１１】前記半導体装置の製造方法を説明するための
要部断面図である。
【図１２】前記半導体装置の製造方法を説明するための
要部断面図である。
【図１３】前記半導体装置の製造方法を説明するための
要部断面図である。
【図１４】前記半導体装置の製造方法を説明するための
要部断面図である。
【図１５】前記半導体装置の製造方法を説明するための
要部平面図である。
【図１６】前記半導体装置の製造方法を説明するための
要部平面図である。
【図１７】前記半導体装置の製造方法を説明するための
要部断面図である。
【図１８】前記フレーム構造体を多段に積み重ねた状態
を示す概略構成図である。
【図１９】前記フレーム構造体の製造方法を説明するた
めの要部断面図である。
【図２０】前記フレーム構造体の製造方法を説明するた
めの要部断面図である。
【図２１】本発明の一実施形態である半導体装置の第１
変形例を示す要部断面図である。
【図２２】本発明の一実施形態である半導体装置の第１
変形例を示すベース基板の平面図である。
【図２３】本発明の一実施形態である半導体装置の第２
変形例を示すベース基板の平面図である。
【図２４】図２３に示すベース基板を用いた半導体装置
の要部断面図である。
【図２５】本発明の一実施形態である半導体装置の第３
変形例を示すベース基板の平面図である。
【図２６】本発明の一実施形態である半導体装置の第４
変形例を示すベース基板の平面図である。
【符号の説明】
１…ベース基板、１Ａ…フィルム基材、２…バン接続用
電極パッド、３…配線、４…ワイヤ接続用電極パッド、
５…メッキ用配線、６…接続孔、７…ベントホール、８
…ダム、９…絶縁膜、１０…半導体チップ、１１…外部
端子、１２…接着材、１３…ワイヤ、１４…樹脂封止
体、２０…フレーム構造体、２１…枠体、２２…樹脂封
止領域、２３…スリット、２４…接着材、３７…サブラ
ンナー、３９，４０…段差部、４１…サブランナー樹
脂、４２…メインランナー樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大坂 慎悟 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 春田 亮 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 一谷 昌弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 可撓性フィルムからなるベース基板の一
    表面に配線導体が配置され、前記可撓性フィルムの表面
    上に接着材を介在して半導体チップが塔載される半導体
    装置であって、前記配線導体上に絶縁膜を分割して配置
    したことを特徴とする半導体装置。
  2. 【請求項２】 可撓性フィルムからなるベース基板の一
    表面のチップ塔載領域に配線導体が配置され、前記ベー
    ス基板の一表面のチップ塔載領域上に接着材を介在して
    半導体チップが塔載される半導体装置であって、前記配
    線導体上に絶縁膜を分割して配置したことを特徴とする
    半導体装置。
  3. 【請求項３】 可撓性フィルムからなるベース基板の一
    表面のチップ塔載領域及び前記ベース基板の一表面のチ
    ップ塔載領域の周囲を囲むその周辺領域に配線導体が配
    置され、前記ベース基板の一表面のチップ塔載領域上に
    接着材を介在して半導体チップが塔載される半導体装置
    であって、前記配線導体上に絶縁膜を分割して配置した
    ことを特徴とする半導体装置。
  4. 【請求項４】 可撓性フィルムからなるベース基板の一
    表面のチップ塔載領域に配線及びバンプ接続用電極パッ
    ドが配置され、前記ベース基板の一表面のチップ塔載領
    域上に接着材を介在して半導体チップが塔載される半導
    体装置であって、前記配線上又は前記バンプ接続用電極
    パッド上に絶縁膜を分割して配置したことを特徴とする
    半導体装置。
  5. 【請求項５】 可撓性フィルムからなるベース基板の一
    表面のチップ塔載領域に配線及びバンプ接続用電極パッ
    ドが配置され、前記ベース基板の一表面のチップ塔載領
    域上に接着材を介在して半導体チップが塔載される半導
    体装置であって、前記配線上及び前記バンプ接続用電極
    パッド上に絶縁膜を分割して配置したことを特徴とする
    半導体装置。
  6. 【請求項６】 前記半導体チップの外部端子は、前記ベ
    ース基板の一表面のチップ塔載領域を囲むその周辺領域
    に配置されたワイヤ接続用電極パッドにワイヤを介して
    電気的に接続され、前記半導体チップ、前記ワイヤ及び
    前記ワイヤ接続用電極パッドは樹脂封止体で封止されて
    いることを特徴とする請求項４又は請求項５に記載の半
    導体装置。
  7. 【請求項７】 前記バンプ接続用電極パッドには、前記
    ベース基板に形成された接続孔を通して、前記ベース基
    板の一表面と対向するその裏面側に配置されたバンプ電
    極が接続されていることを特徴とする請求項４乃至請求
    項６のうちいずれか１項に記載の半導体装置。
  8. 【請求項８】 可撓性フィルムからなるベース基板の一
    表面のチップ塔載領域に接着材を介在して半導体チップ
    が塔載され、前記ベース基板の一表面のチップ塔載領域
    を囲むその周辺領域にワイヤ接続用電極パッドが配置さ
    れ、前記ベース基板の一表面の周辺領域において前記半
    導体チップと前記ワイヤ接続用電極パッドとの間の領域
    に配線が配置され、前記半導体チップの外部端子と前記
    ワイヤ接続用電極パッドとがワイヤを介して電気的に接
    続される半導体装置であって、前記配線上に絶縁膜を分
    割して配置したことを特徴とする半導体装置。
  9. 【請求項９】 前記半導体チップ、前記ワイヤ及び前記
    ワイヤ接続用電極パッドは樹脂封止体で封止されている
    ことを特徴とする請求項８に記載の半導体装置。
  10. 【請求項１０】 前記ベース基板の一表面のチップ塔載
    領域にはバンプ接続用電極パッドが配置され、このバン
    プ接続用電極パッドの裏面には、前記ベース基板に形成
    された接続孔を通して、前記ベース基板の一表面と対向
    するその裏面側に配置されたバンプ電極が接続されてい
    ることを特徴とする請求項８又は請求項９に記載の半導
    体装置。
  11. 【請求項１１】 可撓性フィルムからなるベース基板の
    一表面のチップ塔載領域にベントホールが設けられ、前
    記ベース基板の一表面のチップ塔載領域上に接着材を介
    在して半導体チップが塔載される半導体装置であって、
    前記ベース基板の一表面のチップ塔載領域に、前記ベン
    トホールの周囲を囲むダムが設けられていることを特徴
    とする半導体装置。
  12. 【請求項１２】 前記ダムは、前記ベース基板の中心か
    らずれた位置に配置されていることを特徴とする請求項
    １１に記載の半導体装置。
  13. 【請求項１３】 半導体装置の製造方法であって、枠体
    で規定された領域内にフィルム基材が配置され、前記フ
    ィルム基材の一表面に配線導体が形成されたフレーム構
    造体を用いて行うことを特徴とする半導体装置の製造方
    法。
  14. 【請求項１４】 前記フィルム基材は前記枠体の接着領
    域に接着材を介在して固定され、前記枠体の接着領域に
    はスリットが設けられていることを特徴とする請求項１
    ３に記載の半導体装置の製造方法。
  15. 【請求項１５】 前記配線導体上には絶縁膜が分割して
    配置されていることを特徴とする請求項１３又は請求項
    １４に記載の半導体装置の製造方法。
  16. 【請求項１６】 枠体で規定された領域内にフィルム基
    材が配置され、前記フィルム基材の一表面のチップ塔載
    領域に配線及びバンプ接続用電極パッドが形成され、前
    記配線と前記バンプ接続用電極パッドのうちいずれか一
    方の上又は両方の上に絶縁膜が分割して配置されたフレ
    ーム構造体を準備する工程と、前記フィルム基材の一表
    面のチップ塔載領域に接着層を介在して半導体チップを
    塔載する工程を備えたことを特徴とする半導体装置の製
    造方法。
  17. 【請求項１７】 枠体で規定された領域内にフィルム基
    材が配置され、前記フィルム基材の一表面のチップ塔載
    領域にバンプ接続用電極パッドが配置され、前記フィル
    ム基材の一表面のチップ塔載領域の周囲を囲むその周辺
    領域にワイヤ接続用電極パッドが配置され、前記フィル
    ム基材の一表面に前記バンプ接続用電極パッドと前記ワ
    イヤ接続用電極パッドとを電気的に接続する配線が配置
    され、前記配線と前記バンプ接続用電極パッドのうちい
    ずれか一方の上又は両方の上に絶縁膜が分割して配置さ
    れ、前記フィルム基材に前記バンプ接続用電極パッドの
    裏面を露出する接続孔が形成されたフレーム構造体を準
    備する工程と、 前記フィルム基材の一表面のチップ塔載領域上に接着材
    を介在して半導体チップを塔載する工程と、 前記半導体チップの外部端子と前記ワイヤ接続用電極パ
    ッドとをワイヤで電気的に接続する工程と、 前記半導体チップ、前記ワイヤ接続用電極パッド、前記
    配線及び前記ワイヤを樹脂封止体で封止する工程と、 前記バンプ接続用電極パッドの裏面に前記接続孔を通し
    てバンプ電極を接続する工程を備えたことを特徴とする
    半導体装置の製造方法。
  18. 【請求項１８】 枠体で規定された領域内にフィルム基
    材を有するフレーム構造体と、ランナーが延在する領域
    に、前記枠体が装着される第１段差部及び前記フィルム
    基材が装着される第２段差部を有する成形金型を準備す
    る工程と、前記成形金型の第１段差部に前記フレーム構
    造体の枠体を装着し、かつ前記成形金型の第２段差部に
    前記フレーム構造体のフィルム基材を装着した状態で、
    前記フィルム基材の一表面上に樹脂封止体を形成する工
    程を備えたことを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 枠体で規定された領域内にフィルム基
    材を有するフレーム構造体を準備する工程と、前記フィ
    ルム基材の一表面上に塔載された半導体チップを封止す
    る樹脂封止体をトランスファモールド法で形成する工程
    と、前記フィルム基板の一表面にランナー樹脂を残した
    状態にて、前記フィルム基板の一表面と対向するその裏
    面側にバンプ電極を形成する工程を備えたことを特徴と
    する半導体装置の製造方法。
  20. 【請求項２０】 枠体と、一表面に配線導体が形成され
    たフィルム基材とを有し、前記フィルム基材が前記枠体
    で規定された領域内に配置されていることを特徴とする
    フレーム構造体。
  21. 【請求項２１】 前記フィルム基材は前記枠体の接着領
    域に接着材を介在して固定され、前記枠体の接着領域に
    はスリットが設けられていることを特徴とする請求項２
    ０に記載のフレーム構造体。
  22. 【請求項２２】 前記配線導体上には絶縁膜が分割して
    配置されていることを特徴とする請求項２０又は請求項
    ２１に記載のフレーム構造体。
JP9204534A 1997-07-30 1997-07-30 半導体装置及びその製造方法並びにフレーム構造体 Withdrawn JPH1154658A (ja)

Priority Applications (24)

Application Number Priority Date Filing Date Title
JP9204534A JPH1154658A (ja) 1997-07-30 1997-07-30 半導体装置及びその製造方法並びにフレーム構造体
TW087111252A TW442930B (en) 1997-07-30 1998-07-10 Semiconductor device and manufacturing method thereof
KR1019980028921A KR100596549B1 (ko) 1997-07-30 1998-07-16 반도체장치와그제조방법및반도체패키지
SG200000953A SG80676A1 (en) 1997-07-30 1998-07-23 Semiconductor device and its manufacturing method
SG200000948A SG80675A1 (en) 1997-07-30 1998-07-23 Semiconductor device and its manufacturing method
CNB031427367A CN100382260C (zh) 1997-07-30 1998-07-29 半导体封装件的制造方法
CNB981166547A CN1167122C (zh) 1997-07-30 1998-07-29 半导体器件
MYPI98003480A MY123366A (en) 1997-07-30 1998-07-30 Semiconductor device and its manufacturing method
MYPI20003396 MY125230A (en) 1997-07-30 1998-07-30 Method of manufacturing semiconductor device having resin sealing body
US09/126,438 US6232650B1 (en) 1997-07-30 1998-07-30 Semiconductor device having a chip mounted on a flexible substrate with separated insulation layers to prevent short-circuiting
MYPI20003407 MY127063A (en) 1997-07-30 1998-07-30 Method of manufacturing a semiconductor device
US09/594,046 US6448111B1 (en) 1997-07-30 2000-06-15 Method of manufacturing a semiconductor device
US09/596,045 US6437428B1 (en) 1997-07-30 2000-06-16 Ball grid array type semiconductor package having a flexible substrate
CN00118473A CN1282983A (zh) 1997-07-30 2000-06-30 半导体器件的制造方法
CNB001184725A CN1148795C (zh) 1997-07-30 2000-06-30 半导体器件的制造方法
US09/842,010 US20010015489A1 (en) 1997-07-30 2001-04-26 Semiconductor device and its manufacturing method
US10/059,338 US6476466B2 (en) 1997-07-30 2002-01-31 Ball grid array type semiconductor package having a flexible substrate
US10/059,341 US6590275B2 (en) 1997-07-30 2002-01-31 Ball grid array type semiconductor package having a flexible substrate
US10/193,289 US6764878B2 (en) 1997-07-30 2002-07-12 Method of manufacturing a resin encapsulated semiconductor device to provide a vent hole in a base substrate
US10/214,313 US6759279B2 (en) 1997-07-30 2002-08-08 Method of manufacturing semiconductor device having resin sealing body
US10/611,910 US6887739B2 (en) 1997-07-30 2003-07-03 Method of manufacturing semiconductor package including forming a resin sealing member
KR1020030045434A KR100623505B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법
KR1020030045435A KR100623506B1 (ko) 1997-07-30 2003-07-04 반도체장치 제조방법
KR1020030045436A KR100623507B1 (ko) 1997-07-30 2003-07-04 반도체 패키지를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9204534A JPH1154658A (ja) 1997-07-30 1997-07-30 半導体装置及びその製造方法並びにフレーム構造体

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003118034A Division JP2004006838A (ja) 2003-04-23 2003-04-23 半導体装置の製造方法
JP2003118043A Division JP3908689B2 (ja) 2003-04-23 2003-04-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH1154658A true JPH1154658A (ja) 1999-02-26

Family

ID=16492139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9204534A Withdrawn JPH1154658A (ja) 1997-07-30 1997-07-30 半導体装置及びその製造方法並びにフレーム構造体

Country Status (7)

Country Link
US (8) US6232650B1 (ja)
JP (1) JPH1154658A (ja)
KR (4) KR100596549B1 (ja)
CN (4) CN100382260C (ja)
MY (3) MY127063A (ja)
SG (2) SG80675A1 (ja)
TW (1) TW442930B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351926B1 (ko) * 2000-11-08 2002-09-12 앰코 테크놀로지 코리아 주식회사 비·지·에이 패키지
JP2003068922A (ja) * 2001-08-23 2003-03-07 Texas Instr Japan Ltd 半導体チップ搭載基板及びそれを用いた半導体装置
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
JP2010050489A (ja) * 2001-06-07 2010-03-04 Renesas Technology Corp 半導体装置

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP4151164B2 (ja) 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
US6541844B2 (en) * 2000-07-17 2003-04-01 Rohm Co., Ltd. Semiconductor device having substrate with die-bonding area and wire-bonding areas
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6960824B1 (en) * 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6957111B2 (en) * 2001-08-24 2005-10-18 Koninklijke Philips Electronics N.V. Automated system for cooking and method of use
EP1915041A1 (en) 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US6657870B1 (en) * 2001-10-01 2003-12-02 Lsi Logic Corporation Die power distribution system
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
US7368391B2 (en) 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
DE10247959A1 (de) * 2002-10-15 2004-04-29 Bock 1 Gmbh & Co. Linear-Schiebeführung insbesondere für zueinander verschiebbare Komponenten von Bürostühlen
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
TWI228304B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Method for manufacturing ball grid package
JP2005236176A (ja) * 2004-02-23 2005-09-02 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
DE102004012818B3 (de) 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
TWI240393B (en) * 2004-09-29 2005-09-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array chip packaging structure and the manufacturing process for the same
MY136179A (en) * 2004-10-23 2008-08-29 Freescale Semiconductor Inc Packaged device and method of forming same
US7355283B2 (en) 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US8461694B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8460970B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US7863761B2 (en) * 2006-08-03 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with molding vents
EP2084744A2 (en) * 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100829385B1 (ko) * 2006-11-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8937372B2 (en) * 2007-03-21 2015-01-20 Stats Chippac Ltd. Integrated circuit package system with molded strip protrusion
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US7976769B2 (en) * 2007-11-30 2011-07-12 Corning Incorporated Method of manufacturing a ceramic honeycomb structure
JP2010141295A (ja) * 2008-10-20 2010-06-24 United Test & Assembly Center Ltd 基板上シュリンクパッケージ
US9054111B2 (en) * 2009-04-07 2015-06-09 Freescale Semiconductor, Inc. Electronic device and method of packaging an electronic device
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
JP5542399B2 (ja) * 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
TWI405273B (zh) * 2009-10-13 2013-08-11 Unimicron Technology Corp 封裝結構之製法
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8384121B2 (en) 2010-06-29 2013-02-26 Cooledge Lighting Inc. Electronic devices with yielding substrates
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TW201225238A (en) * 2010-07-26 2012-06-16 Unisem Mauritius Holdings Ltd Lead frame routed chip pads for semiconductor packages
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9627337B2 (en) 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US9768102B2 (en) * 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
CN103594425B (zh) * 2012-08-15 2016-06-22 长华电材股份有限公司 软性基材的封装工艺及其结构
US8822327B2 (en) * 2012-08-16 2014-09-02 Infineon Technologies Ag Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
TWI546923B (zh) * 2013-02-06 2016-08-21 矽品精密工業股份有限公司 封裝基板、半導體封裝件及其製法
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
CN109742034A (zh) * 2014-01-26 2019-05-10 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
EA035331B1 (ru) * 2014-08-13 2020-05-28 Озбекоглу Ытх. Ыхдж. Ынс. Мух. Лтд. Шты. Система для анализа и повторного использования жидких отходов
CN107079541B (zh) * 2014-11-14 2020-01-21 琳得科株式会社 密封片材、电子器件用部件和电子器件
DE102014017535B4 (de) 2014-11-26 2018-10-04 Mühlbauer Gmbh & Co. Kg Identifikationsdokument mit Informationen aus thermochromer Tinte und Verfahren zum Herstellen eines ldentifikationsdokuments sowie Verfahren zum Verifizieren eines ldentifikationsdokuments
TWI641087B (zh) * 2015-12-28 2018-11-11 矽品精密工業股份有限公司 電子封裝件及封裝用之基板
JP6674284B2 (ja) * 2016-02-29 2020-04-01 株式会社フジクラ 実装構造及びモジュール
CN106920779B (zh) * 2017-03-09 2019-09-06 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR694965A (fr) 1930-05-03 1930-12-10 Perfectionnements aux hameçons destinés à la pêche
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
EP0603198A4 (en) * 1991-07-08 1994-08-17 Motorola Inc Moisture relief for chip carriers.
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
EP0602298B1 (en) * 1992-12-15 1998-06-10 STMicroelectronics S.r.l. Support for a semiconductor package
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
JP2561448B2 (ja) * 1994-12-28 1996-12-11 九州日本電気株式会社 ディスペンスノズル
JP3471111B2 (ja) * 1995-03-20 2003-11-25 三菱電機株式会社 半導体装置
US5620927A (en) * 1995-05-25 1997-04-15 National Semiconductor Corporation Solder ball attachment machine for semiconductor packages
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
JP3263288B2 (ja) * 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
JPH09148481A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 半導体装置およびその製造方法
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
CA2198305A1 (en) * 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
JPH10185724A (ja) * 1996-12-26 1998-07-14 Matsushita Electric Works Ltd 半導体圧力センサ
JPH10199931A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6490166B1 (en) * 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351926B1 (ko) * 2000-11-08 2002-09-12 앰코 테크놀로지 코리아 주식회사 비·지·에이 패키지
JP2010050489A (ja) * 2001-06-07 2010-03-04 Renesas Technology Corp 半導体装置
JP2003068922A (ja) * 2001-08-23 2003-03-07 Texas Instr Japan Ltd 半導体チップ搭載基板及びそれを用いた半導体装置
JP4701563B2 (ja) * 2001-08-23 2011-06-15 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載基板及びそれを用いた半導体装置
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
KR20060086500A (ko) 2006-08-01
US6764878B2 (en) 2004-07-20
CN1482658A (zh) 2004-03-17
US20040005733A1 (en) 2004-01-08
CN1282983A (zh) 2001-02-07
KR100623505B1 (ko) 2006-09-18
MY123366A (en) 2006-05-31
US20020182776A1 (en) 2002-12-05
US6437428B1 (en) 2002-08-20
CN100382260C (zh) 2008-04-16
KR100623506B1 (ko) 2006-09-18
KR100623507B1 (ko) 2006-09-18
KR20060086498A (ko) 2006-08-01
SG80675A1 (en) 2001-05-22
KR19990013968A (ko) 1999-02-25
CN1282982A (zh) 2001-02-07
US20020079579A1 (en) 2002-06-27
MY127063A (en) 2006-11-30
KR20060086499A (ko) 2006-08-01
CN1167122C (zh) 2004-09-15
KR100596549B1 (ko) 2007-09-05
CN1206936A (zh) 1999-02-03
US20020070462A1 (en) 2002-06-13
US6590275B2 (en) 2003-07-08
US6759279B2 (en) 2004-07-06
US6887739B2 (en) 2005-05-03
CN1148795C (zh) 2004-05-05
US6232650B1 (en) 2001-05-15
TW442930B (en) 2001-06-23
US20020192872A1 (en) 2002-12-19
US6476466B2 (en) 2002-11-05
MY125230A (en) 2006-07-31
US6448111B1 (en) 2002-09-10
SG80676A1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
US20120038044A1 (en) Chip scale package and fabrication method thereof
JPH10261753A (ja) 樹脂封止型半導体装置
TWI801417B (zh) 半導體元件用基板及其製造方法、半導體裝置及其製造方法
JP2002314003A (ja) ベース配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP3908689B2 (ja) 半導体装置
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP4451874B2 (ja) 半導体装置の製造方法
JP2004006838A (ja) 半導体装置の製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JP3703960B2 (ja) 半導体装置
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11274360A (ja) 半導体装置及びその製造方法
JPH08125051A (ja) 半導体装置
KR101163905B1 (ko) 리드 프레임 및 이의 제조 방법
US20010015489A1 (en) Semiconductor device and its manufacturing method
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JP2002093828A (ja) 半導体装置の製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JP2005019468A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050622