KR100251859B1 - 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법 - Google Patents

가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법 Download PDF

Info

Publication number
KR100251859B1
KR100251859B1 KR1019970002504A KR19970002504A KR100251859B1 KR 100251859 B1 KR100251859 B1 KR 100251859B1 KR 1019970002504 A KR1019970002504 A KR 1019970002504A KR 19970002504 A KR19970002504 A KR 19970002504A KR 100251859 B1 KR100251859 B1 KR 100251859B1
Authority
KR
South Korea
Prior art keywords
circuit board
flexible circuit
grid array
ball grid
carrier frame
Prior art date
Application number
KR1019970002504A
Other languages
English (en)
Other versions
KR19980066788A (ko
Inventor
심일권
허영욱
다비욱스 로버트
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970002504A priority Critical patent/KR100251859B1/ko
Priority to US09/013,330 priority patent/US6020218A/en
Priority to JP10030663A priority patent/JP2916915B2/ja
Publication of KR19980066788A publication Critical patent/KR19980066788A/ko
Application granted granted Critical
Publication of KR100251859B1 publication Critical patent/KR100251859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 가요성(可撓性) 회로 기판 스트립(30)을 이용하여 제조되는 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지(10)의 싱귤레이션(Singulation) 방법에 관한 것으로서, 수지 봉지부(50)의 측단 하방에 인접한 가요성 회로 기판(30) 부분에 펀치(95)를 이용하여 가요성 회로 기판(30) 및 에폭시 양면 접착 테이프(75)에 놋치(96)를 형성시킨 다음, 수지 봉지부(50)의 상방으로 부터 압력을 가하여, 금속 캐리어 프레임(80)을 탈락시킴과 동시에, 낱개의 볼 그리드 어레이 반도체 패키지(10)로 분리시키는 것에 의하여, 볼 그리드 어레이 반도체 패키지(10)의 싱귤레이션시, 가요성 회로 기판(30)에 형성되어 있는 회로 패턴(32) 외곽의 미세한 구리 회로선(321)들의 변형 또는 손상을 방지하여 쇼트될 우려를 최소화 할 수 있는 동시에, 코스트 다운을 이룰 수 있는 신규 유용한 발명이다.

Description

가요성(可撓性) 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지의 싱귤레이션(Singulation) 방법
본 발명은 가요성(可撓性) 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지의 싱귤레이션(Singulation) 방법에 관한 것이다.
가요성 회로 기판 스트립을 이용하여 제조된 연속적인 볼 그리드 어레이 반도체 패키지에 있어서의 종래의 싱귤레이션 방법은 펀치나 커터 등을 이용하여 가요성 회로 기판이 부착된 금속 캐리어 프레임을 절단시키므로, 가요성 회로 기판에 형성되어 있는 회로 패턴 외곽의 미세한 구리 회로선들이 절단시의 충격에 의하여 변형 또는 손상되어 상호간에 쇼트될 우려가 높은 문제점이 있었다.
따라서, 본 발명의 목적은, 이러한 가요성 회로 기판 스트립을 이용하여 제조된 연속적인 볼 그리드 어레이 반도체 패키지의 싱귤레이션시, 가요성 회로 기판에 형성되어 있는 회로 패턴 외곽의 미세한 구리 회로선들의 변형 또는 손상을 최대한 방지하는 것에 의하여 쇼트될 가능성을 최소화할 수 있는 방법을 제공하는 것이다.
본 발명의 목적에 따른 양태(樣態)에 의하면, 두께 20~150 미크론의 가요성(可撓性) 수지 필름 스트립상에 수개의 회로 패턴부를 형성시켜서 가요성 회로 기판 스트립을 형성시키고, 상기한 가요성 회로 기판 스트립상의 회로 패턴부를 제외한 외곽부 상면에 에폭시 양면 접착 테이프를 사용하여 상기한 회로 패턴부가 노출되게 금속 캐리어 프레임을 부착시킨 다음, 반도체 칩을 실장하고, 와이어 본딩한 후, 수지 봉지부를 몰딩 형성시키고, 상기한 회로 기판 저면에 다수의 솔더볼을 융착시키는 것에 의하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션(Singulation) 방법에 있어서,
수지 봉지부의 측단 하방에 인접한 가요성 회로 기판 부분에 펀치를 이용하여 가요성 회로 기판 및 에폭시 양면 접착 테이프에 놋치를 형성시킨 다음, 수지 봉지부의 상방으로 부터 압력을 가하여, 금속 캐리어 프레임을 탈락시킴과 동시에, 낱개의 볼 그리드 어레이 반도체 패키지로 분리시키는 싱귤레이션 방법이 제공된다.
제1도는 가요성 회로 기판 스트립에 금속 캐리어 프레임을 적층시키는 단계를 설명하는 설명도
제2도는 가요성 회로 기판 스트립을 이용하여 제조된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지에 대한 본 발명의 싱귤레이션(Singulation) 방법을 설명하는 설명도
제3도는 제2도의 A-A선 부분 단면도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 볼 그리드 어레이 반도체 패키지 20 : 반도체 칩
30 : 가요성(可撓性) 회로 기판 스트립 31 : 가요성 수지 필름
311 : 솔더볼 안착 개구 312 : 핀 홀
32 : 회로 패턴(부) 321 : 구리 회로선
33 : 다이 패드 40 : 와이어
50 : 수지 봉지부 60 : 솔더볼
70 : 열 전도성 접착 수단 75 : 에폭시 양면 접착 테이프
76 : 통공 77 : 핀 홀
80 : 금속 캐리어 프레임 81 : 통공]
82 : 핀 홀 83 : 가이드 홀
90 : 지그 91 : 하부 평판
92 : 상부 평판 93 : 핀
94 : 핀 홀 95 : 펀치
96 : 놋치
이하, 본 발명을 첨부된 도면을 참조하여 더욱 상세히 설명하면 다음과 같다.
제1도는 가요성 회로 기판 스트립에 금속 캐리어 프레임을 적층시키는 단계를 설명하는 설명도로서, 상단의 도면 부호 80은 금속 캐리어 프레임을 나타내며, 둘째단의 도면 부호 75는 에폭시 양면 접착 테이프를 나타내고, 세째단의 도면 부호 30은 가요성 회로 기판을 나타내며, 도면 부호 92 및 91은 각각, 상부 및 하부 평판을 나타낸다.
먼저, 제1도중 세째단의 가요성 회로 기판 스트립(30)은 두께 20~150 미크론, 바람직하게는 30~80 미크론 범위의 폴리이미드(Polyimide) 등과 같은 가요성 수지 필름(31) 상에 통상적인 방법을 이용하여 구리 회로 패턴(부)(32)을 형성시켜 구성되며, 핀 홀(312)이 형성된다. 가용성 회로 기판 스트립(30)은 도시된 바와 같은 스트립 형태이거나 또는 릴 형태로 제작될 수 있다.
에폭시 양면 접착 테이프(75)에는 통공(76) 및 핀 홀(77)이 형성되며 이 통공(76) 및 핀 홀(77)은 가요성 회로 기판 스트립(30)의 회로 패턴부(32) 및 핀 홀(312)에 각각 일치되게 형성된다.
금속 캐리어 프레임(80)은 구리, 구리 합금, 알루미늄, 또는 스테인레스 등과 같은 금속재가 사용되며, 몰딩시 에폭시 몰딩 컴파운드로 부터의 원활한 디게이팅(Degating)을 확보하는 동시에, 싱귤레이션시의 원활한 분리를 위하여 니켈(Ni)이나 크롬(Cr)등을 사용하여 표면처리를 할 수도 있다. 금속 캐리어 프레임(80)에는 에폭시 양면 접착 테이프(75)의 경우와 마찬가지로 통공(81) 및 핀 홀(82)이 형성되며 이 통공(81) 및 핀 홀(82)은 가요성 회로 기판 스트립(30)의 회로 패턴부(32) 및 핀 홀(312)에 각각 일치되게 형성된다. 또한, 금속 캐리어 프레임(80)에는 핀 홀(82) 외에 이송 및 위치 선정을 용이하게 하기 위한 가이드 홀(83)이 형성된다.
또한, 상하부 평판(92, 91) 상에는 핀 홀(94)만이 형성된다.
제1도의 최하단에 도시한 것은, 지그(90) 상에 밑으로 부터 차례대로 하부 평판(91), 가요성 회로 기판 스트립(30), 에폭시 양면 접착 테이프(75), 금속 캐리어 프레임(80), 상부 평판(92)을 올려 놓은 다음, 핀(93)을 핀 홀(82, 77, 312)에 삽입하여 고정시키고 가압하여, 가요성 회로 기판 스트립(30)의 회로 패턴부(32)를 제외한 부분에 금속 캐리어 프레임(80)을 접착시키는 방법의 일예를 나타낸 것이다. 이러한 금속 캐리어 프레임(80)에의 접착에 의하여 가요성 회로 기판 스트립(30)은 리지드(Rigid)한 상태로 유지될 수 있으므로 패키지 제조 효율성을 향상시킬 수가 있게 된다.
제2도는 가요성 회로 기판 스트립(30)을 이용하여 제조된 볼 그리드 어레이 반도체 패키지(10)에 대한 본 발명의 싱귤레이션 방법을 설명하는 설명도로서, 먼저, 볼 그리드 어레이 반도체 패키지(10)의 구조에 대하여 간단히 설명하기로 한다.
반도체 칩(20)은, 제1도에서 전술한 바와 같은 금속 캐리어 프레임(80)의 저면에 부착된 가요성 회로 기판 스트립(30)의 상면에 형성된 다이패드(33) 상에 에폭시나 접착 테이프 등과 같은 열 전도성 접착 수단(70)에 의하여 실장되며, 이러한 열 전도성 접착 수단(70)의 바람직한 예로서는 은 충진 에폭시계 수지 접착제와 같은 열 전도성이 우수한 수지가 사용된다.
가요성 회로 기판 스트립(30)상에 접착된 반도체 칩(20)과 가요성 회로 기판 스트립(30) 사이의 전기적 접속은, 반도체 칩(20)에 형성된 본드패드(도시하지 않음)와 가요성 회로 기판 스트립(30)의 상면에 형성된 회로 패턴(32)의 도전성 구리 회로선을 와이어(40)로 본딩시켜 이루어진다.
반도체 칩(20)과 본드 와이어(40) 및 선택적 요소인 수동 소자등과 같은 주변 구성 요소들(도시하지 않음)은, 습기나 먼지 또는 외부적 충격이나 진동등과 같은 유해한 외부 환경으로부터 보호하기 위하여 에폭시 수지 등과 같은 봉지재로 몰딩된 수지 봉지부(Encapsulant)(50) 내에 수납된다. 수지 봉지부(50)는 또한, 완성된 패키지의 반도체 칩(20) 작동시 반도체 칩(20)과 가요성 회로 기판(30) 사이의 열 팽창 계수 차이에 기인하는 응력 및 변형력을 완화시킴과 동시에 반도체 칩(20)의 코너부에 집중되는 응력 및 변형력을 반도체 칩(20)의 전체로 분산시키는 역할을 한다.
반도체 칩(20)이 실장되는 가요성 회로 기판 스트립(30)의 저면에는 다수의 솔더볼(60)이 융착되어 있으며, 솔더볼(60)은 입출력 단자로서 기능한다.
이어서, 본 발명의 싱귤레이션 방법에 대하여 설명하면, 수지 봉지부(50)의 측단 하방에 인접한 가요성 회로 기판 스트립(30) 부분에 펀치(95)를 이용하여 가요성 회로 기판 스트립(30) 및 에폭시 양면 접착 테이프(75)에 놋치(96)를 형성시킨 다음, 수지 봉지부(50)의 상방으로 부터 압력을 가하는 것에 의하여, 금속 캐리어 프레임(80)이 탈락됨과 동시에, 낱개의 볼 그리드 어레이 반도체 패키지(10)로 분리된다.
놋치(96)의 깊이는 금속 캐리어 프레임(80)이 압력에 의해 탈락될 수 있는 최소한의 깊이로 금속 캐리어 프레임(80)의 저면에도 형성시키는 것이 싱귤레이션을 용이하게 할 수 있으므로 바람직하며, 이에 의해서 금속 캐리어 프레임(80)은 재활용 가능하게 된다.
또한, 금속 캐리어 프레임(80)의 탈락시 수지 봉지부(50)의 상방으로 부터 하방으로 가압함과 동시에, 놋치(96)와 놋치(96) 사이 또는, 놋치(96)의 외측에서 하방으로 부터 상방으로 가압하면 절단 효율을 높힐 수 있다.
금속 캐리어 프레임(80)의 탈락 및 가요성 회로 기판 스트립(30)의 절단에 의한 결과로서, 놋치(96)에 의한 절단면과 수지 봉지부(50) 사이의 구리 회로선(제3도의 도면 부호 321) 길이가, 낱개로 분리된 반도체 패키지의 기능 검사를 수행할 수 있는 최소한의 길이를 갖도록 하는 위치에 형성시키는 것이 바람직하다.
놋치(96)는 반도체 패키지(10)의 최종적인 형상에 따른 경계선상에 형성되어야 하므로, 정방형의 4 변에 직선상으로 형성시키거나, 정방형의 4 모서리를 따내는 형상의 직선상으로 형성시키거나, 또는 정방형의 4 변 및 4 모서리를 따내는 형상의 직선상으로 형성시킬 수 있으나, 이에 한정되는 것은 아니며 임의적이다.
제3도는 놋치(96)에 의한 절단면을 나타내는 제2도의 A-A선 부분 단면도로서, 가요성 수지 필름(31)상에는 회로 패턴(32)으로 부터 연장되는 구리 회로선(321)이 위치하며, 그 위에는 수지 봉지부(50) 및 그 단부(금속 캐리어 프레임(80)이 탈락된 부분)가 위치하고, 가요성 수지 필름(31) 저면에는 솔더볼(60)이 위치한다. 따라서, 싱귤레이션후 완성된 반도체 패키지의 기능 검사를 수행할 수 있도록, 구리 회로선(321)이 기능 검사 수행을 가능하게 하는 최소한의 길이를 갖게 하는 것이 바람직하다.
위에서 상세히 설명한 바와 같이, 본 발명의 가요성(可撓性) 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션 방법은, 볼 그리드 어레이 반도체 패키지의 싱귤레이션시, 가요성 회로 기판에 형성되어 있는 회로 패턴 외곽의 미세한 구리 회로선들의 변형 또는 손상을 방지하여 쇼트될 우려를 최소화할 수 있는 동시에, 프레임의 재질등과 관련한 제약이 거의 없으므로 코스트 다운을 이룰 수가 있다.

Claims (4)

  1. 두께 20~150 미크론의 가요성(可撓性) 수지 필름 스트립상에 수개의 회로 패턴부를 형성시켜서 가요성 회로 기판 스트립을 형성시키고, 상기한 가요성 회로 기판 스트립상의 회로 패턴부를 제외한 외곽부 상면에 에폭시 양면 접착 테이프를 사용하여 상기한 회로 패턴부가 노출되게 금속 캐리어 프레임을 부착시킨 다음, 반도체 칩을 실장하고, 와이어 본딩한 후, 수지 봉지부를 몰딩 형성시키고, 상기한 회로 기판 저면에 다수의 솔더볼을 융착시키는 것에 의하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션(Singulation) 방법에 있어서,
    수지 봉지부의 측단 하방에 인접한 가요성 회로 기판 부분에 펀치를 이용하여 가요성 회로 기판 및 에폭시 양면 접착 테이프에 놋치를 형성시킨 다음, 수지 봉지부의 상방으로부터 압력을 가하여, 금속 캐리어 프레임을 탈락시킴과 동시에, 낱개의 볼 그리드 어레이 반도체 패키지로 분리시키는 것을 특징으로 하는 가요성 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션 방법.
  2. 제1항에 있어서, 상기 놋치를 금속 캐리어 프레임이 압력에 의해 탈락될 수 있는 최소한의 깊이로 금속 캐리어 프레임의 저면에도 형성시키는 것을 특징으로 하는 가요성 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션 방법.
  3. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 금속 캐리어 프레임의 탈락시 놋치와 놋치 사이 또는 놋치의 외측에서 상방으로 가압하는 것을 특징으로 하는 가요성 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션 방법.
  4. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 놋치에 의한 절단면과 수지 봉지부 사이의 구리 회로선 길이가, 낱개로 분리된 반도체 패키지의 기능 검사를 수행할 수 있는 최소한의 길이를 갖도록 하는 위치에 형성시키는 것을 특징으로 하는 가요성 회로 기판 스트립을 이용하여 제조되는 볼 그리드 어레이 반도체 패키지의 싱귤레이션 방법.
KR1019970002504A 1997-01-28 1997-01-28 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법 KR100251859B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970002504A KR100251859B1 (ko) 1997-01-28 1997-01-28 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US09/013,330 US6020218A (en) 1997-01-28 1998-01-26 Method of manufacturing ball grid array semiconductor package
JP10030663A JP2916915B2 (ja) 1997-01-28 1998-01-28 ボールグリッドアレイ半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002504A KR100251859B1 (ko) 1997-01-28 1997-01-28 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법

Publications (2)

Publication Number Publication Date
KR19980066788A KR19980066788A (ko) 1998-10-15
KR100251859B1 true KR100251859B1 (ko) 2000-04-15

Family

ID=19495776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002504A KR100251859B1 (ko) 1997-01-28 1997-01-28 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법

Country Status (3)

Country Link
US (1) US6020218A (ko)
JP (1) JP2916915B2 (ko)
KR (1) KR100251859B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
JP3492212B2 (ja) 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
JP3171176B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
KR100369394B1 (ko) * 1999-09-07 2003-01-29 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6242284B1 (en) * 2000-05-05 2001-06-05 Advanced Semiconductor Engineering, Inc. Method for packaging a semiconductor chip
US6318354B1 (en) * 2000-06-06 2001-11-20 Uni-Tek System, Inc. Singulation system for a BGA product
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US20020056347A1 (en) * 2000-11-15 2002-05-16 Signey Ferdinand S. Method and system for cutting integrated circuit packages
JP2002158435A (ja) * 2000-11-16 2002-05-31 Yazaki Corp 回路ユニット及びその製造方法
KR100828647B1 (ko) * 2001-11-01 2008-05-09 엘지이노텍 주식회사 전자부품용 패키지의 제조방법
US6551855B1 (en) * 2001-11-14 2003-04-22 Advanced Semiconductor Engineering, Inc. Substrate strip and manufacturing method thereof
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
US7368391B2 (en) * 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
US20040154529A1 (en) * 2003-02-07 2004-08-12 Tatsuki Nogiwa Substrate holder, method for producing substrate holder, and method for producing mold
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
US7154185B2 (en) * 2003-11-20 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Encapsulation method for SBGA
TWI223424B (en) * 2004-01-02 2004-11-01 Advanced Semiconductor Eng Process of cutting electrical packages
US20050194698A1 (en) * 2004-03-03 2005-09-08 St Assembly Test Service Ltd. Integrated circuit package with keep-out zone overlapping undercut zone
US20050211547A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma reactor and process using plural ion shower grids
KR100632469B1 (ko) * 2004-04-20 2006-10-09 삼성전자주식회사 반도체 칩 패키지
US7226821B2 (en) * 2005-06-24 2007-06-05 Cardiac Pacemakers, Inc. Flip chip die assembly using thin flexible substrates
KR100820170B1 (ko) * 2006-08-30 2008-04-10 한국전자통신연구원 플렉시블 기판의 적층 방법
JP4888072B2 (ja) * 2006-11-16 2012-02-29 セイコーエプソン株式会社 電子基板の製造方法
JP4888073B2 (ja) * 2006-11-16 2012-02-29 セイコーエプソン株式会社 電子基板の製造方法
US20080116552A1 (en) * 2006-11-17 2008-05-22 James Rose Electronic System With Lead Free Interconnections And Method of Fabrication
JP4848255B2 (ja) * 2006-11-29 2011-12-28 アピックヤマダ株式会社 樹脂モールド方法および樹脂モールド装置
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
KR100871379B1 (ko) 2007-05-11 2008-12-02 주식회사 하이닉스반도체 반도체 패키지의 제조방법
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
CN102844899A (zh) * 2010-03-31 2012-12-26 日本碍子株式会社 电子装置
JP5633480B2 (ja) * 2011-06-30 2014-12-03 豊田合成株式会社 発光装置の製造方法
US8963310B2 (en) 2011-08-24 2015-02-24 Tessera, Inc. Low cost hybrid high density package
TWI462255B (zh) * 2012-02-29 2014-11-21 矽品精密工業股份有限公司 封裝結構、基板結構及其製法
US9653660B1 (en) * 2016-06-30 2017-05-16 Shu-Hung Lin Chip scale LED packaging method
GB2576524B (en) * 2018-08-22 2022-08-03 Pragmatic Printing Ltd Profiled Thermode
US11626350B2 (en) * 2019-12-30 2023-04-11 Texas Instruments Incorporated Cutting a leadframe assembly with a plurality of punching tools
KR20210124855A (ko) 2020-04-07 2021-10-15 주식회사 엘에스파마 고미가 차폐된 디클로페낙을 함유하는 약제학적 조성물

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers

Also Published As

Publication number Publication date
KR19980066788A (ko) 1998-10-15
JPH1154668A (ja) 1999-02-26
JP2916915B2 (ja) 1999-07-05
US6020218A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR100251859B1 (ko) 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US6555200B2 (en) Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR100675494B1 (ko) 반도체 장치 및 반도체 장치를 제조하고 패키징하기 위한 공정
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6333564B1 (en) Surface mount type semiconductor device and method of producing the same having an interposing layer electrically connecting the semiconductor chip with protrusion electrodes
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US20040046256A1 (en) Semiconductor device and method of manufacturing semiconductor device including semiconductor elements mounted on base plate
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
US6574858B1 (en) Method of manufacturing a chip package
KR100389230B1 (ko) 개별반도체장치및그제조방법
US20020039811A1 (en) A method of manufacturing a semiconductor device
US5757068A (en) Carrier film with peripheral slits
US8193643B2 (en) Semiconductor device and method for fabricating the same
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
US7443043B2 (en) Circuit device and method of manufacture thereof
US20220077054A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP4038021B2 (ja) 半導体装置の製造方法
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
US20060240592A1 (en) Integrated circuit package and method for producing it

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee