JP4888073B2 - 電子基板の製造方法 - Google Patents
電子基板の製造方法 Download PDFInfo
- Publication number
- JP4888073B2 JP4888073B2 JP2006309941A JP2006309941A JP4888073B2 JP 4888073 B2 JP4888073 B2 JP 4888073B2 JP 2006309941 A JP2006309941 A JP 2006309941A JP 2006309941 A JP2006309941 A JP 2006309941A JP 4888073 B2 JP4888073 B2 JP 4888073B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- insulating
- manufacturing
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
そこで、基板上にチップ部品を固定し、該チップ部品の周囲に、液滴吐出法を用いて絶縁材料を塗布し、絶縁膜中にチップ部品を埋め込み、該チップ部品に接続する配線を形成することで、チップ部品が高密度で実装された配線基板が考えられる。
高密度実装を図って、電子部品の上面のみならず、下面に設けられた配線接続部において配線と接続する場合、配線上に電子部品を載置することになる。
ところが、この配線が非硬化状態である場合には、配線を押しつぶしながら電子部品を載置することになるため、配線が断線してしまう可能性がある。
一方、配線が硬化状態である場合には、配線上に配線接続部を当接させて電子部品を載置した場合、配線と非配線部とで段差があることから電子部品が傾いた状態で配線と当接するため、安定した接続が得られない可能性がある。
本発明の電子基板の製造方法は、電子部品の第1面に配置された第1配線接続部に第1導電配線が接続され、前記第1面と対向する第2面の第2配線接続部に第2導電配線が接続される電子基板の製造方法であって、基材の表面に前記第2配線接続部を当接させて前記電子部品を載置する工程と、前記基材の表面上の前記電子部品の周囲に絶縁材料で形成された絶縁層を成膜する工程と、前記絶縁層上に前記第1配線接続部に接続する前記第1導電配線を形成する工程と、前記電子部品から前記基材を剥離するとともに、前記電子部品及び前記絶縁層を反転する工程と前記基材が剥離されて露出した前記絶縁層上に前記第2配線接続部に接続する前記第2導電配線を形成する工程とを有することを特徴とするものである。
従って、本発明の電子基板の製造方法では、基材上に載置された電子部品の第1配線接続部と絶縁層に跨る第1導電配線を上方から形成することができる。また、本発明では、基材が剥離されて反転された電子部品の第2配線接続部と絶縁層に跨る第2導電配線を上方から形成することができる。
そのため、本発明では、導電配線上に電子部品を載置する場合のように、導電配線を押しつぶしたり、傾いた状態で電子部品を載置することがなくなり、電子部品の対向する両面において、導電配線と配線接続部とを安定して接続することが可能になる。
従って、本発明の電子基板の製造方法では、半硬化状態の絶縁層上に容易に導電配線を形成できるとともに、絶縁層及び第2絶縁層を加熱した際に、双方の層が同時に硬化するため、絶縁層の間に応力を残さない状態とすることができる。
従って、本発明では、硬化するエネルギ量よりも小さなエネルギ量の光で絶縁層及び第2絶縁層を照射することにより、絶縁層及び第2絶縁層を容易に半硬化状態にすることができる。また、これら絶縁層及び第2絶縁層を一括して加熱することにより、容易に硬化させることが可能になる。なお、
本発明における半硬化とは、絶縁材料に含まれる材料の状態が、吐出時の状態と、完全な硬化状態との間の状態になることを意味する。吐出時の状態とは、絶縁材料が液滴として吐出されうる粘性を有している状態である。
これにより、本発明では、導電配線が絶縁層を挟んで複数層に亘って形成され、電子部品と導電配線とが安定した状態で接続され、また亀裂が生じない高品質の多層配線基板を得ることができる。
従って、本発明では、基材の表面に載置した電子部品が移動することなく、所定位置に容易に位置決めすることが可能になる。
従って、本発明の電子基板の製造方法では、電子部品の周囲に塗布した絶縁層及び樹脂層の外形形状を貫通孔の所定形状とすることができ、所望形状の電子基板を容易に製造することが可能になる。
これにより、本発明では、基材を剥離した後に、電子基板を押し出すことにより、製造された電子基板をフレームの貫通孔から容易に抜き出す(取り出す)ことが可能になる。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
まず、本発明に係る多層配線基板の製造方法において用いられる液滴吐出装置について図1及び図2を参照して説明する。
図1に示す液滴吐出装置1は、基本的にはインクジェット装置である。より具体的には、液滴吐出装置1は、液状材料111を保持するタンク101と、チューブ110と、グランドステージGSと、吐出ヘッド部(液滴吐出ヘッド)103と、ステージ106と、第1位置制御装置104と、第2位置制御装置108と、制御部112と、光照射装置140と、支持部104aと、を備えている。
ステージ106は基板(後述)を固定するための平面を提供している。さらにステージ106は、吸引力を用いて基板の位置を固定する機能も有する。
光照射装置140は、基板に付与された液状材料111に紫外光を照射する装置である。光照射装置140の紫外光の照射のON・OFFは制御部112によって制御される。
キャビティ120は、振動板126と、ノズルプレート128と、一対の隔壁122と、によって囲まれた部分である。キャビティ120はノズル118に対応して設けられているため、キャビティ120の数とノズル118の数とは同じである。キャビティ120には、一対の隔壁122間に位置する供給口130を介して、液たまり129から液状材料111が供給される。なお、本実施例では、ノズル118の直径は、例えば約27μmである。
なお、吐出部127は、ピエゾ素子の代わりに電気熱変換素子を有してもよい。つまり、吐出部127は、電気熱変換素子による材料の熱膨張を利用して材料を吐出する構成を有していてもよい。
続いて、本発明に係る電子基板の製造法を適用して製造される多層配線基板について図3を参照して説明する。
図3に示す多層配線基板(電子基板)500は、複数の電子部品、導電配線、絶縁層等が積層して搭載されたものである。
以下、詳細に説明する。
チップ部品24、25としては、ここでは、アンテナ素子及び水晶振動子がそれぞれ実装される。
続いて、上記多層配線基板(電子基板)500の製造方法について、図4乃至図7を参照して説明する。
本実施形態では、図4(a)に示すように、多層配線基板500の外形形状に対応した形状の貫通孔Kを有するフレームFを用いて多層配線基板500を製造する。
まず、図4(a)に示すフレームFの下面(一面)Faに、表面Saに粘着性を有する基材としての粘着シートSを、貫通孔Kを覆うように貼設する。
続いて、貫通孔K内で露出するこの粘着シートSの表面Sa上の所定位置に、マウンタ等を用いてチップ部品20、21を載置する。
このとき、チップ部品20、21は、電極部20a、21aをそれぞれ当接させて載置される。また、粘着シートSの表面Saは、粘着性を有しているため、載置されたチップ部品20、21は、移動することなく、所定位置に位置決めされる。
なお、この絶縁性インクの塗布は、スルーホールH7を囲むように形成し、スルーホールH7に対応する孔部を形成する。
ここで、絶縁性インクの半硬化とは、絶縁性インクに含まれる光硬化性材料の状態が、吐出時の状態と、完全な硬化状態との間の状態になることを意味する。本実施形態では、このような中間の状態が上述の半硬化状態である。なお、吐出時の状態とは、光硬化性材料がノズル118から吐出されうる粘性を有している状態である。
これにより、図4(b)に示すように、半硬化状態の絶縁層60Aが成膜される。
本実施形態では、直径10nm程度の銀微粒子が有機溶剤に分散した銀微粒子分散液の分散媒をテトラデカンで置換してこれを希釈し、濃度が60wt%、粘度が8mPa・s、表面張力が0.022N/mとなるように調整したものを導電性インクとして用いた。
また、上記分散媒としては、銀微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。また、分散液の粘度は、例えば1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周囲がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるからである。
なお、この絶縁性インクの塗布は、スルーホールH6、H8を囲むように形成し、スルーホールH6、H8に対応する孔部を形成する。
そして、図5(c)に示すように、フレームFの下面Faから粘着シートSを剥離することにより、チップ部品20、21の電極部20a、21a、スルーホールH7及び絶縁層60Aを露出させる。
なお、この絶縁性インクの塗布は、スルーホールH1、H2を囲むように形成し、スルーホールH1、H2に対応する孔部を形成する。そして、紫外光照射して半硬化状態の絶縁層60Bを形成した後に、絶縁層60Bの孔部に液滴吐出方式を用いて上述した導電性インクを吐出することで、スルーホールH1、H2を形成する。
なお、チップ部品24、25としては、ここでは、アンテナ素子及び水晶振動子をそれぞれ実装した。
以上の工程により、多層配線基板500を形成することができる。
また、本実施形態では、液滴吐出方式で絶縁性インクを塗布するため、印刷法やフォトリソ法等のように、マスクやレジスト等を用いることなく、容易に接着材をパターニングすることができ、また消費する接着材に無駄が生じないため、コスト低減にも寄与できる。さらに、本実施形態では、光エネルギの付与により絶縁性インクを半硬化状態にしているため、半硬化処理が容易であるとともに、例えばマスク等を用いることで、容易に紫外光の照射範囲を規定でき、半硬化させる領域を容易にパターニングすることが可能になる。
また、上記実施形態では、絶縁層50、52、60A、、60B、62、64及び配線15、51A、51B、53A、53B、61、63A、63B、スルーホールH1〜H8を一括して加熱することにより硬化させる構成としたが、これに限定されるものではなく、中途で適宜加熱して硬化させる手順としてもよい。
この構成では、絶縁膜60A、52、50が上方に押されて僅かでも移動すると、貫通孔Kから離れることになり、容易にフレームFから離脱させることができる。また、フレームFは、必ずしも用いる必要もなく、液滴吐出法によるパターニングのみで多層配線基板500を形成する手順としてもよい。
Claims (6)
- 電子部品の第1面に配置された第1配線接続部に第1導電配線が接続され、前記第1面と対向する第2面の第2配線接続部に第2導電配線が接続される電子基板の製造方法であって、
基材の表面に前記第2配線接続部を当接させて前記電子部品を載置する工程と、
前記基材の表面上の前記電子部品の周囲に絶縁材料で形成された絶縁層を成膜する工程と、
前記絶縁層上に前記第1配線接続部に接続する前記第1導電配線を形成する工程と、
前記電子部品から前記基材を剥離するとともに、前記電子部品及び前記絶縁層を反転する工程と
前記基材が剥離されて露出した前記絶縁層上に前記第2配線接続部に接続する前記第2導電配線を形成する工程と、
前記絶縁層を半硬化状態で成膜する工程と、
前記第1導電配線と前記第2導電配線との少なくとも一方を覆う第2絶縁層を半硬化状態で成膜する工程と、
半硬化状態の前記絶縁層及び前記第2絶縁層を一括して硬化させる工程とを有することを特徴とする電子基板の製造方法。 - 請求項1記載の電子基板の製造方法において、
前記絶縁材料は光硬化性及び熱硬化性を有することを特徴とする電子基板の製造方法。 - 請求項1または2記載の電子基板の製造方法において、
前記第2絶縁層上に、前記第1導電配線と前記第2導電配線との少なくとも一方に電気的に接続される第3導電配線を形成する工程と、
前記絶縁材料で形成され前記第3導電配線を覆う第3絶縁層を形成する工程とを有することを特徴とする電子基板の製造方法。 - 請求項1から3のいずれか一項に記載の電子基板の製造方法において、
前記基材の表面は、粘着性を有することを特徴とする電子基板の製造方法。 - 請求項1から4のいずれか一項に記載の電子基板の製造方法において、
所定形状の貫通孔を有するフレームの一面に、前記貫通孔を覆って前記基材を貼設する工程を有し、
前記貫通孔内に露出する前記基材の表面に前記電子部品を載置することを特徴とする電子基板の製造方法。 - 請求項5記載の電子基板の製造方法において、
前記貫通孔は、テーパ状に形成されていることを特徴とする電子基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309941A JP4888073B2 (ja) | 2006-11-16 | 2006-11-16 | 電子基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309941A JP4888073B2 (ja) | 2006-11-16 | 2006-11-16 | 電子基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130578A JP2008130578A (ja) | 2008-06-05 |
JP4888073B2 true JP4888073B2 (ja) | 2012-02-29 |
Family
ID=39556149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309941A Expired - Fee Related JP4888073B2 (ja) | 2006-11-16 | 2006-11-16 | 電子基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888073B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182776A (ja) * | 2009-02-04 | 2010-08-19 | Konica Minolta Holdings Inc | 導電膜パターンおよび導電膜パターンの形成方法 |
WO2021019684A1 (ja) * | 2019-07-30 | 2021-02-04 | 株式会社Fuji | スタック部品の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100251859B1 (ko) * | 1997-01-28 | 2000-04-15 | 마이클 디. 오브라이언 | 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법 |
JP3959261B2 (ja) * | 2000-12-26 | 2007-08-15 | 日本特殊陶業株式会社 | 配線基板 |
JP4342353B2 (ja) * | 2004-03-17 | 2009-10-14 | 三洋電機株式会社 | 回路装置およびその製造方法 |
JP4207917B2 (ja) * | 2005-04-01 | 2009-01-14 | セイコーエプソン株式会社 | 多層構造基板の製造方法 |
-
2006
- 2006-11-16 JP JP2006309941A patent/JP4888073B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008130578A (ja) | 2008-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100788445B1 (ko) | 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 | |
JP4096962B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
US7479297B2 (en) | Method of manufacturing a multi-layered wiring board | |
KR100714820B1 (ko) | 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기 | |
JP4207917B2 (ja) | 多層構造基板の製造方法 | |
JP4379386B2 (ja) | 多層構造形成方法 | |
JP2008117997A (ja) | 電子基板の製造方法 | |
JP2007073955A (ja) | 印刷回路基板の回路パターン形成方法 | |
JP4100385B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP2006140437A (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP2004146694A (ja) | 多層回路基板の製造方法およびそれにより製造される多層回路基板 | |
KR100692470B1 (ko) | 배선 패턴 형성 방법, 배선 패턴 및 전자 기기 | |
KR100691715B1 (ko) | 배선 패턴의 형성 방법, 다층 배선 기판의 제조 방법 | |
JP4888073B2 (ja) | 電子基板の製造方法 | |
JP4211842B2 (ja) | 電子基板の製造方法及び多層配線基板の製造方法 | |
JP2008034880A (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
JP4888072B2 (ja) | 電子基板の製造方法 | |
JP2006073561A (ja) | 回路基板 | |
JP2007116193A (ja) | 多層配線基板の製造方法、電子デバイス、電子機器 | |
JP2008124294A (ja) | 電子基板とその製造方法 | |
JP2007067189A (ja) | 配線基板及びその製造方法 | |
JP2005340437A (ja) | 多層配線基板の製造方法、電子デバイス及び電子機器 | |
JP2008124106A (ja) | 多層配線基板の製造方法 | |
JP2008258376A (ja) | 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール | |
JP2005327985A (ja) | 電極間接続構造、電極間接続方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |