WO2021019684A1 - スタック部品の製造方法 - Google Patents

スタック部品の製造方法 Download PDF

Info

Publication number
WO2021019684A1
WO2021019684A1 PCT/JP2019/029821 JP2019029821W WO2021019684A1 WO 2021019684 A1 WO2021019684 A1 WO 2021019684A1 JP 2019029821 W JP2019029821 W JP 2019029821W WO 2021019684 A1 WO2021019684 A1 WO 2021019684A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit layer
circuit
interposer
stack component
manufacturing
Prior art date
Application number
PCT/JP2019/029821
Other languages
English (en)
French (fr)
Inventor
亮二郎 富永
Original Assignee
株式会社Ｆｕｊｉ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｆｕｊｉ filed Critical 株式会社Ｆｕｊｉ
Priority to US17/630,870 priority Critical patent/US20220271010A1/en
Priority to JP2021536514A priority patent/JP7130875B2/ja
Priority to EP19939888.4A priority patent/EP4007462A4/en
Priority to PCT/JP2019/029821 priority patent/WO2021019684A1/ja
Publication of WO2021019684A1 publication Critical patent/WO2021019684A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Definitions

  • This specification discloses a technique relating to a method for manufacturing a stack component in which laminated circuit layers are electrically connected by an interlayer connection pin.
  • a plurality of printed wiring boards cut to a predetermined size are formed as a plurality of circuit layers to be laminated.
  • the printed wiring board on the upper layer side is placed on the printed wiring board on the lower layer side via an insulating layer.
  • Stacked parts are manufactured by repeating the work of inserting interlayer connection pins into the through holes of the laminated printed wiring board on the upper layer side and electrically connecting the two layers of printed wiring boards. is there.
  • Patent Document 1 has a drawback that the productivity is poor and the manufacturing cost is high because there are many laborious steps. Moreover, the degree of freedom in design is small, and it is not possible to sufficiently meet the demands for diversification and high density of laminated structures.
  • a circuit element is mounted on at least one circuit layer among a plurality of stacked circuit layers, the circuit layers are electrically connected by an interlayer connection pin, and the circuit layers are interleaved with each other.
  • a printing step of forming the circuit layer and the interposer by arranging them in a plane and simultaneously printing them with a 3D printer and the circuit.
  • the feature of this manufacturing method is that the circuit layer and the interposer are arranged in a plane on a 3D printer and printed at the same time to form the interposer, and then the interposer is mounted on the circuit layer to assemble the stack parts.
  • the circuit layer and the interposer can be efficiently formed at the same time, and the variation of the circuit layer and the interposer can be easily diversified.
  • by adopting a configuration in which interlayer connection pins are inserted into the interposer mounted on the circuit layer to electrically connect the circuit layers it is easy to diversify the laminated structure and increase the density.
  • FIG. 1A is a vertical sectional view illustrating a printing process in a method for manufacturing a stack component according to an embodiment.
  • FIG. 1B is a vertical cross-sectional view illustrating a circuit element mounting process in the method for manufacturing a stack component according to an embodiment.
  • FIG. 1C is a vertical cross-sectional view illustrating an interposer mounting process in the method for manufacturing a stack component according to an embodiment.
  • FIG. 1D is a vertical cross-sectional view illustrating an interlayer connection pin insertion step in the stack component manufacturing method of one embodiment.
  • FIG. 2 is a vertical cross-sectional view showing a configuration example of vertically stacked stacked stack parts.
  • FIG. 3 is a vertical cross-sectional view showing a configuration example of a stack component for an area layer.
  • FIG. 4 is a vertical cross-sectional view showing a configuration example of a mixed-stacked stack component.
  • FIG. 5 is a vertical cross-sectional view showing a configuration example of a double-sided plate-shaped laminated stack component.
  • FIG. 6 is a vertical cross-sectional view showing a configuration example of a double-sided plate-shaped laminated stack component containing a small stack component.
  • a printing process is performed in which a circuit layer 11 and an interposer 12 are arranged in a plane on a printing stage 10 on which a printed matter is placed and simultaneously printed by using a 3D printer (not shown).
  • the interposer 12 functions as a spacer that forms a space (insertion hole) for inserting the interlayer connection pin 13 between the circuit layers 11 to be laminated.
  • At least one of the plurality of circuit layers 11 to be laminated is arranged in a plane with the interposer 12 and printed at the same time.
  • the plurality of circuit layers 11 are printed.
  • 11 is formed by arranging the interposer 12 in a plane and printing at the same time.
  • the interposers 12 for a plurality of layers are arranged in a plane with the circuit layer 11 and printed at the same time.
  • each circuit layer 11 When printing each circuit layer 11, the insulating layer 11a, the wiring pattern 11b, the terminal portion 11c, and the like are printed and formed.
  • the insulating layer 11a is formed by printing an insulating ink such as UV resin ink.
  • the wiring pattern 11b and the terminal portion 11c are formed by printing a conductive paste, nano-silver ink, or the like.
  • Each interposer 12 is formed by printing an insulating ink such as UV resin ink, similarly to the insulating layer 11a.
  • a circuit element 14 such as a semiconductor chip is mounted at a predetermined position on the printed circuit layer 11 for surface mounting such as flip chip bonding or wire bonding. It is mounted by mounting technology and the terminals on the lower surface of the circuit element 14 are connected to the terminal portion 11c of the circuit layer 11.
  • the small stack component 21 manufactured by the manufacturing method of this embodiment may be mounted at a predetermined position on the circuit layer 11.
  • the process proceeds to the interposer mounting process, and as shown in FIG. 1C, the interposer 12 formed on the printing stage 10 is peeled off from the printing stage 10, and the interposer 12 is placed at a predetermined position on the circuit layer 11. It is mounted on and joined.
  • the process proceeds to the interlayer connection pin insertion step, and as shown in FIG. 1D, the interlayer connection pin 13 is inserted into the interposer 12 mounted on the circuit layer 11, and the lower end of the interlayer connection pin 13 is the circuit layer. It is electrically connected to the terminal portion 11c of 11.
  • the interlayer connection pin 13 used in this embodiment has a built-in spring (not shown), and the upper end thereof can be expanded and contracted by the spring. As a result, when the interlayer connection pin 13 is inserted into the interposer 12, the upper end portion of the interlayer connection pin 13 protrudes upward from the upper end of the interposer 12.
  • the upper end portion of the interlayer connection pin 13 is brought into contact with the terminal portion 11c of the circuit layer 11 of the unit 16 on the upper layer side and pushed in, so that the electrical connection between the two is ensured.
  • the circuit layer 11 instead of the unit 16 on the upper layer side, only the circuit layer 11 may be laminated.
  • stack parts having various laminated structures shown in FIGS. 2 to 6 can be assembled.
  • the vertically stacked stack component shown in FIG. 2 is a stack component in which two units 15 and 16 are simply stacked, and only the circuit layer 11 on the component surface side is laminated on the unit 16 on the upper layer side.
  • the units 15 and 16 having three or more layers may be vertically stacked and laminated, and only the circuit layer 11 on the component surface side may be laminated on the uppermost unit 16.
  • the stack component of the area-to-area layer shown in FIG. 3 is a stack of the upper layer side units 16 of the two units 15 and 16 stacked on the lower layer side unit 15 in a state of being turned upside down.
  • the interposer 12 and the interlayer connection pin 13 are not mounted on the unit 16 on the upper layer side, only the circuit element 14 is mounted, and the circuit layer 11 of the unit 16 on the upper layer side is mounted on the interposer 12 of the unit 15 on the lower layer side. It is laminated through.
  • the circuit element 14 mounted on the circuit layer 11 of the unit 16 on the upper layer side faces downward, and the stack component is housed inside the stack component together with the circuit element 14 mounted on the circuit layer 11 of the unit 15 on the lower layer side. It is in a state of being.
  • a small stack component 21 assembled by the manufacturing method of this embodiment is mounted side by side with the circuit element 14 on the circuit layer 11 of the unit 15 on the lower layer side, and the unit on the lower layer side.
  • the circuit layer 11 on the surface side of the component is laminated on the 15.
  • the small stack component 21 mounted on the circuit layer 11 of the unit 15 on the lower layer side may be assembled on the circuit layer 11 of the unit 15 on the lower layer side, or the small stack component 21 assembled at another place may be assembled. May be mounted on the circuit layer 11 of the unit 15 on the lower layer side.
  • the circuit element 14 may be mounted on the upper surface of the circuit layer 11 on the component surface side.
  • the small stack component 21 is mounted on the circuit layer 11 of the unit 15 on the lower layer side, a plurality of types of interposers 12 (lengths) having different lengths are mounted on the circuit layer 11 of the unit 15 on the lower layer side. It is configured to be equipped with a plurality of types of interlayer connection pins 13) having different characteristics.
  • the double-sided plate-shaped laminated stack component shown in FIG. 5 is a stack component simulating a double-sided build-up board, in which a circuit element 14 is mounted on the lower surface of the circuit layer 11 of the lower layer side unit 15 and the lower layer side unit 15 is mounted.
  • the circuit element 14 is mounted on the upper surface of the circuit layer 11 on the surface side of the component laminated above.
  • the interposer 12 and the interlayer connection pin 13 are not mounted on the unit 16 on the upper layer side, only the circuit element 14 is mounted, and the circuit layer 11 of the unit 16 on the upper layer side is mounted on the interposer 12 of the unit 15 on the lower layer side. It is laminated through.
  • the step of mounting the circuit element 14 on the circuit layer 11 of each of the units 15 and 16 may be before or after the step of laminating the two units 15 and 16.
  • the double-sided plate-shaped laminated stack component shown in FIG. 6 is a stack component simulating a double-sided build-up board with built-in components, and has a configuration in which a small stack component 21 is built between layers of the double-sided plate-shaped laminated stack component. ing.
  • the built-in small stack component 21 may be assembled on the circuit layer 11 of the lower unit 15 or the small stack component 21 assembled at another location may be assembled on the circuit layer 11 of the lower unit 15. It may be installed in.
  • Other configurations are the same as those of the double-sided plate-shaped laminated stack component shown in FIG.
  • the circuit layer 11 and the interposer 12 are arranged in a plane on the printing stage 10 by using a 3D printer and simultaneously printed to form the printing stage. Since the interposer 12 peeled off from 10 is mounted on the circuit layer 11 and the interlayer connection pin 13 is inserted into the interposer 12 to assemble the unit 15 (16), the circuit layer 11 and the interposer 12 can be efficiently assembled at the same time. Not only can it be formed, but it is also easy to diversify the variations of the circuit layer 11 and the interposer 12. Moreover, since the interlayer connection pin 13 is inserted into the interposer 12 mounted on the circuit layer 11 to form the unit 15 (16) for one layer, stack parts having various laminated structures shown in FIGS. 2 to 6 are manufactured. It is possible to easily diversify and increase the density of the laminated structure.
  • the present invention is not limited to the configuration of the above embodiment, and for example, the number of stacked circuit layers 11 and the number of mounted circuit elements 14 may be changed, or an interlayer connection pin having no built-in spring may be used. It goes without saying that various changes can be made within the range that does not deviate from the gist.

Abstract

積層する回路層（１１）間に、層間接続ピン（１３）を挿入するスペースを形成するインターポーザ（１２）を介在させたスタック部品の製造方法において、３Ｄプリンタで回路層とインターポーザとを平面的に並べて同時に印刷して形成する印刷工程と、前記回路層に回路素子（１４）を搭載する工程と、前記回路層に前記インターポーザを搭載する工程と、前記回路層に搭載した前記インターポーザに層間接続ピンを挿入する工程と、前記回路層上に前記インターポーザを介して他の回路層を積層することで前記回路層と前記他の回路層との間を前記層間接続ピンで電気的に接続する工程とを含む。

Description

スタック部品の製造方法
　本明細書は、積層した回路層間を層間接続ピンで電気的に接続したスタック部品の製造方法に関する技術を開示したものである。
　従来のスタック部品の製造方法は、例えば特許文献１（特開２００１－３５２１７６号公報）に記載されているように、積層する複数の回路層として、所定サイズに切断した複数枚のプリント配線基板を用い、各プリント配線基板に配線パターンを形成して、各プリント配線基板に半導体チップ等の回路素子を搭載した後、下層側のプリント配線基板上に絶縁層を介して上層側のプリント配線基板を積層し、積層した上層側のプリント配線基板のスルーホールに層間接続ピンを挿入して２層のプリント配線基板間を電気的に接続するという作業を繰り返してスタック部品を製造するようにしたものがある。
特開２００１－３５２１７６号公報
　しかし、上述した特許文献１の製造方法では、手間のかかる工程が多いため、生産性が悪く、製造コストが高くなる欠点がある。しかも、設計の自由度が小さく、積層構造の多様化や高密度化の要求に十分に対応できない。
　上記課題を解決するために、積層する複数の回路層のうちの少なくとも１つの回路層に回路素子を搭載すると共に、前記回路層間を層間接続ピンで電気的に接続し、且つ、前記回路層間に前記層間接続ピンを挿入するスペースを形成するインターポーザを介在させたスタック部品の製造方法において、３Ｄプリンタで前記回路層と前記インターポーザとを平面的に並べて同時に印刷して形成する印刷工程と、前記回路層に前記回路素子を搭載する工程と、前記回路層に前記インターポーザを搭載する工程と、前記回路層に搭載した前記インターポーザに前記層間接続ピンを挿入する工程と、前記回路層上に前記インターポーザを介して他の回路層を積層することで前記回路層と前記他の回路層との間を前記層間接続ピンで電気的に接続する工程とを含む。
　この製造方法の特徴は、３Ｄプリンタで回路層とインターポーザとを平面的に並べて同時に印刷して形成し、その後、回路層にインターポーザを搭載してスタック部品を組み立てることである。この製造方法では、回路層とインターポーザを同時に能率良く形成できると共に、回路層とインターポーザのバリエーションの多様化も容易である。しかも、回路層に搭載したインターポーザに層間接続ピンを挿入して回路層間を電気的に接続する構成を採用することで、積層構造の多様化や高密度化も容易である。
図１Ａは一実施例のスタック部品の製造方法における印刷工程を説明する縦断面図である。 図１Ｂは一実施例のスタック部品の製造方法における回路素子搭載工程を説明する縦断面図である。 図１Ｃは一実施例のスタック部品の製造方法におけるインターポーザ搭載工程を説明する縦断面図である。 図１Ｄは一実施例のスタック部品の製造方法における層間接続ピン挿入工程を説明する縦断面図である。 図２は縦積み積層のスタック部品の構成例を示す縦断面図である。 図３は対面積層のスタック部品の構成例を示す縦断面図である。 図４は混在積層のスタック部品の構成例を示す縦断面図である。 図５は両面板状の積層のスタック部品の構成例を示す縦断面図である。 図６は小型スタック部品を内蔵した両面板状の積層のスタック部品の構成例を示す縦断面図である。
　以下、本明細書に開示した一実施例を説明する。
　図１Ａ乃至図１Ｄを用いて本実施例のスタック部品の製造方法の各工程を説明する。
　まず、図１Ａに示すように、３Ｄプリンタ（図示せず）を使用して、印刷物を載せる印刷ステージ１０上に回路層１１とインターポーザ１２とを平面的に並べて同時に印刷して形成する印刷工程を実行する。インターポーザ１２は、積層する回路層１１間に層間接続ピン１３を挿入するスペース（挿入孔）を形成するスペーサとして機能する。
　この印刷工程では、積層する複数の回路層１１のうちの少なくとも１つの回路層１１をインターポーザ１２と平面的に並べて同時に印刷するが、複数の回路層１１を印刷する場合には、複数の回路層１１をインターポーザ１２と平面的に並べて同時に印刷して形成する。複数層分のインターポーザ１２を印刷する場合には、複数層分のインターポーザ１２を回路層１１と平面的に並べて同時に印刷して形成する。
　但し、印刷ステージ１０上の印刷スペースが不足して、積層する複数の回路層１１とインターポーザ１２の全てを平面的に並べて同時に印刷できない場合には、２回以上の印刷工程に分けて印刷するようにすれば良い。また、一部の回路層１１及び／又は一部のインターポーザ１２は、別の形成方法で形成するようにしても良い。
　各回路層１１を印刷する際に、絶縁層１１ａ、配線パターン１１ｂ及び端子部１１ｃ等を印刷して形成する。絶縁層１１ａは、ＵＶ樹脂インク等の絶縁性インクを印刷して形成する。配線パターン１１ｂ及び端子部１１ｃは、導電性ペースト又はナノ銀インク等を印刷して形成する。各インターポーザ１２は、絶縁層１１ａと同様に、ＵＶ樹脂インク等の絶縁性インクを印刷して形成する。
　印刷工程終了後、回路素子搭載工程に移行し、図１Ｂに示すように、印刷した回路層１１上の所定位置に半導体チップ等の回路素子１４をフリップチップボンディング等の表面実装やワイヤボンディング等の実装技術により搭載して、回路素子１４の下面の端子を回路層１１の端子部１１ｃに接続する。尚、後述する図４及び図６に示すように、本実施例の製造方法で製造した小型のスタック部品２１を回路層１１上の所定位置に搭載しても良い。
　回路素子搭載工程終了後、インターポーザ搭載工程に移行し、図１Ｃに示すように、印刷ステージ１０上で形成したインターポーザ１２を印刷ステージ１０から剥離して、当該インターポーザ１２を回路層１１上の所定位置に搭載して接合する。
　インターポーザ搭載工程終了後、層間接続ピン挿入工程に移行し、図１Ｄに示すように、回路層１１に搭載したインターポーザ１２に層間接続ピン１３を挿入して、当該層間接続ピン１３の下端を回路層１１の端子部１１ｃに電気的に接続する。本実施例で使用する層間接続ピン１３は、スプリング（図示せず）を内蔵し、このスプリングにより上端部が伸縮可能に構成されている。これにより、インターポーザ１２に層間接続ピン１３を挿入した状態において、層間接続ピン１３の上端部がインターポーザ１２の上端から上方に突出した状態となる。
　以上のようにして１層目のユニット１５を組み立てる。同様の方法で２層目以降のユニット１６を組み立てる。この後、複数のユニット１５，１６を積層してスタック部品を製造する。この際、下層側のユニット１５上に上層側のユニット１６を積層して、下層側のユニット１５の回路層１１上にインターポーザ１２を介して上層側のユニット１６の回路層１１を積層することで、下層側のユニット１５の回路層１１と上層側のユニット１６の回路層１１との間を層間接続ピン１３で電気的に接続する。この際、層間接続ピン１３の上端部が上層側のユニット１６の回路層１１の端子部１１ｃに当接して押し込まれた状態となり、両者の電気的な接続が確実なものとなる。尚、上層側のユニット１６に代えて、回路層１１のみを積層するようにしても良い。
　本実施例の製造方法では、図２乃至図６に示す様々な積層構造のスタック部品を組み立てることができる。
　図２に示す縦積み積層のスタック部品は、２つのユニット１５，１６を単純に積み上げるように積層し、上層側のユニット１６上に部品表面側の回路層１１のみを積層したものである。３層分以上のユニット１５，１６を縦積み積層して、最上層のユニット１６上に部品表面側の回路層１１のみを積層するようにしても良い。
　図３に示す対面積層のスタック部品は、２つのユニット１５，１６のうちの上層側のユニット１６を上下反転させた状態で下層側のユニット１５上に積層したものである。この場合、上層側のユニット１６には、インターポーザ１２と層間接続ピン１３を搭載せず、回路素子１４のみを搭載し、上層側のユニット１６の回路層１１を下層側のユニット１５のインターポーザ１２を介して積層している。この対面積層のスタック部品は、上層側のユニット１６の回路層１１に搭載した回路素子１４が下向きとなり、下層側のユニット１５の回路層１１に搭載した回路素子１４と共にスタック部品の内部に収容された状態となっている。
　図４に示す混在積層のスタック部品は、下層側のユニット１５の回路層１１上に、本実施例の製造方法で組み立てた小型のスタック部品２１を回路素子１４と並べて搭載し、下層側のユニット１５上に部品表面側の回路層１１を積層したものである。下層側のユニット１５の回路層１１上に搭載する小型のスタック部品２１は、下層側のユニット１５の回路層１１上で組み立てるようにしても良いし、別の場所で組み立てた小型のスタック部品２１を下層側のユニット１５の回路層１１上に搭載するようにしても良い。部品表面側の回路層１１の上面には回路素子１４を搭載するようにしても良い。この場合、下層側のユニット１５の回路層１１上に小型のスタック部品２１を搭載しているため、下層側のユニット１５の回路層１１上には、長さの異なる複数種類のインターポーザ１２（長さの異なる複数種類の層間接続ピン１３）を搭載した構成となっている。
　図５に示す両面板状の積層のスタック部品は、両面ビルドアップ基板を模擬したスタック部品であり、下層側のユニット１５の回路層１１の下面に回路素子１４を搭載し、下層側のユニット１５上に積層した部品表面側の回路層１１の上面に回路素子１４を搭載したものである。この場合、上層側のユニット１６には、インターポーザ１２と層間接続ピン１３を搭載せず、回路素子１４のみを搭載し、上層側のユニット１６の回路層１１を下層側のユニット１５のインターポーザ１２を介して積層している。各ユニット１５，１６の回路層１１に回路素子１４を搭載する工程は、２つのユニット１５，１６を積層する工程の前後いずれであっても良い。
　図６に示す両面板状の積層のスタック部品は、部品内蔵両面ビルドアップ基板を模擬したスタック部品であり、両面板状の積層のスタック部品の層間に小型のスタック部品２１を内蔵した構成となっている。内蔵する小型のスタック部品２１は、下層側のユニット１５の回路層１１上で組み立てるようにしても良いし、別の場所で組み立てた小型のスタック部品２１を下層側のユニット１５の回路層１１上に搭載するようにしても良い。その他の構成は、図５に示す両面板状の積層のスタック部品と同じ構成である。
　以上説明した本実施例のスタック部品の製造方法によれば、３Ｄプリンタを使用して印刷ステージ１０上で回路層１１とインターポーザ１２とを平面的に並べて同時に印刷して形成し、その後、印刷ステージ１０から剥離したインターポーザ１２を回路層１１上に搭載すると共に、このインターポーザ１２に層間接続ピン１３を挿入してユニット１５（１６）を組み立てるようにしたので、回路層１１とインターポーザ１２を同時に能率良く形成できると共に、回路層１１とインターポーザ１２のバリエーションの多様化も容易である。しかも、回路層１１に搭載したインターポーザ１２に層間接続ピン１３を挿入して１層分のユニット１５（１６）を構成するため、図２乃至図６に示す様々な積層構造のスタック部品を製造することができ、積層構造の多様化や高密度化も容易である。
　尚、本発明は、上記実施例の構成に限定されず、例えば、回路層１１の積層数や回路素子１４の搭載数を変更したり、スプリングを内蔵しない層間接続ピンを用いても良い等、要旨を逸脱しない範囲内で種々変更して実施できることは勿論である。
　１０…印刷ステージ、１１…回路層、１１ａ…絶縁層、１１ｂ…配線パターン、１１ｃ…端子部、１２…インターポーザ、１３…層間接続ピン、１４…回路素子、１５，１６…ユニット、２１…小型のスタック部品

Claims (10)

  1. 　積層する複数の回路層のうちの少なくとも１つの回路層に回路素子を搭載すると共に、前記回路層間を層間接続ピンで電気的に接続し、且つ、前記回路層間に前記層間接続ピンを挿入するスペースを形成するインターポーザを介在させたスタック部品の製造方法において、
    　３Ｄプリンタで前記回路層と前記インターポーザとを平面的に並べて同時に印刷して形成する印刷工程と、
    　前記回路層に前記回路素子を搭載する工程と、
    　前記回路層に前記インターポーザを搭載する工程と、
    　前記回路層に搭載した前記インターポーザに前記層間接続ピンを挿入する工程と、
    　前記回路層上に前記インターポーザを介して他の回路層を積層することで前記回路層と前記他の回路層との間を前記層間接続ピンで電気的に接続する工程と
    　を含む、スタック部品の製造方法。
  2. 　前記印刷工程では、前記スタック部品を構成する全ての層の回路層と前記インターポーザとを平面的に並べて同時に印刷して形成する、請求項１に記載のスタック部品の製造方法。
  3. 　一部の回路層及び／又は一部のインターポーザは、別の印刷工程又は別の形成方法で形成する、請求項１に記載のスタック部品の製造方法。
  4. 　前記層間接続ピンは、スプリングにより伸縮可能に構成されている、請求項１乃至３のいずれかに記載のスタック部品の製造方法。
  5. 　前記層間接続ピンは、長さの異なる複数種類の層間接続ピンを用いる、請求項１乃至４のいずれかに記載のスタック部品の製造方法。
  6. 　前記回路素子と前記インターポーザとを前記回路層の同じ面に搭載する、請求項１乃至５のいずれかに記載のスタック部品の製造方法。
  7. 　前記回路層の一方の面に前記回路素子を搭載し、他方の面に前記インターポーザを搭載する、請求項１乃至５のいずれかに記載のスタック部品の製造方法。
  8. 　前記スタック部品の最上層の回路層の上面及び／又は最下層の回路層の下面に回路素子を搭載する工程を含む、請求項１乃至７のいずれかに記載のスタック部品の製造方法。
  9. 　請求項１乃至７のいずれかに記載の製造方法で小型のスタック部品を製造する工程と、
    　前記回路層の上面に前記小型のスタック部品と前記インターポーザとを搭載する工程と、
    　前記回路層上に前記小型のスタック部品と前記インターポーザを介して他の回路層を積層することで前記回路層と前記他の回路層との間を前記層間接続ピンで電気的に接続する工程とを含む、請求項１乃至８のいずれかに記載のスタック部品の製造方法。
  10. 　前記回路層の上方に前記他の回路層を積層する前に、前記他の回路層の下面に回路素子を搭載する工程を含む、請求項１乃至９のいずれかに記載のスタック部品の製造方法。
PCT/JP2019/029821 2019-07-30 2019-07-30 スタック部品の製造方法 WO2021019684A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/630,870 US20220271010A1 (en) 2019-07-30 2019-07-30 Method for manufacturing stack components
JP2021536514A JP7130875B2 (ja) 2019-07-30 2019-07-30 スタック部品の製造方法
EP19939888.4A EP4007462A4 (en) 2019-07-30 2019-07-30 METHOD FOR MANUFACTURING STACKING COMPONENTS
PCT/JP2019/029821 WO2021019684A1 (ja) 2019-07-30 2019-07-30 スタック部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/029821 WO2021019684A1 (ja) 2019-07-30 2019-07-30 スタック部品の製造方法

Publications (1)

Publication Number Publication Date
WO2021019684A1 true WO2021019684A1 (ja) 2021-02-04

Family

ID=74228358

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/029821 WO2021019684A1 (ja) 2019-07-30 2019-07-30 スタック部品の製造方法

Country Status (4)

Country Link
US (1) US20220271010A1 (ja)
EP (1) EP4007462A4 (ja)
JP (1) JP7130875B2 (ja)
WO (1) WO2021019684A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018615A1 (ja) * 2022-07-22 2024-01-25 株式会社Fuji インタポーザ部材、回路基板作製方法、および設計方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352176A (ja) 2000-06-05 2001-12-21 Fuji Xerox Co Ltd 多層プリント配線基板および多層プリント配線基板製造方法
JP2008130578A (ja) * 2006-11-16 2008-06-05 Seiko Epson Corp 電子基板の製造方法
JP2017130553A (ja) * 2016-01-20 2017-07-27 株式会社ミマキエンジニアリング 電子素子設置基材の製造方法、電子部材の製造方法、及び造形装置
WO2017212567A1 (ja) * 2016-06-08 2017-12-14 富士機械製造株式会社 回路形成方法
WO2019102522A1 (ja) * 2017-11-21 2019-05-31 株式会社Ｆｕｊｉ ３次元積層電子デバイスの製造方法及び３次元積層電子デバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193350A (ja) * 1993-12-27 1995-07-28 Kokusai Electric Co Ltd 高周波信号の接続装置
WO2008136251A1 (ja) * 2007-05-02 2008-11-13 Murata Manufacturing Co., Ltd. 部品内蔵モジュール及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352176A (ja) 2000-06-05 2001-12-21 Fuji Xerox Co Ltd 多層プリント配線基板および多層プリント配線基板製造方法
JP2008130578A (ja) * 2006-11-16 2008-06-05 Seiko Epson Corp 電子基板の製造方法
JP2017130553A (ja) * 2016-01-20 2017-07-27 株式会社ミマキエンジニアリング 電子素子設置基材の製造方法、電子部材の製造方法、及び造形装置
WO2017212567A1 (ja) * 2016-06-08 2017-12-14 富士機械製造株式会社 回路形成方法
WO2019102522A1 (ja) * 2017-11-21 2019-05-31 株式会社Ｆｕｊｉ ３次元積層電子デバイスの製造方法及び３次元積層電子デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4007462A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018615A1 (ja) * 2022-07-22 2024-01-25 株式会社Fuji インタポーザ部材、回路基板作製方法、および設計方法

Also Published As

Publication number Publication date
JPWO2021019684A1 (ja) 2021-02-04
EP4007462A1 (en) 2022-06-01
EP4007462A4 (en) 2022-08-24
US20220271010A1 (en) 2022-08-25
JP7130875B2 (ja) 2022-09-05

Similar Documents

Publication Publication Date Title
KR101084252B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5268003B2 (ja) パッケージ基板を備えるデバイス
US8963013B2 (en) Three dimensional interposer device
US20120018193A1 (en) Multi layer circuit board and method of manufacturing the same
WO2013132930A1 (ja) 立体積層配線基板
JP2001257471A (ja) 多層配線基板及びその製造方法
US20150000959A1 (en) Multilayer printed circuit board having anisotropy condictive film and method for manufacturing same
JP2018512694A (ja) 電気接続構造の製造方法
WO2021019684A1 (ja) スタック部品の製造方法
CN108353500B (zh) 基板装置及制造基板装置的方法
JP2009027068A (ja) 半導体装置
EP2849226B1 (en) Semiconductor package
JP4033157B2 (ja) 導電路形成方法
TWI595706B (zh) 可接合電性連接結構及包含其之電子裝置
JP2007208193A (ja) セラミック基板
KR102249606B1 (ko) 집적 회로 인터페이스 및 이의 제조 방법
US20010000987A1 (en) Multilayer electronic part and method of producing the same
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
TWI628988B (zh) Electronic device and method of manufacturing same
KR20020065261A (ko) 세라믹 적층 부품 및 그 제조 방법
JP2023528210A (ja) 部品キャリアの縁部の二次元コンタクトアレイへの接続を利用した三次元の電気的集積構造
JP2017037877A (ja) 半導体装置及び半導体装置の製造方法
JP5942581B2 (ja) 多層基板の製造方法
JP2005136266A (ja) セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置
US9536824B2 (en) Dual sided circuit for surface mounting

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19939888

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021536514

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019939888

Country of ref document: EP

Effective date: 20220228