JP4033157B2 - 導電路形成方法 - Google Patents

導電路形成方法 Download PDF

Info

Publication number
JP4033157B2
JP4033157B2 JP2004095162A JP2004095162A JP4033157B2 JP 4033157 B2 JP4033157 B2 JP 4033157B2 JP 2004095162 A JP2004095162 A JP 2004095162A JP 2004095162 A JP2004095162 A JP 2004095162A JP 4033157 B2 JP4033157 B2 JP 4033157B2
Authority
JP
Japan
Prior art keywords
conductive
block
conductive path
conductive paste
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095162A
Other languages
English (en)
Other versions
JP2005285945A (ja
Inventor
哲也 津村
雅昭 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004095162A priority Critical patent/JP4033157B2/ja
Publication of JP2005285945A publication Critical patent/JP2005285945A/ja
Application granted granted Critical
Publication of JP4033157B2 publication Critical patent/JP4033157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、部品内蔵モジュールの導電路を形成する方法に関するものである。
近年、電子機器の高性能化、小型化の要求に従い、回路部品の高密度、高機能化が一層叫ばれている。そのため、回路部品の高密度化、高機能化に対応した回路基板が要求されている。その結果、回路基板の内部に部品を内蔵した、いわゆる部品内蔵モジュールの開発が進められている。部品内蔵モジュールの製造方法として、コンポジット樹脂シートにあらかじめ導電路を形成するための貫通孔を開け、そこに導電性ペーストを充填したものを複数枚積層したものを部品実装された基板に積層して加熱加圧することにより形成する方法が知られている。
図面を用いて、従来の実施例について説明する。
図5は従来の導電路形成の製造工程図である。図5(a)のa1はコンポジット材8に開けた貫通孔1に導電ペースト2を充填したものであり、a2は部品4の入る部分にブランク14を開けたものである。図5(b)は前記コンポジットシートa1及びa2と銅箔12を積層する状態を示し、図5(c)は積層して加熱加圧することにより半硬化状態で一体化したものである。図5(d)は、これを電子部品9が実装された基板4に積層して加熱加圧する状態を示し、図5(e)は一体化し、完全硬化した状態を示している。ここで、導電路13が形成される時、導電ペースト2は加圧された際に上下方向に圧縮されるため横方向に膨張する。したがって、導電ペースト2の側面には部品9との間にデッドスペース15となるコンポジット材8の絶縁性を有する部品が必要であり、もしもこれが無ければ圧縮された導電ペースト2は部品9に接触し、電気的絶縁性が保てなくなる。この導電ペースト2と部品9との間に存在するコンポジット材8の部分が回路パターン上、デッドスペース15となり、部品間はこのスペースを設ける必要が生じ、回路設計上の障害となる。図5(f)はこのモジュール基板をダイシングにより固片に分割することにより個々のモジュール16にした状態を示す。
図6は従来の導電路形成工法によって造られたモジュール16の平面図であり、図6(a)はデットスペース15が大きいために高密度実装された基板には導電路を設ける場所が限られることを示している。図6(b)はデッドスペース15のロスを最小限にするために導電路13を外周部に設置した状態を示す。
なお、この出願に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−168493号公報
前記従来の部品内蔵モジュールの製造方法は、性能及びコストの面で課題がある。すなわち機能面では、従来のコンポジット樹脂シートに開けた貫通孔に導電性ペーストを充填する方法では部品実装された回路基板にコンポジット樹脂シートを積層して加熱加圧する際にコンポジット樹脂シートの上下方向に圧力が加わるため導電路を形成する導電ペーストの部分が水平方向に膨張しようとするため部品近くに設けることができず、導電路と部品の間には一定のコンポジット樹脂シートの存在が必要である。したがって、この部分が回路基板上でのデッドスペースとなり導電路の数が多ければ多いほど回路基板上での実装密度を上げることは困難になる。また、この対策として導電路を基板外周に並べる方法がとられているが、これは回路設計上の制約となり設計スピードを遅らせるばかりか外周へ導電パターンを配置するためのパターンロスも発生する。また、コスト面では厚みの大きなコンポジット樹脂シートが少ないため薄厚のコンポジット樹脂シートに多数の穴加工をしたものに導電ペーストを充填し、また部品の入る部分にもブランク加工を施したものを多数枚位置合わせをしながら積層し、それからそれを部品実装された回路基板に積層して加熱加圧するという、複雑で精度のいる工程がコストアップになっているという問題があった。本発明は、上記従来の問題を解決するため、高機能で低コストの導電路の形成方法を提供することを目的とする。
上記課題を解決するために本発明の請求項1に記載の発明は、回路基板上に設けたランドに、あらかじめ貫通孔に導電性ペーストが充填されたブロックと、電子部品を実装して、前記回路基板上に絶縁樹脂を流し込み硬化させた後、絶縁樹脂を前記ブロックの上面が現れるまで研削することにより、この研削面に形成する導電層と前記ランドとを接続する導電路を形成するものであって、前記ブロックは、熱硬化性樹脂シートに開けられた貫通孔に導電性ペーストを充填した後、前記熱硬化性シートを積層して加圧、加熱することにより一体化したものであることを特徴とした導電路形成方法であり、導電路を内蔵したブロックを実装することにより容易に部品内蔵モジュール基板の導電路を形成することができる。また、ブロックの製作段階で導電路のピッチ間距離や径を確保できるとともに、このブロックは、貫通孔を開けた熱硬化性樹脂シートに導電性ペーストを充填して積層し、加圧、加熱することにより一体化したものであるので、熱硬化性樹脂シートを薄くして狭ピッチで導電路を形成することが容易であり高密度実装が可能であるだけでなく、任意の位置に導電路を内蔵したブロックを設置できるため回路設計が容易にできるという利点がある。さらに、樹脂を流し込むことによりモジュールを形成するため、積層などを必要としない簡単な製造プロセスであるため低コストで製造でき、液状の樹脂を流し込むため、実装されている部品の下部にも容易に充填するためボイドが発生しにくく、モジュール基板としての信頼性が高くなるという作用効果を有する。
本発明の請求項2に記載の発明は、導電性ペーストは、銀や銅などからなる導電性金属を熱硬化性樹脂に溶かしたものであって、貫通孔に充填した後、加熱により硬化することを特徴とする請求項1に記載の導電路形成方法であり、ペースト状であるため貫通孔に容易に充填できるという作用効果を有する。
本発明による導電路の形成方法は、導電路を内蔵したブロックを実装することにより、容易に導電路を形成することができる。また、あらかじめ導電路を内蔵したブロックの製作段階で、導電路のピッチ間距離や径を確保できるため、狭ピッチで導電路を形成することが容易であり、高密度実装が可能である。また、回路設計においても、任意の位置に導電路を内蔵したブロックを設置できるため、設計が容易にできるという利点がある。また、樹脂を流し込むことによりモジュールを形成するため、積層などを必要としない簡単な製造プロセスであるため、低コストで製造できる。また、液状の樹脂を流し込むため、実装されている部品の下部にも容易に充填することができ、ボイドが発生しにくく、部品内蔵モジュールの信頼性が高くなる製造方法を提供するものである。
以下、本発明の実施の形態における実施例について図面を用いて説明する。
図1は本発明の実施の形態1における導電路内蔵のブロックの構造と基板への実装状況を説明する図である。
図2は本発明の実施の形態1における導電路内蔵のブロックを基板に実装した後のモジュール形成の製造工程図である。
図3は本発明の実施の形態2における導電路内蔵のブロックの製造工程図である。
図4は本発明の実施の形態3における導電路内蔵のブロックの製造工程図である。
図5は従来の導電路形成の製造工程図である。
図6は従来の導電路形成工法によって造られたモジュールの平面図である。
図7は本発明による場合と従来の方法による場合の導電路スペースの比較図である。
図1(a)において、絶縁樹脂を成形して作られたブロック3の断面において、貫通孔1には導電性ペースト2が充填されている。図1(b)はこのブロック3が実装される基板4の断面図でありランド5の間にはレジスト6があり、ランド5の上には半田ペースト7が印刷されている。図1(c)はこのブロック3を基板4に実装する状態である。ブロック3の導電性ペースト2が、半田ペースト7を介して基板4のランド5に電気的に接続される。
図2(a)は、基板4にブロック3を図1で示したように設け、また、基板4上に電子部品9を実装した後に熱硬化性樹脂と無機フィラーを混合したコンポジット材8でモールドした状態である。図2(b)はこのコンポジット材8を上面からブロック3の上面が現れるまで切削した状態である。図2(c)は、切削した表面に導電層を形成し、エッチング法などによりランド5を形成した後レジスト6を印刷して構成し、ブロック3を介して基板4とモールドによって作られた上面との導通が成されている状態を示している。
図3は本発明の実施の形態2におけるブロック3の製造工程図を斜視図と断面図で説明したものである。図3(a)は、熱硬化性樹脂シート7に開けられた貫通孔1に導電ペースト2を充填したものを各層の導電性ペースト2が電気的に接続するようにして複数枚積層しようとする状態である。図3(b)は、積層した後に加熱加圧して一体化した状態を示している。図3(c)は、これを必要な所定の大きさに切り取ってブロック3単体にしている状態である。このブロック3を実装する工程以降は実施の形態1と同様である。
図4は本発明の実施の形態3におけるブロック3の製造工程図を斜視図と断面図で説明したものである。図4(a)は、絶縁樹脂板10に貫通孔1が開けられた状態である。この貫通孔1は絶縁樹脂板10を成形する時に作ってもよいし、絶縁樹脂板10を成形した後から、ドリル加工やレーザー加工等で作ってもよい。図4(b)は、この絶縁樹脂板10の両面にレジスト6を印刷した後にめっき処理を施して貫通孔1に銅めっき11を施し、表裏面を電気的に接続した状態である。図4(c)は、これを必要な大きさに切り取ってブロック3単体にしている状態である。このブロック3を実装する工程以降は実施の形態1と同様である。
また、図7は本発明による場合と従来の方法による場合の導電路スペースの比較図であり、実際製作されたモジュール16において従来の方法による場合の導電路13とデッドスペース15及び本発明による場合の導電路スペースを並べてその面積を比較した図であり、本発明による導電路の形成方法によれば、かなり小さい面積に、高密度に導電路が形成されるという効果の大きさを示すものである。
本発明にかかる導電路の形成方法は、導電路を内蔵したブロックを実装することにより、容易に導電路を形成することができ、このブロックを、貫通孔を開けた熱硬化性樹脂シートに導電性ペーストを充填して積層し、加圧、加熱することにより一体化したものであるので、ブロックの製作段階で通電路のピッチ間距離や径を確保するとともに、狭ピッチで導電路を形成することが容易であり、その結果、高密度実装が可能となる。また、任意の位置に導電路を内蔵したブロックを設置できるため、回路設計が容易にできるという利点がある。また、樹脂を流し込むことによりモジュールを形成するため、積層などを必要としない簡単な製造プロセスであるので、低コストで製造することができる。また、液状の樹脂を流し込むため、実装されている部品の下部にも容易に充填することができ、ボイドが発生しにくく、部品内蔵モジュールの信頼性が高くなるという効果を有し、部品内蔵モジュールの導電路の形成などの用途として有用である。
本発明の実施の形態1における導電路内蔵のブロックの構造と基板への実装状況を説明する図 本発明の実施の形態1における導電路内蔵のブロックを基板に実装した後のモジュール形成の製造工程図 本発明の実施の形態2における導電路内蔵のブロックの製造工程を示す図 本発明の実施の形態3における導電路内蔵のブロックの製造工程を示す図 従来の導電路形成の製造工程図 従来の導電路形成工法によって造られたモジュールの平面図 本発明による場合と従来の方法による場合の導電路スペースの比較図
符号の説明
1 貫通孔
2 導電ペースト
3 ブロック
4 基板
5 ランド
6 レジスト
7 半田ペースト
8 コンポジット材
9 電子部品
10 絶縁樹脂板
11 銅めっき
12 銅はく
13 導電路
14 ブランク
15 デッドスペース
16 モジュール
17 ピッチ間距離

Claims (2)

  1. 回路基板上に設けたランドに、あらかじめ貫通孔に導電性ペーストが充填されたブロックと、電子部品を実装して、前記回路基板上に絶縁樹脂を流し込み硬化させた後、絶縁樹脂を前記ブロックの上面が現れるまで研削することにより、この研削面に形成する導電層と前記ランドとを接続する導電路を形成するものであって、前記ブロックは、熱硬化性樹脂シートに開けられた貫通孔に導電性ペーストを充填した後、前記熱硬化性シートを積層して加圧、加熱することにより一体化したものであることを特徴とした導電路形成方法。
  2. 導電性ペーストは、銀や銅などからなる導電性金属を熱硬化性樹脂に溶かしたものであって、貫通孔に充填した後、加熱により硬化することを特徴とする請求項1に記載の導電路形成方法。
JP2004095162A 2004-03-29 2004-03-29 導電路形成方法 Expired - Fee Related JP4033157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095162A JP4033157B2 (ja) 2004-03-29 2004-03-29 導電路形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095162A JP4033157B2 (ja) 2004-03-29 2004-03-29 導電路形成方法

Publications (2)

Publication Number Publication Date
JP2005285945A JP2005285945A (ja) 2005-10-13
JP4033157B2 true JP4033157B2 (ja) 2008-01-16

Family

ID=35184025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095162A Expired - Fee Related JP4033157B2 (ja) 2004-03-29 2004-03-29 導電路形成方法

Country Status (1)

Country Link
JP (1) JP4033157B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124370A (ja) * 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
WO2009072482A1 (ja) * 2007-12-05 2009-06-11 Murata Manufacturing Co., Ltd. 部品内蔵モジュール及びその製造方法
WO2011024469A1 (ja) * 2009-08-28 2011-03-03 株式会社村田製作所 基板製造方法および樹脂基板
US8810008B2 (en) 2010-03-18 2014-08-19 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
JP2014099526A (ja) * 2012-11-15 2014-05-29 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び電子装置の製造方法
DE102015121044B4 (de) 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
JP6678196B2 (ja) 2018-03-29 2020-04-08 長瀬産業株式会社 半導体装置及び配線構造体の製造方法

Also Published As

Publication number Publication date
JP2005285945A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US9999134B2 (en) Self-decap cavity fabrication process and structure
JP6281016B2 (ja) 回路基板及びその製造方法
CN101466208B (zh) 配线基板以及制造配线基板的方法
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP5100989B2 (ja) 部品内蔵配線板
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006324568A (ja) 多層モジュールとその製造方法
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
WO2014091869A1 (ja) 配線基板およびその製造方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US9674970B2 (en) Module board and manufacturing method thereof
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4033157B2 (ja) 導電路形成方法
CN104662655A (zh) 布线基板及其制造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2007201034A (ja) 多層配線基板の層間接続構造
US12028976B2 (en) Board-to-board connection structure and method for manufacturing the same
KR101437988B1 (ko) 인쇄회로기판 및 이를 제조하는 방법
US20220338350A1 (en) Board-to-board connection structure and method for manufacturing the same
JP2009129933A (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees