KR101506794B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101506794B1
KR101506794B1 KR1020130084775A KR20130084775A KR101506794B1 KR 101506794 B1 KR101506794 B1 KR 101506794B1 KR 1020130084775 A KR1020130084775 A KR 1020130084775A KR 20130084775 A KR20130084775 A KR 20130084775A KR 101506794 B1 KR101506794 B1 KR 101506794B1
Authority
KR
South Korea
Prior art keywords
core layer
layer
solder resist
vias
cavity
Prior art date
Application number
KR1020130084775A
Other languages
English (en)
Other versions
KR20150010155A (ko
Inventor
김상훈
민태홍
이정한
김혜진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130084775A priority Critical patent/KR101506794B1/ko
Priority to US14/298,098 priority patent/US20150021074A1/en
Priority to JP2014125061A priority patent/JP6014081B2/ja
Publication of KR20150010155A publication Critical patent/KR20150010155A/ko
Application granted granted Critical
Publication of KR101506794B1 publication Critical patent/KR101506794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Abstract

본 발명은 전기소자가 내장된 비대칭 빌드 업 구조를 통해 전체 레이어 수를 감소시켜 슬림화 구현이 가능하도록 전기소자가 내장되는 캐비티가 형성되며, 상면과 저면에 회로패턴 및 패드가 형성된 코어층; 상기 코어층의 상면과 저면에 형성된 패드를 연결하도록 상기 코어층을 관통하는 관통비아; 상기 코어층의 상부로 빌드 업되며, 상기 관통비아와 전기적으로 연결되도록 복수의 비아가 구성된 절연층; 그리고 상기 코어층 하부의 관통비아 일부가 노출되도록 상기 코어층 하부에 형성된 솔더 레지스트층; 를 포함할 수 있다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CURCUIT BOARD AND MANUFACTURE METHOD}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 전기소자가 내장된 비대칭 빌드 업 구조를 통해 전체 레이어 수를 감소시켜 슬림화 구현이 가능한 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 소자를 인쇄회로기판(PCB) 내부에 내장하는 임베디드 PCB 기술이 개발되고 있다.
임베디드 PCB를 구현 시 가장 중요한 기술은 소자의 패키지를 통해 내장(Embedding) 공정 후 전기적 도통이 가능하도록 하는 것이다.
소자의 임베디드를 목적으로 하는 PCB의 제조에서는 코어층에 소자를 내장하기 위하여 캐비티와 같은 관통홀을 형성하고 코어기판 한쪽 면에 소자의 임시 고정을 목적으로 내열성 무진 테입을 부착하여 전자소자를 내장시킨 후 절연층 적층 후 무진 테입을 제거한다.
이후, 테입이 있던 면에 절연층을 다시 적층하고 홀을 형성한 후 도금으로 전기적으로 소자와 기판을 연결시킨다. 도금 면 상에서 회로 패턴을 형성하고 다층 인쇄회로기판 제조 공정을 이용하여 전자소자가 임베디드된 인쇄회로기판을 제조한다.
그러나, 상기와 같이 제조된 인쇄회로기판은 소자가 내장된 코어층을 중심으로 절연층이 양측면에 균일하도록 적층됨에 따라, 인쇄회로기판 전체의 두께가 두꺼워져 최근 슬림화를 추구하는 전자제품 특성에 부합하지 못하는 문제점이 있다.
인용문헌: 일본특허공개 제 2007-227976호
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 전기 소자가 내장된 코어층을 중심으로 절연층을 비대칭으로 적층시켜 기판 전체의 두께를 슬림화된 상태로 구현할 수 있는 인쇄회로기판을 제공하는데 목적이 있다.
본 발명의 다른 목적은, 비대칭으로 적층된 절연층과 전기소자의 내장과정에서 발생된 워피지를 코어층 상부와 하부의 솔더 레지스트 또는 구리층의 레이어별 각기 다른 두께 구성을 통해 워피지를 최소화시킬 수 있도록 하는데 있다.
이와 같은 목적을 효과적으로 달성하기 위해 본 발명은, 전기소자가 내장되는 캐비티가 형성되며, 상면과 저면에 회로패턴 및 패드가 형성된 코어층; 상기 코어층의 상면과 저면에 형성된 패드를 연결하도록 상기 코어층을 관통하는 관통비아; 상기 코어층의 상부로 빌드 업되며, 상기 관통비아와 전기적으로 연결되도록 복수의 비아가 구성된 절연층; 그리고 상기 코어층 하부의 관통비아 표면 일부가 노출되도록 상기 코어층 하부에 형성된 솔더 레지스트층; 를 포함할 수 있다.
상기 절연층 상부에는 솔더 레지스트가 도포되며, 상기 코어층 하부의 솔더레지스트층의 두께보다 상대적으로 얇게 도포될 수 있다.
예컨대, 상기 코어층의 상면 회로패턴보다 저면 회로패턴의 두께가 상대적으로 더 두꺼운 두께를 가지도록 구성될 수 있다.
상기 전기소자와 캐비티 내벽 사이에는 솔더 레지스트층의 솔더 레지스트 일부가 충진될 수 있다.
또한 상기 전기소자와 캐비티 내벽 사이에는 절연층의 레진 일부가 충진될 수 있다.
이때, 상기 전기소자와 캐비티 내벽 사이에는 솔더 레지스트층의 솔더 레지스트와 절연층의 레진 일부가 동시에 충진될 수도 있다.
삭제
삭제
상기 절연층은 글래스 페브릭에 레진이 함침된 다수의 레이어가 적층되어 구성된 것이다.
상기 절연층은 적층되는 다수의 레이어 두께가 각기 다르게 배열될 수도 있다.
한편, 본 발명의 인쇄회로기판은 캐비티가 형성되며, 상면과 저면에 회로패턴이 형성되고 상면과 저면을 연결하며 관통하는 관통비아가 형성된 코어층을 제공하는 단계; 상기 코어층의 일면에 양면 테입을 부착하고 전기소자를 상기 캐비티에 배치하는 단계; 상기 양면 테입이 부착된 코어층을 캐리어의 양측면에 부착시키는 단계; 상기 캐리어에 부착된 코어층에 다수의 레이어를 빌드 업 하여 인쇄회로기판을 제조하는 단계; 상기 빌드 업 된 인쇄회로기판을 캐리어에서 분리하는 단계; 상기 분리된 인쇄회로기판에서 양면테입을 분리하는 단계; 그리고 상기 양면 테입이 분리된 코어층의 하부에 상기 관통비아의 표면 일부가 노출되도록 솔더 레지스트를 도포하는 단계; 를 포함할 수 있다.
이때, 상기 다수의 레이어가 빌드 업된 최상측 레이어에는 코어층 하부의 솔더 레지스트보다 상대적으로 얇은 두께의 솔더 레지스트가 도포될 수 있다.
본 발명의 실시예에 따른 인쇄회로기판은 전기 소자가 내장된 코어층을 중심으로 절연층을 비대칭으로 적층시켜 기판 전체의 두께를 슬림화된 상태로 구현할 수 있게 된다.
또한 비대칭으로 적층된 절연층과 전기소자에서 발생되는 열에 의한 워피지를 코어층 상부와 하부의 솔더 레지스트 또는 구리층의 레이어별 각기 다른 두께 구성을 통해 워피지 발생을 최소화시켜 슬림화된 기판을 제조하더라도 제품의 신뢰성을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 보인 예시도.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 다른 실시예를 보인 예시도.
도 3은 본 발명의 실시예에 따른 인쇄회로기판에서 코어 저면 패드의 두께를 상측보다 두껍게 형성한 상태를 보인 예시도.
도 4는 본 발명의 실시예에 따른 인쇄회로기판에서 다수의 레이어가 각기 다른 두께로 구성된 상태를 보인 예시도.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 보인 예시도.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 보인 예시도이고, 도 2는 본 발명의 실시예에 따른 인쇄회로기판의 다른 실시예를 보인 예시도이며, 도 3은 본 발명의 실시예에 따른 인쇄회로기판에서 코어 저면 패드의 두께를 상측보다 두껍게 형성한 상태를 보인 예시도이고, 도 4는 본 발명의 실시예에 따른 인쇄회로기판에서 다수의 레이어가 각기 다른 두께로 구성된 상태를 보인 예시도이며, 도 5a 내지 도 5d는 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 보인 예시도이다.
도 1 내지 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판(100)은 전기소자(20)가 내장된 코어층(10)과 코어층(10)에 구성된 관통비아(15)와 코어층(10)에 빌드 업되도록 적층된 절연층(30)과 코어층(10) 하부에 관통비아(15)의 일부가 노출되도록 도포된 솔더 레지스트층(40)을 포함한다.
코어층(10)은 레진과 같은 절연재를 소재로 할 수 있으며, 모듈러스(Modulus)를 증대시킬 수 있도록 도면에는 도시하지 않았지만 글래스 페브릭(Glass fabric)이 포함된 형태로도 제조될 수 있다.
이러한 코어층(10)의 상면과 저면에는 각각 구리를 소재로 하는 동박층이 구성되어 있으며, 식각을 통해 회로패턴(12)과 패드(14)로 형성된다.
여기서, 코어층(10)의 상면과 하면에 각각 형성된 회로패턴(12)과 패드(14)는 상면과 하면이 모두 동일한 두께를 유지하도록 구성될 수도 있으나, 기판의 워피지를 최소화시키거나 또는 설계사항에 따라 코어층(10)의 상면보다 저면의 두께가 더 두껍게 형성될 수 있다.
또한 코어층(10)의 내부에는 전기소자(20)가 내장될 수 있도록 전기소자(20)의 규격보다 큰 통공으로 이루어진 캐비티(16)가 형성된다. 캐비티(16)는 전기소자(20)가 수용될 수 있도록 충분한 규격을 가진다.
캐비티(16)의 양측에는 코어층(10)의 상면과 저면에 형성된 패드(14)를 연결하도록 코어층(10)을 관통하는 관통비아(15)가 형성된다. 관통비아(15)는 소정폭으로 이루어진 직선 또는 모래시계 형상으로 제조될 수 있다.
코어층(10)의 상부에는 절연층(30)이 빌드 업될 수 있다. 절연층(30)은 다수의 레이어(32)가 적층된 것을 포함하며, 열팽창계수의 차이로 인한 기판의 워피지를 최소화시킬 수 있도록 글래스 페브릭이나 빌드업 필름과 같은 절연 필름소재가 포함될 수 있다.
즉, 절연층(30)은 모듈러스를 증대시킬 수 있도록 글래스 페브릭에 레진이 함침된 형태 또는 글래스 페브릭이 없고 빌드업 필름과 같은 절연필름만으로 구성될 수 있다.
또한 절연층(30)에는 층간 도통이 이루어지도록 복수의 비아(33)가 구성될 수 있다. 복수의 비아(33)는 기판의 워피지를 최소화시키면서 층간도통이 이루어지도록 전기소자(20)가 설치된 양측으로 집중 배치될 수 있다.
이때, 기판의 워피지를 최소화시키기 위한 다른 실시예로서 다수의 레이어(32) 두께를 각기 다르게 차별화시킬 수도 있다. 다시 말해, 빌드 업되는 레이어(32)의 열팽창계수를 고려하여 각기 다른 두께를 가지도록 적층 배열함으로써, 절연층(30)을 구성하는 과정에서 발생할 수 있는 워피지를 최소화시킬 수 있게 된다.
또한 절연층(30)의 최상부층에는 레이어(32)를 보호하기 위한 솔더 레지스트(34)가 도포될 수 있다.
한편, 코어층(10)에 내장된 전기소자(20)와 캐비티(16) 사이 공간에는 절연층(30)의 구성시 레진의 일부를 유입시켜 충진시킬 수 있다. 이는 캐비티(16)와 전기소자(20) 사이에 레진을 충진시킬 경우 전기소자(20)의 유동성을 제한시켜 외부 충격이 발생하더라도 견고한 설치상태를 유지할 수 있게 된다.
또한 코어층(10)의 하부에는 솔더볼이 접속되는 관통비아(15)의 표면 일부가 노출되는 형태로 솔더 레지스트층(40)이 구성될 수 있다.
코어층(10)의 하부에 형성된 솔더 레지스트층(40)은 절연층(30)의 최상부에 도포된 솔더 레지스트(34)보다 상대적으로 두꺼운 두께로 구성될 수 있다. 이렇게 코어층(10)의 하부에 형성된 솔더 레지스트층(40)이 절연층 최상면에 도포된 솔더 레지스트(34)보다 두껍게 도포되면, 코어층(10)에 적층된 다수의 레이어(32)들의 워피지를 효과적으로 제한할 수 있게 된다.
이때, 솔더 레지스트층(40)을 구성하는 과정에서 코어층의 캐비티(16)와 전기소자(20) 사이에 솔더 레지스트의 일부가 충진될 수 있다. 이들 사이에 충진되는 솔더 레지스트의 양은 극히 소량일 수 있으나, 전기소자(20)가 캐비티(16) 내부에서 유동되지 않도록 하는데 있어 매우 중요한 역할을 하게 된다.
또한 솔더 레지스트는 캐비티(16) 내부에서 절연층(30)의 레진이 충진되어 있는 위치까지 충진될 수 있다.
즉, 코어층(10)을 중심으로 상면에서는 절연층(30)의 레진이 대략 전기소자(20)의 중심부 위치까지 충진되고, 저면에서는 레진이 충진되지 않은 위치까지 솔더 레지스트가 충진되는 것이다.
이와 같이 구성된 본 발명의 인쇄회로기판을 제조하기 위한 공정을 도 5a 내지 도 5d를 참조하여 설명하면 다음과 같다.
회로패턴(12)과 관통비아(15)가 코어층(10)에 형성되고, 전기소자(20)가 내장되도록 코어층(10)에 레어저 또는 머시닝센터의 드릴을 이용하여 캐비티(16)를 형성한다. 이때, 코어층(10)의 상면과 저면에 회로패턴(12)이 형성되고, 상면과 저면을 연결하며 코어층(10)을 관통하는 관통비아(15)가 코어층(10)에 형성된다.
캐비티(16)가 코어층(10)에 천공된 후에는 코어층(10)의 저면에 양면테입(22)을 부착하여 전기소자(20)가 코어층(10)에서 분리되지 않도록 배치시킨다.
이렇게 코어층(10)에 전기소자(20)가 양면테입(22)을 통해 캐비티(16) 내부에 배치되면, 캐리어(50)의 양측면에 코어층(10)을 부착시킨다.
캐리어(50)의 양측면에 코어층(10)이 양면테입(22)을 통해 각각 부착되면, 다수의 레이어(32)를 코어층(10)에 빌드 업 시킨다.
다수의 레이어(32)가 빌드 업되어 절연층(30)을 구성하게 되면, 캐리어(50)의 양측면에서 코어층(10)을 분리한 후 양면테입(22)을 분리한다.
다음으로, 절연층(30)의 최상측 레이어(32)에는 솔더 레지스트(34)가 도포되고, 코어층(10) 하부에도 솔더볼이 접속되는 관통비아(15)의 표면 일부가 노출되도록 솔더 레지스트층(40)을 구성한다.
이때, 코어층(10) 하부의 솔더 레지스트층(40)은 절연층(30) 상면의 솔더 레지스트(34)보다 상대적으로 두꺼운 두께를 유지하도록 도포되어 기판의 워피지를 최소화시키게 된다.
이와 같이, 본 발명의 실시예에 따른 인쇄회로기판(100)은 코어층(10)을 중심으로 비대칭된 형태로서 절연층(30)을 빌드 업 시킴에 따라, 전체 두께를 슬림화된 상태로 구성할 수 있을 뿐만 아니라, 절연층(30)을 구성하는 각 레이어(32)들의 두께 차이 그리고 패드(14)의 두께 차이를 통해 기판의 워피지 발생을 최소화시킬 수 있게 된다.
이상에서 본 발명의 실시예에 따른 인쇄회로기판에 대해 설명하였으나 본 발명은 이에 한정하지 아니하며 당업자라면 그 응용과 변형이 가능함은 물론이다.
10: 코어층
12: 회로패턴
14: 패드
15: 관통비아
16: 캐비티
20: 전기소자
22: 양면테입
30: 절연층
32: 레이어
33: 비아
34: 솔더 레지스트
40: 솔더 레지스트층
50: 캐리어
100: 인쇄회로기판

Claims (10)

  1. 전기소자가 내장되는 캐비티가 형성되며, 상면과 저면에 회로패턴 및 패드가 형성된 코어층;
    상기 코어층의 상면과 저면에 형성된 패드를 연결하도록 상기 코어층을 관통하는 관통비아;
    상기 코어층의 상부로 빌드 업되며, 상기 관통비아와 전기적으로 연결되도록 복수의 비아가 구성된 절연층; 그리고
    상기 코어층 하부의 관통비아 표면 일부가 노출되도록 상기 코어층 하부에 형성된 솔더 레지스트층; 를 포함하고,
    상기 절연층 상부에는 솔더 레지스트가 도포되되, 상기 코어층 하부의 상기 솔더레지스트층의 두께보다 상대적으로 얇게 도포된 인쇄회로기판.
  2. 전기소자가 내장되는 캐비티가 형성되며, 상면과 저면에 회로패턴 및 패드가 형성된 코어층;
    상기 코어층의 상면과 저면에 형성된 패드를 연결하도록 상기 코어층을 관통하는 관통비아;
    상기 코어층의 상부로 빌드 업되며, 상기 관통비아와 전기적으로 연결되도록 복수의 비아가 구성된 절연층; 그리고
    상기 코어층 하부의 관통비아 표면 일부가 노출되도록 상기 코어층 하부에 형성된 솔더 레지스트층; 를 포함하고,
    상기 전기소자와 캐비티 내벽 사이에는 상기 솔더 레지스트층의 솔더 레지스트일부가 충진된 인쇄회로기판.
  3. 전기소자가 내장되는 캐비티가 형성되며, 상면과 저면에 회로패턴 및 패드가 형성된 코어층;
    상기 코어층의 상면과 저면에 형성된 패드를 연결하도록 상기 코어층을 관통하는 관통비아;
    상기 코어층의 상부로 빌드 업되며, 상기 관통비아와 전기적으로 연결되도록 복수의 비아가 구성된 절연층; 그리고
    상기 코어층 하부의 관통비아 표면 일부가 노출되도록 상기 코어층 하부에 형성된 솔더 레지스트층; 를 포함하고,
    상기 코어층의 상면 회로패턴보다 저면 회로패턴의 두께가 상대적으로 더 두껍게 형성된 인쇄회로기판.
  4. 제 1항 내지 제 3항 중 어느 하나에 있어서,
    상기 전기소자와 캐비티 내벽 사이에는 상기 절연층의 레진 일부가 충진된 인쇄회로기판.
  5. 제 1항 또는 제 3항에 있어서,
    상기 전기소자와 캐비티 내벽 사이에는 상기 솔더 레지스트층의 솔더 레지스트와 상기 절연층의 레진 일부가 충진된 인쇄회로기판.
  6. 제 1항 또는 제 2항에 있어서,
    상기 코어층의 상면 회로패턴보다 저면 회로패턴의 두께가 상대적으로 더 두껍게 형성된 인쇄회로기판.
  7. 제 1항 내지 제 3항 중 어느 하나에 있어서,
    상기 절연층은 글래스 페브릭에 레진이 함침된 다수의 레이어가 적층되어 구성된 인쇄회로기판.
  8. 제 1항 내지 제 3항 중 어느 하나에 있어서,
    상기 절연층은 적층되는 다수의 레이어 두께가 각기 다르게 배열된 인쇄회로기판.
  9. 캐비티가 형성되며, 상면과 저면에 회로패턴이 형성되고 상면과 저면을 연결하며 관통하는 관통비아가 형성된 코어층을 제공하는 단계;
    상기 코어층의 일면에 양면 테입을 부착하고 전기소자를 상기 캐비티에 배치하는 단계;
    상기 양면 테입이 부착된 상기 코어층을 캐리어의 양측면에 부착시키는 단계;
    상기 캐리어에 부착된 상기 코어층에 다수의 레이어를 빌드 업 하여 인쇄회로기판을 제조하는 단계;
    상기 빌드 업 된 인쇄회로기판을 상기 캐리어에서 분리하는 단계;
    상기 분리된 인쇄회로기판에서 양면테입을 분리하는 단계; 그리고
    상기 양면 테입이 분리된 상기 코어층의 하부에 상기 관통비아의 표면 일부가 노출되도록 솔더 레지스트를 도포하는 단계; 를 포함하는 인쇄회로기판의 제조방법.
  10. 제 9항에 있어서,
    상기 다수의 레이어가 빌드 업된 최상측 레이어에는 코어층 하부의 솔더 레지스트보다 상대적으로 얇은 두께의 솔더 레지스트가 도포된 인쇄회로기판의 제조방법.








KR1020130084775A 2013-07-18 2013-07-18 인쇄회로기판 및 그 제조방법 KR101506794B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130084775A KR101506794B1 (ko) 2013-07-18 2013-07-18 인쇄회로기판 및 그 제조방법
US14/298,098 US20150021074A1 (en) 2013-07-18 2014-06-06 Printed circuit board and manufacture method thereof
JP2014125061A JP6014081B2 (ja) 2013-07-18 2014-06-18 印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130084775A KR101506794B1 (ko) 2013-07-18 2013-07-18 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150010155A KR20150010155A (ko) 2015-01-28
KR101506794B1 true KR101506794B1 (ko) 2015-03-27

Family

ID=52342652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130084775A KR101506794B1 (ko) 2013-07-18 2013-07-18 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20150021074A1 (ko)
JP (1) JP6014081B2 (ko)
KR (1) KR101506794B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605172B1 (ko) 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9198296B1 (en) * 2015-01-06 2015-11-24 Kinsus Interconnect Technology Corp. Double sided board with buried element and method for manufacturing the same
KR102426111B1 (ko) * 2015-04-14 2022-07-28 엘지이노텍 주식회사 임베디드 인쇄회로기판
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
KR20170037331A (ko) 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN108738237B (zh) * 2018-08-06 2021-04-20 深圳市博敏电子有限公司 一种埋嵌铝排结构印制电路板的制造方法
CN111200907B (zh) * 2018-11-20 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 无撕膜内埋式电路板及其制作方法
CN112309875A (zh) * 2020-11-02 2021-02-02 南方电网科学研究院有限责任公司 一种芯片封装方法
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076798A (ko) * 2006-01-20 2007-07-25 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
KR20120095294A (ko) * 2011-02-18 2012-08-28 이비덴 가부시키가이샤 인덕터 부품과 그 부품을 내장하고 있는 프린트 배선판 및 인덕터 부품의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130595A (ja) * 1985-12-02 1987-06-12 株式会社東芝 電気回路装置の製造方法
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005159201A (ja) * 2003-11-28 2005-06-16 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
JP4875925B2 (ja) * 2006-05-29 2012-02-15 イビデン株式会社 多層配線板及びその製造方法
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
KR20100062550A (ko) * 2008-12-02 2010-06-10 삼성전기주식회사 패턴부가 형성된 솔더 레지스트층을 구비한 패키지 기판 및그 제조방법
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
KR101038482B1 (ko) * 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076798A (ko) * 2006-01-20 2007-07-25 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
KR20120095294A (ko) * 2011-02-18 2012-08-28 이비덴 가부시키가이샤 인덕터 부품과 그 부품을 내장하고 있는 프린트 배선판 및 인덕터 부품의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605172B1 (ko) 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Also Published As

Publication number Publication date
US20150021074A1 (en) 2015-01-22
JP6014081B2 (ja) 2016-10-25
JP2015023282A (ja) 2015-02-02
KR20150010155A (ko) 2015-01-28

Similar Documents

Publication Publication Date Title
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
US20180352658A1 (en) Component embedded package carrier and manufacturing method thereof
KR101208379B1 (ko) 배선판과 그 제조 방법
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
KR101522786B1 (ko) 다층기판 및 다층기판 제조방법
US9338891B2 (en) Printed wiring board
US20150257261A1 (en) Printed wiring board
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2009021578A (ja) 補強材付き配線基板
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2015035497A (ja) 電子部品内蔵配線板
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6742682B2 (ja) 多層配線基板
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP6870184B2 (ja) プリント回路基板及びプリント回路基板の製造方法
US20150062850A1 (en) Printed circuit board
JP2019067858A (ja) プリント配線板及びその製造方法
KR101483874B1 (ko) 인쇄회로기판
JP5834882B2 (ja) 多層回路基板及びその製造方法
KR101231274B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee