CN111200907B - 无撕膜内埋式电路板及其制作方法 - Google Patents

无撕膜内埋式电路板及其制作方法 Download PDF

Info

Publication number
CN111200907B
CN111200907B CN201811385406.0A CN201811385406A CN111200907B CN 111200907 B CN111200907 B CN 111200907B CN 201811385406 A CN201811385406 A CN 201811385406A CN 111200907 B CN111200907 B CN 111200907B
Authority
CN
China
Prior art keywords
layer
circuit board
conductive
circuit
conductive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811385406.0A
Other languages
English (en)
Other versions
CN111200907A (zh
Inventor
傅志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201811385406.0A priority Critical patent/CN111200907B/zh
Priority to US16/248,316 priority patent/US10757817B2/en
Publication of CN111200907A publication Critical patent/CN111200907A/zh
Application granted granted Critical
Publication of CN111200907B publication Critical patent/CN111200907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种无撕膜内埋式电路板的制作方法，其包括以下步骤：提供一内层线路板，包括一基层及分别形成于基层两相对表面上的第一导电线路层及第二导电线路层；对内层线路板进行开孔制程，在内层线路板上开设一开口；提供一第一铜层，并通过一第一胶层将第一铜层压合于内层线路板表面的第一导电线路层上，使第一胶层覆盖开口底部形成安装槽；将一元件放置于安装槽中；提供一第二铜层，并通过一第二胶层将第二铜层迭于内层线路板表面的第二导电线路层上，进行压合形成内埋式电路板半成品；及将第一铜层制作成与第一导电线路层相导通的第三导电线路层，将第二铜层制作成与第二导电线路层相导通的第四导电线路层。本发明还提供一种无撕膜内埋式电路板。

Description

无撕膜内埋式电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法，尤其涉及一种无撕膜内埋式电路板及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，小型化、多功能化及高性能化的需求越来越高。电路板作为电子产品的主要部件，其占据了电子产品的较大空间，因此电路板的体积在很大程度上影响了电子产品的体积，通过将电子元件(如电阻、电容等)嵌埋在电路基板的内部有利于减少电路板的整体厚度，从而减少电子产品的厚度。目前电子元件的内埋置方式是制作多层柔性线路板空板产品，在多层柔性线路板上定深开孔，然后贴胶并将电子元件通过贴胶安置在多层柔性线路板的空穴内，随后在其上压合一层线路板，将贴胶撕除并压合另一层线路板的内嵌后埋置型，但是该方式存在以下问题：需先制作多层柔性线路板空板，然后进行开孔，并且内埋元件靠在贴胶面上，导致元件偏离柔性线路板的中心线，在后续盲孔制程中存在元件相对柔性线路板的厚度差问题，且贴胶撕胶制程存在残胶问题，影响电路板的可靠度。
发明内容
有鉴于此，有必要提供一种能解决上述问题的无撕膜内埋式电路板的制作方法。
还提供一种上述制作方法制作的无撕膜内埋式电路板。
一种无撕膜内埋式电路板的制作方法，其包括以下步骤：提供一内层线路板，包括一基层及分别形成于所述基层两相对表面上的第一导电线路层及第二导电线路层；对所述内层线路板进行开孔制程，在所述内层线路板上开设一开口；提供一第一铜层，并通过一第一胶层将所述第一铜层压合于所述内层线路板表面的所述第一导电线路层上，使所述第一胶层覆盖所述开口底部形成安装槽；将一元件放置于所述安装槽中；提供一第二铜层，并通过一第二胶层将所述第二铜层迭于所述内层线路板表面的所述第二导电线路层上，进行压合形成内埋式电路板半成品，使得所述元件靠近所述内埋式电路板半成品的中心线；及将所述第一铜层制作成与所述第一导电线路层相导通的第三导电线路层，将所述第二铜层制作成与所述第二导电线路层相导通的第四导电线路层。
一种无撕膜内埋式电路板，包括：一内层线路板，所述内层线路板包括一基层及分别形成于所述基层两相对表面上且相互电连接的第一导电线路层及第二导电线路层；一元件，设置于所述内层线路板的开口中；及通过第一胶层及第二胶层结合于所述内层线路板两个表面且分别与所述第一导电线路层及所述第二导电线路层相导通的第三导电线路层及第四导电线路层，所述元件靠近所述无撕膜内埋式电路板的中心线。
本发明的无撕膜内埋式电路板，其通过在内层线路板中开设开口，然后在所述内层线路板的一面先压合一贴合有第一铜层的第一胶层，随后在所述开口中收容元件，接着将贴合有第二铜层的第二胶层迭于所述内层线路板的另一表面上，对其进行压合，从而得到内埋式电路板半成品，使得元件较为靠近内埋式电路板半成品的中心线，从而使对内埋式电路板半成品进行后处理得到无撕膜内埋式电路板时，不存在元件在板中有厚度差的问题，并且减少了开开口时迭构板的层数，与传统的元件内埋方式相比，无需贴胶及撕胶流程，提高了效率，且改善了因残胶而造成的可靠度问题。
附图说明
图1是本发明一较佳实施方式的内层线路板的剖视示意图。
图2是图1所示的内层线路板进行开孔制程的剖视示意图。
图3是在图2所示的内层线路板上压合第一铜层的剖视示意图。
图4是在图3所示的内层线路板的安装槽中安装元件的剖视示意图。
图5是在图4所示的内层线路板上迭加第二铜层的剖视示意图。
图6是图5所示迭合的第二铜层、内层线路板及第一铜层进行压合形成内埋式电路板半成品的剖视示意图。
图7是对图6所示的内埋式电路板半成品进行处理得到无撕膜内埋式电路板的剖视示意图。
主要元件符号说明
无撕膜内埋式电路板 100
内层线路板 10
基层 11
第一导电线路层 13
第二导电线路层 15
开口 20
安装槽 21
第一铜层 30
第三导电线路层 31
第一胶层 40
元件 50
第二铜层 60
第四导电线路层 61
第二胶层 70
第五导电线路层 80
第六导电线路层 90
内埋式电路板半成品 101
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图7，本发明一实施方式的内埋元件50的一种无撕膜内埋式电路板100的制作方法(Embedded Process non-Tapping PCB)，其包括以下步骤：
步骤S1，请参阅图1，提供一内层板，并对其进行加工得到一内层线路板10，所述内层线路板10包括一可挠性的基层11及分别形成于所述基层11两相对表面上且电性连接的第一导电线路层13与第二导电线路层15。
所述基层11的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。
所述第一导电线路层13与第二导电线路层15通过形成于基层11两相对表面上的两层铜层经过钻孔、镀铜、蚀刻、压膜、显影、去膜制程(Developping Etching Stripping，DES)形成。
步骤S2，请参阅图2，对内层线路板10进行开孔制程，在内层线路板10上开设一开口20。所述开口20贯穿所述内层线路板10。
所述开口20的尺寸大于元件50的尺寸。在本实施方式中，所述开口20通过镭射形成。在其他实施方式中，所述开口20可通过其他方式形成，如机械钻孔、冲压成型等。
步骤S3，请参阅图3，提供一第一铜层30，并通过一第一胶层40将所述第一铜层30压合于所述内层线路板10表面的第一导电线路层13上，使所述第一胶层40覆盖开口20的底部，从而形成安装槽21。
在本实施方式中，所述第一胶层40的材质为具有粘性的树脂，且在压合后仍具有粘性。更具体的，所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂、液晶聚合物、聚对苯二甲酸乙二醇酯、聚醚醚酮、聚萘二甲酸乙二醇酯以及聚酰亚胺等中的至少一种。
步骤S4，请参阅图4，将一元件50放置于安装槽21中。
在本实施方式中，所述元件50可为IC芯片。所述元件50还可为其他无源电子元件或有源电子元件。
步骤S5，请参阅图5，提供一第二铜层60，并通过一第二胶层70将所述第二铜层60迭于所述内层线路板10表面的第二导电线路层15上。
在本实施方式中，所述第二胶层70的材质为具有粘性的树脂，更具体的，所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂、液晶聚合物、聚对苯二甲酸乙二醇酯、聚醚醚酮、聚萘二甲酸乙二醇酯以及聚酰亚胺等中的至少一种。
步骤S6，请参阅图6，对迭合的第二铜层60、内层线路板10及第一铜层30进行压合形成内埋式电路板半成品101。
压合时，第一胶层40及第二胶层70受热在压力的作用下流动填充所述元件50与所述内层线路板10上安装槽21之间的间隙。
步骤S7，请参阅图7，对内埋式电路板半成品101进行后续处理，得到无撕膜内埋式电路板100，使得元件50与所述无撕膜内埋式电路板100中的线路层相互导通。
本实施例中，所述无撕膜内埋式电路板100通过对压合在一起的第二铜层60、内层线路板10及第一铜层30进行钻孔、镀铜、蚀刻、压膜、显影、去膜制程(Developping EtchingStripping，DES)，使第一铜层30及第二铜层60分别蚀刻形成分别与第一导电线路层13及第二导电线路层15相导通的第三导电线路层31及第四导电线路层61，在第三导电线路层31及第四导电线路层61外分别通过一第三胶层压合铜层，并通过开孔、电镀填孔、蚀刻、压膜、显影、去膜制程，形成与元件50相导通的第五导电线路层80及第六导电线路层90，从而得到无撕膜内埋式电路板100，所述第五导电线路层80及第六导电线路层90分别与第三导电线路层31及第四导电线路层61相导通(图未示)。
请参阅图7，本发明一较佳实施方式还提供一种无撕膜内埋式电路板100，其包括一内层线路板10、设置于内层线路板10中的元件50、通过第一胶层40及第二胶层70结合于所述内层线路板10两个表面的第三导电线路层31及第四导电线路层61及通过第三胶层结合于所述第三导电线路层31及第四导电线路层61表面的第五导电线路层80及第六导电线路层90。
所述内层线路板10包括一可挠性的基层11及分别形成于所述基层11两相对表面上且电性连接的第一导电线路层13与第二导电线路层15。
所述第一导电线路层13与第二导电线路层15分别与第三导电线路层31及第四导电线路层61相导通。所述第三导电线路层31及第四导电线路层61分别与第五导电线路层80及第六导电线路层90相导通。
所述内层线路板10中开设至少一沿层叠方向贯穿的开口20，元件50收容于所述开口20中且与所述第五导电线路层80及第六导电线路层90相导通。
本发明的无撕膜内埋式电路板100，其通过在内层线路板10中开设开口20，然后在所述内层线路板10的一面先压合一贴合有第一铜层30的第一胶层40，随后在所述开口20中收容元件50，接着将贴合有第二铜层60的第二胶层70迭于所述内层线路板10的另一表面上，对其进行压合，从而得到内埋式电路板半成品101，使得元件50较为靠近内埋式电路板半成品101的中心线，从而使对内埋式电路板半成品101进行开孔处理得到无撕膜内埋式电路板100时，不存在元件50在板中有厚度差的问题，并且减少了开开口20时迭构板的层数，与传统的元件内埋方式相比，无需贴胶及撕胶流程，提高了效率，且改善了因残胶而造成的可靠度问题。
在本发明中，无撕膜内埋式电路板100包括6层线路。可以理解，在其他实施方式中，无撕膜内埋式电路板100也可以只包括4层线路，或包括8层或以上线路，不限于本实施方式所限定的。如无撕膜内埋式电路板100只包括4层线路，则元件50与第三导电线路层31及/或第四导电线路层61通过导电盲孔等方式电连接。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种无撕膜内埋式电路板的制作方法，其包括以下步骤：
提供一内层线路板，包括一基层及分别形成于所述基层两相对表面上的第一导电线路层及第二导电线路层；
对所述内层线路板进行开孔制程，在所述内层线路板上开设一开口；
提供一第一铜层，并通过一第一胶层将所述第一铜层压合于所述内层线路板表面的所述第一导电线路层上，使所述第一胶层覆盖所述开口底部形成安装槽；
将一元件放置于所述安装槽中，所述元件的厚度大于所述基层的厚度；
提供一第二铜层，并通过一第二胶层将所述第二铜层迭于所述内层线路板表面的所述第二导电线路层上，进行压合形成内埋式电路板半成品，使得所述元件靠近所述内埋式电路板半成品的中心线；及
将所述第一铜层制作成与所述第一导电线路层相导通的第三导电线路层，将所述第二铜层制作成与所述第二导电线路层相导通的第四导电线路层。
2.如权利要求1所述的无撕膜内埋式电路板的制作方法，其特征在于，还包括在所述第三导电线路层外形成第五导电线路层、及在所述第四导电线路层外形成第六导电线路层的步骤：所述第三导电线路层与所述第五导电线路层之间、及所述第四导电线路层与所述第六导电线路层之间分别以第三胶层连接；所述第五导电线路层及所述第六导电线路层分别与所述第三导电线路层及所述第四导电线路层相导通，所述第五导电线路层、所述第六导电线路层分别与所述元件电连接。
3.如权利要求1所述的无撕膜内埋式电路板的制作方法，其特征在于，所述开口通过镭射形成。
4.如权利要求1所述的无撕膜内埋式电路板的制作方法，其特征在于，所述第一胶层为具有粘性的树脂，且在压合后仍具有粘性。
5.如权利要求1所述的无撕膜内埋式电路板的制作方法，其特征在于，第一胶层的材质选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂、液晶聚合物、聚对苯二甲酸乙二醇酯、聚醚醚酮、聚萘二甲酸乙二醇酯以及聚酰亚胺中的至少一种。
6.一种无撕膜内埋式电路板，包括：
一内层线路板，所述内层线路板包括一基层及分别形成于所述基层两相对表面上且相互电连接的第一导电线路层及第二导电线路层；
一元件，设置于所述内层线路板的开口中，所述元件的厚度大于所述基层的厚度；及
通过第一胶层及第二胶层结合于所述内层线路板两个表面且分别与所述第一导电线路层及所述第二导电线路层相导通的第三导电线路层及第四导电线路层，所述元件靠近所述无撕膜内埋式电路板的中心线。
7.如权利要求6所述的无撕膜内埋式电路板，其特征在于，还包括分别通过第三胶层结合于所述第三导电线路层及所述第四导电线路层表面的第五导电线路层及第六导电线路层，所述第五导电线路层及所述第六导电线路层分别与所述第三导电线路层及所述第四导电线路层相导通，所述元件与所述第五导电线路层及所述第六导电线路层相导通。
8.如权利要求6所述的无撕膜内埋式电路板，其特征在于，所述开口的尺寸大于所述元件的尺寸。
9.如权利要求6所述的无撕膜内埋式电路板，其特征在于，所述第一胶层的材质为具有粘性的树脂。
10.如权利要求6所述的无撕膜内埋式电路板，其特征在于，第一胶层的材质选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂、液晶聚合物、聚对苯二甲酸乙二醇酯、聚醚醚酮、聚萘二甲酸乙二醇酯以及聚酰亚胺中的至少一种。
CN201811385406.0A 2018-11-20 2018-11-20 无撕膜内埋式电路板及其制作方法 Active CN111200907B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811385406.0A CN111200907B (zh) 2018-11-20 2018-11-20 无撕膜内埋式电路板及其制作方法
US16/248,316 US10757817B2 (en) 2018-11-20 2019-01-15 Printed circuit board with embedded components for electronic device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811385406.0A CN111200907B (zh) 2018-11-20 2018-11-20 无撕膜内埋式电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN111200907A CN111200907A (zh) 2020-05-26
CN111200907B true CN111200907B (zh) 2021-10-19

Family

ID=70726955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811385406.0A Active CN111200907B (zh) 2018-11-20 2018-11-20 无撕膜内埋式电路板及其制作方法

Country Status (2)

Country Link
US (1) US10757817B2 (zh)
CN (1) CN111200907B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101039551A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 具有嵌入式元件的基板及其制造方法
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
CN103141164A (zh) * 2010-10-08 2013-06-05 株式会社村田制作所 元器件内置基板及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064157B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP3481162B1 (en) * 2017-11-06 2023-09-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101039551A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 具有嵌入式元件的基板及其制造方法
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
CN103141164A (zh) * 2010-10-08 2013-06-05 株式会社村田制作所 元器件内置基板及其制造方法

Also Published As

Publication number Publication date
CN111200907A (zh) 2020-05-26
US20200163224A1 (en) 2020-05-21
US10757817B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN110769598B (zh) 内埋式电路板及其制作方法
CN105376936A (zh) 具有集成的功率电子电路系统和逻辑电路系统的模块
CN103493610A (zh) 刚性柔性基板及其制造方法
TWI669040B (zh) 柔性電路板及該柔性電路板的製造方法
CN111200907B (zh) 无撕膜内埋式电路板及其制作方法
CN110049632B (zh) 内埋式柔性电路板及其制作方法
CN109862695A (zh) 内埋式电路板及其制作方法
US20210406636A1 (en) Electronic module for chip card
TWI698158B (zh) 內埋式電路板及其製作方法
CN110753447B (zh) 内埋式电路板及其制作方法
US11430737B2 (en) Flexible printed circuit board with embedded electronic element
CN109429420B (zh) 具有电磁屏蔽功能的电路板及其制作方法
CN110798991A (zh) 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
US9854681B2 (en) Component-embedded substrate
CN111356279B (zh) 电路板及其制造方法
CN110545636B (zh) 电路板及其制作方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN113692143B (zh) 具有内埋元件的线路板的制作方法
CN112492777B (zh) 电路板及其制作方法
CN110798977B (zh) 薄型天线电路板及其制作方法
CN113556884B (zh) 内埋式电路板及其制作方法
CN112449507B (zh) 防水电路板及其制作方法
US9913379B2 (en) Component-embedded substrate
CN106714444B (zh) 印刷电路板和电路布线
WO2023065160A1 (zh) 内埋电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant