CN113556884B - 内埋式电路板及其制作方法 - Google Patents

内埋式电路板及其制作方法 Download PDF

Info

Publication number
CN113556884B
CN113556884B CN202010332500.0A CN202010332500A CN113556884B CN 113556884 B CN113556884 B CN 113556884B CN 202010332500 A CN202010332500 A CN 202010332500A CN 113556884 B CN113556884 B CN 113556884B
Authority
CN
China
Prior art keywords
circuit board
adhesive layer
colloid
embedded
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010332500.0A
Other languages
English (en)
Other versions
CN113556884A (zh
Inventor
钟浩文
何明展
李彪
侯宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010332500.0A priority Critical patent/CN113556884B/zh
Publication of CN113556884A publication Critical patent/CN113556884A/zh
Application granted granted Critical
Publication of CN113556884B publication Critical patent/CN113556884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种内埋式电路板的制作方法,包括以下步骤:提供第一线路板;在第一线路板上形成焊垫,并在焊垫表面装设电子元件,电子元件的底面与第一线路板之间形成有间隙;通过点胶的方式在电子元件的周边区域形成胶体,胶体完全包覆电子元件及焊垫的外表面并填充间隙;提供第一胶层、第二胶层及第二线路板,并将第一胶层、第二胶层及第二线路板依次堆叠在上一步骤得到的结构上并进行压合,其中第一胶层对应胶体开设有第一开槽,压合后,第一胶层部分覆盖胶体,胶体从第一开槽露出,第二胶层覆盖胶体从第一开槽露出的部分;对上一步骤得到的结构进行表面处理以得到内埋式电路板。本发明还提供采用上述方法制得的电路板。

Description

内埋式电路板及其制作方法
技术领域
本发明涉及电路板制作领域,尤其涉及一种内埋式电路板及其制作方法。
背景技术
近年来,电子产品被广泛应用在日常工作和生活中,小型化、多功能化及高性能化的需求越来越高。电路板作为电子产品的主要部件,其占据了电子产品的较大空间,因此电路板的体积在很大程度上影响了电子产品的体积,通过将电子元件(如电阻、电容等)嵌埋在电路线路板的内部有利于减少电路板的整体厚度,从而减少电子产品的厚度。现有使用的内埋技术,通常是在一电路线路板上通过增层压合法形成多层电路板,以将电子元件内埋在多层电路板中。在进行增层压合时,半固化胶片对电子元件周边及底部的间隙进行填充。然而,由于受电子元件及其焊垫的阻挡,压合过程残留的气体被压缩至电子元件底部及焊垫边缘形成气泡,影响产品品质。
发明内容
有鉴于此,有必要提供一种能够解决上述技术问题的内埋式电路板及其制作方法。
本发明提供一种内埋式电路板的制作方法,其包括以下步骤:提供第一线路板;在所述第一线路板上形成焊垫,并在所述焊垫表面装设电子元件,所述电子元件的底面与所述第一线路板之间形成有间隙;通过点胶的方式在所述电子元件的周边区域形成胶体,所述胶体完全包覆所述电子元件及所述焊垫的外表面并填充所述间隙;提供第一胶层、第二胶层及第二线路板,并将所述第一胶层、所述第二胶层及所述第二线路板依次堆叠在上一步骤得到的结构上并进行压合,其中所述第一胶层对应所述胶体开设有第一开槽,压合后,所述第一胶层部分覆盖所述胶体,所述胶体从所述第一开槽露出,所述第二胶层覆盖所述胶体从所述第一开槽露出的部分;对上一步骤得到的结构进行表面处理以得到所述内埋式电路板。
本发明还提供一种内埋式电路板,包括第一线路板、第二线路板、电子元件、胶体、第一胶层和第二胶层,所述第一线路板、所述第一胶层、所述第二胶层和所述第二线路板依次堆叠设置;所述第一线路板上设置有焊垫,所述电子元件设置于所述焊垫上并与所述第一线路板间形成有间隙,所述胶体完全包覆所述电子元件及所述焊垫的外表面并完全填充所述间隙;所述第一胶层部分覆盖所述胶体,所述第一胶层开设有第一开槽,所述胶体从所述第一开槽露出;所述第二胶层覆盖所述胶体。
本发明提供的内埋式电路板及其制备方法,在进行压合前,采用点胶方式对所述电子元件的周边区域进行包覆,使胶水完全填充所述电子元件的底面与所述第一线路板之间的间隙并完全包覆所述电子元件及所述焊垫的外表面,可避免后续压合过程残留的气体被压缩至所述电子元件的底部或所述焊垫的边缘,进而可避免气泡的产生,从而提高制得的内埋式电路板的品质。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案,下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施方式提供的第一线路板的剖视图。
图2是将电子元件安装在第一线路板上后的剖视图。
图3是在图2所示的结构上进行点胶形成胶体后的剖视图。
图4是在图3的结构上方提供第一胶层、第三线路板、第二胶层及第二线路板后的剖视图。
图5是将图4所示的结构压合后的剖视图。
图6是对图5所示的结构进行表面处理后的剖视图。
图7是在图6所示的结构上形成防焊层后的剖视图。
主要元件符号说明
第一线路板 10
第一基层 11
表面 11a、11b
第一线路层 13
第一铜箔层 15
焊垫 21
电子元件 30
间隙 32
导电膏 23
胶体 40
外轮廓线 40a
第一胶层 51
第二胶层 53
第二线路板 60
第三线路板 70
第一开槽 511
第二开槽 711
第二基层 61
第二铜箔层 63
第三基层 71
第三线路层 73
过孔 82
盲孔 84
导电结构 91
防焊层 93
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
本发明一实施方式提供一种内埋式电路板的制作方法,其包括以下步骤:
S1,提供第一线路板;
S2,在所述第一线路板上形成焊垫,并在所述焊垫表面装设电子元件,所述电子元件的底部与所述第一线路板之间形成有间隙;
S3,通过点胶的方式在所述电子元件的周边区域形成胶体,所述胶体完全包覆所述电子元件及所述焊垫的外表面并填充所述间隙;
S4,提供第一胶层、第三线路板、第二胶层及第二线路板,并将所述第一胶层、所述第三线路板、所述第二胶层及所述第二线路板依次堆叠在步骤S3得到的结构上并进行压合,其中所述第一胶层及所述第三线路板分别对应所述电子元件开设有第一开槽及第二开槽;
S5,对步骤S4得到的结构进行表面处理以得到所述内埋式电路板。
图1至图7示意了本发明一实施方式的内埋式电路板100的制作过程。
请参阅图1,在步骤S1中,提供第一线路板10,所述第一线路板10为双面线路板。所述第一线路板10包括第一基层11及分别形成于所述第一基层11两相对表面11a、11b上的第一线路层13及第一铜箔层15。
所述第一基层11可为感光型材质或非感光型材质。优选的,所述第一基层11为非感光型材质,所述第一基层11的材质可为PP(Prepreg)、聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二醇脂(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇脂(Polyethylene Naphthalate,PEN)中的一种。
请参阅图2,在步骤S2中,在所述第一线路板10上形成焊垫21,并在所述焊垫21表面装设电子元件30,所述电子元件30的底面与所述第一线路板10之间形成有间隙32。
所述焊垫21形成于所述第一线路层13表面,用于安装电子元件,并使所述电子元件30与所述第一线路层13能够实现电导通。所述焊垫21可通过涂布形成于所述第一线路层13表面。
所述电子元件30可通过表面组装技术装设于所述焊垫21表面。具体地,在两个焊垫21表面分别印刷导电膏23,将所述电子元件30的两端放置于位于两个焊垫21上的导电膏23上,然后固化所述导电膏23以固定所述电子元件30。所述导电膏23电连接所述电子元件30和所述焊垫21,从而使所述电子元件30与所述第一线路层13电连接。所述电子元件30可以为电容、电阻、电感等。所述间隙32形成于所述电子元件30的底面与所述第一基层11之间。
所述导电膏23可部分或完全覆盖所述焊垫21。本实施方式中,所述导电膏23完全覆盖所述焊垫21。所述导电膏23可以是锡膏、银膏、铜膏的任意一种。所述导电膏23的厚度约为10~30μm。
请参阅图3,在步骤S3中,通过点胶的方式在所述电子元件30的周边区域形成胶体40,所述胶体40完全包覆所述电子元件30及所述焊垫21的外表面并填充所述间隙32。
具体地,在进行点胶时,将胶水滴在所述电子元件30表面的大致中部位置,胶水沿所述电子元件30的四周边缘向外扩散至所述第一基层11上,胶水累积后扩散填充所述间隙32并包覆所述焊垫21、所述导电膏23及所述电子元件30的外表面形成所述胶体40。所述焊垫21、所述导电膏23及所述电子元件30内埋于所述胶体40中。所述胶体40的厚度从所述电子元件30的中心向外逐渐减小。本实施方式中,所述胶体40沿厚度方向的截面的外轮廓线40a大致呈抛物线形。
通过点胶方式,利用胶水的高流动性,可使胶水充分填充所述电子元件30及所述焊垫21的周边区域,进而使胶水对所述间隙32进行充分填充并使胶水完全包覆所述焊垫21的外表面,可避免在所述电子元件30的底部及所述焊垫21的边缘形成气泡。
所述胶体40包括具有粘性的树脂,所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂及聚酰亚胺等中的至少一种。所述胶体40在常温时的粘度为200~600mPa·s,当其加热到一定温度时,其粘度可降低至20~100mPa·s。
请参阅图4及图5,在步骤S4中,提供第一胶层51、第二胶层53、第二线路板60及第三线路板70,并将所述第一胶层51、所述第三线路板70、所述第二胶层53及所述第二线路板60依次堆叠在步骤S3得到的结构上并进行压合。
所述第一胶层51对应所述胶体40开设有第一开槽511,所述第三线路板70对应所述胶体40开设有第二开槽711。堆叠后,所述胶体40从所述第一开槽511及所述第二开槽711露出。
所述第一胶层51用于粘接所述第三线路板70和所述第一线路板10,所述第二胶层53用于粘接所述第二线路板60和所述第三线路板70。所述第一胶层51及所述第二胶层53均包括具有粘性的树脂,所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂及聚酰亚胺等中的至少一种。本实施方式中,所述第一胶层51和所述第二胶层53的材质相同。
所述第二线路板60为单面线路板,其包括第二基层61及设置于所述第二基层61表面的第二铜箔层63,所述第二铜箔层63位于所述内埋式电路板100的外侧。
所述第三线路板70为双面线路板,其包括第三基层71及设置于所述第三基层71两相对表面的第三线路层73。所述第二基层61及所述第三基层71的材质均可为聚丙烯、聚酰亚胺、聚对苯二甲酸乙二醇脂以及聚萘二甲酸乙二醇脂中的一种。可以理解的是,在提供所述第三线路板70时,还可在所述第一线路板70上形成盲孔84,并在所述盲孔84中填充导电材料或电镀形成导电结构91,用于导通位于所述第三线路板70两相对表面的两层第三线路层73。本实施方式中,所述盲孔84贯通所述第三基层71及面向所述第二线路板60的一层第三线路层73。
可以理解的是,所述第三线路板70可以省略;所述第三线路板70的线路层数还可根据实际需要进行设计,在可选的实施方式中,所述第三线路板70的线路层数也可以为三层、四层、五层、六层等。
压合后,所述第三线路板70部分嵌入所述胶体40中,所述第一胶层51填充所述第一线路板10和所述第三线路板70之间的间隙并部分覆盖所述胶体40,所述第二胶层53填充所述第二线路板60和所述第三线路板70之间的间隙并覆盖所述胶体40通过所述第二开槽711露出的部分。在所述内嵌式电路板100的长度方向L上,埋入所述第一胶层51中的胶体40的长度约为100~1000μm,所述第三线路板70的第二开槽711的侧壁和所述电子元件30的侧壁之间的距离约为50~300μm。
请参阅图6,可以理解的是,在压合所述第一线路板10、所述第三线路板70和所述第二线路板60后,还包括在所述第一线路板10和所述第二线路板60上形成过孔82和盲孔84,以用于在后续步骤中辅助完成第一线路板10、第二线路板60和第三线路板70中各层线路层之间的电导通。具体的,部分过孔82贯穿所述第一线路板10和所述第一胶层51,用于辅助所述第一线路板10和所述第三线路板70实现电导通;另一部分过孔82贯穿所述第二线路板60和所述第二胶层53,用于辅助所述第二线路板60和所述第三线路板70实现电导通;所述盲孔84贯穿所述第一基层11和所述第一铜箔层15,用于辅助位于所述第一线路板10两相对表面的线路层实现电导通。可以理解的是,贯穿所述第二线路板60和所述第二胶层53的过孔82可与贯通所述第三基层71及一层第三线路层73的盲孔84相连通。
请再次参阅图6,在步骤S5中,对步骤S4得到的结构进行表面处理以得到所述内埋式电路板100。
所述表面处理包括:对所述第一线路板10的第一铜箔层15和所述第二线路板60的第二铜箔层63分别进行表面处理以形成线路层,以及在所述过孔82和盲孔84中填充导电材料或电镀形成导电结构91用于使所述第一线路板10、所述第三线路板70和所述第二线路板60中各层线路层之间实现电导通。
请参阅图7,可以理解的是,所述表面处理还包括以下步骤:在所述第一线路板10和所述第二线路板60的外侧形成防焊层93。所述防焊层93覆盖所述第一线路板10远离所述第二线路板60的一侧及所述第二线路板60远离所述第一线路板10的一侧。所述防焊层93可选用绝缘油墨,其可通过印刷的方式形成。
本发明实施方式提供的内埋式电路板100的制备方法,在进行压合前,采用点胶方式对所述电子元件30的周边区域进行包覆,使胶水完全填充所述电子元件30的底面与所述第一线路板10之间的间隙32并完全包覆所述电子元件30及所述焊垫21的外表面,可避免后续压合过程残留的气体被压缩至所述电子元件30的底部或所述焊垫21的边缘,进而可避免气泡的产生,从而提高产品品质。
请再次参阅图7,本发明一实施方式还提供一种内埋式电路板100,所述内埋式电路板100包括第一线路板10、第二线路板60、第三线路板70、电子元件30、胶体40、第一胶层51和第二胶层53。所述第一线路板10、所述第一胶层51、所述第三线路板70、所述第二胶层53和所述第二线路板60依次堆叠设置。所述第一线路板10上设置有焊垫21,所述电子元件30设置于所述焊垫21上并与所述第一线路板10间形成有间隙32。所述胶体40设置于所述第一线路板10上并完全包覆所述电子元件30及所述焊垫21的外表面,且完全填充所述间隙32。所述第一胶层51对应所述胶体40开设有第一开槽511,所述第三线路板70对应所述胶体40开设有第二开槽711,所述胶体40从所述第一开槽511和所述第二开槽711露出。所述第三线路板70部分嵌入所述胶体40中。所述第一胶层51填充于所述第三线路板70和所述第一线路板10之间的间隙中,并部分覆盖所述胶体40。所述第二胶层53填充于所述第三线路板70和所述第二线路板60之间的间隙中,并覆盖所述胶体40从所述第一开槽511和所述第二开槽711露出的部分。在所述内嵌式电路板100的长度方向L上,埋入所述第一胶层51中的胶体40的长度约为100~1000μm,所述第三线路板70的第二开槽711的侧壁和所述电子元件30的侧壁之间的距离约为50~300μm。
所述第一线路板10为双面线路板。具体的,所述第一线路板10包括第一基层11及分别形成于所述第一基层11两相对表面11a、11b上的第一线路层13及第一铜箔层15。所述第一铜箔层15通过表面处理形成线路层。所述焊垫21形成于所述第一线路层13上。
所述第一基层11可为感光型材质或非感光型材质。优选的,所述第一基层11为非感光型材质,所述第一基层11的材质可为聚丙烯(Polypropylene,PP)、聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二醇脂(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇脂(Polyethylene Naphthalate,PEN)中的一种。
所述电子元件30和所述焊垫21之间还设置有导电膏23。所述导电膏23可部分或完全覆盖所述焊垫21。本实施方式中,所述导电膏23完全覆盖所述焊垫21。所述导电膏23可以是锡膏、银膏、铜膏的任意一种。所述导电膏23的厚度约为10~30μm。
所述胶体40的厚度从所述电子元件30的中心向外逐渐减小。本实施方式中,所述胶体40沿厚度方向的截面的外轮廓线大致呈抛物线形。
所述胶体40、所述第一胶层51及所述第二胶层53均包括具有粘性的树脂,所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂及聚酰亚胺等中的至少一种。所述胶体40在常温时的粘度为200~600mPa·s,当其加热到一定温度时,其粘度可降低至20~100mPa·s。
所述第二线路板60为单面线路板,其包括第二基层61及设置于所述第二基层61表面的第二铜箔层63,所述第二铜箔层63位于所述内埋式电路板100的外侧。
所述第三线路板70为双面线路板,其包括第三基层71及设置于所述第三基层71两相对表面的第三线路层73。所述第二基层61及所述第三基层71的材质均可为聚丙烯、聚酰亚胺、聚对苯二甲酸乙二醇脂以及聚萘二甲酸乙二醇脂中的一种。
可以理解的是,所述第三线路板70可以省略;所述第三线路板70的线路层数还可根据实际需要进行设计,在可选的实施方式中,所述第三线路板70的线路层数也可以为三层、四层、五层、六层等。
进一步地,所述第一线路板10和所述第二线路板60上还开设有过孔82,其中,部分过孔82贯穿所述第一线路板10和所述第一胶层51,另一部分过孔82贯穿所述第二线路板60和所述第二胶层53。所述第一线路板10和所述第三线路板70上还开设有盲孔84,部分盲孔84贯穿所述第一基层11和所述第一铜箔层15,另一部分盲孔84贯穿所述第三基层71及一层第三线路层73。所述内嵌式电路板100还包括导电结构91,所述导电结构91填充于所述过孔82和所述盲孔84中,用于电连接所述第一线路板10、所述第三线路板70和所述第二线路板60中的各层线路层。
进一步地,所述第一线路板10和所述第二线路板60的外侧设置有防焊层93。所述防焊层93可选用绝缘油墨,其可通过印刷的方式形成。
本发明实施方式提供的内埋式电路板100中,所述胶体40完全包覆所述电子元件30及所述焊垫21的外表面,并完全填充所述电子元件30的底面与所述第一线路板10之间的间隙32,所述内嵌式电路板100内不存在气泡不良。
以上所揭露的仅为本发明较佳实施方式而已,当然不能以此来限定本发明之权利范围,因此依本发明所作的等同变化,仍属本发明所涵盖的范围。

Claims (8)

1.一种内埋式电路板的制作方法,其包括以下步骤:
提供第一线路板;
在所述第一线路板上形成焊垫,并在所述焊垫表面装设电子元件,所述电子元件的底面与所述第一线路板之间形成有间隙;
通过点胶的方式在所述电子元件的周边区域形成胶体,所述胶体完全包覆所述电子元件及所述焊垫的外表面并填充所述间隙,所述胶体的厚度从所述电子元件的中心向外逐渐减小;
提供第一胶层、第二胶层及第二线路板,并将所述第一胶层、所述第二胶层及所述第二线路板依次堆叠在上一步骤得到的结构上并进行压合,其中所述第一胶层对应所述胶体开设有第一开槽,压合后,所述第一胶层部分覆盖所述胶体,所述胶体从所述第一开槽露出,所述第二胶层覆盖所述胶体从所述第一开槽露出的部分;
对上一步骤得到的结构进行表面处理,以得到所述内埋式电路板。
2.如权利要求1所述的内埋式电路板的制作方法,其特征在于,所述内埋式电路板的制作方法还包括以下步骤:提供第三线路板,在进行堆叠压合时将所述第一胶层、所述第三线路板、所述第二胶层及所述第二线路板依次堆叠后再进行压合,所述第三线路板对应所述胶体开设有第二开槽,在堆叠压合后,所述第三线路板部分嵌设于所述胶体中。
3.如权利要求2所述的内埋式电路板的制作方法,其特征在于,所述内埋式电路板的制作方法还包括以下步骤:在所述第一线路板和所述第二线路板上形成过孔;对上一步骤得到的结构进行表面处理的步骤包括:在所述过孔中形成导电结构,用于使所述第一线路板和所述第三线路板之间以及所述第二线路板和所述第三线路板之间实现电导通。
4.如权利要求3所述的内埋式电路板的制作方法,其特征在于,对上一步骤得到的结构进行表面处理的步骤还包括:在所述第一线路板和所述第二线路板的外侧形成防焊层。
5.一种内埋式电路板,其特征在于,包括第一线路板、电子元件、胶体、第一胶层、第二胶层和第二线路板,所述第一线路板、所述第一胶层、所述第二胶层和所述第二线路板依次堆叠设置;所述第一线路板上设置有焊垫,所述电子元件设置于所述焊垫上并与所述第一线路板间形成有间隙,所述胶体完全包覆所述电子元件及所述焊垫的外表面并完全填充所述间隙,所述胶体的厚度从所述电子元件的中心向外逐渐减小;所述第一胶层部分覆盖所述胶体,所述第一胶层开设有第一开槽,所述胶体从所述第一开槽露出;所述第二胶层覆盖所述胶体从所述第一开槽露出的部分。
6.如权利要求5所述的内埋式电路板,其特征在于,所述内埋式电路板还包括第三线路板,所述第三线路板夹设于所述第一胶层和所述第二胶层之间并对应所述胶体开设有第二开槽,所述第三线路板部分嵌设于所述胶体中。
7.如权利要求6所述的内埋式电路板,其特征在于,所述第一线路板和所述第二线路板上还分别设有过孔,所述过孔贯穿所述第一线路板和所述第一胶层或贯穿所述第二线路板和所述第二胶层,所述内埋式电路板还包括导电结构,所述导电结构填充所述过孔,以使所述第一线路板和所述第三线路板之间以及所述第二线路板和所述第三线路板之间实现电导通。
8.如权利要求5所述的内埋式电路板,其特征在于,所述内埋式电路板还包括防焊层,所述防焊层设置于所述第一线路板和所述第二线路板的外侧。
CN202010332500.0A 2020-04-24 2020-04-24 内埋式电路板及其制作方法 Active CN113556884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010332500.0A CN113556884B (zh) 2020-04-24 2020-04-24 内埋式电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010332500.0A CN113556884B (zh) 2020-04-24 2020-04-24 内埋式电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN113556884A CN113556884A (zh) 2021-10-26
CN113556884B true CN113556884B (zh) 2022-11-15

Family

ID=78129652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010332500.0A Active CN113556884B (zh) 2020-04-24 2020-04-24 内埋式电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN113556884B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
JP2007095864A (ja) * 2005-09-28 2007-04-12 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN101170897A (zh) * 2007-11-21 2008-04-30 健鼎(无锡)电子有限公司 用于安装电子组件的无空洞安装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
JP2007095864A (ja) * 2005-09-28 2007-04-12 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN101170897A (zh) * 2007-11-21 2008-04-30 健鼎(无锡)电子有限公司 用于安装电子组件的无空洞安装方法

Also Published As

Publication number Publication date
CN113556884A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
JP3744383B2 (ja) 複合配線基板及びその製造方法
JP4079699B2 (ja) 多層配線回路基板
US20070263364A1 (en) Wiring board
JP5077324B2 (ja) 配線基板
KR20060078118A (ko) 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US20140078706A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP4497548B2 (ja) 配線基板
CN108934122B (zh) 内置电子部件的印刷电路板
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR20080055728A (ko) 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법
TWI698158B (zh) 內埋式電路板及其製作方法
CN110753447B (zh) 内埋式电路板及其制作方法
JP3733419B2 (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP5202878B2 (ja) 配線基板
CN113556884B (zh) 内埋式电路板及其制作方法
JP4638657B2 (ja) 電子部品内蔵型多層基板
US20090242251A1 (en) Embedded printed circuit board and manufacturing method thereof
US11289468B2 (en) Package structure and method for manufacturing the same
JPH0888471A (ja) 多層印刷配線基板装置及びその製造方法
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
JP4207654B2 (ja) コンデンサ内蔵プリント配線板
CN114258200B (zh) 具有内埋元件的软硬结合线路板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant