CN102376676A - 嵌埋有半导体芯片的封装基板 - Google Patents

嵌埋有半导体芯片的封装基板 Download PDF

Info

Publication number
CN102376676A
CN102376676A CN2010102500494A CN201010250049A CN102376676A CN 102376676 A CN102376676 A CN 102376676A CN 2010102500494 A CN2010102500494 A CN 2010102500494A CN 201010250049 A CN201010250049 A CN 201010250049A CN 102376676 A CN102376676 A CN 102376676A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
strengthened
packaging
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102500494A
Other languages
English (en)
Inventor
陈彦儒
许哲玮
贾侃融
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN2010102500494A priority Critical patent/CN102376676A/zh
Publication of CN102376676A publication Critical patent/CN102376676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种嵌埋有半导体芯片的封装基板，包括：核心板，具有贯穿其第一表面及第二表面的开口；设在该开口中的半导体芯片，该半导体芯片具有相对应的作用面与非作用面，在该作用面上具有多个电极垫；设在该第一表面及作用面上的第一强化介电层，并填入在该半导体芯片与开口之间的间隙中，且该第一强化介电层含有强化材料；设在该第二表面及非作用面上是第二强化介电层，并填入在该半导体芯片与开口之间的间隙中，且该第二强化介电层含有强化材料；以及分别设在该第一及第二强化介电层上的第一及第二线路层，并电性连接至该电极垫，并通过该第一及第二强化介电层以提高整体结构的支撑性，防止线路层从介电层表面剥离的现象，以提高产品的良率及可靠度。

Description

嵌埋有半导体芯片的封装基板
技术领域
本发明涉及一种嵌埋有半导体芯片的封装基板，尤其涉及一种能强化封装基板的结构。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而该半导体装置主要是在一封装基板(package substrate)或导线架上先设置半导体芯片，再将半导体芯片电性连接在该封装基板或导线架上，接着再用胶体进行封装；其中球栅阵列式(Ball grid array，BGA)为一种先进的半导体封装技术，其特点是在封装基板上设置半导体芯片，并在该封装基板上植置多个成栅状阵列排列的锡球(Solder ball)，使相同单位面积的半导体芯片的封装基板上可以容纳更多输入/输出连接端(I/O connection)以符合高度集成化(Integration)的半导体芯片所需，使能通过这些锡球将整个封装单元焊结并电性连接至外部装置。
传统半导体封装结构是将半导体芯片黏贴在封装基板的正面上，接着，进行打线接合(wire bonding)或用焊锡凸块将芯片结合在封装基板上的倒装芯片(Flip chip)封装；之后再在该封装基板的背面植设锡球以供电性连接至外部装置；如此，虽可达到高脚数的目的，但是在更高频使用时或高速操作时，将因导线连接路径过长导致阻抗增加，导致电信号传输性能降低，而限制半导体芯片的性能。
有鉴于此，为能有效地提升电性性能以符合下一代产品的应用，业界纷纷研究采用将半导体芯片埋入封装基板内，再在该封装基板上进行增层工艺以形成与该半导体芯片电性连接的线路，而构成嵌埋半导体芯片的封装基板结构，如此通过增层线路直接电性连接该半导体芯片，以缩短电性传导路径，并减少电信号损失、失真、及提升高速操作的性能。
请参阅图1A至图1E，为现有嵌埋有半导体芯片的封装基板的制法剖视示意图。
如图1A所示，首先，提供一具有相对应的第一表面10a及第二表面10b的核心板10，且该核心板10具有贯穿该第一表面10a及第二表面10b的开口100。
如图1B所示，在该开口100中置入半导体芯片11，其中，该半导体芯片11具有作用面11a及非作用面11b，在该作用面11a上具有多个电极垫110。
如图1C所示，在该第一表面10a及半导体芯片11的作用面11a上形成第一初始介电层12a，且在该第二表面10b及半导体芯片11的非作用面11b上形成第二初始介电层12b，并使该第一初始介电层12a及第二初始介电层12b填入在该半导体芯片11与开口100之间的间隙中，以将该半导体芯片11固定在该开口100中；之后，在该第一初始介电层12a中形成多个盲孔120a，以使各该电极垫110对应外露在各该盲孔120a，并在该第一初始介电层12a、核心板10、及第二初始介电层12b中形成多个贯穿的通孔101。
如图1D所示，在该第一初始介电层12a及第二初始介电层12b上分别形成第一线路层13a及第二线路层13b，且在该些盲孔120a中对应形成导电盲孔131，以使该第一线路层13a电性连接至该半导体芯片11，且在这些通孔101中形成对应的导电通孔132，以电性连接该第一线路层13a及第二线路层13b。
如图1E所示，在该第一初始介电层12a及第一线路层13a上形成第一增层结构14a，且在该第二初始介电层12b及第二线路层13b上形成第二增层结构14b；其中，该第一增层结构14a具有至少一第一介电层141a、设在该第一介电层141a上的第一增层线路层142a、及设在该第一介电层141a中，并电性连接该第一线路层13a及第一增层线路层142a的多个第一增层导电盲孔143a，且该第一增层结构14a最外层的第一增层线路层142a具有多个第一电性接触垫144a，并在该第一增层结构14a上形成第一防焊层15a，且该第一防焊层15a中形成多个第一开孔150a，以使各该第一电性接触垫144a对应外露在各该第一开孔150a；而该第二增层结构14b具有第二介电层141b、设在该第二介电层141b上的第二增层线路层142b、及设在该第二介电层141b中，并电性连接该第二线路层13b及第二增层线路层142b的多个第二增层导电盲孔143b，且该第二增层结构14b最外层的第二增层线路层142b具有多个第二电性接触垫144b，并在该第二增层结构14b上形成第二防焊层15b，且该第二防焊层15b中形成多个第二开孔150b，以使各该第二电性接触垫144b对应外露在各该第二开孔150b。
该第一初始介电层12a形成在该第一表面10a及半导体芯片11的作用面11a上、以及第二初始介电层12b形成在该第二表面10b及半导体芯片11的非作用面11b上，而将该半导体芯片11固定在该开口100中，且当该第一初始介电层12a及第二初始介电层12b填入在该半导体芯片11与开口100之间的间隙中，而在该第一初始介电层12a及第二初始介电层12b硬化后，因该第一初始介电层12a及第二初始介电层12b收缩，在覆盖该半导体芯片11与开口100之间的区域容易形成凹陷状，而导致第一增层线路层142a与第一初始介电层12a之间发生线路剥离现象。
而且，由于覆盖该半导体芯片11与开口100之间的区域形成凹陷状，导致该第一增层结构14a的第一介电层141a与第一增层线路层142a也接着受影响而形成凹陷，使该第一介电层141a与第一增层线路层142a之间的结合性不佳。
此外，形成在该半导体芯片11的作用面11a及非作用面11b上的第一初始介电层12a及第二初始介电层12b的厚度很小，如果核心板10的刚性不足，则嵌埋有半导体芯片的封装基板结构容易产生翘曲(warpage)现象。
因此，鉴于上述问题，如何避免现有技术的初始介电层形成在封装基板及半导体芯片上后，在该半导体芯片与开口间隙之间介电层易形成凹陷，将导致形成在介电层上连接半导体芯片的线路层产生剥离现象，以及核心板刚性不足而导致整体结构翘曲现象，进而影响产品可靠度及良率不佳等问题，已成为目前亟需解决的问题。
发明内容
鉴于上述现有技术的缺陷，本发明的主要目的在于提供一种嵌埋有半导体芯片的封装基板，能提高整体结构的支撑性，以避免现有技术中的嵌埋有半导体芯片的封装基板结构容易产生翘曲的现象，进而导致产品良率不佳等问题。
本发明的另一目的在于提供一种嵌埋有半导体芯片的封装基板，能提高产品可靠度及避免线路层与介电层间产生剥离现象。
为达到上述目的，本发明揭露一种嵌埋有半导体芯片的封装基板，包括：核心板，半导体芯片，第一强化介电层，第二强化介电层，以及第一及第二线路层。其中，所述核心板具有相对应的第一表面及第二表面，且具有贯穿该第一表面及第二表面的开口；所述半导体芯片设在该开口中，该半导体芯片具有相对应的作用面与非作用面，在该作用面具有多个电极垫；所述第一强化介电层设在该第一表面及半导体芯片的作用面上，并填入在该半导体芯片与开口之间的间隙中，且该第一强化介电层含有强化材料；所述第二强化介电层设在该第二表面及半导体芯片的非作用面上，并填入在该半导体芯片与开口之间的间隙中，且该第二强化介电层含有强化材料；所述第一及第二线路层分别设在该第一及第二强化介电层上，并电性连接至该电极垫。
如上所述的封装基板，该核心板为绝缘板、金属板、或具有内层线路的线路板，其中该线路板中还具有多个贯穿的内层导电通孔，以电性连接该线路板的内层线路；该强化材料为玻璃纤维材料。
在上述结构中，该第一强化介电层还具有多个盲孔，使各该电极垫对应外露在各该盲孔，且该第一线路层具有设在该盲孔中的导电盲孔，以使该第一线路层电性连接至该半导体芯片的电极垫；还包括多个通孔，贯穿该第一强化介电层、核心板、及第二强化介电层，在该些通孔中对应设有导电通孔，以电性连接该第一及第二线路层；此外，若该核心板为具有内层线路的线路板，则这些导电通孔电性连接该线路板的内层线路。
根据上述结构，其中，该第一强化介电层与第二强化介电层可由相同材料或不同材料制成。
根据上述结构，还包括第一增层结构，设在该第一强化介电层及第一线路层上，并电性连接至该第一线路层；还包括第二增层结构，设在该第二强化介电层及第二线路层上，并电性连接至该第二线路层。
上述第一增层结构具有至少一第一介电层、设在该第一介电层上的第一增层线路层、及设在该第一介电层中，并电性连接该第一线路层及第一增层线路层的多个第一增层导电盲孔，且该第一增层结构最外层的第一增层线路层具有多个第一电性接触垫，且在该第一增层结构上设有第一防焊层，该第一防焊层具有多个第一开孔，以使各该第一电性接触垫对应外露在各该第一开孔。
上述第二增层结构具有第二介电层、设在该第二介电层上的第二增层线路层、及设在该第二介电层中，并电性连接该第二线路层及第二增层线路层的多个第二增层导电盲孔，且该第二增层结构最外层的第二增层线路层具有多个第二电性接触垫，且在该第二增层结构上设有第二防焊层，该第二防焊层具有多个第二开孔，以使各该第二电性接触垫对应外露在各该第二开孔。
本发明嵌埋有半导体芯片的封装基板，是在该核心板的开口容置半导体芯片，再在该第一表面及半导体芯片的作用面上形成含有例如玻璃纤维材料的强化材料的第一强化介电层、及在该第二表面及半导体芯片的作用面上形成含有例如玻璃纤维材料的强化材料的第二强化介电层，而能通过该具有强化材料的第一及第二强化介电层以提高整体结构的支撑性，以避免该第一及第二强化介电层在硬化过程中产生收缩而产生翘曲的情况，并且能填充在该半导体元件与开口间隙处的第一及第二强化介电层表面凹陷，进而防止第一及第二强化介电层上电性连接该半导体芯片的线路层与介电层间产生剥离的现象，因而能提高产品的良率及可靠度。
附图说明
图1A至图1E为现有嵌埋有半导体芯片的封装基板的制法剖视示意图；
图2A至图2E为本发明嵌埋有半导体芯片的封装基板的制法剖视示意图。
主要元件符号说明：
10、20      核心板
100、200    开口
101、201    通孔
10a、20a    第一表面
10b、20b    第二表面
11、21      半导体芯片
11a、21a    作用面
11b、21b    非作用面
110、210    电极垫
12a         第一初始介电层
120a、220a  盲孔
12b            第二初始介电层
13a、23a       第一线路层
13b、23b       第二线路层
131、231       导电盲孔
132、232       导电通孔
14a、24a       第一增层结构
141a、241a     第一介电层
142a、242a     第一增层线路层
143a、243a     第一增层导电盲孔
144a、244a     第一电性接触垫
14b、24b       第二增层结构
141b、241b     第二介电层
142b、242b     第二增层线路层
143b、243b     第二增层导电盲孔
144b、244b     第二电性接触垫
15a、25a       第一防焊层
150a、250a     第一开孔
15b、25b       第二防焊层
150b、250b     第二开孔
22a            第一强化介电层
22b            第二强化介电层
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及效果。
请参阅图2A至图2E，为本发明的嵌埋有半导体芯片的封装基板的制法剖视示意图。
如图2A所示，首先，提供一具有第一表面20a及第二表面20b的核心板20，且该核心板20具有贯穿该第一表面20a及第二表面20b的开口200，而该核心板20为绝缘板、金属板、或具有内层线路的线路板；其中，该线路板中具有多个贯穿的内层导电通孔，以电性连接该线路板的内层线路；有关该核心板20内部的结构，因其具体实施方式为现有技术，所以未以附图表示，且在此不加以赘述。
如图2B所示，在该开口200中容置半导体芯片21，该半导体芯片21具有相对应的作用面21a与非作用面21b，在该作用面21a上具有多个电极垫210。
如图2C所示，在该第一表面20a及半导体芯片21的作用面21a上形成含有强化材料的第一强化介电层22a，且在该第二表面20b及半导体芯片21的非作用面21b上形成含有强化材料的第二强化介电层22b，而且该第一强化介电层22a及第二强化介电层22b填入在该半导体芯片21与开口200之间的间隙中，以将该半导体芯片21固定在该开口200中；其中，该强化材料为玻璃纤维材料，使能通过该含有强化材料的第一强化介电层22a及第二强化介电层22b以提高整体结构的支撑性，且能避免填充该半导体芯片21与开口200间隙处的第一及第二强化介电层22a，22b表面产生凹陷；之后，再在该第一强化介电层22a中形成多个盲孔220a，以使各该电极垫210对应外露在各该盲孔220a，并在该第一强化介电层22a、核心板20、及第二强化介电层22b中形成多个贯穿的通孔201。又所述第一强化介电层22a与第二强化介电层22b可由相同材料或不同材料制成。
如图2D所示，在该第一强化介电层22a及第二强化介电层22b上分别形成第一线路层23a及第二线路层23b，且该第一线路层23a还具有设在该盲孔220a中的导电盲孔231，以使该第一线路层23a电性连接至该半导体芯片21，又在这些通孔201中对应形成导电通孔232，以电性连接该第一线路层23a及第二线路层23b；此外，若该核心板20为具有内层线路的线路板，则这些导电通孔232可电性连接该线路板的内层线路。
因为该半导体芯片21与开口200间隙处的第一及第二强化介电层22a，22b表面并未产生凹陷，所以可避免用以电性连接半导体芯片21的第一线路层23a与该第一强化介电层22a之间产生剥离的现象，能提高产品可靠度及良率。
如图2E所示，在该第一强化介电层22a及第一线路层23a上形成第一增层结构24a，且在该第二强化介电层22b及第二线路层23b上形成第二增层结构24b；其中，该第一增层结构24a具有至少一第一介电层241a、设在该第一介电层241a上的第一增层线路层242a、及设在该第一介电层241a中并电性连接该第一线路层23a及第一增层线路层242a的多个第一增层导电盲孔243a，且该第一增层结构24a最外层的第一增层线路层242a具有多个第一电性接触垫244a，在该第一增层结构24a上形成第一防焊层25a，且该第一防焊层25a中形成多个第一开孔250a，使各该第一电性接触垫244a对应外露在各该第一开孔250a，而该第一电性接触垫244a为打线垫或植球垫，以通过该第一电性接触垫244a电性连接至外部例如半导体芯片或无源元件的电子装置；而该第二增层结构24b具有至少一第二介电层241b、设在该第二介电层241b上的第二增层线路层242b、及设在该第二介电层241b中并电性连接该第二线路层23b及第二增层线路层242b的多个第二增层导电盲孔243b，且该第二增层结构24b最外层的第二增层线路层242b具有多个第二电性接触垫244b，在该第二增层结构24b上形成第二防焊层25b，且该第二防焊层25b中形成多个第二开孔250b，使各该第二电性接触垫244b对应外露在各该第二开孔250b，以供该第二电性接触垫244b电性连接至例如电路板的外部电子装置。
由于该第一线路层23a与该第一强化介电层22a间不会产生剥离的现象，以使该第一增层结构24a的第一介电层241a与第一增层线路层242a之间可有较佳的结合性，使整体的封装基板结构有较佳的刚性，从而能避免发生翘曲现象。
由上述制法可知，本发明嵌埋有半导体芯片的封装基板，包括：核心板20、半导体芯片21、第一与第二强化介电层22a，22b、及第一与第二线路层23a，23b。
所述核心板20，具有相对应的第一表面20a及第二表面20b，且具有贯穿该第一表面20a及第二表面20b的开口200，而该核心板20为绝缘板、金属板、或具有内层线路的线路板；其中，该线路板中具有多个贯穿的内层导电通孔，以电性连接该线路板的内层线路。
所述半导体芯片21，设在该开口200中，该半导体芯片21具有相对应的作用面21a与非作用面21b，在该作用面21a上具有多个电极垫210。
所述第一强化介电层22a，设在该第一表面20a及半导体芯片21的作用面21a上，并填入在该半导体芯片21与开口200之间的间隙中；又所述第二强化介电层22b，设在该第二表面20b及半导体芯片21的非作用面21b上，并填入在该半导体芯片21与开口200之间的间隙中，且该第一及第二强化介电层22a，22b含有例如玻璃纤维材料的强化材料。又该第一强化介电层22a还具有多个盲孔220a，以使各该电极垫210对应外露在各该盲孔220a，且在该第一强化介电层22a、核心板20、及第二强化介电层22b中设有多个贯穿的通孔201。又前述第一强化介电层22a与第二强化介电层22b可由相同材料或不同材料制成。
所述第一及第二线路层23a，23b，分别设在该第一及第二强化介电层22a，22b上，且该第一线路层23a具有设在该盲孔220a中的导电盲孔231，以使该第一线路层23a电性连接至该半导体芯片21的电极垫210，并在这些通孔201中设有对应的导电通孔232，以电性连接该第一及第二线路层23a，23b；此外，若该核心板20为具有内层线路的线路板，则这些导电通孔232可电性连接该线路板的内层线路。
根据上述嵌埋半导体的封装基板，还包括第一增层结构24a，设在该第一强化介电层22a及第一线路层23a上，并电性连接至该第一线路层23a；还包括第二增层结构24b，设在该第二强化介电层22b及第二线路层23b上，并电性连接至该第二线路层23b。
上述第一增层结构24a具有至少一第一介电层241a、设在该第一介电层241a上的第一增层线路层242a、及设在该第一介电层241a中，并电性连接该第一线路层23a及第一增层线路层242a的多个第一增层导电盲孔243a，且该第一增层结构24a最外层的第一增层线路层242a具有多个第一电性接触垫244a，又在该第一增层结构24a上设有第一防焊层25a，在该第一防焊层25a中设有多个第一开孔250a，使各该第一电性接触垫244a对应外露在各该第一开孔250a。
又上述第二增层结构24b具有至少一第二介电层241b、设在该第二介电层241b上的第二增层线路层242b、及设在该第二介电层241b中，并电性连接该第二线路层23b及第二增层线路层242b的多个第二增层导电盲孔243b，且该第二增层结构24b最外层的第二增层线路层242b具有多个第二电性接触垫244b，又在该第二增层结构24b上设有第二防焊层25b，在该第二防焊层25b中设有多个第二开孔250b，以使各该第二电性接触垫244b对应外露在各该第二开孔250b。
综上所述，本发明嵌埋有半导体芯片的封装基板，是在该核心板的开口容置半导体芯片，再在该第一表面及半导体芯片的作用面上形成含有例如玻璃纤维材料的强化材料的第一强化介电层、及在该第二表面及半导体芯片的作用面上形成含有例如玻璃纤维材料的强化材料的第二强化介电层，而能通过该具有强化材料的第一及第二强化介电层以提高整体结构的支撑性，以避免该第一及第二强化介电层在硬化过程中产生收缩而产生翘曲的情况，并且能避免填充在该半导体元件与开口间隙处的第一及第二强化介电层表面凹陷，进而防止第一及第二强化介电层上电性连接该半导体芯片的线路层与介电层间产生剥离的现象，因而能提高产品的良率及可靠度。
上述实施例是用以示例性说明本发明的原理及其效果，而非用在限制本发明。任何熟悉此项技术的人士均可在不违背本发明的精神及范围内，对上述实施例进行修改。因此本发明的保护范围，应如后述的权利要求所涵盖。

Claims (14)

1.一种嵌埋有半导体芯片的封装基板，其特征在于，包括：
核心板，具有相对应的第一表面及第二表面，且具有贯穿该第一表面及第二表面的开口；
半导体芯片，设在该开口中，该半导体芯片具有相对应的作用面与非作用面，在该作用面上具有多个电极垫；
第一强化介电层，设在该第一表面及半导体芯片的作用面上，并填入在该半导体芯片与开口之间的间隙中，且该第一强化介电层含有强化材料；
第二强化介电层，设在该第二表面及半导体芯片的非作用面上，并填入在该半导体芯片与开口之间的间隙中，且该第二强化介电层含有强化材料；以及
第一及第二线路层，分别设在该第一及第二强化介电层上，并电性连接至该电极垫。
2.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，该核心板为绝缘板、金属板、或具有内层线路的线路板。
3.如权利要求2所述的嵌埋有半导体芯片的封装基板，其特征在于，该线路板中具有多个贯穿的内层导电通孔，以电性连接该线路板的内层线路。
4.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，该强化材料为玻璃纤维材料。
5.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，该第一强化介电层还具有多个盲孔，使各该电极垫对应外露在各该盲孔，且该第一线路层具有设在该盲孔中的导电盲孔，以使该第一线路层电性连接至该半导体芯片的电极垫。
6.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，还包括多个通孔，贯穿该第一强化介电层、核心板、及第二强化介电层，且在各该通孔中形成导电通孔，由此电性连接该第一及第二线路层。
7.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，还包括第一增层结构，设在该第一强化介电层及第一线路层上，并电性连接至该第一线路层。
8.如权利要求7所述的嵌埋有半导体芯片的封装基板，其特征在于，该第一增层结构具有至少一第一介电层、设在该第一介电层上的第一增层线路层、及设在该第一介电层中，并电性连接该第一线路层及第一增层线路层的多个第一增层导电盲孔，且该第一增层结构最外层的第一增层线路层具有多个第一电性接触垫。
9.如权利要求8所述的嵌埋有半导体芯片的封装基板，其特征在于，还包括第一防焊层，设在该第一增层结构上，并具有多个第一开孔，使各该第一电性接触垫对应外露在各该第一开孔。
10.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，还包括第二增层结构，设在该第二强化介电层及第二线路层上，并电性连接至该第二线路层。
11.如权利要求10所述的嵌埋有半导体芯片的封装基板，其特征在于，该第二增层结构具有第二介电层、设在该第二介电层上的第二增层线路层、及设在该第二介电层中，并电性连接该第二线路层及第二增层线路层的多个第二增层导电盲孔，且该第二增层结构最外层的第二增层线路层具有多个第二电性接触垫。
12.如权利要求11所述的嵌埋有半导体芯片的封装基板，其特征在于，还包括第二防焊层，设在该第二增层结构上，并具有多个第二开孔，以使各该第二电性接触垫对应外露在各该第二开孔。
13.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，该第一强化介电层与第二强化介电层由相同材料制成。
14.如权利要求1所述的嵌埋有半导体芯片的封装基板，其特征在于，该第一强化介电层与第二强化介电层由不同材料制成。
CN2010102500494A 2010-08-04 2010-08-04 嵌埋有半导体芯片的封装基板 Pending CN102376676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102500494A CN102376676A (zh) 2010-08-04 2010-08-04 嵌埋有半导体芯片的封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102500494A CN102376676A (zh) 2010-08-04 2010-08-04 嵌埋有半导体芯片的封装基板

Publications (1)

Publication Number Publication Date
CN102376676A true CN102376676A (zh) 2012-03-14

Family

ID=45795052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102500494A Pending CN102376676A (zh) 2010-08-04 2010-08-04 嵌埋有半导体芯片的封装基板

Country Status (1)

Country Link
CN (1) CN102376676A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679740A (zh) * 2014-10-29 2016-06-15 矽品精密工业股份有限公司 基板结构及其制法
WO2018072050A1 (zh) * 2016-10-19 2018-04-26 璩泽明 芯片的封装结构
CN107968083A (zh) * 2016-10-19 2018-04-27 兆邦电子股份有限公司 芯片的封装结构
CN111200907A (zh) * 2018-11-20 2020-05-26 宏启胜精密电子(秦皇岛)有限公司 无撕膜内埋式电路板及其制作方法
WO2020215225A1 (zh) * 2019-04-23 2020-10-29 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
WO2020253146A1 (zh) * 2019-06-17 2020-12-24 潍坊歌尔微电子有限公司 一种芯片的封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101193502A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制作方法
CN101256965A (zh) * 2007-03-01 2008-09-03 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
CN101281889A (zh) * 2007-04-02 2008-10-08 全懋精密科技股份有限公司 嵌埋半导体芯片的承载板结构
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
CN101383329A (zh) * 2007-09-04 2009-03-11 全懋精密科技股份有限公司 嵌埋有芯片的封装结构及其制作方法
CN101471323A (zh) * 2002-08-09 2009-07-01 揖斐电株式会社 多层印刷线路板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471323A (zh) * 2002-08-09 2009-07-01 揖斐电株式会社 多层印刷线路板
CN101193502A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制作方法
CN101256965A (zh) * 2007-03-01 2008-09-03 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
CN101281889A (zh) * 2007-04-02 2008-10-08 全懋精密科技股份有限公司 嵌埋半导体芯片的承载板结构
CN101364581A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制作方法
CN101383329A (zh) * 2007-09-04 2009-03-11 全懋精密科技股份有限公司 嵌埋有芯片的封装结构及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679740A (zh) * 2014-10-29 2016-06-15 矽品精密工业股份有限公司 基板结构及其制法
WO2018072050A1 (zh) * 2016-10-19 2018-04-26 璩泽明 芯片的封装结构
CN107968083A (zh) * 2016-10-19 2018-04-27 兆邦电子股份有限公司 芯片的封装结构
CN111200907A (zh) * 2018-11-20 2020-05-26 宏启胜精密电子(秦皇岛)有限公司 无撕膜内埋式电路板及其制作方法
CN111200907B (zh) * 2018-11-20 2021-10-19 宏启胜精密电子(秦皇岛)有限公司 无撕膜内埋式电路板及其制作方法
WO2020215225A1 (zh) * 2019-04-23 2020-10-29 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
WO2020253146A1 (zh) * 2019-06-17 2020-12-24 潍坊歌尔微电子有限公司 一种芯片的封装方法

Similar Documents

Publication Publication Date Title
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8633587B2 (en) Package structure
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
US20080041619A1 (en) Component-embedded multilayer printed wiring board and manufacturing method thereof
US7547965B2 (en) Package and package module of the package
US20100289133A1 (en) Stackable Package Having Embedded Interposer and Method for Making the Same
CN101170088A (zh) 半导体封装结构及其形成方法
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
CN102376676A (zh) 嵌埋有半导体芯片的封装基板
TWI496258B (zh) 封裝基板之製法
CN106601630A (zh) 芯片封装方法及芯片封装结构
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
CN203165882U (zh) 堆叠封装结构
CN100392849C (zh) 封装体及封装体模块
CN210897270U (zh) 一种用于三维扇出型封装的塑封结构
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
KR20120091694A (ko) 반도체 패키지
CN102751203A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120314