TWI496258B - 封裝基板之製法 - Google Patents

封裝基板之製法 Download PDF

Info

Publication number
TWI496258B
TWI496258B TW099136609A TW99136609A TWI496258B TW I496258 B TWI496258 B TW I496258B TW 099136609 A TW099136609 A TW 099136609A TW 99136609 A TW99136609 A TW 99136609A TW I496258 B TWI496258 B TW I496258B
Authority
TW
Taiwan
Prior art keywords
layer
package substrate
pad
dielectric layer
forming
Prior art date
Application number
TW099136609A
Other languages
English (en)
Other versions
TW201218334A (en
Inventor
Paohung Chou
Hsien Min Chang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW099136609A priority Critical patent/TWI496258B/zh
Priority to CN201110112027.6A priority patent/CN102456648B/zh
Priority to US13/243,465 priority patent/US20120097430A1/en
Publication of TW201218334A publication Critical patent/TW201218334A/zh
Application granted granted Critical
Publication of TWI496258B publication Critical patent/TWI496258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

封裝基板之製法
　　本發明係有關一種封裝基板及其製法，尤指一種具單層線路層的封裝基板及其製法。
　　於半導體晶片的封裝歷史中，導線架式(lead frame)封裝基板已經長期被使用，其主要原因係其具有較低製造成本與較高可靠度之優點；此外，對於輸入/輸出(I/O)數目較低之半導體晶片而言，導線架式封裝基板在成本上仍極具有競爭力。
　　在某些情況下，例如：較為單純或簡單的電子產品的情形中，其所需的封裝基板僅需具有單層之線路層。
　　請參閱第1A至1G圖，係習知之具單層線路層之封裝基板及其製法之剖視圖。
　　如第1A圖所示，提供一承載板10，其兩表面均設有銅層11。
　　如第1B圖所示，於一該銅層11上形成阻層12，且該阻層12具有複數外露該銅層11的開孔120。
　　如第1C圖所示，移除未被該阻層12所覆蓋的銅層11，而於該承載板10上形成一線路層111。
　　如第1D圖所示，移除該阻層12。
　　如第1E圖所示，以雷射形成複數貫穿之通孔100，該通孔100之一端連通該線路層111。
　　如第1F圖所示，於該承載板10具有該線路層111之一側形成第一絕緣保護層13，該第一絕緣保護層13具有複數第一絕緣保護層開口130以外露部分該線路層111，並於該承載板10之另一側形成第二絕緣保護層14，該第二絕緣保護層14具有複數第二絕緣保護層開口140以對應外露各該通孔100。
　　如第1G圖所示，於該線路層111之外露表面上形成表面處理層15，以供接置焊料球(未圖示)之用。
　　惟，習知之具單層線路層之封裝基板最終仍具有用以支承該線路層的承載板，所以整體封裝基板的厚度約為130微米，其與一般具雙層線路層之封裝基板相近，故不利於電子產品的輕薄化。
　　因此，如何避免習知技術中之封裝基板的厚度過大而難以微小化等問題，實已成為目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明之主要目的係提供一種厚度較小的封裝基板及其製法。
　　為達上述及其他目的，本發明揭露一種封裝基板，係包括：介電層，其具有相對之外接面與置晶面，該介電層之材質可為環氧樹脂；以及線路層，係嵌設於該介電層中，且外露於該外接面與置晶面，該線路層具有焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路，該焊指墊、接觸墊及線路之寬度係由置晶面向外接面逐漸地縮減。
　　前述之封裝基板中，復可包括第一絕緣保護層，係設於該外接面側且覆蓋該線路層，該第一絕緣保護層具有複數接觸墊用開孔以對應外露各該接觸墊，且復可包括表面處理層，係設於該線路層之外露表面上。
　　依上述之封裝基板，復可包括第二絕緣保護層，係設於該置晶面側且覆蓋該線路層，該第二絕緣保護層具有複數焊指墊用開孔，以對應外露各該焊指墊，並復可包括表面處理層，係設於該焊指墊與接觸墊之外露表面上。
　　本發明提供另一種封裝基板，係包括：介電層，其具有相對之外接面與置晶面；以及線路層，係嵌設於該介電層中，且該線路層具有焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路，該線路層係外露於該置晶面，於該介電層之外接面具有複數接觸墊用開孔以對應外露各該接觸墊，該焊指墊、接觸墊及線路之寬度係由置晶面向外接面逐漸地縮減。
　　前述之封裝基板中，復可包括絕緣保護層，係設於該置晶面側且覆蓋該線路層與介電層，且於該絕緣保護層中形成複數焊指墊用開孔以對應外露各該焊指墊，又復可包括表面處理層，係設於該焊指墊與接觸墊之外露表面上。
　　依上述之封裝基板，復可包括表面處理層，係設於該線路層之外露表面上。
　　於本發明之封裝基板中，該介電層之材質可為防焊材料或環氧樹脂。
　　本發明復提供一種封裝基板之製法，係包括：提供一金屬板，其具有相對之第一表面與第二表面；移除該第一表面側之部分金屬板，以形成凹部與作為線路層之複數金屬凸部，該等金屬凸部具有焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路；於該第一表面與凹部上形成介電層，該介電層之材質可為環氧樹脂；移除該等金屬凸部上的介電層之部分厚度，以外露該等金屬凸部之一側；以及移除該金屬板之部分厚度，以外露該金屬凸部之另一側，其中，嵌有該線路層之介電層具有相對之外接面與置晶面。
　　依上所述之封裝基板之製法，形成該等金屬凸部與凹部之步驟係可包括：於該第一表面上形成阻層，該阻層具有複數外露該第一表面的阻層開孔；移除未被該阻層覆蓋之金屬板，以形成該等金屬凸部與凹部；以及移除該阻層。
　　前述之封裝基板之製法中，移除部分該介電層之步驟可包括刷磨或研磨該介電層表面使其與該第一表面同高。
　　於所述之封裝基板之製法中，復可包括於該外接面側形成覆蓋該等線路層與介電層的第一絕緣保護層，且於該第一絕緣保護層中形成複數接觸墊用開孔以對應外露各該接觸墊，又復可包括於該金屬凸部之外露表面上形成表面處理層。
　　又於所述之封裝基板之製法中，復可包括於該置晶面側形成覆蓋該等線路層與介電層的第二絕緣保護層，且於該第二絕緣保護層中形成複數焊指墊用開孔，以對應外露各該焊指墊，並復可包括於該焊指墊與接觸墊之外露表面上形成表面處理層。
　　本發明又提供另一種封裝基板之製法，係包括：提供一金屬板，其具有相對之第一表面與第二表面；移除該第一表面側之部分金屬板，以形成凹部與作為線路層之複數金屬凸部，該等金屬凸部具有焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路；於該第一表面與凹部上形成介電層；於該介電層中形成複數接觸墊用開孔以對應外露各該接觸墊；以及移除該金屬板之部分厚度以外露該等金屬凸部。
　　依上所述之封裝基板之製法，形成該等金屬凸部與凹部之步驟係可包括：於該第一表面上形成阻層，該阻層具有複數外露該第一表面的阻層開孔；移除未被該阻層覆蓋之金屬板，以形成該等金屬凸部與凹部；以及移除該阻層。
　　前述之封裝基板之製法中，復可包括於該第二表面側形成覆蓋該等金屬凸部與介電層的絕緣保護層，且於該絕緣保護層中形成複數焊指墊用開孔以對應外露各該焊指墊，並復可包括於該焊指墊與接觸墊之外露表面上形成表面處理層。
　　於上述之封裝基板之製法中，復可包括於該金屬凸部之外露表面上形成表面處理層。
　　於本發明之封裝基板之製法中，該介電層之材質可為防焊材料或環氧樹脂，且形成該等接觸墊用開孔之方式可為雷射燒灼或曝光顯影。
　　由上可知，本發明之封裝基板係以介電層作為基底的具單層線路層的封裝基板，使該介電層直接與線路層結合在同一層中，不僅電性信號傳遞路徑縮短，且最終可大幅降低整體厚度，以達到輕薄化的目的；此外，本發明之封裝基板的生產流程較短，且不須鍍線路製程，所以整體製程時間較短，而能增加產率，以降低生產成本。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
第一實施例
　　請參閱第2A至2I圖，係本發明之封裝基板及其製法的第一實施例的剖視圖，其中，第2G'與2G''圖係第2G圖之俯視圖的不同實施態樣，第2H'與2I'圖分別係第2H與2I圖之另一實施態樣。
　　如第2A圖所示，提供一金屬板20，其具有相對之第一表面20a與第二表面20b。
　　如第2B圖所示，於該第一表面20a上形成阻層21，該阻層21具有複數外露該第一表面20a的阻層開孔210。
　　如第2C圖所示，移除未被該阻層21覆蓋之金屬板20，以形成凹部200與作為線路層之複數金屬凸部201。
　　如第2D圖所示，移除該阻層21，該線路層(即該等金屬凸部201)具有焊指墊(finger)201a、接觸墊(contact pad)201b、及電性連接該焊指墊201a與接觸墊201b的線路201c。
　　如第2E圖所示，於該第一表面20a與凹部200上形成介電層22，該介電層22之材質可為環氧樹脂(epoxy)。
　　如第2F圖所示，移除該等金屬凸部201上的介電層22之部分厚度，以外露該等金屬凸部201之一側，移除部分該介電層22之步驟可包括刷磨或研磨該介電層22表面使其與該第一表面20a同高。
　　如第2G圖所示，移除該金屬板20之部分厚度，以外露該金屬凸部201之另一側，其中，嵌有該線路層之介電層22具有相對之外接面22a與置晶面22b。
　　第2G'與2G''圖係第2G圖之俯視圖的不同實施態樣，第2G'圖係一實施態樣，其中該接觸墊201b係應用於四方平面無引腳(Quad Flat No leads，簡稱QFN)封裝之焊腳墊；而第2G''圖係另一實施態樣，其中該接觸墊201b係可應用於球柵陣列(Ball Grid Array，簡稱BGA)封裝之焊球墊。
　　如第2H圖所示，於該外接面22a側形成覆蓋該等線路層與介電層22的第一絕緣保護層23，且於該第一絕緣保護層23中形成複數接觸墊用開孔230以對應外露各該接觸墊201b，並於該金屬凸部201之外露表面上形成表面處理層24。或者，如第2H'圖所示，復於該置晶面22b側形成覆蓋該等線路層與介電層22的第二絕緣保護層27，且於該第二絕緣保護層27中形成複數焊指墊用開孔270，以對應外露各該焊指墊201a，再於該焊指墊201a與接觸墊201b之外露表面上形成表面處理層24，前述之表面處理層24之材質可為鎳/金(Ni/Au)或化鎳鈀浸金(Electroless Nickel / Electroless Palladium / Immersion Gold，簡稱ENEPIG)；又於第2H'圖之實施態樣中，該表面處理層24之材質亦可為有機保焊層(Organic Solderability Preservative，簡稱OSP)。
　　如第2I與2I'圖所示，分別係第2H與2H'圖之封裝基板之應用例，於該封裝基板之置晶區上接置半導體晶片25，該半導體晶片25具有一作用面25a，該作用面25a上具有複數電極墊251，並藉由焊線26以對應電性連接各該電極墊251與焊指墊201a，且形成包覆該半導體晶片25與焊線26的封裝材料28，而完成一封裝結構。
　　要注意的是，於完成如第2I或2I'圖之封裝結構後，亦可依據後續的應用情況而於該表面處理層24上形成焊料球(未圖示)，以電性連接至例如電路板的外部電子裝置。
　　本發明復提供一種封裝基板，係包括：介電層22，其具有相對之外接面22a與置晶面22b，該介電層22之材質可為環氧樹脂(epoxy)；以及線路層，係嵌設於該介電層22中，且外露於該外接面22a與置晶面22b，該線路層具有焊指墊201a、接觸墊201b、及電性連接該焊指墊201a與接觸墊201b的線路201c，該焊指墊201a、接觸墊201b及線路201c之寬度係由置晶面22b向外接面22a逐漸地縮減。
　　所述之封裝基板中，復可包括第一絕緣保護層23，係設於該外接面22a側且覆蓋該線路層，該第一絕緣保護層23具有複數接觸墊用開孔230以對應外露各該接觸墊201b，又復可包括表面處理層24，係設於該線路層之外露表面上。
　　於上述之封裝基板中，復可包括第二絕緣保護層27，係設於該置晶面22b側且覆蓋該線路層，該第二絕緣保護層27可具有複數焊指墊用開孔270，以對應外露各該焊指墊201a，又復可包括表面處理層24，係設於該焊指墊201a與接觸墊201b之外露表面上。
第二實施例
　　請參閱第3A至3D圖，係本發明之封裝基板及其製法的第二實施例的剖視圖，其中，第3D'圖係第3D圖之另一實施態樣。
　　如第3A圖所示，其係延續自第2D圖，於該第一表面20a與凹部200上形成介電層22，該介電層22之材質係環氧樹脂(epoxy)。
　　如第3B圖所示，於該介電層22中形成複數接觸墊用開孔220以對應外露各該接觸墊201b，形成該等接觸墊用開孔220之方式可為雷射燒灼或曝光顯影。
　　如第3C圖所示，移除該金屬板20之部分厚度以外露該等金屬凸部201。
　　如第3D圖所示，於該第二表面20b側形成覆蓋該等金屬凸部201與介電層22的絕緣保護層29，且於該絕緣保護層29中形成複數焊指墊用開孔290以對應外露各該焊指墊201a，並於該金屬凸部201之外露表面上形成表面處理層24。
　　或者，如第3D'圖所示，不形成該絕緣保護層29，而於該金屬凸部201之外露表面上形成表面處理層24，前述之表面處理層24之材質可為鎳/金(Ni/Au)或化鎳鈀浸金(Electroless Nickel / Electroless Palladium / Immersion Gold，簡稱ENEPIG)。
第三實施例
　　請參閱第4A至4D圖，係本發明之封裝基板及其製法的第三實施例的剖視圖，其中，第4D'圖係第4D圖之另一實施態樣。
　　第三實施例大致上與第二實施例相同，其主要的不同之處在於本實施例的介電層22之材質係防焊材料，而不同於第二實施例的環氧樹脂。
　　本發明並提供另一種封裝基板，係包括：介電層22，其具有相對之外接面22a與置晶面22b；以及線路層，係嵌設於該介電層22中，且該線路層具有焊指墊201a、接觸墊201b、及電性連接該焊指墊201a與接觸墊201b的線路201c，該線路層係外露於該置晶面22b，於該介電層22之外接面22a具有複數接觸墊用開孔220以對應外露各該接觸墊201b，該焊指墊201a、接觸墊201b及線路201c之寬度係由置晶面22b向外接面22a逐漸地縮減。
　　於所述之封裝基板中，復可包括絕緣保護層29，係設於該置晶面22b側且覆蓋該線路層與介電層22，且於該絕緣保護層29中可形成複數焊指墊用開孔290以對應外露各該焊指墊201a，並復可包括表面處理層24，係設於該焊指墊201a與接觸墊201b之外露表面上。
　　本發明之封裝基板中，復可包括表面處理層24，係設於該線路層之外露表面上。
　　依前所述之封裝基板中，該介電層22之材質可為防焊材料或環氧樹脂(epoxy)。
　　綜上所述，不同於習知技術，本發明之封裝基板係以介電層作為基底的具單層線路層的封裝基板，使該介電層直接與線路層結合在同一層中，不僅電性信號傳遞路徑縮短，且最終可大幅降低整體厚度，以達到輕薄化的目的；此外，本發明之封裝基板的生產流程較短，且不須鍍線路(例如鍍銅)製程，所以整體製程時間較短，而能增加產率，以降低生產成本。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．承載板
100．．．通孔
11．．．銅層
111．．．線路層
12、21．．．阻層
120．．．開孔
13、23．．．第一絕緣保護層
130．．．第一絕緣保護層開口
14、27．．．第二絕緣保護層
140．．．第二絕緣保護層開口
15、24．．．表面處理層
20．．．金屬板
20a．．．第一表面
20b．．．第二表面
200．．．凹部
210．．．阻層開孔
201．．．金屬凸部
201a．．．焊指墊
201b．．．接觸墊
201c．．．線路
22．．．介電層
22a．．．外接面
22b．．．置晶面
220、230．．．接觸墊用開孔
270、290．．．焊指墊用開孔
25．．．半導體晶片
25a．．．作用面
251．．．電極墊
26．．．焊線
28．．．封裝材料
29．．．絕緣保護層
　　第1A至1G圖係習知之具單層線路層之封裝基板及其製法之剖視圖；
　　第2A至2I圖係本發明之封裝基板及其製法的第一實施例的剖視圖，其中，第2G'與2G''圖係第2G圖之俯視圖的不同實施態樣，第2H'與2I'圖分別係第2H與2I圖之另一實施態樣，第2I與2I’圖分別係第2H與2H’圖之應用例；
　　第3A至3D圖係本發明之封裝基板及其製法的第二實施例的剖視圖，其中，第3D'圖係第3D圖之另一實施態樣；以及
　　第4A至4D圖係本發明之封裝基板及其製法的第三實施例的剖視圖，其中，第4D'圖係第4D圖之另一實施態樣。
20a．．．第一表面
201a．．．焊指墊
201b．．．接觸墊
22．．．介電層
22a．．．外接面
22b．．．置晶面

Claims (11)

  1. 一種封裝基板之製法，係包括：提供一金屬板，其具有相對之第一表面與第二表面；移除該第一表面側之部分金屬板，以形成凹部與作為線路層之複數金屬凸部，該等金屬凸部具有焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路；於該第一表面與凹部上形成介電層；移除該等金屬凸部上的介電層之部分厚度，以外露該等金屬凸部之一側；以及移除該金屬板之部分厚度，以外露該金屬凸部之另一側，其中，嵌有該線路層之介電層具有相對之外接面與置晶面。
  2. 如申請專利範圍第1項所述之封裝基板之製法，其中，形成該等金屬凸部與凹部之步驟係包括：於該第一表面上形成阻層，該阻層具有複數外露該第一表面的阻層開孔；移除未被該阻層覆蓋之金屬板，以形成該等金屬凸 部與凹部；以及移除該阻層。
  3. 如申請專利範圍第1項所述之封裝基板之製法，其中，移除部分該介電層之步驟包括刷磨或研磨該介電層表面使其與該第一表面同高。
  4. 如申請專利範圍第1項所述之封裝基板之製法，復包括於該外接面側形成覆蓋該線路層與介電層的第一絕緣保護層，且於該第一絕緣保護層中形成複數接觸墊用開孔以對應外露各該接觸墊。
  5. 如申請專利範圍第4項所述之封裝基板之製法，復包括於該置晶面側形成覆蓋該線路層與介電層的第二絕緣保護層，且於該第二絕緣保護層中形成複數焊指墊用開孔，以對應外露各該焊指墊。
  6. 如申請專利範圍第1項所述之封裝基板之製法，其中，該介電層之材質係環氧樹脂。
  7. 一種封裝基板之製法，係包括：提供一金屬板，其具有相對之第一表面與第二表面； 移除該第一表面側之部分金屬板，以形成凹部與作為線路層之複數金屬凸部，該等金屬凸部具有焊指墊、接觸墊、及電性連接該焊指墊與接觸墊的線路；於該第一表面與凹部上形成介電層；於該介電層中形成複數接觸墊用開孔以對應外露各該接觸墊；以及移除該金屬板之部分厚度以外露該等金屬凸部。
  8. 如申請專利範圍第7項所述之封裝基板之製法，其中，形成該等金屬凸部與凹部之步驟係包括：於該第一表面上形成阻層，該阻層具有複數外露該第一表面的阻層開孔；移除未被該阻層覆蓋之金屬板，以形成該等金屬凸部與凹部；以及移除該阻層。
  9. 如申請專利範圍第7項所述之封裝基板之製法，復包括於該第二表面側形成覆蓋該等金屬凸部與介電層的絕緣保護層，且於該絕緣保護層中形成複數焊指墊用開孔以對應外露各該焊指墊。
  10. 如申請專利範圍第7項所述之封裝基板之製法，其中，形成該等接觸墊用開孔之方式係雷射燒灼或曝光顯影。
  11. 如申請專利範圍第7項所述之封裝基板之製法，其中，該介電層之材質係防焊材料或環氧樹脂。
TW099136609A 2010-10-26 2010-10-26 封裝基板之製法 TWI496258B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099136609A TWI496258B (zh) 2010-10-26 2010-10-26 封裝基板之製法
CN201110112027.6A CN102456648B (zh) 2010-10-26 2011-04-27 封装基板的制法
US13/243,465 US20120097430A1 (en) 2010-10-26 2011-09-23 Packaging substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099136609A TWI496258B (zh) 2010-10-26 2010-10-26 封裝基板之製法

Publications (2)

Publication Number Publication Date
TW201218334A TW201218334A (en) 2012-05-01
TWI496258B true TWI496258B (zh) 2015-08-11

Family

ID=45972002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136609A TWI496258B (zh) 2010-10-26 2010-10-26 封裝基板之製法

Country Status (3)

Country Link
US (1) US20120097430A1 (zh)
CN (1) CN102456648B (zh)
TW (1) TWI496258B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
CN102738009A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN104425431B (zh) * 2013-09-03 2018-12-21 日月光半导体制造股份有限公司 基板结构、封装结构及其制造方法
TWI608579B (zh) * 2015-07-17 2017-12-11 矽品精密工業股份有限公司 半導體結構及其製法
KR20170023310A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
TWI562256B (en) * 2015-09-07 2016-12-11 Siliconware Precision Industries Co Ltd Substrate structure
GB2557614A (en) * 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
TWI604542B (zh) * 2017-01-12 2017-11-01 矽品精密工業股份有限公司 封裝基板及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946270A (zh) * 2005-10-03 2007-04-11 日本Cmk株式会社 印制线路板、多层印制线路板及其制造方法
TW200921876A (en) * 2007-11-15 2009-05-16 Bridge Semiconductor Corp Method for making copper-core layer multi-layer encapsulation substrate
TW200926377A (en) * 2007-12-04 2009-06-16 Phoenix Prec Technology Corp Aluminum oxide-based substrate and method for manufacturing the same
TW201010560A (en) * 2008-08-29 2010-03-01 Foxconn Advanced Tech Inc Printed circuit boards and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217089A (en) * 1962-06-01 1965-11-09 Control Data Corp Embedded printed circuit
CN1198494C (zh) * 2001-10-19 2005-04-20 全懋精密科技股份有限公司 用于制作增层电路板的薄核心板的制法
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN101192542A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制造方法
CN101657074B (zh) * 2008-08-19 2011-07-27 富葵精密组件(深圳)有限公司 电路板及电路板的制作方法
TWI393513B (zh) * 2009-02-04 2013-04-11 Unimicron Technology Corp 內埋式線路板及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1946270A (zh) * 2005-10-03 2007-04-11 日本Cmk株式会社 印制线路板、多层印制线路板及其制造方法
TW200921876A (en) * 2007-11-15 2009-05-16 Bridge Semiconductor Corp Method for making copper-core layer multi-layer encapsulation substrate
TW200926377A (en) * 2007-12-04 2009-06-16 Phoenix Prec Technology Corp Aluminum oxide-based substrate and method for manufacturing the same
TW201010560A (en) * 2008-08-29 2010-03-01 Foxconn Advanced Tech Inc Printed circuit boards and method for manufacturing the same

Also Published As

Publication number Publication date
CN102456648B (zh) 2014-05-07
US20120097430A1 (en) 2012-04-26
TW201218334A (en) 2012-05-01
CN102456648A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI496258B (zh) 封裝基板之製法
TWI392066B (zh) 封裝結構及其製法
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI469289B (zh) 半導體封裝結構及其製法
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
TW200824060A (en) Semiconductor package and fabrication method thereof
TW201644024A (zh) 晶片封裝結構及其製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
TWI480989B (zh) 半導體封裝件及其製法
TW201322433A (zh) 一種影像感測模組封裝結構及製造方法
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
TWI388018B (zh) 封裝結構之製法
TW201628145A (zh) 電子封裝結構及其製法
TW201314852A (zh) 基板、半導體封裝件及其製法
TWI419278B (zh) 封裝基板及其製法
TW200926316A (en) Semiconductor package and method thereof
TW200901410A (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
TWI473221B (zh) 封裝基板及其製法
TWI394250B (zh) 封裝結構及其製法
TWI720687B (zh) 晶片封裝結構及其製作方法
TWI423405B (zh) 具載板之封裝結構
JP2011176263A (ja) 半導体装置のチップスケールパッケージおよびその製造方法
US20140284803A1 (en) Semiconductor package and fabrication method thereof