TWI473221B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI473221B
TWI473221B TW97134028A TW97134028A TWI473221B TW I473221 B TWI473221 B TW I473221B TW 97134028 A TW97134028 A TW 97134028A TW 97134028 A TW97134028 A TW 97134028A TW I473221 B TWI473221 B TW I473221B
Authority
TW
Taiwan
Prior art keywords
layer
electrical contact
substrate body
contact pads
conductive
Prior art date
Application number
TW97134028A
Other languages
English (en)
Other versions
TW201011879A (en
Inventor
Shih Ping Hsu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW97134028A priority Critical patent/TWI473221B/zh
Publication of TW201011879A publication Critical patent/TW201011879A/zh
Application granted granted Critical
Publication of TWI473221B publication Critical patent/TWI473221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

封裝基板及其製法
本發明係有關於一種半導體結構及製法，尤指一種封裝基板及其製法。
隨著電子產業的蓬勃發展，電子產品之外型趨向輕薄短小，在功能上則逐漸邁入高性能、高功能、高速度化的研發方向。傳統上半導體封裝結構係將半導體晶片黏貼於封裝基板上，再進行打線接合(wire bonding)，或將半導體晶片以覆晶接合(Flip chip)電性連接至該封裝基板，再於封裝基板之背面植以錫球以進行電性連接。
該打線接合係在一封裝基板上形成有相對應之打線墊，將該半導體晶片以其非作用面接置於該封裝基板之置晶區上，再以係如金線之導線以打線(wire bonding)電性連接該封裝基板之打線墊及半導體晶片之電極墊，俾使該半導體晶片電性連接至該封裝基板。
而覆晶式(Flip chip)半導體封裝技術為一種先進之半導體封裝技術，在現行覆晶技術中，係於半導體積體電路(Integrated Circuit；IC)晶片的表面上配置有電極焊墊，並於該電極焊墊上形成有焊錫凸塊，且在一有機電路封裝基板上形成有相對應之電性接觸墊與焊錫凸塊，俾提供該晶片以電性接觸面朝下的方式設置於該封裝基板上。
請參閱第1圖，係為習知封裝基板上以打線及覆晶接置半導體晶片之剖視圖；首先提供一基板本體10，該基 板本體10具有相對應之置晶面10a及植球面10b，於該置晶面10a具有複數覆晶墊101及打線墊102，而該植球面10b具有複數植球墊103，且該置晶面10a及植球面10b分別設有第一絕緣保護層11a及第二絕緣保護層11b，該第一絕緣保護層11a具有複數第一開孔110a，以對應露出各該覆晶墊101及打線墊102，而該第二絕緣保護層11b具有複數第二開孔110b，以對應露出各該植球墊103，於該打線墊102及植球墊103上形成有係為有機保焊劑(organic solderability preservatives,OSP)、化錫(IT)、電鍍鎳/金(Ni/Au)、或化鍍鎳/金(Ni/Au)之金屬層12，而在該覆晶墊101上形成有錫球13。
上述之覆晶墊101上的錫球13以覆晶方式對應接置有第一半導體晶片14a，該第一半導體晶片14a具有作用面141a及非作用面142a，於該作用面141a具有複數第一電極墊143a，且在該第一電極墊143a上形成有焊錫凸塊144a，使該焊錫凸塊144a接合該覆晶墊101上之錫球13，俾使該第一半導體晶片14a以覆晶電性連接至該基板本體10；又於該第一半導體晶片14a之非作用面142b上以結合材料15上接置第二半導體晶片14b，該第二半導體晶片14b具有作用面141b及非作用面142b，使該第二半導體晶片14b以其非作用面142b藉由該結合材料15接置於該第一半導體晶片14a之非作用面142b上，於該第二半導體晶片14b之作用面141b具有複數第二電極墊143b，且該第二電極墊143b以係如金線之導線16電性連 接至該打線墊102，並以封膠材料17覆蓋於該第一絕緣保護層11a、打線墊102、導線16、第一半導體晶片14a及第二半導體晶片14b上，藉以保護該打線墊102、導線16、第一半導體晶片14a及第二半導體晶片14b。
惟，隨著電子裝置不斷朝向輕薄短小的方向推進，使該些覆晶墊101、打線墊102及植球墊103之間的間距不斷縮小，且該第一絕緣保護層11a及第二絕緣保護層11b上的第一開孔110a及第二開孔110b，亦相對縮小，使該植球墊103露出之面積逐漸縮小，導致該植球墊103與錫球13之間的結合面積縮小，因而降低該植球墊103與錫球13之間的結合力，使該錫球13容易脫落而影響電性連接之可靠度。另外，該覆晶墊101露出之面積逐漸縮小，也使得該錫球13及覆晶墊101之間結合性降低，而影響電性連接之可靠度。
又該打線墊102及植球墊103上形成之金屬層12係為化錫(IT)、電鍍鎳/金(Ni/Au)、或化鍍鎳/金(Ni/Au)等，或有機保焊劑(organic solderability preservatives,OSP)，而該打線墊102及植球墊103通常係為銅，若使用有機保焊劑或化錫，經長期使用該金屬層12易產生銅遷移(Copper migration)效應，而產生硬脆之介金屬化合物(Intermetallic Compound，IMC)，導致該介金屬化合物不斷增厚或向外延伸，對於長期使用則會造成短路或是延伸之介金屬互相干擾，而發生產品可靠度降低。
電鍍鎳/金則因電鍍面積大小不同，而易造成厚度均勻性不佳且金厚度較厚，不利於覆晶接合，尤其是在小開口之電性連接墊上更易產生掉球，另外使用化鎳/金雖無前述問題，但其本身鎳品質問題，而易產生掉球問題，而不利於應用於電子產品上。
因此，鑒於上述之問題，由於電子裝置不斷朝向輕薄短小的方向推進，使該植球墊與錫球之間的結合力降低，而影響電性連接之可靠度，以及形成於該打線墊及植球墊上之金屬層易產生銅遷移現象，實已成目前電路板製造業者亟欲解決的課題。
鑑於前述習知技術之缺失，本發明之主要目的係在提供一種封裝基板及其製法，能避免絕緣保護層之開孔及電性接觸墊縮小導致結合性降低，而影響電性連接之缺失。
本發明之又一目的係在提供一種封裝基板及其製法，能避免產生銅遷移現象，以降低封裝基板長期使用可靠度之影響。
本發明之另一目的係在提供一種封裝基板及其製法，以提高植球墊與錫球之間的結合能力。
為達上述之目的，本發明之封裝基板，係包括：基板本體，至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本體表面；絕緣保護層，係覆設於該基板本體上，並露出該些電性接觸墊；導電凸塊，係設於該電性接觸墊上；以及化鍍金屬阻障 層，係覆設於該導電凸塊上，且該化鍍金屬阻障層係為鎳/鈀/金層。
依上述之封裝基板，該基板本體係為具有核心層之基板本體或無核心層之基板本體。
又依上述之封裝基板，該基板本體復包括線路，且該線路係嵌埋於該基板本體中，並顯露於該基板本體表面；該電性接觸墊表面係低於、高於或齊平於基板本體表面；該絕緣保護層具有一開口，以露出該些電性接觸墊；或該絕緣保護層具有複數開孔，以對應露出各該電性接觸墊，且該絕緣保護層係為聚亞醯胺樹脂(PI,Poly－imide)、介電增層膜(ABF,Ajinomoto Bui ld－up Film)、環氧樹脂(Epoxy)或防焊層。
依上述之結構，該導電凸塊係為銅；復包括焊接材料，係形成於該化鍍金屬阻障層上。
本發明復提供一種封裝基板製法，係包括：提供一基板本體，該基板本體之至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本體表面；於該基板本體上形成有絕緣保護層，並露出該些電性接觸墊；於該絕緣保護層及電性接觸墊上形成有導電層；於該導電層上形成有阻層，且該阻層中形成有貫穿之開口區，以對應露出該電性接觸墊上之部份導電層；於該開口區中之導電層上形成有導電凸塊；移除該阻層及其所覆蓋之導電層；以及於該導電凸塊上形成有化鍍金屬阻障層，該化鍍金屬阻障層係為鎳/鈀/金層。
本發明再提供一種封裝基板製法，係包括：提供一基板本體，該基板本體之至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本體表面；於該基板本體上形成有導電層；於該導電層上形成有阻層，且該阻層中形成有貫穿之開口區，以對應露出該電性接觸墊上之部份導電層；於該開口區中之導電層上形成有導電凸塊；移除該阻層及其所覆蓋之導電層；於該基板本體上形成有絕緣保護層，並露出該些電性接觸墊；以及於該導電凸塊上形成有化鍍金屬阻障層，且該化鍍金屬阻障層係為鎳/鈀/金層。
本發明又提供一種封裝基板製法，係包括：提供一基板本體，該基板本體之至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，並顯露於該基板本體表面；於該基板本體上形成有阻層，且該阻層中形成有貫穿之開口區，以對應露出該電性接觸墊；於該開口區中之電性接觸墊上化鍍方式形成有導電凸塊；移除該阻層；於該基板本體上形成有絕緣保護層，並露出該些電性接觸墊；以及於該導電凸塊上形成有化鍍金屬阻障層，且該化鍍金屬阻障層係為鎳/鈀/金層。
依上述之各封裝基板製法，該基板本體係為具有核心層之基板本體或無核心層之基板本體。
依上述之各封裝基板製法，該基板本體復包括線路，且該線路係嵌埋於該基板本體中，並顯露於該基板本體表面；該電性接觸墊表面係低於、高於或齊平於基板本體表 面，該絕緣保護層形成有一開口，以露出該些電性接觸墊；或該絕緣保護層形成有複數開孔，以對應露出各該電性接觸墊，該絕緣保護層係為聚亞醯胺樹脂(PI,Poly－imide)、介電增層膜(ABF,Ajinomoto Build－up Film)、環氧樹脂(Epoxy)或防焊層。
上述之製法，該導電凸塊係為銅；復包括於該化鍍金屬阻障層上形成有焊接材料。
本發明之封裝基板及其製法，係於該電性接觸墊上先電鍍形成該導電凸塊，且該導電凸塊與電性接觸墊係為相同材質，能提高該電性接觸墊與導電凸塊之間的結合性，俾以避免該絕緣保護層之開孔及電性接觸墊逐漸縮小導致結合性降低，而影響電性連接之缺失；又該導電凸塊上形成有係為鎳/鈀/金層之化鍍金屬阻障層，以避免產生銅遷移，而影響長期使用之可靠度，且能藉由該化鍍金屬層提高植球墊上之導電凸塊與焊接材料的結合能力。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
[第一實施例]
請參閱第2A至2G圖，係為本發明封裝基板及其製法的剖視圖。
如第2A及2A’圖所示，提供一基板本體20，該基板本體20之至少一表面具有複數係為銅之電性接觸墊 201，且該電性接觸墊201嵌埋於該基板本體20中，並顯露於該基板本體20表面，如第2A圖所示；或該基板本體20之至少一表面具有複數電性接觸墊201及線路202，其中該線路202係嵌埋於該基板本體20中，並顯露於該基板本體20表面，如第2A’圖所示；之後以第2A圖所示之結構作說明。前述之該基板本體20係為具有核心層之基板本體或無核心層之基板本體，又該電性接觸墊201表面係低於、高於(圖未示)或齊平於該基板本體20表面。
如第2B及2B’圖所示，於該基板本體20上形成絕緣保護層21，且該絕緣保護層21形成一開口210，以露出該些電性接觸墊201，如第2B圖所示；或該絕緣保護層21形成複數開孔210’，以對應露出各該電性接觸墊201，如第2B’圖所示；之後以第2B圖所示之結構作說明；其中，該絕緣保護層21可為感光性或非感光性之聚亞醯胺樹脂(PI,Poly－imide)、介電增層膜(ABF,Ajinomoto Build－up Film)、環氧樹脂(Epoxy)或防焊層。
如第2C圖所示，於該絕緣保護層21及電性接觸墊201上形成有導電層22；接著，於該導電層22上形成有阻層23，且該阻層23中形成有貫穿之開口區230，以對應露出該些電性接觸墊201上之部份導電層22。
如第2D圖所示，於該開口區230中之導電層22上形成有係為銅之導電凸塊24；其中，該導電凸塊24之寬度大小可藉由控制該阻層23之開口區230大小，以形成大於或小於該電性接觸墊201寬度之導電凸塊24。 如第2E圖所示，移除該阻層23及其所覆蓋之導電層22，以露出該導電凸塊24。
如第2F圖所示，於該導電凸塊24上形成有係為鎳/鈀/金(Ni/Pd/Au)層之化鍍金屬阻障層25。
如第2G圖所示，於該化鍍金屬阻障層25上復可形成有焊接材料26；其中，該焊錫材料26係為錫與銀、鉛、銅、鋅或鉍所組群組之一者之混合金屬。
[第二實施例]
請參閱第3A至3E圖，係為本發明之另一實施製造方法，與前一實施不同處在該基板本體之電性接觸墊上先形成有導電凸塊，再於該基板本體上形成絕緣保護層，並露出該導電凸塊。
如第3A圖所示，首先，提供一係如第2A或2A’圖所示之結構，並以第2A圖所示之結構作說明；於該基板本體20上形成有導電層22；接著，於該導電層22上形成有阻層23，且該阻層23中形成有貫穿之開口區230，以對應露出該電性接觸墊201上之部份導電層22。
如第3B圖所示，於該開口區230中之導電層22上形成有係為銅之導電凸塊24。
如第3C圖所示，移除該阻層23及其所覆蓋之導電層22，以露出該導電凸塊24。
如第3D及3D’圖所示，於該基板本體20上形成有絕緣保護層21，且該絕緣保護層21形成有一開口210，以露出該些導電凸塊24，如第3D圖所示；或該絕緣保護層 21形成有複數開孔210’，以對應露出各該電性接觸墊201，如第3D’圖所示；之後以第3D圖所示之結構作說明；其中，該絕緣保護層21可為感光性或非感光性材料之聚亞醯胺樹脂(Pl,Poly－imide)、介電增層膜(ABF,Ajinomoto Build－up Film)、環氧樹脂(Epoxy)或防焊層。
如第3E圖所示，於該導電凸塊24上形成有化鍍金屬阻障層25。
[第三實施例]
請參閱第4A至4E圖，係為本發明之另一實施製造方法，與前一實施不同處在於該導電凸塊24係以化學沉積形成。
請參閱第4A圖，提供一係如第2A或2A’圖所示之結構，並以第2A圖所示之結構作說明；於該基板本體20上形成有阻層23，且該阻層23中形成有貫穿之開口區230，以對應露出該電性接觸墊201。
如第4B圖所示，於該開口區230中之電性接觸墊201上以化學沉積方式形成有係為銅之導電凸塊24。
如第4C圖所示，移除該阻層23，以露出該導電凸塊24。
如第4D及4D’圖所示，於該基板本體20上形成有絕緣保護層21，且該絕緣保護層21形成有一開口210，以露出該些電性接觸墊201，如第4D圖所示；或該絕緣保護層21形成有複數開孔210’，以對應露出各該電性接觸 墊201，如第4D’圖所示；之後以第4D圖所示之結構作說明；其中，該絕緣保護層21可為感光性或非感光性材料之聚亞醯胺樹脂(PI,Poly－imide)、介電增層膜(ABF,Ajinomoto Build－up Film)、環氧樹脂(Epoxy)或防焊層。
如第4E圖所示，於該導電凸塊24上形成有化鍍金屬阻障層25。
本發明復提供一種封裝基板，係包括：基板本體20，至少一表面具有複數電性接觸墊201，且該電性接觸墊201嵌埋於該基板本體20中，並顯露於該基板本體20表面；絕緣保護層21，係覆設於該基板本體20上，並露出該些電性接觸墊201；導電凸塊24，係設於該電性接觸墊201上；以及化鍍金屬阻障層25，係覆設於該導電凸塊24上，該化鍍金屬阻障層25係為鎳/鈀/金層。
依上述之封裝基板，該基板本體20係為具有核心層之基板本體或無核心層之基板本體，又該電性接觸墊201表面係低於、高於(圖未示)或齊平於基板本體20表面。
依上述之封裝基板，該基板本體20復包括線路202，且該線路202係嵌埋於該基板本體20中，並顯露於該基板本體20表面；該絕緣保護層21具有一開口210，以露出該些電性接觸墊201；或該絕緣保護層21具有複數開孔210’，以對應露出各該電性接觸墊201；其中，該絕緣保護層21可為感光性或非感光性材料之聚亞醯胺樹脂(PI,Poly－imide)、介電增層膜(ABF,Ajinomoto Build－up Film)、環氧樹脂(Epoxy)或防焊層。
又依上述之結構，該導電凸塊24係為銅；復包括焊接材料26，係形成於該化鍍金屬阻障層25上。
請參閱第5圖，於該基板本體20之另一表面具有複數植球墊203，且於該表面上形成有另一絕緣保護層21’，該絕緣保護層21’並露出該些植球墊203，且於該植球墊203上形成有錫球27；另提供一半導體晶片31，該半導體晶片31具有複數電極墊311，於該電極墊311上形成有凸塊312，令該凸塊312以覆晶方式對應電性連接該基板本體20之焊接材料26。
本發明之封裝基板及其製法，係於該電性接觸墊上先電鍍形成該導電凸塊，且該導電凸塊與電性接觸墊係為相同材質，能提高該電性接觸墊與導電凸塊之間的結合性，且該半導體晶片以其焊錫凸塊電性連接至該導電凸塊，俾以避免該絕緣保護層之開孔及電性接觸墊逐漸縮小導致結合性降低，而影響電性連接之缺失；又該導電凸塊、打線墊及植球墊上形成有係為鎳/鈀/金層之化鍍金屬層，以避免產生銅遷移現象，俾能降低封裝基板長期使用可靠度之影響，且能藉由該化鍍金屬層提高植球墊上之導電凸塊與焊接材料的結合能力。
綜上所述，以上僅為本發明之較佳實施例而已，並非用以限定本發明之實質技術內容範圍，本發明之實質技術內容係廣義地定義於下述之申請專利範圍中，任何他人完成之技術實體或方法，若是與下述之申請專利範圍所定義者係完全相同，亦或為同一等效變更，均將被視為涵蓋於 此申請專利範圍中。
10、20‧‧‧基板本體
101‧‧‧覆晶墊
102‧‧‧打線墊
103、203‧‧‧植球墊
10a‧‧‧置晶面
10b‧‧‧植球面
110a‧‧‧第一開孔
110b‧‧‧第二開孔
11a‧‧‧第一絕緣保護層
11b‧‧‧第二絕緣保護層
12‧‧‧金屬層
13、27‧‧‧錫球
141a、141b‧‧‧作用面
142a、142b‧‧‧非作用面
143a‧‧‧第一電極墊
143b‧‧‧第二電極墊
144a‧‧‧焊錫凸塊
14a‧‧‧第一半導體晶片
14b‧‧‧第二半導體晶片
15‧‧‧結合材料
16‧‧‧導線
17‧‧‧封膠材料
201‧‧‧電性接觸墊
202‧‧‧線路
21、21’‧‧‧絕緣保護層
210‧‧‧開口
210’‧‧‧開孔
22‧‧‧導電層
23‧‧‧阻層
230‧‧‧開口區
24‧‧‧導電凸塊
25‧‧‧化鍍金屬阻障層
26‧‧‧焊接材料
31‧‧‧半導體晶片
311‧‧‧電極墊
312‧‧‧凸塊
第1圖係為習知封裝基板上以打線及覆晶接置半導體晶片之剖視示意圖；第2A至2G圖係為本發明之封裝基板及其製法的第一實施例剖視示意圖；第2A’圖係為第2A圖之另一實施例剖視示意圖；第2B’圖係為第2B圖之另一實施例剖視示意圖；第3A至3E圖係為本發明之封裝基板及其製法的第二實施例剖視示意圖；第3D’圖係為第3D圖之另一實施例剖視示意圖；第4A至4E圖係為本發明之封裝基板及其製法的第三實施例剖視示意圖；第4D’圖係為第4D圖之另一實施例剖視示意圖；以及第5圖係為本發明之封裝基板以覆晶方式接置半導體晶片之剖視示意圖。
20‧‧‧基板本體
201‧‧‧電性接觸墊
21‧‧‧絕緣保護層
210‧‧‧開口
24‧‧‧導電凸塊
25‧‧‧化鍍金屬阻障層

Claims (4)

  1. 一種封裝基板，係包括：基板本體，至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，且該電性接觸墊表面係齊平於該基板本體表面並顯露於該基板本體表面；絕緣保護層，係覆設於該基板本體上，並露出該些電性接觸墊的全部表面；導電凸塊，係設於該電性接觸墊的全部表面上；以及化鍍金屬阻障層，係覆設於該導電凸塊上，且該化鍍金屬阻障層係為鎳/鈀/金層。
  2. 一種封裝基板製法，係包括：提供一基板本體，該基板本體之至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，且該電性接觸墊表面係齊平於該基板本體表面並顯露於該基板本體表面；於該基板本體上形成有絕緣保護層，並露出該些電性接觸墊的全部表面；於該絕緣保護層及電性接觸墊上形成有導電層；於該導電層上形成有阻層，且該阻層中形成有貫穿之開口區，以對應露出該電性接觸墊的全部表面上之導電層； 於該開口區中之導電層的全部表面上形成有導電凸塊；移除該阻層及其所覆蓋之導電層；以及於該導電凸塊上形成有化鍍金屬阻障層，且該化鍍金屬阻障層係為鎳/鈀/金層。
  3. 一種封裝基板製法，係包括：提供一基板本體，該基板本體之至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，且該電性接觸墊表面係齊平於該基板本體表面並顯露於該基板本體表面；於該基板本體上形成有導電層；於該導電層上形成有阻層，且該阻層中形成有貫穿之開口區，以對應露出該電性接觸墊上之部份導電層；於該開口區中之導電層上形成有導電凸塊；移除該阻層及其所覆蓋之導電層；於該基板本體上形成有絕緣保護層，並露出該些電性接觸墊；以及於該導電凸塊上形成有化鍍金屬阻障層，且該化鍍金屬阻障層係為鎳/鈀/金層。
  4. 一種封裝基板製法，係包括：提供一基板本體，該基板本體之至少一表面具有複數電性接觸墊，且該電性接觸墊嵌埋於該基板本體中，且該電性接觸墊表面係齊平於該基板本體表面並 顯露於該基板本體表面；於該基板本體上形成有阻層，且該阻層中形成有貫穿之開口區，以對應露出該電性接觸墊；於該開口區中之電性接觸墊上以化鍍方式形成有導電凸塊；移除該阻層；於該基板本體上形成有絕緣保護層，並露出該些電性接觸墊；以及於該導電凸塊上形成有化鍍金屬阻障層，且該化鍍金屬阻障層係為鎳/鈀/金層。
TW97134028A 2008-09-05 2008-09-05 封裝基板及其製法 TWI473221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97134028A TWI473221B (zh) 2008-09-05 2008-09-05 封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97134028A TWI473221B (zh) 2008-09-05 2008-09-05 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201011879A TW201011879A (en) 2010-03-16
TWI473221B true TWI473221B (zh) 2015-02-11

Family

ID=44828779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97134028A TWI473221B (zh) 2008-09-05 2008-09-05 封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI473221B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6028593B2 (ja) 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
JP7117883B2 (ja) * 2018-04-05 2022-08-15 三菱電機株式会社 半導体モジュールおよびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
TW200400591A (en) * 2002-01-18 2004-01-01 Ibm High density raised stud microjoining system and methods of fabricating the same
TW200427036A (en) * 2003-05-29 2004-12-01 Advanced Semiconductor Eng A structure of chip package with copper bumps and manufacture thereof
TW200507353A (en) * 2003-08-07 2005-02-16 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
TW200400591A (en) * 2002-01-18 2004-01-01 Ibm High density raised stud microjoining system and methods of fabricating the same
TW200427036A (en) * 2003-05-29 2004-12-01 Advanced Semiconductor Eng A structure of chip package with copper bumps and manufacture thereof
TW200507353A (en) * 2003-08-07 2005-02-16 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same

Also Published As

Publication number Publication date
TW201011879A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
TWI316749B (en) Semiconductor package and fabrication method thereof
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
TWI496258B (zh) 封裝基板之製法
US20080257595A1 (en) Packaging substrate and method for manufacturing the same
US8624382B2 (en) Packaging substrate and method of fabricating the same
TWI463925B (zh) 封裝基板及其製法
US20130249083A1 (en) Packaging substrate
TWI446508B (zh) 無核心式封裝基板及其製法
TWI416636B (zh) 封裝結構之製法
TW201314853A (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TWI533424B (zh) 封裝載板
TWI446496B (zh) 封裝基板裝置及其製法
TWI473221B (zh) 封裝基板及其製法
US9112063B2 (en) Fabrication method of semiconductor package
TWI389276B (zh) 封裝基板結構及其製法
TWI419278B (zh) 封裝基板及其製法
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
TWI394250B (zh) 封裝結構及其製法
TWI566330B (zh) 電子封裝結構之製法
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
TWI405273B (zh) 封裝結構之製法
TWI392068B (zh) 封裝基板及其製法
TW201347124A (zh) 半導體封裝件及其製法
TWI483320B (zh) 半導體封裝結構及其製作方法