TWI446508B - 無核心式封裝基板及其製法 - Google Patents

無核心式封裝基板及其製法 Download PDF

Info

Publication number
TWI446508B
TWI446508B TW100118151A TW100118151A TWI446508B TW I446508 B TWI446508 B TW I446508B TW 100118151 A TW100118151 A TW 100118151A TW 100118151 A TW100118151 A TW 100118151A TW I446508 B TWI446508 B TW I446508B
Authority
TW
Taiwan
Prior art keywords
electrical contact
dielectric layer
package substrate
layer
pad
Prior art date
Application number
TW100118151A
Other languages
English (en)
Other versions
TW201248814A (en
Inventor
Tzyy Jang Tseng
Chu Chin Hu
Chang Fu Chen
Chihhsun Yu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100118151A priority Critical patent/TWI446508B/zh
Publication of TW201248814A publication Critical patent/TW201248814A/zh
Application granted granted Critical
Publication of TWI446508B publication Critical patent/TWI446508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

無核心式封裝基板及其製法
　　本發明係有關一種封裝基板，尤指一種無核心式（coreless）封裝基板及其製法。
　　近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢發展中。目前半導體封裝結構已開發出不同的封裝型態，例如：打線式或覆晶式，係於一封裝基板上設置半導體晶片，且該半導體晶片藉由導線或焊錫凸塊電性連接至該封裝基板上。其中，該封裝基板係由一核心板及設於其上之線路増層結構所組成。
　　然而，因核心板之厚度甚厚，並不利於薄化之需求，遂發展出一種如第1圖所示之無核心式之封裝基板1，其包括：一具有複數電性接觸墊110之線路層11設於一介電層12上，且該介電層12具有複數貫穿之開孔120，以外露該電性接觸墊110下側，又於該介電層12之兩表面上形成防焊層16，該防焊層16並外露該電性接觸墊110上側及開孔120。因該介電層12之厚度遠小於核心板之厚度，故可大幅縮小封裝結構之整體厚度，以達到薄化之需求。
　　再者，該電性接觸墊110外露於該介電層12開孔120之表面可作為覆晶焊墊或植球墊，而該電性接觸墊110外露於防焊層16表面可作為覆晶焊墊、打線墊或植球墊，故於封裝時，該封裝基板1不僅可提供打線式之晶片進行封裝，且可提供覆晶式之晶片進行封裝，因而滿足彈性化與多功能之需求。
　　惟，習知封裝基板1之介電層12開孔120之深度太深，以致於當進行植球製程時，該焊球14不易與該電性接觸墊110相連接，導致電性連接不良，因而影響產品之良率。
　　再者，該線路層11係形成於該介電層12表面上，故無法再降低封裝結構之整體厚度，因而難以提升薄化之程度。
　　因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明提供一種無核心式封裝基板，係使一具有複數電性接觸墊之線路層埋設於一具有相對兩表面之介電層中，且使金屬塊亦埋設於該介電層中並設於該電性接觸墊上，又該介電層之其中一表面具有複數開孔，以外露該金屬塊，而該介電層之另一表面係外露出該電性接觸墊與線路層。
　　依上述構造，本發明之無核心式封裝基板主要係於該電性接觸墊上形成用以接置焊球之金屬塊，金屬塊材質例如銅、錫、金、銀、錫鉛合金等，使該介電層之開孔僅需外露該金屬塊即可接置焊球，故當進行植球製程時，焊球只需與該金屬塊相連接即可電性連接該電性接觸墊，使該焊球不僅可卡固於該開孔中，且因需落入該開孔之深度減少而利於完成電性連接之作業，以避免電性連接不良之問題。
　　再者，將線路層埋設於該介電層中，相較於習知技術中之線路層設於介電層上，本發明於後續封裝時可降低封裝結構之整體厚度，以滿足薄化之需求。
　　又，依前述之本發明封裝基板，本發明復提供一種無核心式封裝基板之製法，其具體技術詳如後述。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上側”、 “下側”、 “頂”、“上表面”及“下表面”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
　　請參閱第2A至2E圖，係為本發明無核心式（coreless）封裝基板之製法之剖視示意圖。
　　如第2A圖所示，首先，提供一承載板20，且形成一具有複數電性接觸墊210之線路層21於該承載板20之上下兩側上，該些電性接觸墊210具有外露之第一表面（上表面）210a及結合於該承載板20上之第二表面（下表面）210b。
　　於本實施例中，係使用銅箔基板(copper clad laminate, CCL)形成該線路層21，以利用該銅箔基板之核心板作為該承載板20，且其上、下兩側之銅層形成該線路層21，又該承載板20之表面具有接觸該線路層21之離形膜200。然而，有關形成線路層之方式繁多，並無特別限制。
　　又，於該承載板20之上下兩側之製程均相同，故僅說明其中一側之製程，而不重複贅述另一側之製程。
　　如第2B圖所示，形成一介電層22於該承載板20與該線路層21上，且於該介電層22上藉由雷射方式形成複數開孔220，令該些電性接觸墊210之部分第一表面210a對應外露於各該開孔220中。
　　所述之介電層22係具有上側22a與下側22b，該介電層22之下側22b係結合至該承載板20之離形膜200上，而該介電層22之上側22a係形成有該開孔220。
　　如第2C圖所示，藉由電鍍方式形成金屬塊23於各該開孔220中之電性接觸墊210之第一表面210a上，且各該金屬塊23之頂表面低於該介電層22之上側22a表面，亦即該金屬塊23未佔滿該開孔220。
　　如第2D圖所示，藉由該離形膜200移除該承載板20，以取得兩個單層線路之無核心式封裝基板2，且該線路層21與各該電性接觸墊210之第二表面210b外露於該介電層22之下側22b表面。
　　如第2D’圖所示，於該封裝基板2’之另一實施態樣中，係可依需求，藉由微蝕刻方式，移除該線路層21之部分外露表面與各該電性接觸墊210之部分第二表面210b，令該線路層21’之表面與各該電性接觸墊210’之第二表面210b’均低於該介電層22之下側22b表面，使該介電層22之下側22b可作為防焊層之用。
　　如第2E或2E’圖所示，形成表面處理層25於該線路層21,21’與各該電性接觸墊210,210’之第二表面210b,210b’上。
　　形成該表面處理層25之材料係選擇由電鍍鎳/金、化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)及有機保焊劑 (OSP)所組成之群組中之其中一者。
　　於後續應用本發明封裝基板中，如第2F圖所示，係為覆晶封裝應用之態樣，該電性接觸墊210之第一表面210a係作為覆晶焊墊，故形成焊錫材料24於該開孔220中之金屬塊23上，且該焊錫材料24係為焊錫凸塊或焊錫球，以凸出該介電層22表面，並藉由該焊錫材料24覆晶結合半導體晶片6之電極墊6a，再以底膠5形成於該半導體晶片6與該介電層22之間，以包覆該焊錫材料24。再者，該電性接觸墊210之第二表面210b係作為植球墊，以藉由焊球40結合電路板4。
　　於另一覆晶應用態樣中，如第2F’圖所示，係以該電性接觸墊210之第二表面210b作為覆晶焊墊，以藉由焊錫凸塊60’覆晶結合一半導體晶片6’之電極墊6a’，再以底膠5形成於該半導體晶片6’與該介電層22之間，以包覆該焊錫凸塊60’。再者，該電性接觸墊210之第一表面210a係作為植球墊，以藉由該金屬塊23上之焊錫材料24結合一電路板4。
　　於打線封裝應用態樣中，如第2F”圖所示，該電性接觸墊210之第二表面210b作為打線墊，以藉由導線60”電性連接設於該介電層22上之半導體晶片6”之電極墊6a”，再以封裝膠體7包覆該半導體晶片6”與導線60”。再者，該電性接觸墊210之第一表面210a係作為植球墊，以藉由該金屬塊23上之焊錫材料24結合電路板4。
　　本發明之製法中，係於該介電層22之開孔220中之部分空間形成金屬塊23，使該焊錫材料24只需填滿剩餘之開孔220空間即可電性連接該電性接觸墊210, 210’，而不需完全填滿該開孔220，故該焊錫材料24不僅可牢固地接置於該開孔220中，且因落入該開孔220之深度較少而利於完成電性連接之作業，故可避免電性連接不良之問題。
　　再者，先形成線路層21，再以介電層22覆蓋該線路層21，相較於習知技術中之「先形成介電層12，再於介電層12上形成線路層11」之技術，本發明之製法可使該線路層21埋設於該介電層22中，因而於後續封裝時可降低封裝結構之整體厚度，以滿足薄化之需求。
　　又，本發明封裝基板2,2’中，該電性接觸墊210,210’之第一表面210a可作為覆晶焊墊或植球墊，而該電性接觸墊210,210’之第二表面210b,210b’可作為覆晶焊墊、打線墊或植球墊，故本發明之封裝基板2,2’不僅可提供打線式之半導體晶片進行封裝，且可提供覆晶式之半導體晶片進行封裝，因而滿足彈性化與多功能之需求。
　　另外，有關電性接觸墊210,210’之第一表面210a與第二表面210b,210b’的面積將依使用方式（例如作為覆晶焊墊、植球墊或打線墊）而不同，並於製作該線路層21,21’時，即可調整該電性接觸墊210,210’之大小。
第二實施例
　　請參閱第3A至3E圖，係為本發明無核心式封裝基板3之另一種製法之剖視示意圖。本實施例與上述實施例之差異主要在於金屬塊與介電層之形成順序，其他封裝基板之相關製程大致相同，故不再贅述。
　　如第3A圖所示，係接續第2A圖之製程，形成金屬塊33於各該電性接觸墊210之第一表面210a上。
　　如第3B圖所示，形成一介電層32於該承載板20、線路層21與該金屬塊33上。
　　如第3C圖所示，藉由該離形膜200移除該承載板20，使該線路層21與各該電性接觸墊210之第二表面210b外露於該介電層32之下側32b表面。
　　如第3D圖所示，形成複數開孔320於該介電層32之上側32a表面上，令該些金屬塊33之部分表面對應外露於各該開孔320中，以製作出本實施例之無核心式封裝基板3。
　　惟，上述第3C圖所示與如第3D圖所示之步驟亦可調換順序，即接續第3B圖步驟後，形成複數開孔320於該介電層32之上側32a表面上，令該些金屬塊33之部分表面對應外露於各該開孔320中，再藉由該離形膜200移除該承載板20，使該線路層21與各該電性接觸墊210之第二表面210b外露於該介電層32之下側32b表面。
　　如第3D’圖所示，係本實施例之另一種封裝基板3’態樣，即以微蝕刻方式，使該線路層21’之表面與各該電性接觸墊210’之第二表面210b’均低於該介電層32之下側32b表面。
　　如第3E或3E’圖所示，形成表面處理層25於該線路層21,21’與各該電性接觸墊210,210’之第二表面210b,210b’上。
　　於本實施例中，係先於該電性接觸墊210,210’上形成金屬塊33，再覆蓋該介電層32，使該開孔320之深度僅需外露該金屬塊33即可，故相較於習知介電層貫穿之開孔，本實施例之開孔320深度大幅減少，使該焊錫材料24只需與該金屬塊33相連接即可電性連接該電性接觸墊210,210’，因而利於完成電性連接之作業。
　　依所述之兩種實施例之製法，可得到一種無核心式封裝基板2,3，其包括：一具有上側22a,32a與下側22b,32b之介電層22,32、一埋設於該介電層22,32中且具有複數電性接觸墊210之線路層21、以及設於各該電性接觸墊210上之金屬塊23,33。
　　所述之介電層22,32之上側22a,32a上具有複數開孔220,320。
　　所述之電性接觸墊210具有相對之第一表面210a及第二表面210b，且該線路層21與各該電性接觸墊210之第二表面210b外露於該介電層22,32之下側22b,32b，並於不同實施例中，可使該電性接觸墊210之第一表面210a作為覆晶焊墊或植球墊，且使該電性接觸墊210之第二表面210b作為打線墊或植球墊。另可依需求，使該線路層21’表面（包含各該電性接觸墊210’之第二表面210b’）低於該介電層22,32之下側22b,32b表面。
　　所述之金屬塊23,33係設於各該電性接觸墊210之部分第一表面210a上並外露於該介電層22,32之開孔220,320，且各該金屬塊23,33之表面係低於該介電層22,32之上側22a,32a表面。又於不同實施例中，可使該金屬塊23之頂面完全外露於該開孔220（如第2E圖所示）、或使該金屬塊33之頂面部分外露於該開孔320（如第3D圖所示）。
　　所述之無核心式封裝基板2,3復包括形成於該開孔220,320中之金屬塊23,33上之焊錫材料24、及形成於該電性接觸墊210之第二表面210b上之表面處理層25。
　　綜上所述，本發明無核心式封裝基板及其製法，係於該電性接觸墊上形成金屬塊，使該焊球僅需連接金屬塊即可，故該焊球位於該介電層中之深度較習知技術小，因而利於完成電性連接之作業。
　　再者，藉由將線路層埋設於該介電層中，使封裝結構之整體厚度得以降低，因而達到薄化之目的。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1,2,2’,3,3’．．．封裝基板
11,21,21’．．．線路層
110,210,210’．．．電性接觸墊
12,22,32．．．介電層
120,220,320．．．開孔
14,40．．．焊球
16．．．防焊層
20．．．承載板
200．．．離形膜
210a．．．第一表面
210b,210b’．．．第二表面
22a,32a．．．上側
22b,32b．．．下側
23,33．．．金屬塊
24．．．焊錫材料
25．．．表面處理層
4．．．電路板
5．．．底膠
6,6’,6”．．．半導體晶片
6a,6a’,6a”．．．電極墊
60’．．．焊錫凸塊
60”．．．導線
7．．．封裝膠體
　　第1圖係為習知無核心式封裝基板之剖視示意圖；
　　第2A至2E圖係為本發明無核心式封裝基板之製法之第一實施例的剖視示意圖；其中，第2D’至2E’圖係為第2D至2E圖之另一實施態樣；
　　第2F、2F’及2F”圖係為應用本發明無核心式封裝基板所製作之不同實施態樣之封裝結構之剖視示意圖；以及
　　第3A至3E圖係為本發明無核心式封裝基板之製法之第二實施例的剖視示意圖；其中，第3D’至3E’圖係為第3D至3E圖之另一實施態樣。
2．．．封裝基板
20．．．承載板
200．．．離形膜
21．．．線路層
210．．．電性接觸墊
210a．．．第一表面
210b．．．第二表面
22．．．介電層
22a．．．上側
22b．．．下側
220．．．開孔
23．．．金屬塊

Claims (6)

  1. 一種無核心式封裝基板，係包括：一介電層，係具有相對之第一側與第二側，且該介電層之第一側上具有複數開孔；一線路層，係埋設於該介電層中，且具有複數電性接觸墊，該些電性接觸墊具有相對之第一表面及第二表面，令該線路層與各該電性接觸墊之第二表面外露於該介電層之第二側；以及金屬塊，係設於各該電性接觸墊之部分第一表面上，令該金屬塊外露於該介電層之開孔，且各該金屬塊之表面係低於該介電層之第一側，又該金屬塊之頂面係部分外露於該開孔。
  2. 如申請專利範圍第1項所述之無核心式封裝基板，其中，該線路層表面低於該介電層之第二側。
  3. 如申請專利範圍第1項所述之無核心式封裝基板，其中，該電性接觸墊之第一表面係作為覆晶焊墊或植球墊，且該電性接觸墊之第二表面係作為覆晶焊墊、打線墊或植球墊。
  4. 一種無核心式封裝基板之製法，係包括：提供一承載板；形成一線路層於該承載板上，該線路層具有複數電性接觸墊，該些電性接觸墊具有相對之第一及第二表面；形成金屬塊於各該電性接觸墊之第一表面上；形成一介電層於該承載板、線路層與該金屬塊上；移除該承載板，以外露出該線路層與各該電性接觸墊之第二表面；以及 形成複數開孔於該介電層上，令該些金屬塊之部分表面對應外露於各該開孔中。
  5. 如申請專利範圍第4項所述之無核心式封裝基板之製法，其中，該電性接觸墊之第一表面係作為覆晶焊墊或植球墊，且該電性接觸墊之第二表面係作為覆晶焊墊、打線墊或植球墊。
  6. 如申請專利範圍第4項所述之無核心式封裝基板之製法，復包括於移除該承載板之後，移除該線路層之部分外露表面，令該線路層之表面低於該介電層之表面。
TW100118151A 2011-05-24 2011-05-24 無核心式封裝基板及其製法 TWI446508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100118151A TWI446508B (zh) 2011-05-24 2011-05-24 無核心式封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100118151A TWI446508B (zh) 2011-05-24 2011-05-24 無核心式封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201248814A TW201248814A (en) 2012-12-01
TWI446508B true TWI446508B (zh) 2014-07-21

Family

ID=48138832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118151A TWI446508B (zh) 2011-05-24 2011-05-24 無核心式封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI446508B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
CN105722299B (zh) * 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
TWI550744B (zh) * 2014-12-04 2016-09-21 矽品精密工業股份有限公司 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582903B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI596678B (zh) * 2016-03-08 2017-08-21 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI607676B (zh) * 2016-06-08 2017-12-01 矽品精密工業股份有限公司 封裝基板及其電子封裝件與製法
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法

Also Published As

Publication number Publication date
TW201248814A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
TWI446508B (zh) 無核心式封裝基板及其製法
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
TWI420634B (zh) 封裝結構及其製法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TW201304080A (zh) 無核心層之封裝基板及其製法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
US20130249083A1 (en) Packaging substrate
TW201304622A (zh) 無核心層之封裝基板及其製法
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
TWI480989B (zh) 半導體封裝件及其製法
TW201304641A (zh) 封裝基板及其製法
TWI485815B (zh) 半導體封裝件及其製法
TWI471989B (zh) 半導體封裝件及其製法
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
TWI419278B (zh) 封裝基板及其製法
TWI416682B (zh) 封裝結構
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
TWI394250B (zh) 封裝結構及其製法
TWI473221B (zh) 封裝基板及其製法
TWI566330B (zh) 電子封裝結構之製法
TWI483360B (zh) 封裝基板及其製法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TW201442181A (zh) 晶片封裝基板及其製作方法
TWI424545B (zh) 封裝基板之製法