TWI424545B - 封裝基板之製法 - Google Patents

Description

封裝基板之製法

　　本發明係有關一種封裝基板之製法，尤指一種用以承載半導體晶片之封裝基板之製法。

　　隨電子產品朝多功能、高性能的發展，半導體封裝結構對應開發出不同的封裝型態，例如覆晶封裝(Flip Chip Package)、打線接合(Wire Bond)等。在現行技術中，半導體積體電路(IC)晶片的表面上配置有電極墊(electronic pad)，而封裝基板亦具有相對應的電性接觸墊，在該晶片與封裝基板之間可以焊錫凸塊（覆晶式）或金線（打線式），使該晶片電性連接該封裝基板上。一般封裝基板之電性接觸墊上係會先形成表面處理層以防止氧化，再進行後續之打線或覆晶製程。

　　請參閱第1A及1B圖，係為習知封裝基板1之製法。如第1A圖所示，提供一具有相對之第一表面10a及第二表面10b之基板本體10，該基板本體10之第一及第二表面10a,10b上具有線路層12，且於該基板本體10中形成電性連接該線路層12之導電通孔120，又該線路層12具有複數電性接觸墊122與一外接部121。

　　接著，進行圖案化製程，於該基板本體10之第一及第二表面10a,10b上形成光阻（圖未示），且外露出該電性接觸墊122及其周圍線路表面，再於該外接部121上電性連接電鍍裝置（圖未示），以藉該導電通孔120導通該第一及第二表面10a,10b上之線路層12，而於該電性接觸墊122上電鍍形成表面處理層14。

　　接著，於該基板本體10及該線路層12上形成絕緣保護層13，且該絕緣保護層13形成有複數開孔130，令該電性接觸墊122與外接部121對應外露於各該開孔130。

　　如第1B圖所示，移除該外接部121。於後續封裝製程中，可於該封裝基板1之其中一側之絕緣保護層13上設置半導體晶片（圖未示），並且該電性接觸墊122以覆晶或打線方式電性連接半導體晶片，再於該絕緣保護層13上形成封裝膠體（圖未示）以包覆半導體晶片；而該封裝基板1之另一側之電性接觸墊122則植設複數焊球（圖未示）以電性連接如電路板之電子裝置（圖未示）。

　　當進行植設焊球或覆晶製程時，通常須於該封裝基板1之電性接觸墊122（可為植球墊或覆晶焊墊）上預先形成預焊錫凸塊，並在足以使該預焊錫凸塊熔融之回焊（solder reflow）溫度條件下，將預焊錫凸塊回焊至相對應之金屬凸塊，從而形成焊錫接，以實現封裝基板與其他元件的耦合，確保封裝基板之電性連接的完整性與可靠性。

　　惟，習知封裝基板1之製法中，移除該外接部121後，使得該絕緣保護層13之表面出現凹陷h，當後續製程中，晶片設於該絕緣保護層13上時，應力將會集中於該凹陷h之周圍，導致該絕緣保護層13於該凹陷h周圍處出現破裂，因而影響產品之可靠度，嚴重時，產品需作廢。

　　再者，於後續製程中形成封裝膠體時，膠材容易流至該凹陷h中，因而無法控制該膠材之流向，導致該封裝膠體之結構出現異常現象。

　　又，習知封裝基板1之製法中，因先形成表面處理層14，再形成絕緣保護層13，故絕緣保護層13會覆蓋該表面處理層14之部分材質，導致該絕緣保護層13因與該表面處理層14結合不良而易於該表面處理層14處脫層。

　　因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。

　　鑑於上述習知技術之缺失，本發明遂提供一種封裝基板之製法，係先形成絕緣保護層，再形成表面處理層，接著移除該外接部，再於該基板本體之外露表面與絕緣保護層上形成另一絕緣保護層，且該另一絕緣保護層形成有對應該絕緣保護層的開孔之另一絕緣保護層開孔，令該電性接觸墊外露於兩連通之開孔。

　　由上可知，本發明之封裝基板之製法中，係藉由移除該外接部後，再形成另一絕緣保護層，以填平該絕緣保護層表面之凹陷，當後續製程中，晶片設於該另一絕緣保護層上時，應力將不會集中於原本之凹陷周圍，因而可避免該絕緣保護層出現破裂，故可提升產品可靠度，且可避免產品作廢。

　　再者，於後續製程中形成封裝膠體時，膠材不會流至該凹陷中，因而可有效控制膠材之流向，以避免封裝膠體之結構出現異常現象。

　　又，本發明之製法，係先形成絕緣保護層，再形成表面處理層，故該絕緣保護層不會覆蓋該表面處理層之部分材質，可避免如習知技術中之絕緣保護層脫層之問題。

　　以下藉由特定的具體實施例說明本發明之實施方，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
　　請參閱第2A至2F圖，係為本發明封裝基板2之製法之剖視示意圖。
　　如第2A圖所示，首先，提供一具有相對之第一表面20a及第二表面20b之基板本體20，該基板本體20之第一及第二表面20a,20b上具有一第一金屬層201，再形成複數貫穿該基板本體20之通孔200。
　　於本實施例中，該基板本體20係為銅箔基板（Copper clad laminate, CCL）。
　　如第2B圖所示，於該第一金屬層201與該通孔200之孔壁上形成一導電層203（seed layer），以作為後述電鍍金屬材料所需之電流傳導路徑，且該導電層203可由電鍍銅、金屬、合金或沉積數層金屬層、或導電高分子材料所構成。
　　接著，於該導電層203上電鍍形成一第二金屬層202，再於該通孔200中填入塞孔材料210。有關塞孔材料210之種類繁多，例如導電膠、油墨等。又，於其他實施例中，亦可直接於該通孔200中鍍滿金屬，就不需再填入塞孔材料。
　　另外，形成該第二金屬層202之材質係為銅。
　　如第2C圖所示，於該基板本體20之第一表面20a及第二表面20b上分別蝕刻形成第一與第二線路層22a,22b，且於該基板本體20中形成電性連接該第一與第二線路層22a,22b之導電通孔220。
　　於本實施例中，該第一與第二線路層22a,22b具有複數第一與第二電性接觸墊222a,222b，且該第二線路層22b具有一外接部221，該外接部221主要作為後續電鍍金屬材料所需之電流傳導路徑。
　　另外，有關製作線路之圖案化製程的方式繁多，並不限於如第2B至2C圖所示之製程。
　　如第2D圖所示，藉由影像轉移或噴印圖案之方法，於該基板本體20之部分表面及該第一與第二線路層22a,22b上形成第一絕緣保護層23a,23b，且該第一絕緣保護層23a,23b形成有複數第一開孔230a,230b,231b，令該第一與第二電性接觸墊222a,222b與外接部221對應外露於各該第一開孔230a,230b,231b。
　　接著，於該外接部221上電性連接電鍍裝置（圖未示），以於該第一與第二電性接觸墊222a,222b上電鍍形成表面處理層24。
　　於本實施例中，形成該表面處理層24之材質係為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)、及直接浸金(Direct Immersion Gold, DIG)之其中一者。
　　如第2E圖所示，移除該外接部221，以外露出該基板本體20之第二表面20b之部分區域S。
　　如第2F圖所示，藉由影像轉移或噴印圖案之方法，於該基板本體20之第二表面20b之外露區域S與第一絕緣保護層23a,23b上形成第二絕緣保護層25a,25b，且該第二絕緣保護層25a,25b形成有對應該第一開孔230a,230b之複數第二開孔250a,250b，令該第一與第二電性接觸墊222a,222b外露於該第二開孔250a,250b。
　　於本實施例中，該第二開孔250a,250b之孔徑d大於該第一開孔230a,230b之孔徑r，且該第一絕緣保護層23a,23b與第二絕緣保護層25a,25b係作為防焊層。
　　本發明之封裝基板2之製法，係藉由形成第二絕緣保護層25b於該基板本體20之外露區域S，使該基板本體20之第二表面20b上方之絕緣保護層表面係為平整，以當置放晶片（圖未示）時，應力將不會集中於基板本體20外露區域S周圍之第一絕緣保護層23b上，故該第二絕緣保護層25b不會破裂。
　　再者，於後續製程中形成封裝膠體時，因該第二絕緣保護層25a,25b之表面係為平整，而可有效控制膠材之流向，故可避免封裝膠體之結構出現異常現象。
　　又，藉由先形成第一絕緣保護層23a,23b，再形成表面處理層24，故該第一絕緣保護層23a,23b不會覆蓋該表面處理層24之部分材質，因而該第一絕緣保護層23a,23b不會有因結合力不良而發生脫層之問題。
　　另外，藉由該第二開孔250a,250b之孔徑d大於該第一開孔230a,230b之孔徑r，以增加開孔孔壁之外露面積，因而增加後續製程中之焊錫凸塊（圖未示）與該開孔孔壁之間的接觸面積，俾有利於提升焊錫凸塊的結合力。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1,2‧‧‧封裝基板

10,20‧‧‧基板本體

10a,20a‧‧‧第一表面

10b,20b‧‧‧第二表面

12‧‧‧線路層

120,220‧‧‧導電通孔

121,221‧‧‧外接部

122‧‧‧電性接觸墊

13‧‧‧絕緣保護層

130‧‧‧開孔

14,24‧‧‧表面處理層

200‧‧‧通孔

201‧‧‧第一金屬層

202‧‧‧第二金屬層

203‧‧‧導電層

210‧‧‧塞孔材料

22a‧‧‧第一線路層

22b‧‧‧第二線路層

222a‧‧‧第一電性接觸墊

222b‧‧‧第二電性接觸墊

23a,23b‧‧‧第一絕緣保護層

230a,230b,231b‧‧‧第一開孔

25a,25b‧‧‧第二絕緣保護層

250a,250b‧‧‧第二開孔

d,r‧‧‧孔徑

h‧‧‧凹陷

S‧‧‧區域

第1A至1B圖係為習知封裝基板之製法的剖視示意圖；以及

第2A至2F圖係為本發明封裝基板之製法的剖視示意圖。

2‧‧‧封裝基板

20‧‧‧基板本體

20a‧‧‧第一表面

20b‧‧‧第二表面

22a‧‧‧第一線路層

22b‧‧‧第二線路層

220‧‧‧導電通孔

222a‧‧‧第一電性接觸墊

222b‧‧‧第二電性接觸墊

23a,23b‧‧‧第一絕緣保護層

230a,230b‧‧‧第一開孔

24‧‧‧表面處理層

25a,25b‧‧‧第二絕緣保護層

250a,250b‧‧‧第二開孔

d,r‧‧‧孔徑

Claims (5)

1. 一種封裝基板之製法，係包括：於一基板本體之表面上形成線路層，且該線路層具有複數電性接觸墊與外接部；於該基板本體之部分表面及該線路層上形成第一絕緣保護層，且該第一絕緣保護層形成有複數第一開孔，令該電性接觸墊與外接部外露於該第一開孔；於該外接部上電性連接電鍍裝置，以於該電性接觸墊上電鍍形成表面處理層，且該表面處理層未形成於該第一絕緣保護層上；移除該外接部，以外露出該基板本體之部分表面；以及於該基板本體之外露表面與第一絕緣保護層上形成第二絕緣保護層，且該第二絕緣保護層形成有對應該第一開孔之複數第二開孔，令該電性接觸墊上之表面處理層外露於該第一與第二開孔，且該第二絕緣保護層未形成於該表面處理層上。
2. 如申請專利範圍第1項所述之封裝基板之製法，其中，該基板本體具有相對之第一表面及第二表面，且該線路層係分別形成於該基板本體之第一表面及第二表面上。
3. 如申請專利範圍第2項所述之封裝基板之製法，其中，該基板本體並形成有複數導電通孔，以電性連接該基板本體之第一及第二表面上之線路層。
4. 如申請專利範圍第1項所述之封裝基板之製法，其中，該第二開孔之孔徑大於該第一開孔之孔徑。
5. 如申請專利範圍第1項所述之封裝基板之製法，其中，係以影像轉移或噴印圖案之方法形成該第一與第二絕緣保護層。