TWI529886B - 封裝體、裝置的封裝方法以及封裝層疊裝置 - Google Patents

封裝體、裝置的封裝方法以及封裝層疊裝置 Download PDF

Info

Publication number
TWI529886B
TWI529886B TW102112804A TW102112804A TWI529886B TW I529886 B TWI529886 B TW I529886B TW 102112804 A TW102112804 A TW 102112804A TW 102112804 A TW102112804 A TW 102112804A TW I529886 B TWI529886 B TW I529886B
Authority
TW
Taiwan
Prior art keywords
bumps
stack
inverted
package
integrated circuit
Prior art date
Application number
TW102112804A
Other languages
English (en)
Other versions
TW201342557A (zh
Inventor
胡延章
蕭景文
陳志華
陳承先
郭庭豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201342557A publication Critical patent/TW201342557A/zh
Application granted granted Critical
Publication of TWI529886B publication Critical patent/TWI529886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Description

封裝體、裝置的封裝方法以及封裝層疊裝置
本發明主要是關於一種半導體裝置及其形成方法，特別是關於具有栓狀凸塊貫穿導孔內連線的封裝層疊結構的封裝體及其形成方法。
隨著使用積體電路而製造的裝置的尺寸持續縮小，對於積體電路裝置的封裝體尺寸縮小的需求持續增加。一種愈來愈常被採用的技術是將二個或二個以上的積體電路置於一體的、且垂直配置的封裝結構，其被稱為封裝層疊(Package on Package；PoP)裝置，來節省一系統電路板上的空間，並減少電路板的使用面積。封裝層疊結構減少了對系統電路板面積的需求，且不需要在電路板上設置用來使積體電路裝置彼此連接的導體跡線(connector traces)。貫穿孔連接構件可用來提供垂直配置的被封裝的裝置之間的電性連接。
例如，可在一封裝層疊結構安裝一記憶體模組作為上封裝體。上述記憶體模組可包含一、二或更多個商用記憶體裝置，不限於例如雙倍資料速率動態隨機存取記憶體(double data rate dynamic random access memory；DDR DRAM)裝置、靜態隨機存取記憶體(static random access memory；SRAM)裝置或快閃記憶體(flash)裝置。在一傳統的封裝層疊結構中，上 封裝基板可以是一多層電路板，並可以是由樹脂形成，上述樹脂例如為玻璃強化環氧樹脂、環氧樹脂玻璃纖維(FR4)、雙馬來亞醯胺-三氮雜苯(bismaleimide triazine；BT)樹脂、陶瓷、薄膜、或在一樹脂材料內包含上述材料與玻璃纖維織布(woven glass fiber)芯的其他基板材料。
上述上基板的下表面可具有一或多列的封裝層疊連接器，上述封裝層疊連接器向遠離上述上基板的下表面的方向垂直延伸。這些封裝層疊連接器提供了從上述記憶體模組到任何安裝在封裝層疊裝置的下封裝體的積體電路；或是當此封裝層疊裝置最後安裝在上述系統電路板上時，提供對此系統電路板的連接。一般而言，這些封裝層疊連接器是軟銲球(solder ball)，軟銲球具有某個最小尺寸，並將所需的軟銲球之間的間距最小化(最小間距(minimum pitch))。作為封裝層疊連接器的傳統軟銲球的特徵是限縮了其使用後的結構的厚度，而且亦限縮了連接至其支持之上述上封裝體的輸入/輸出連接的數量，而不需增加上述封裝層疊結構的面積。
上述下封裝體是在一基板上具有安裝於其上的至少一積體電路。上述下封裝體的上表面具有用來承接或電性連接上述封裝層疊連接器的端子區域(land)或連接墊。例如，若上述封裝層疊連接器是數列的軟銲球，在上述下封裝體的上表面上的端子區域或連接墊會對應於、並承接這些封裝層疊連接器。
上述封裝層疊結構的下基板亦可具有外部連接器，用於形成上述封裝層疊結構與上述系統電路板之間的最後 的連接。上述下封裝體可以是一球閘陣列(ball grid array；BGA)式的封裝體，並在下表面上具有排成一陣列的軟銲球。
隨著連接至上述封裝層疊結構的輸入-輸出連接的數量增加至且包含所謂的「寬輸入/輸出」(wide I/O)裝置，期可具有超過1200個連接數，使用傳統方法形成的封裝層疊結構仍必須增加其電路板面積及/或厚度，以提供所需的連接數。使用軟銲球作為在上封裝體與下封裝體之間的封裝層疊連接器，亦對此裝置所能達成的厚度造成限制。
有鑑於此，本發明的一實施例是提供一種封裝體，包含：一上積體電路、一下積體電路以及一倒置的栓狀凸塊的堆疊物，上述倒置的栓狀凸塊的堆疊物電性連接上述上積體電路與上述下積體電路。
在上述之封裝體中，較好為：上述倒置的栓狀凸塊的堆疊物包含一個壓一個地堆疊的複數個栓狀凸塊個體。
在上述之封裝體中，較好為：上述封裝體是被配置為安裝於一電路板；以及上述下積體電路是被配置在上述電路板與上述上積體電路之間。
在上述之封裝體中，較好為：上述倒置的栓狀凸塊的堆疊物具有至少一基部區與至少一尾部區，上述基部區具有一第一寬度，上述尾部區具有一第二寬度，上述第二寬度小於上述第一寬度；以及上述基部區是指向上述上積體電路，上述尾部區是指向遠離上述上積體電路的方向。
在上述之封裝體中，較好為：上述第二寬度大於 或等於上述第一寬度的0.5倍、小於上述第一寬度的1倍。
在上述之封裝體中，較好為：上述第二寬度是上述第一寬度的0.5倍。
在上述之封裝體中，較好為更包含：一第一重分佈層；以及一第二重分佈層；其中上述倒置的栓狀凸塊的堆疊物是電性連接上述第一重分佈層與上述第二重分佈層。
在上述之封裝體中，較好為：上述下積體電路是電性連接於上述第一重分佈層，上述上積體電路是電性連接於上述第二重分佈層。
本發明的另一實施例是提供一種裝置的封裝方法，包含：形成一接觸墊；在上述接觸墊的一第一表面上形成至少一栓狀凸塊；將上述至少一栓狀凸塊囊封，但曝露出上述至少一栓狀凸塊的一部分；在上述至少一栓狀凸塊的曝露的部分上，形成一第一重分佈層；以及在上述接觸墊的一第二表面上形成一第二重分佈層，上述第二表面是上述第一表面的相反面。
在上述之裝置的封裝方法中，較好為更包含：將包含上述第一重分佈層、上述至少一栓狀凸塊與上述第二重分佈層的組件上下翻轉；以及將已上下翻轉的上述組件安裝於一下封裝體。
在上述之裝置的封裝方法中，形成上述至少一栓狀凸塊的步驟較好為包含在上述接觸墊上堆疊至少二個栓狀凸塊。
在上述之裝置的封裝方法中，將上述至少一栓狀 凸塊囊封但曝露出上述至少一栓狀凸塊的一部分的步驟，較好為包含：完全將上述至少一栓狀凸塊囊封；以及移除在上述至少一栓狀凸塊上的囊封物(encapsulant)的一部分。
在上述之裝置的封裝方法中，形成上述至少一栓狀凸塊的步驟較好為包含：在一第一線材的一末端形成一第一球狀物；使上述第一球狀物撞擊在上述接觸墊上，以形成上述至少一栓狀凸塊的一第一基部區；以及在上述第一球狀物的上方切斷上述第一線材，以形成上述至少一栓狀凸塊的一第一尾部區。
在上述之裝置的封裝方法中，形成上述至少一栓狀凸塊的步驟較好為包含：在一第二線材的一末端形成一第二球狀物；使上述第二球狀物撞擊在上述至少一栓狀凸塊的上述第一尾部區上，以形成一第二基部區；以及在上述第二基部區的上方切斷上述裝置的封裝方法，以形成一第二尾部區。
在上述之裝置的封裝方法中，較好為：上述第一線材與上述第二線材是相同的線材。
在上述之裝置的封裝方法中，較好為：上述至少一栓狀凸塊是被形成為至少一栓狀凸塊具有在上述第一基部區上方的上述第一尾部區，更包含將上述至少一栓狀凸塊上下翻轉，而使上述第一尾部區在上述第一基部區的下方。
在上述之裝置的封裝方法中，較好為更包含：將至少一第一積體電路電性連接於上述第一重分佈層；以及將至少一第二積體電路電性連接於上述第二重分佈層。
本發明的又另一實施例是提供一種封裝層疊 (package on package；POP)裝置，適用於安裝在一基板，上述封裝層疊裝置具有一名義上的上部與一名義上的下部，當上述封裝層疊裝置安裝於上述基板時，上述名義上的上部是離上述基板較遠、相對於上述名義上的下部較接近上述基板，上述封裝層疊裝置包含：一第一積體電路，鄰接上述名義上的上部；一第二積體電路，鄰接上述名義上的下部；以及一倒置的栓狀凸塊，電性連接上述第一積體電路與上述第二積體電路，上述倒置的栓狀凸塊具有一基部區與一尾部區，上述基部區具有一第一寬度，上述尾部區具有一第二寬度，上述第二寬度小於上述第一寬度，上述尾部區從上述基部區向上述名義上的下部延伸。
在上述之封裝層疊裝置中，較好為：上述倒置的栓狀凸塊延伸而穿過一囊封物。
在上述之封裝層疊裝置中，較好為更包含一第一重分布層與一第二重分布層，上述第一重分布層電性連接上述第一積體電路，上述第二重分布層電性連接上述第二積體電路，上述倒置的栓狀凸塊從上述第一重分布層延伸至上述第二重分布層。
1‧‧‧步驟
2‧‧‧步驟
3‧‧‧步驟
4‧‧‧步驟
5‧‧‧步驟
10‧‧‧封裝層疊結構
21‧‧‧模組
23‧‧‧積體電路
24‧‧‧黏結劑或膠帶
25‧‧‧垂直穿孔連接器
26‧‧‧區域
27‧‧‧連接器
30‧‧‧背膠
31‧‧‧內連線層
32‧‧‧連接墊
33‧‧‧重分布層
34‧‧‧膠帶或黏著劑
35‧‧‧貫穿導孔組件
36‧‧‧表面處理鍍層
37‧‧‧封膠組合物
38‧‧‧軟銲連接器
39‧‧‧重分布層
41‧‧‧下封裝基板
42‧‧‧應用處理器
43‧‧‧銲阻材料
44‧‧‧內連線層
45‧‧‧芯材
46‧‧‧貫穿導孔
48‧‧‧底膠材料
49‧‧‧外部連接器
50‧‧‧中間產品
52‧‧‧承載器
61‧‧‧步驟
63‧‧‧步驟
65‧‧‧步驟
67‧‧‧步驟
70‧‧‧封裝層疊結構
71‧‧‧內連線層
72‧‧‧尾部
73‧‧‧單一的倒置栓狀凸塊
351‧‧‧倒置的栓狀凸塊
352‧‧‧倒置的栓狀凸塊
第1圖是一剖面圖，顯示一實施例之封裝層疊結構。
第2圖是一剖面圖，顯示用來形成一實施例的封裝層疊結構的一中間製程步驟。
第3圖是一剖面圖，顯示在第2圖所示封裝層疊結構之後經 過後續數道製程步驟後的中間產品。
第4圖是一剖面圖，顯示在第3圖所示封裝層疊結構之後經過後續數道製程步驟後的中間產品。
第5圖是一剖面圖，顯示在第4圖所示封裝層疊結構之後經過後續數道製程步驟後的情況。
第6圖是一剖面圖，顯示在第5圖所示實施例之後經過後續數道製程步驟後的情況。
第7圖是一剖面圖，顯示一實施例之一貫穿導孔組件。
第8圖是一剖面圖，顯示另一個實施例之封裝層疊結構。
第9圖為一剖面圖，第8圖的實施例中的一貫穿導孔組件。
第10圖為一流程圖，顯示一方法實施例。
第11圖為一流程圖，顯示一替代性的方法實施例。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：在以下本發明的實施例中，會舉出數個例子來作詳細說明，其提供封裝層疊結構具有以栓狀凸塊穿孔內連線形成的內連線層，上述栓狀凸塊穿孔內連線可稱為貫穿導孔組件(through via assemblies；TVAs)。在一實施例中，一內連線層具有複數個倒置的栓狀凸塊的堆疊物來作為貫穿導孔組件，形成這些倒置的栓狀凸塊的堆疊物，以提供在上述內連線層中且穿透上述內連線層的垂直連接。上述倒置的栓狀凸塊的堆疊物可被一囊封物包圍，上述囊封物例如為一樹脂、環氧樹脂或封 膠組合物(mold compound)。在使用上述實施例的已完成的封裝層疊封裝體的一典型配置中，倒置的栓狀凸塊的栓狀部分是朝向此封裝層疊封裝體的頂部，而從上述栓狀部分延伸的頸部或尾部則朝下而朝向系統電路板。因此，與傳統的銲線凸塊比較，將上述凸塊稱為「倒置的栓狀凸塊」。上述內連線層亦可包含一覆晶(flip chip)的應用處理器(application processor；AP)裝置。在上述內連線層的上表面與下表面上，均形成重分布層(redistribution layers；RDLs)。在上述上表面上，可藉由覆晶連接、銲線接合或上述之組合，安裝一第一積體電路裝置。上述第一積體電路裝置可以是一模組。提供一下封裝基板，且將上述內連線層置於上述下封裝基板上，以形成一封裝層疊結構。上述下封裝基板可具有端子區域或連接墊，這些端子區域或連接墊可藉由在本發明之內連線層的下表面上的連接器，而連接於此下封裝基板的上表面。上述封裝層疊結構的下封裝基板可以是一印刷電路板(printed circuit board；PCB)或其他基板，例如一玻璃纖維織布強化環氧樹脂(woven glass reinforced epoxy resin)。可在上述下封裝基板的上表面與下表面上，形成額外的重分配層。可在上述下封裝基板的下表面上提供例如球閘陣列連接器的外部連接器，以將上述封裝層疊結構連接於一系統電路板。若上述應用處理器與上述第一積體電路裝置形成一系統，例如一例示的應用處理器是一微處理器且一例示的記憶模組連接於此應用處理器來作為快取記憶體，則上述封裝層疊結構可以是一系統整合封裝體(system in package；SIP)裝置。
在一替代性的實施例中，一封裝層疊結構仍包含 一第一積體電路裝置，此第一積體電路裝置是安裝在一內連線層的上表面上。在此替代性的實施例中，以倒置的栓狀凸塊來形成貫穿導孔組件，上述貫穿導孔組件形成內連線層的垂直連接，而上述倒置的栓狀凸塊具有線尾，此線尾從上述栓狀凸塊向下延伸或遠離上述上表面而延伸。囊封物-例如為一封膠組合物則圍繞並保護具有上述倒置的栓狀凸塊與線尾的貫穿導孔組件。同樣地，一應用處理器可以以覆晶的方式安裝於上述內連線層，且亦可囊封此應用處理器。一下封裝基板具有複數個端子區域，上述端子區域可連接於一封裝層疊結構中的內連線層，並可藉由軟銲凸塊、銅凸塊、銅柱(copper pillars)或其類似物而連接於此內連線層。此下封裝基板可以是其上具有上重分布層與下重分布層的一FR4核心基板或類似的基板，並可包含複數個外部連接器-例如用來將上述封裝層疊結構連接於一系統電路板的一球閘陣列或複數個軟銲球。
第1圖是一剖面圖，顯示一第一實施例之封裝層疊結構10。如圖所示，在本例中，封裝層疊結構10是在一晶片堆疊架構中具有數個積體電路23的一模組21，上述積體電路23可藉由垂直穿孔連接器25而連接。然後，複數個連接器27將模組21連接於一內連線層31的上表面。連接器27可以是軟銲凸塊、銅凸塊、銅柱或其他種類的連接器。在一替代性的實施例中，模組21可由一或多個面朝上的積體電路形成，將這些積體電路以銲線接合的方式連接於內連線層31。模組21可以是一或多個記憶體裝置，例如動態隨機存取記憶體裝置、快閃記憶體裝置、靜態隨機存取記憶體裝置或上述之組合。上述記憶體可以 是商用裝置例如雙倍資料速率動態隨機存取記憶體(DDR DRAMs)。模組21可與封裝層疊結構10中的一應用處理器42連接，以形成一系統。在後文會詳細地對應用處理器42作說明。
內連線層31是為封裝層疊結構10提供垂直連接。在本實施例中，是以複數個倒置的栓狀凸塊堆疊物的連接器來形成複數個貫穿導孔組件35。可以以用於例如銲線接合的球接設備(ball bonding equipment)來形成上述倒置的栓狀凸塊連接器，上述倒置的栓狀凸塊連接器可由例如銅或金來形成。上述倒置的栓狀凸塊是以一個壓一個的方式堆疊，來形成貫穿導孔組件35，詳細的堆疊方式會在後文敘述。上述栓狀凸塊會被稱作「倒置的」栓狀凸塊，是因為在實施例中，將上述栓狀凸塊安排為使其栓狀部分形成在鄰接封裝層疊結構10的基部墊，而朝上指向封裝層疊結構10的上部，此時上述栓狀凸塊的頸部則向封裝層疊結構10的下部延伸，與傳統的栓狀凸塊相比為倒置的配置。在此非限制性的例子中，是繪示出二個倒置的栓狀凸塊，但可堆疊更多倒置的栓狀凸塊來形成貫穿導孔組件35。堆疊這些倒置的栓狀凸塊是為了提供所需的高度。封膠組合物37圍繞貫穿導孔組件35，並為這些倒置的栓狀凸塊堆疊物提供保護及機械上的支持。應用處理器42如圖所示，是以覆晶的方式安裝的積體電路，並亦囊封於封膠組合物37。應用處理器42可以是任何種類的積體電路，且可以是例如一微處理器(microprocessor)、一數位訊號處理器、一通用處理器(general purpose processor)或一特殊應用積體電路(application specific integrated circuit；ASIC)等的應用處理器。應用處理器42可以 與模組21連接，以形成一系統整合封裝體。內連線層31在上表面與下表面具有重分布層(redistribution layers；RDLs”)33與39，以連接於(在上重分布層上的)模組21與後文敘述的下封裝基板41。軟銲連接器38形成到下封裝基板41的連接與到內連線層31的連接，其可以是軟銲凸塊或其他種類的連接器例如銅凸塊、銅柱、微凸塊(micro-bumps)等等。一底膠材料48保護並圍繞軟銲連接器38。請注意在本說明書中的用詞「軟銲」(solder)是包含含鉛軟銲材料與無鉛軟銲材料，無鉛軟銲材料包含例如SnAgCu與共晶材料等的無鉛組合物。另外，可使用鉛-錫組合物與其他種類的含鉛軟銲材料。
下封裝基板41是支持內連線層31，並提供連接至系統的外部連接。下封裝基板41包含一芯材45、芯材45上的內連線層44、內連線層44上的銲阻(solder mask)材料43。外部連接器49是提供用來連接於一系統電路板的電性連接，外部連接器49可以是軟銲材料。在本實施例中，外部連接器49可以是覆蓋下封裝基板41的底部之排列成一陣列或柵格(grid)的軟銲球，而可稱之為球閘陣列(ball grid array；BGA)封裝體。貫穿導孔46是被形成為具有導體襯墊層、或以導體填充一導孔或開口的結構，而垂直地導通在下封裝基板41的上表面上與下表面上的傳導跡線。外部連接器49可用來使應用處理器42與模組21連接於一系統電路板。
藉由使用封裝層疊結構10而在一垂直的空間使應用處理器42與模組21彼此連接，可使用來安裝應用處理器42與模組21而所需的系統電路板上的表面積最小化。另外，亦節省 了額外的面積，因為在應用處理器42與模組21之間的許多內連線是形成於封裝層疊結構10，這些跡線(trace)便不會形成在系統電路板上。此外，藉由將功能上相互溝通的構件封裝於封裝層疊結構10，可保持這些構件之間的短訊號長度，並可因此提升裝置的速度與性能。
第2圖是一剖面圖，顯示用來形成內連線層31的一實施例製程的中間產品50。在此處敘述之本案發明的內連線層，是使用晶圓級製程(wafer level processing；WLP)來形成。在晶圓級製程中，是在可為晶圓尺寸的一基板上，同時製造許多單元。晶圓級製程可使用傳統上可取得的晶圓傳遞工具、晶圓研磨工具、烘烤爐具等等，上述工具的尺寸符合半導體晶圓所用。然而，本實施例亦可不使用晶圓級製程來形成。使用晶圓級製程可在單一製程步驟中製造用於數個製程的許多單元，可節省時間並藉此增加產出。
在第2圖中，提供一背膠銅(resin coated copper；RCC)層或背膠箔層，且背膠30的底面是藉由膠帶或黏著劑34暫時性地貼附於一承載器(carrier)52，以在製程當中支持背膠30。為了適用於晶圓級製程，承載器52的尺寸可與一半導體晶圓相符，例如直徑8英寸、直徑12英寸等等。承載器52可以是玻璃、陶瓷、氧化鋁、不鏽鋼、或是在製程當中可對背膠30提供適當的暫時性支持的其他材料。
在一實施例中，是在厚0.25微米至18微米的銅箔塗上背膠30，成為上述背膠銅層或背膠箔層，但亦可使用其他厚度的銅箔。例如使用微影與蝕刻製程將上述銅箔圖形化，以在 背膠30上形成銅的連接墊32。在一替代性的實施例中，可在一鋁層塗上背膠30，以在背膠30上形成鋁的連接墊來取代銅的連接墊32。鋁在某些不需要表面處理層(surface finish layer)的應用中具有一些優點，會在下文詳述。對於晶圓級製程或其他成套組裝(gang assembly)的方法而言，上述背膠銅層或背膠箔層會包含許多個別單元，這些單元會在後續的步驟被分離，雖然只有上述單元中的一個單元的一部分被繪示於圖式中。
第3圖是一剖面圖，顯示經過後續數道製程步驟後的中間產品50。在第2、3圖所示結構之間，已執行了數道的製程步驟。使用一晶片貼合(die attach)製程，將應用處理器42的晶片的背面貼附於背膠30，可使用一晶片貼合黏結劑，亦可使用一晶片貼合薄膜來貼合應用處理器42。在本圖示的實施例中，應用處理器42所具有的導體連接墊是面朝上的狀態。在一實施例中，應用處理器42的連接墊可包含已被鍍上有一鈍化層的銅柱或柱狀凸塊(pillar bumps)。藉由對應用處理器42的連接墊側提供一平坦的表面，本項技術可使晶片的取放(pick and place)設備的使用變得更簡單，因為上述取放工具亦於貼附應用處理器42的表面。
將應用處理器42安裝於背膠30之後，執行一植球(ball bumping)製程以形成倒置的栓狀凸塊之貫穿導孔組件35。例如可使用一銲線接合的銲針工具(capillary tool)，以銅銲線或金銲線在每一個連接墊32上進行球銲(ball bonding)。藉由將熱量施加在銲線的末端，上述銲線工具在延伸並穿過一銲針(capillary)的銲線的末端形成一球狀物。然後，可以是自動 化設備的此一銲線工具將此銲線球狀物撞擊在一選擇的連接墊32而放置此球狀物並形成第一倒置的栓狀凸塊，其是使用機械性的壓力、震動、有時候以超音波能量，將此倒置的栓狀凸塊連接於連接墊32。在本實施例中，然後在非常接近連接墊32之處切斷此銲線，然後形成另一個(第二)倒置的栓狀凸塊而疊在上述第一倒置的栓狀凸塊上。如此，將上述第二倒置的栓狀凸塊疊在上述第一倒置的栓狀凸塊之上，以形成貫穿導孔組件35，成為倒置的栓狀凸塊堆疊物。貫穿導孔組件35的高度需要足以大於、等於或大致等於應用處理器42的厚度。另外，選擇貫穿導孔組件35的高度，而使貫穿導孔組件35的頂端至少與應用處理器42的表面上的連接墊同高。雖然在本案說明書提供的非限定性的例子中，是顯示貫穿導孔組件35中具有二個倒置的栓狀凸塊，但如果為了增加高度所需，亦可在形成貫穿導孔組件35的栓狀凸塊的堆疊物中加入額外的倒栓狀凸塊。
在完成在所有的連接墊32上形成倒置的栓狀凸塊之貫穿導孔組件35的球銲作業之後，形成一囊封物，使其圍繞倒置的栓狀凸塊之貫穿導孔組件35與應用處理器42。上述囊封物的形成，可藉由例如使用熱固性環氧樹脂之封膠組合物的一壓擠轉注成型(compression transfer molding)步驟來進行。另外，亦可使用其他種類的樹脂與囊封材料來形成上述囊封物。然後，可藉由一加熱交聯(cure)或紫外線交聯的步驟來使上述囊封物硬化。樹脂可用來作為上述囊封物。
第4圖是一剖面圖，顯示經過後續數道製程步驟後的中間產品50。在上述囊封製程之後，可對封膠組合物37施以 一晶圓研磨製程。上述研磨步驟從貫穿導孔組件35的上表面及應用處理器42的連接墊上，連續移除一部分的封膠組合物37。連續進行此晶圓研磨製程，直到將貫穿導孔組件35的上表面與位於應用處理器42上的連接墊的至少一部分曝露出來為止。在上述晶圓研磨步驟之後，可在封膠組合物37的上表面上形成一重分布層33。重分布層33可包含數層的介電質與例如為銅跡線(trace)的導體。重分布層33可將貫穿導孔組件35的上表面與應用處理器42的連接墊導引至位於重分布層33的上表面上之用來接納一軟銲凸塊或其他電性連接構件的連接墊位置。軟銲連接器38可以是塌陷高度控制晶片連接器(controlled collapse chip connectors；C4)、軟銲凸塊或是適用於覆晶封裝的其他種類的連接器，然後將軟銲連接器38形成於重分布層33的表面上，其中在繪示於此處的非限定性的例子中，是將軟銲連接器38定位在結構的頂端上，但亦可以使中間產品50轉向，例如將原本面朝上的那一面轉成面朝下。
第5圖是一剖面圖，顯示用來完成內連線層31的最後製程。在從第4圖所示的中間產品50過渡到第5圖所示的內連線層31，已執行了數道的製程步驟。執行一卸下的步驟，以從背膠30移除承載器52。現在將一黏結劑或膠帶24施加於軟銲連接器38上的上側，再進行一次暫時性的安裝而安裝於一承載器54，承載器54目前是在第5圖所示結構得上側。同樣地，第5圖所示的結構所朝方向僅僅是為了繪示的目的，亦可在將上述結構轉而朝其他方向來進行製程。
然後，執行一額外的晶圓研磨步驟，以移除背膠 30。藉由此晶圓研磨步驟，而為每一個貫穿導孔組件35曝露出銅的連接墊32的一表面。因此，目前貫穿導孔組件35形成從上表面延伸至下表面而穿透內連線層31的垂直連接。在上述研磨作業之後，在連接墊32上形成一第二個重分布層39，其是形成在第5圖所示的下表面上。重分布層39是電性連接於連接墊32，並對例如為軟銲凸塊等的軟銲連接提供端子區域。
第6圖繪示將內連線層31安裝於一下封裝基板41之情況。在從第5圖所示的中間產品過渡到第6圖所示的組件的過程中，已執行了數道的製程步驟。其中，從內連線層31卸下承載器54，而使得目前內連線層31是包含上、下重分布層33與39。如果是使用晶圓級製程來製造內連線層31，則執行一分割(singulation)步驟，來將複數個封裝體分離成複數個單一單元，以進行進一步的封裝或組裝。上述步驟可藉由機械性的刻劃或切割、雷射切割或上述之組合來進行。
將個別的單元彼此分離之後，然後可將內連線層31上下翻轉，因此貫穿導孔組件35在方向方面呈現「倒置」，且使軟銲連接器38位於面向下封裝基板41的位置。因此，目前貫穿導孔組件35的栓狀凸塊是指向一「倒置」的位置。此翻轉步驟可使用例如自動取放工具來進行。現在，將內連線層31安裝在下封裝基板41上。下封裝基板41在其上表面上具有端子區域或連接墊，作為覆晶接合之用，而軟銲連接器38則連接於下封裝基板41。
在一例示的實施例方法中，可使用一加熱回銲(thermal reflow)製程。一底膠層48例如一毛細型底膠(capillary underfill)可用來保護軟銲連接器38。一毛細型底膠製程是使用一液態材料，此液態材料是經由一毛細作用而在內連線層31的下方流動並環繞軟銲連接器38，然後，可藉由熱能或紫外線光能使上述底膠材料發生交聯，而將底膠層48的材料硬化。另外，亦可使用其他種類的底膠材料，例如已成型的底膠層。
如前文對第1圖所作敘述，下封裝基板41是對內連線層31提供支持，並經由外部連接器49提供額外的電性連接到系統電路板。在本例所示的下封裝基板41是基於一環氧樹脂基板例如一FR4基板；然而，取代物例如中介層(interposer)亦可用來作為基板。在下封裝基板41中的貫穿導孔46與複數層電路導體可提供額外的連接性，並支持例如電路重新配置的功能。
第7圖是一剖面圖，顯示前述實施例之內連線層31的貫穿導孔組件35。在第7圖中，以倒置的栓狀凸塊作為貫穿導孔的實施例之內連線層31的使用，相對於使用例如安裝在基板上的軟銲球連接作為貫穿導孔連接之傳統的封裝層疊結構，具有數個優點。使用本案實施例而達成的封裝層疊結構可以比傳統的封裝層疊結構還薄(高度較低)。倒置的栓狀凸塊之貫穿導孔組件35是使用銲線球銲技術與設備，其是已廣泛可取得的技術與設備，且非常經濟實惠。對於貫穿導孔組件35而言，不需要任何特殊的凸塊下金屬(under bump metallization；UBM)。貫穿導孔組件35是由銅銲線或金銲線形成，且內連線層31是使用封膠組合物與銲線作為材料。這些材料是一般性地使用於半導體封裝，並且非常經濟實惠。另外，可使用晶圓級封裝，以進一步降低成本並增加製造封裝層疊結構的產出。封 裝層疊結構10具有微細間距，並可支持在一晶片尺寸封裝體(chip scaled package；CSP)中具有超過1200個輸入/輸出連接的寬輸入/輸出裝置的使用。在圖式中顯示一區域26，以在第7圖以接近、詳細的視野呈現其特徵。
第7圖是顯示第6圖的區域26的放大剖面圖。在第7圖中，顯示貫穿導孔組件35具有倒置的栓狀凸塊351與352，倒置的栓狀凸塊351與352是垂直地堆疊在連接墊32上。在連接墊32上的一表面處理鍍層36可包含鎳、鎳/金或其他適用於銅的栓狀凸塊製程的其他鍍層，包含但不限於化學鍍鎳浸金(electroless nickel immersion gold；ENIG)、化學鍍鎳/化學鍍鈀/浸金(electroless nickel,electroless palladium,immersion gold；ENEPIG)、鈀、銀、鎳-鈀等等。請注意如前所述，若是在鋁層塗上背膠30的結構而非背膠銅層或背膠箔層的結構，則前述適用於銅的連接墊32的表面處理步驟可被省略，也就是連接墊32為鋁連接墊。倒置的栓狀凸塊351與352各具有寬部與窄部，在前述銲線過程銲球撞擊而黏著在連接墊32或另一個倒置的栓狀凸塊之處而成為寬部，此寬部在此處又稱為「基部區」或「栓狀部分」；如第7圖所示，倒置的栓狀凸塊351與352是向下延伸，從基部區向下延伸並逐漸變窄的部分即為窄部，此窄部在此處又稱為「尾部區」或「頸狀部分」。上述尾部區最窄部分的寬度可以是連接墊32的寬度的0.5倍至1倍。與在連接墊上形成軟銲凸塊的技術對比，貫穿導孔組件35的間距是與連接墊32的間距相似，而不需要額外的間距來避免短路或干擾。因為貫穿導孔組件35中的栓狀凸塊堆疊物是配置為上端朝下 (upside down)，而可將此形態的貫穿導孔組件35稱為「倒置的栓狀凸塊」組件。然而，在圖式中的配置方向並非絕對，而亦可以轉成其他方向。
第6圖的組件-內連線層31與下封裝基板41-形成了可供測試的一封裝層疊結構。使用功能性測試與連接性測試使應用處理器42運轉，並使用測試來確認從外部連接器49到內連線層31與下封裝基板41的機械性連接與電性連接狀況，而可決定「已知為良品的封裝體」(known good package；KGP)的狀態。藉由在安裝上端裝置之前對組件進行「已知為良品的封裝體」的測試，一模組例如第1圖中的模組21則可以僅被安裝在「已知為良品的」封裝層疊結構上。由於模組21不會被安裝在不良品的封裝層疊結構上，則減少損耗及良率上的損失，而可以更進一步地降低成本。
第8圖是一剖面圖，顯示另一個替代性的實施例之封裝層疊結構70。在此替代性的實施例中，有許多元件已繪示於先前第1圖所示封裝層疊結構10，而以同類的元件符號用於同類的元件。
在第8圖中，將內連線層編號為內連線層71，以將本實施例與前述實施例的內連線層31作區別；封膠組合物37與應用處理器42則與第1圖所示者相同。另外在第8圖中，模組21可以是積體電路21的堆疊物，而與第1圖所示者相同，故在此處不再作進一步的敘述。同樣地，下封裝基板41是與先前的第1圖及其他圖式所示者相同，故在此處不再作進一步的敘述。
第8圖是顯示具有栓狀凸塊的貫穿導孔組件的一 內連線層71，上述貫穿導孔組件是由一銅墊上的一單一的倒置栓狀凸塊73形成，其中一延伸的線段形成尾部72。此貫穿導孔組件仍是使用一銲線接合系統中的一球銲工具所形成，然而其並非先前圖式所示的前述實施例一般的倒置的栓狀凸塊堆疊物，而是在形成單一的倒置栓狀凸塊73之後，在銲線過程中拉出即將成為尾部72的一垂直線段，然後切斷此根銲線而形成尾部72。然後，使封膠組合物37圍繞此單一的倒置栓狀凸塊73。
內連線層71的形成步驟與前述第2-6圖所示製程非常相似。在第2圖中，使用一膠帶或一黏結劑，將一塗有背膠30的銅箔或銅層黏附於例如為一玻璃承載器的一承載器52。然後，將上述銅箔或銅層圖形化而形成銅的連接墊32。在用於形成此替代性的實施例的製程中，之後會使用一銲線用銲針工具，使上述銅的連接墊32(請參考第9圖)被放置例如第8圖所示的單一的倒置栓狀凸塊73。上述銲針工具將銲線點在上述銅的連接墊32上，使栓狀部分留在上述銅的連接墊32上而離開此栓狀部分，此銲線則成為第8圖中的垂直的尾部72。然後主要如先前第3圖所示，使用一晶片貼合製程，安裝應用處理器42，然後形成封膠組合物37而圍繞尾部72、單一的倒置栓狀凸塊73與應用處理器42。然後，如前所述來施行所有的第3-6圖的剩下來的步驟，例如研磨上述封膠組合物、在尾部72與應用處理器42上形成一第一重分布層、在上述第一重分布層上形成軟銲凸塊或塌陷高度控制晶片連接(controlled collapse chip connection；C4)的連接器、從上述承載器卸下內連線層71、將此內連線層71以其上表面安裝於一第二承載器、研磨上述背膠 以曝露出上述銅的連接墊32、形成上述第二重分布層、以及將上述第二重分布層安裝於一下封裝基板，而在此不再重複說明。
本實施例的封裝層疊結構70如第8圖所示，其具有的貫穿導孔組件包含單一的倒置栓狀凸塊73與尾部72，此封裝層疊結構70在栓狀凸塊製程中需要小心，因為在製程的過程中，銲線形成的尾部72可能會錯置或對準不良。上述情況可能會發生在封膠的壓擠轉注成型而形成封膠組合物37的過程中、或是在應用處理器42的晶片貼合製程的過程中。這是已知的「線漂移」的效應造成，其中非常細微的銲線會在製程中或封膠過程中移動。而如第1圖所示的倒置的栓狀凸塊堆疊物的實施例則可能較少受到「線漂移」的效應的影響。二種實施例均提供了一微細間距的貫穿導孔連接，以供用於一封裝層疊結構中來作為一內連線層。
第9圖是一詳細的剖面圖，顯示單一的倒置栓狀凸塊73與銲線構成的尾部72。在第9圖中，是顯示一單一的貫穿導孔組件。銅的連接墊32可如前所述同樣地具有一表面處理鍍層36，此表面處理鍍層36可包含鎳、鎳-鈀、鎳/金、銀、化學鍍鎳浸金、化學鍍鎳/化學鍍鈀/浸金或已知的其他種類的表面處理鍍層。同樣地，若是在鋁層塗上背膠30的結構而非背膠銅層或背膠箔層的結構，則前述表面處理步驟就不需要，也就是連接墊32是由鋁而非由銅形成。使用以銅銲線或金銲線為材料的銲線製程所適用的工具例如銲針工具，形成單一的倒置栓狀凸塊73。在上述銲線的末端形成一球狀物之後，將此銲針工具 機械性地安裝於連接墊32上，並使上述球狀物在連接墊32上變形，形成一栓狀物。然而，在此例示的實施例中，在收回上述工具時，上述工具是將銲線的一小段保留而附在上述栓狀物，而形成如第9圖所示之由銲線構成的「尾部」72。此單一的倒置栓狀凸塊73與銲線的配置在後來會形成貫穿導孔組件，此貫穿導孔組件經延伸而穿透內連線層71。
第10圖為一流程圖，顯示上述實施例的一封裝層疊結構的形成方法。在步驟61中，其提供一內連線層，上述內連線層具有一上重分布層而用來接納一積體電路裝置。另外，步驟61還提供複數個貫穿導孔組件，以穿過上述內連線層而形成垂直連接，其中每一個上述貫穿導孔組件具有至少一個栓狀凸塊。還有，在步驟61中，將至少一個積體電路裝置安裝於上述內連線層。在步驟63中，在上述內連線層的下表面上，形成一下重分布層，並將例如軟銲凸塊等的連接器形成在上述下重分布層上。
在步驟65中，在一封裝基板的下表面上提供複數個外部連接器組成的陣列，並在此封裝基板的上表面上提供複數個端子區域，用來接納上述內連線層的軟銲凸塊連接器。
在步驟67中，藉由將上述內連線層疊在上述封裝基板上，而形成一封裝層疊結構。然後，將一第一裝置安裝在上述上重分布層上，而完成此封裝層疊結構。
第11圖是一流程圖，顯示用來形成具有栓狀凸塊貫穿導孔組件之內連線層的方法。在步驟1中，將一背膠銅箔上的銅箔圖形化，形成複數個導體連接墊。在步驟2中，藉由 在每一個上述導體連接墊上形成至少一個倒置栓狀凸塊，而形成複數個貫穿導孔組件。在步驟3中，將一應用處理器安裝在上述背膠銅箔的背膠上，並使上述應用處理器的銲墊在遠離上述背膠之處。在步驟4中，形成一囊封物而圍繞上述應用處理器與貫穿導孔組件，然後研磨此囊封物而曝露出上述貫穿導孔組件的末端。在步驟5中，在上述囊封物上形成一第一重分布層，並在上述第一重分布層上形成複數個連接器。在步驟6中，對上述背膠執行一研磨步驟，以曝露上述銅的導體連接墊，並且形成一第二重分布層而完成具有栓狀凸塊貫穿導孔組件的上述內連線層。
藉由上述實施例的使用，是提供用於封裝層疊結構之具有貫穿導孔組件的低成本的內連線層，而得以達成較薄的封裝體，並支援習知的封裝層疊結構所無法支援之具有大量連接的寬輸入/輸出裝置。
在一例示的實施例中，一半導體裝置結構包含：一封裝層疊結構的內連線層，具有一上重分布層與一下重分布層，上述上重分布層被安排來接納一第一積體電路裝置，上述下重分布層具有複數個連接器，上述連接器用以安裝於一下封裝基板；複數個貫穿導孔組件，其垂直延伸而穿透上述封裝層疊結構的內連線層，每一個上述貫穿導孔組件具有至少一個在一導體墊上的倒置栓狀凸塊，上述貫穿導孔組件以其上端電性連接於上述上重分布層中的導體，上述貫穿導孔組件以其下端電性連接於上述下重分布層中的導體；至少一個應用處理器積體電路，安裝於上述內連線層；一下封裝體，包含一基板，上 述基板具有複數個連接墊與複數個外部連接器，上述連接墊在上述基板的一上表面上，以接納上述內連線層的連接器，上述外部連接器在上述基板的一表面上，用來連接於一電路板；以及一第一積體電路裝置，安裝在上述內連線層的上述上重分布層上，並具有至少一些端子，這些端子連接於上述至少一個應用處理器積體電路。
在另一實施例中，提供上述半導體裝置結構，且每一個上述貫穿導孔組件更包含在上述導體連接墊上的倒置栓狀凸塊的堆疊物。在另一實施例中，上述內連線層的每一個貫穿導孔組件更包含一銲線，上述銲線是延伸自上述導體連接墊上的栓狀凸塊。
在另一實施例中，在上述半導體裝置結構中，上述連接器包含軟銲材料。在又另一實施例中，上述複數個外部連接器包含軟銲材料。在另一實施例中，在上述半導體裝置結構中，上述內連線層更包含一層囊封物，上述囊封物圍繞上述貫穿導孔組件與上述至少一個應用處理器積體電路。在又另一實施例中，上述半導體裝置結構中的上述第一積體電路裝置是一記憶體裝置。在另一實施例中，上述第一積體電路裝置是複數個記憶體積體電路構成的一記憶體模組。在又另一實施例中，提供上述半導體裝置結構，其中上述至少一個應用處理器積體電路是一微處理器。
在又另一實施例中，提供上述半導體裝置結構，其中上述外部連接器的數量大於1000。
在一實施例中，一半導體裝置結構包含：一封裝 層疊結構的內連線層，其具有一第一重分布層與一第二重分布層，上述第一重分布層是在上述內連線層的一上表面上，上述第一重分布層具有複數個端子區域與複數個貫穿導孔組件，上述端子區域被安排來接納至少一個積體電路裝置，每一個上述貫穿導孔組件包含一倒置栓狀凸塊的堆疊物，每一個上述倒置栓狀凸塊的堆疊物是分別形成於一導體連接墊上，上述導體連接墊連接於上述第一重分布層，上述貫穿導孔組件是延伸而穿過上述內連線層中的一囊封物，上述第二重分布層是在上述封裝層疊結構的內連線層的一下表面上，上述第二重分布層具有複數個連接器，上述連接器延伸自上述封裝層疊結構的內連線層、並連接於上述貫穿導孔組件；至少一個應用處理器積體電路，安裝於上述內連線層；以及一下封裝體，其包含一基板、複數個端子區域、還有複數個外部連接器，上述端子區域在上述基板的一上表面上並連接上述連接器，上述外部連接器延伸自上述下封裝體的一下表面；其中上述外部連接器中的至少一些，是電性連接於上述至少一個應用處理器積體電路。
在另一實施例中，在上述半導體裝置結構中，上述封裝層疊結構的內連線層的上述連接器包含軟銲材料。在另一實施例中，提供上述半導體裝置結構，其中每一個上述複數個貫穿導孔組件更包含在每一個上述導體連接墊上的倒置栓狀凸塊的堆疊物。在又另一實施例中，提供上述半導體裝置結構，其中上述外部連接器的數量大於1000。
在一方法實施例中，其步驟包含：將貼附在一第一承載器之塗有一絕緣層的一導體材料圖形化，以在上述絕緣 層上形成複數個導體連接墊；藉由在上述絕緣層上的每一個上述導體連接墊上放置至少一個倒置栓狀凸塊，形成複數個貫穿導孔組件；在上述絕緣層上安裝至少一個應用處理器積體電路；形成一囊封物而圍繞上述貫穿導孔組件與上述應用處理器積體電路，上述貫穿導孔組件垂直延伸而穿過上述囊封物；研磨上述囊封物而在上述囊封物的一表面曝露出每一個上述貫穿導孔組件的第一末端；在上述囊封物的上述表面上形成一第一重分布層，上述第一重分布層包含複數個導體，上述導體連接於上述貫穿導孔組件；在上述第一重分布層上放置複數個連接器，上述連接器藉由上述第一重分布層中的上述導體而連接於上述貫穿導孔組件；從上述絕緣層移除上述第一承載器；研磨上述絕緣層而曝露出上述導體連接墊的至少一部分，上述導體連接墊連接於每一個上述貫穿導孔組件的第二末端；以及在上述導體連接墊的上述曝露的部分上形成一第二重分布層，上述第二重分布層包含複數個導體，上述第二重分布層的上述導體連接於上述貫穿導孔組件。
在另一實施例中，上述方法更包含：藉由在上述絕緣層上的每一個上述導體連接墊上放置至少一個倒置栓狀凸塊，而形成複數個貫穿導孔組件，此步驟更包含在上述導體連接上形成栓狀凸塊堆疊物。在另一實施例中，上述方法更包含形成倒置栓狀凸塊的堆疊物，此步驟包含使用銲線的一銲針工具，形成銅栓狀凸塊的堆疊物。在又另一實施例中，藉由在上述絕緣層上的每一個上述導體連接墊上放置至少一個倒置栓狀凸塊而形成複數個貫穿導孔組件的步驟，更包含使用銲線 的一銲針工具中的銅銲線形成一栓狀凸塊與延伸自上述栓狀凸塊的一銲線。在又另一實施例中，上述方法包含將上述連接器安裝於一下封裝基板的一上表面，上述下封裝基板在其下表面更包含複數個外部連接器，上述外部連接器中的至少一個電性連接於上述至少一個應用處理器積體電路。在又另一個實施例中，上述方法包含將一積體電路裝置安裝於上述第二重分布層，以形成一封裝層疊結構。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧封裝層疊結構
21‧‧‧模組
23‧‧‧積體電路
25‧‧‧垂直穿孔連接器
27‧‧‧連接器
31‧‧‧內連線層
33‧‧‧重分布層
35‧‧‧貫穿導孔組件
37‧‧‧封膠組合物
38‧‧‧軟銲連接器
39‧‧‧重分布層
41‧‧‧下封裝基板
42‧‧‧應用處理器
43‧‧‧銲阻材料
44‧‧‧內連線層
45‧‧‧芯材
46‧‧‧貫穿導孔
48‧‧‧底膠材料
49‧‧‧外部連接器

Claims (10)

  1. 一種封裝體，包含：一上積體電路；一下積體電路；以及一倒置的栓狀凸塊的堆疊物，電性連接該上積體電路與該下積體電路，該倒置的栓狀凸塊的堆疊物包含一個壓一個地堆疊的複數個栓狀凸塊，該些栓狀凸塊的每一個具有一基部區與一尾部區，該基部區具有一第一寬度，該尾部區具有一第二寬度，且該第一寬度大於該第二寬度。
  2. 如申請專利範圍第1項所述之封裝體，其中：該第二寬度大於或等於該第一寬度的0.5倍、小於該第一寬度的1倍；以及該基部區是指向該上積體電路，該尾部區是指向遠離該上積體電路的方向。
  3. 如申請專利範圍第1項所述之封裝體，更包含：一第一重分佈層；以及一第二重分佈層；其中該倒置的栓狀凸塊的堆疊物是電性連接該第一重分佈層與該第二重分佈層；以及該下積體電路是電性連接於該第一重分佈層，該上積體電路是電性連接於該第二重分佈層。
  4. 一種裝置的封裝方法，包含：形成一接觸墊； 在該接觸墊的一第一表面上形成一倒置的栓狀凸塊的堆疊物，該倒置的栓狀凸塊的堆疊物包含一個壓一個地堆疊的複數個栓狀凸塊，該些栓狀凸塊的每一個具有一基部區與一尾部區，該基部區具有一第一寬度，該尾部區具有一第二寬度，且該第一寬度大於該第二寬度；將該倒置的栓狀凸塊的堆疊物囊封，但曝露出該倒置的栓狀凸塊的堆疊物的一部分；在該倒置的栓狀凸塊的堆疊物的曝露的部分上，形成一第一重分佈層；以及在該接觸墊的一第二表面上形成一第二重分佈層，該第二表面是該第一表面的相反面。
  5. 如申請專利範圍第4項所述之裝置的封裝方法，更包含：將包含該第一重分佈層、該倒置的栓狀凸塊的堆疊物與該第二重分佈層的組件上下翻轉；將已上下翻轉的該組件安裝於一下封裝體；將至少一第一積體電路電性連接於該第一重分佈層；以及將至少一第二積體電路電性連接於該第二重分佈層；其中將該倒置的栓狀凸塊的堆疊物囊封但曝露出該倒置的栓狀凸塊的堆疊物的一部分的步驟，包含：完全將該倒置的栓狀凸塊的堆疊物囊封；以及移除在該倒置的栓狀凸塊的堆疊物上的囊封物(encapsulant)的一部分。
  6. 如申請專利範圍第4項所述之裝置的封裝方法，其中形成該倒置的栓狀凸塊的堆疊物的步驟包含： 在一第一線材的一末端形成一第一球狀物；使該第一球狀物撞擊在該接觸墊上，以形成該倒置的栓狀凸塊的堆疊物的一第一基部區；以及在該第一球狀物的上方切斷該第一線材，以形成該倒置的栓狀凸塊的堆疊物的一第一尾部區。
  7. 如申請專利範圍第6項所述之裝置的封裝方法，其中形成該倒置的栓狀凸塊的堆疊物的步驟包含：在一第二線材的一末端形成一第二球狀物；使該第二球狀物撞擊在該倒置的栓狀凸塊的堆疊物的該第一尾部區上，以形成一第二基部區；以及在該第二基部區的上方切斷該裝置的封裝方法，以形成一第二尾部區。
  8. 如申請專利範圍第6項所述之裝置的封裝方法，其中該倒置的栓狀凸塊的堆疊物是被形成為倒置的栓狀凸塊的堆疊物具有在該第一基部區上方的該第一尾部區，該裝置的封裝方法更包含將該倒置的栓狀凸塊的堆疊物上下翻轉，而使該第一尾部區在該第一基部區的下方。
  9. 一種封裝層疊裝置，適用於安裝在一基板，該封裝層疊裝置具有一名義上的上部與一名義上的下部，當該封裝層疊裝置安裝於該基板時，該名義上的上部是離該基板較遠、相對於該名義上的下部較接近該基板，該封裝層疊裝置包含：一第一積體電路，鄰接該名義上的上部；一第二積體電路，鄰接該名義上的下部；以及 一倒置的栓狀凸塊的堆疊物，電性連接該第一積體電路與該第二積體電路，該倒置的栓狀凸塊的堆疊物包含複數個倒置的栓狀凸塊，該些倒置的栓狀凸塊的每一個具有一基部區與一尾部區，該基部區具有一第一寬度，該尾部區具有一第二寬度，該第二寬度小於該第一寬度，該尾部區從該基部區向該名義上的下部延伸。
  10. 如申請專利範圍第9項所述之封裝層疊裝置，更包含一第一重分布層與一第二重分布層，該第一重分布層電性連接該第一積體電路，該第二重分布層電性連接該第二積體電路，該倒置的栓狀凸塊的堆疊物從該第一重分布層延伸至該第二重分布層，而穿過一囊封物。
TW102112804A 2012-04-11 2013-04-11 封裝體、裝置的封裝方法以及封裝層疊裝置 TWI529886B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/444,674 US8922005B2 (en) 2012-04-11 2012-04-11 Methods and apparatus for package on package devices with reversed stud bump through via interconnections

Publications (2)

Publication Number Publication Date
TW201342557A TW201342557A (zh) 2013-10-16
TWI529886B true TWI529886B (zh) 2016-04-11

Family

ID=49324337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112804A TWI529886B (zh) 2012-04-11 2013-04-11 封裝體、裝置的封裝方法以及封裝層疊裝置

Country Status (3)

Country Link
US (2) US8922005B2 (zh)
KR (1) KR101452592B1 (zh)
TW (1) TWI529886B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US9177926B2 (en) 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US8922021B2 (en) 2011-12-30 2014-12-30 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US9831170B2 (en) 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
US10672624B2 (en) 2011-12-30 2020-06-02 Deca Technologies Inc. Method of making fully molded peripheral package on package device
US10050004B2 (en) 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US9613830B2 (en) 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
WO2013102146A1 (en) 2011-12-30 2013-07-04 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
TWI533421B (zh) 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9437575B1 (en) * 2014-01-20 2016-09-06 Amkor Technology, Inc. Semiconductor device package formed in a chip-on-wafer last process using thin film adhesives
KR101538573B1 (ko) 2014-02-05 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
EP3155658B1 (en) * 2014-06-16 2023-02-22 Intel Corporation Memory die with direct integration to logic die and method of manufacturing the same
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
KR102174336B1 (ko) * 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9646955B2 (en) 2014-09-05 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of forming packages
JP6507975B2 (ja) * 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
CN104485292A (zh) * 2014-12-10 2015-04-01 华进半导体封装先导技术研发中心有限公司 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP2017503360A (ja) * 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
TWI566356B (zh) 2015-10-15 2017-01-11 力成科技股份有限公司 封裝結構及其製造方法
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
KR102413441B1 (ko) 2015-11-12 2022-06-28 삼성전자주식회사 반도체 패키지
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR102019352B1 (ko) * 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
WO2018063321A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Embedded die on interposer packages
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI643305B (zh) * 2017-01-16 2018-12-01 力成科技股份有限公司 封裝結構及其製造方法
US10410969B2 (en) * 2017-02-15 2019-09-10 Mediatek Inc. Semiconductor package assembly
US10256114B2 (en) * 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
US9991206B1 (en) * 2017-04-05 2018-06-05 Powertech Technology Inc. Package method including forming electrical paths through a mold layer
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US20200020657A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
KR102540829B1 (ko) 2018-10-05 2023-06-08 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR102568705B1 (ko) 2018-10-05 2023-08-22 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR102530322B1 (ko) * 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US11056453B2 (en) 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
KR20210095442A (ko) 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11289453B2 (en) * 2020-02-27 2022-03-29 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect structure coupled to the substrate
US11552053B2 (en) 2020-06-25 2023-01-10 Apple Inc. Miniaturization of optical sensor modules through wirebonded ball stacks
US11515261B2 (en) * 2020-09-21 2022-11-29 Apple Inc. Multiple component integration in fanout package with different back side metallization and thicknesses
US20220199461A1 (en) * 2020-12-18 2022-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11646255B2 (en) * 2021-03-18 2023-05-09 Taiwan Semiconductor Manufacturing Company Limited Chip package structure including a silicon substrate interposer and methods for forming the same
US20230055211A1 (en) * 2021-08-19 2023-02-23 Texas Instruments Incorporated Electronic device multilevel package substrate for improved electromigration preformance

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6589180B2 (en) * 2001-06-20 2003-07-08 Bae Systems Information And Electronic Systems Integration, Inc Acoustical array with multilayer substrate integrated circuits
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
KR100604840B1 (ko) 2004-03-11 2006-07-28 삼성전자주식회사 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
US7378734B2 (en) * 2006-05-30 2008-05-27 Touchdown Technologies, Inc. Stacked contact bump
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
KR100961310B1 (ko) 2008-02-25 2010-06-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8084302B2 (en) * 2008-03-07 2011-12-27 Stats Chippac, Ltd. Semiconductor package having semiconductor die with internal vertical interconnect structure and method therefor
US7843075B2 (en) * 2008-05-01 2010-11-30 Intel Corporation Apparatus and methods of forming an interconnect between a workpiece and substrate
US8189344B2 (en) 2008-06-09 2012-05-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
US8168458B2 (en) 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
US8273607B2 (en) * 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8580683B2 (en) * 2011-09-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molding die on wafer interposers
US8563417B2 (en) * 2011-11-22 2013-10-22 Alpha & Omega Semiconductor, Inc. Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal

Also Published As

Publication number Publication date
US20150072476A1 (en) 2015-03-12
TW201342557A (zh) 2013-10-16
US8922005B2 (en) 2014-12-30
US20130270682A1 (en) 2013-10-17
KR20130115073A (ko) 2013-10-21
KR101452592B1 (ko) 2014-10-22
US9293449B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US11664323B2 (en) Semiconductor package and method
US10867976B2 (en) Semiconductor packages having dummy connectors and methods of forming same
US11476125B2 (en) Multi-die package with bridge layer
US11652063B2 (en) Semiconductor package and method of forming the same
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
US10037963B2 (en) Package structure and method of forming the same
US9748216B2 (en) Apparatus and method for a component package
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
TW201828370A (zh) 形成堆疊式封裝結構的方法
US20190027456A1 (en) Semiconductor Package and Method of Forming the Same
US9627325B2 (en) Package alignment structure and method of forming same
US11942435B2 (en) Semiconductor package and method
CN114220775A (zh) 半导体装置封装以及形成半导体装置封装的方法
TWI779917B (zh) 半導體封裝及其製作方法
JP5297445B2 (ja) 半導体装置
JP2014229831A (ja) 半導体装置とその製造方法