CN109716509A - 内插器封装上的嵌入式管芯 - Google Patents

内插器封装上的嵌入式管芯 Download PDF

Info

Publication number
CN109716509A
CN109716509A CN201680088873.XA CN201680088873A CN109716509A CN 109716509 A CN109716509 A CN 109716509A CN 201680088873 A CN201680088873 A CN 201680088873A CN 109716509 A CN109716509 A CN 109716509A
Authority
CN
China
Prior art keywords
package
tube core
interpolater
back side
electrically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680088873.XA
Other languages
English (en)
Inventor
J·S·居泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109716509A publication Critical patent/CN109716509A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文公开了集成电路(IC)封装以及相关结构、器件和方法，该封装包括具有嵌入式管芯的通孔内插器。例如，在一些实施例中，IC封装可以包括具有嵌入式管芯的通孔内插器，该通孔连接具有从前到后的导电性。在一些实施例中，管芯可以设置于包括具有嵌入式管芯的通孔内插器的IC封装的背侧上并可以电耦合至嵌入式管芯。在一些实施例中，堆叠封装(PoP)布置中的第二IC封装可以设置于包括具有嵌入式管芯的通孔内插器的IC封装的背侧上并且可以电耦合至导电过孔。

Description

内插器封装上的嵌入式管芯
技术领域
随着电子器件变得越来越小，减小这些器件的占有面积变得重要起来。减少器件占有面积的一种方式包括堆叠封装或堆叠布置中的最小化翘曲和减小的z高度。
附图说明
通过以下具体实施方式，结合附图，将容易理解实施例。为了方便这种描述，类似的附图标记指示类似的结构元件。在附图的图中通过举例而非限制的方式示出了各实施例。
图1是根据各实施例具有嵌入式管芯封装的通孔内插器的截面侧视图。
图2是根据各实施例图1的封装的顶视图。
图3-9示出了是根据各实施例，用于制造具有嵌入式管芯封装的通孔内插器的示例过程中各个阶段的截面图。
图10是根据各实施例，包括设置于具有嵌入式管芯封装的通孔内插器上的管芯的堆叠布置的截面侧视图。
图11A是根据各实施例，包括设置于具有嵌入式管芯封装的通孔内插器上的封装的堆叠封装布置的截面侧视图。
图11B是根据各实施例，包括设置于顶部封装和具有嵌入式管芯封装的通孔内插器之间的管芯的堆叠封装布置的截面侧视图。
图12是根据各实施例，制造具有嵌入式管芯封装的通孔内插器的示范性方法的流程图。
图13-19示出了根据各实施例，用于制造具有嵌入式管芯封装的通孔内插器的另一示例过程中各个阶段的截面图。
图20是根据各实施例，包括设置于具有嵌入式管芯封装的通孔内插器上的管芯的堆叠封装布置的截面侧视图。
图21是根据各实施例，制造具有嵌入式管芯封装的通孔内插器的另一示范性方法的流程图。
图22A和22B是可以与本文公开的封装的任何实施例一起使用的晶圆和管芯的顶视图。
图23是可以包括在具有本文公开的封装的任何实施例的IC封装的管芯中的IC器件的截面侧视图。
图24是可以包括本文公开的封装的任何实施例的IC器件组件的截面侧视图。
图25是可以包括本文公开的封装的任何实施例的示例计算装置的框图。
具体实施方式
本文公开了集成电路(IC)封装以及相关结构、器件和方法，该封装包括具有嵌入式管芯的通孔内插器。例如，在一些实施例中，IC封装可以包括具有嵌入式管芯的通孔内插器，该通孔连接具有从前到后的导电性。在一些实施例中，包括具有嵌入式管芯的通孔内插器的集成电路封装可以包括设置在背侧上的管芯。在一些实施例中，包括具有嵌入式管芯的通孔内插器的集成电路封装可以包括堆叠封装布置，从而在背侧上设置另一集成电路封装。在一些实施例中，可以堆叠多个管芯和/或多个集成电路封装。
本文公开的各实施例可以提供具有嵌入式管芯的扩展导电路径(例如，通孔内插器连接)，以实现堆叠封装布置中具有最小化翘曲和减小的z高度的背侧封装互连。具体而言，本文公开的一些实施例提供了一种具有嵌入式管芯封装的通孔内插器，该嵌入式管芯封装具有多个导电过孔，导电过孔电连接封装的正侧和背侧。可以将一个或多个额外封装堆叠在封装背侧上的暴露互连的顶部，以形成堆叠封装组件，或者可以使用诸如热压键合、质量回流、表面激活键合或导电粘合剂结合的方法将一个或多个额外管芯耦接到背侧上的暴露互连。因此，本文公开的各实施例可以提供一种包括具有嵌入式管芯的通孔内插器的集成电路封装，其中导电过孔可以用于堆叠管芯和堆叠封装布置的导电路由和接触焊盘放置。
此外，具有嵌入式管芯的通孔内插器提供了用于使得封装的翘曲最小化的结构。可以选择内插器材料以匹配封装衬底材料以及使得与管芯材料的热膨胀系数失配最小化，所述管芯材料典型为硅。
在以下具体描述中将引用附图，附图形成具体描述的一部分，其中所有附图中类似附图标记指示类似部分，并且在附图中以举例方式示出了可实施的实施例。应当理解，在不脱离本公开范围的情况下，可使用其他实施例并且可进行结构或逻辑改变。因此，以下详细描述不应以限制性意义理解。
各种操作可以按照最有助于理解所主张主题的方式被描述为依次多个分立动作或操作。不过，描述的次序不应被理解为暗示这些操作必然取决于次序。具体而言，可以不按照表达的次序执行这些操作。可以按照与所述实施例不同的次序执行所述操作。在额外的实施例中，各种额外操作可以被执行和/或所述操作可以被省略。可以利用公共标记标识不同图中的公共元件。
出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
该描述使用短语“在一实施例中”或“在实施例中”，均可以指一个或多个相同或不同的实施例。此外，结合本公开的实施例使用的术语“包括”、“具有”等是同义的。
图1是根据各实施例具有嵌入式管芯封装的通孔内插器的截面侧视图。结构100可以包括具有器件侧104和相对的背侧106的嵌入式管芯102，以及具有穿过内插器的一个或多个导电过孔或路径114的通孔内插器112。如图1所示，内插器可以具有多个导电路径。在一些实施例中，内插器可以具有数百个导电路径，包括由多个过孔连接的多层导电线或迹线，从而使得多个导电路径跨越内插器层。内插器上的导电路径可以被定位成匹配嵌入式管芯背侧上设置的电子部件，例如预组装存储器封装的接触焊盘。
在一些实施例中，内插器可以是围绕管芯102的正方形框架。在一些实施例中，内插器可以是被定位成以任何形状或形式生成围绕管芯的框架的多个条。
模制化合物110可以围绕嵌入式管芯102和内插器112。在一些实施例中，导电路径114可以与器件或互连电接触，如下文参考图23所讨论的。导电路径114可以延伸到或经过嵌入式管芯102的背侧表面106，使得导电路径114至少部分地在背侧表面处被暴露。因此，结构100可以在背侧表面106(经由暴露的导电路径114)处和管芯102的器件侧104处(例如，经由暴露的接触焊盘116或焊料凸块118，如现有技术已知且如下文参考图23所讨论)处提供互连机会。
围绕嵌入式管芯102和内插器112的模制化合物110的厚度可以采取任何适当值。在一些实施例中，模制化合物110的厚度不大于嵌入式管芯或内插器的厚度，其应当大致是相同厚度。在一些实施例中，模制化合物的厚度可以是0.1毫米或更大(例如，0.1-0.5毫米)。在一些实施例中，使模制化合物的厚度最小化，以减小堆叠封装布置中的Z高度。
模制化合物110可以由任何适当材料形成，例如聚合物化合物、聚合树脂模制化合物、弹性体模制化合物或任何其他适当材料。模制化合物110中可以包括的模制化合物的其他示例可以包括塑料材料、热固性聚合物、硅复合物、玻璃、环氧树脂或玻璃纤维环氧树脂。模制化合物110还可以包括一些填料材料。例如，模制化合物110可以包括具有熔融二氧化硅或非晶二氧化硅的微小晶粒(例如，微米量级)的环氧树脂。在一些实施例中，模制化合物110可以是柔性材料(例如，以实现一些可穿戴器件应用)。在一些实施例中，模制化合物110可以是导热(但电绝缘)材料，其可以允许模制化合物110充当热扩散器并将管芯102产生的热扩散到结构100的其他区域(或者包括结构100的更大封装或组件)。在一些实施例中，模制化合物是相当刚性的材料，以向内插器和嵌入式管芯提供额外结构和支撑。在一些实施例中，也可以选择模制化合物材料以防止翘曲。
导电路径114可以由一种或多种导电材料，例如金属(例如，铜)形成。尽管图1中所示的导电路径114被示为具有基本平行的侧壁，但导电路径114可以具有任何轮廓(例如，如用于形成导电路径114的制造操作所指定)。例如，在一些实施例中，导电路径可以朝向正侧104或背侧106倾斜。在一些实施例中，宽度(例如，直径)可以沿导电路径的长度不同，其中一个部分可以比另一部分更宽(例如，具有更大直径)。
内插器通孔114和管芯102的器件侧104上的暴露接触焊盘116可以分别经由第一级互连(FLI)120、118耦合到封装衬底130。封装衬底130可以包括电路径108以在FLI 118、120和第二级互连(SLI)122之间传输信号或电力，如现有技术中所知。在一些实施例中，可以利用底填124填充内插器环、嵌入式管芯102以及封装衬底130之间的区域。
图2是根据各实施例具有图1的嵌入式管芯封装100的通孔内插器的顶视图。嵌入式管芯102被内插器112和模制化合物110围绕。导电路径114，即内插器通孔，暴露于顶表面(即，背侧106)上，以提供从顶侧通往管芯102和/或封装衬底的电连接。
图3-9示出了根据各实施例，用于制造图1的具有嵌入式管芯封装100的通孔内插器的示例过程中各个阶段的截面图。尽管下文参考图3-9论述了特定技术，但可以使用任何适当的方法制造具有嵌入式管芯100的通孔内插器的实施例。此外，尽管下文论述的操作参考了使用焊料凸块形成电连接，但可以使用用于电耦合的任何其他适当技术，包括，但不限于热压键合、热声键合或导电粘合剂附着。
图3示出了具有可释放粘合剂膜304的载体或基板302的组件300。载体可以是刚性的，以在制造期间向封装提供稳定性。载体302可以是任何适当材料，例如不锈钢、玻璃、硅、纤维-玻璃强化环氧树脂等。粘合剂304可以是在制造过程期间可以提供结合并可以允许在过程结束时去除的任何适当粘合剂。粘合剂应当在整个处理中保持稳定，并在通过暴露于高温、紫外线或机械剥离等技术时在过程结束时释放粘合。
图4示出了在将管芯402和内插器412放在组件300的粘合剂侧304上之后的组件400。管芯402的背侧406抵靠组件300的粘合剂侧304设置，而具有暴露接触部416的有源侧404在相对(底)侧上。可以使用任何适当的通孔形成技术形成通孔导电路径414。在一些实施例中，可以通过钻(例如，激光钻)穿内插器材料以形成开口而形成导电路径414，然后可以利用导电材料(例如，铜)填充开口。在一些实施例中，导电路径414预先形成于内插器412上。在一些实施例中，内插器412可以是围绕管芯402的框架。在一些实施例中，内插器412可以是被放置成围绕管芯402的个体条。内插器可以是任何适当材料，例如低CTE预浸渍材料，硅或玻璃。在一些实施例中，内插器厚度可以与管芯具有近似相同的厚度，使得管芯416上的暴露接触部和内插器底部边缘对准。
图5示出了提供围绕管芯402以及内插器412的模制化合物510之后的组件500。可以使用任何适当技术，例如压缩模制，从正侧添加模制化合物。尽管图5中将模制化合物510示为完全覆盖导电过孔414的末端，但在一些实施例中，模制化合物可以保持导电过孔414的末端暴露于底侧上。
图6示出了在研磨组件500的模制化合物510(和导电材料414和416)以暴露管芯416的接触点和通孔内插器焊盘614之后的组件600。研磨操作可以包括机械研磨/抛光、机械切割和/或化学机械抛光(例如，CMP)。
图7示出了从顶侧去除载体302和粘合剂304之后，以及在管芯接触部416和通孔内插器焊盘614上放置并回流焊料凸块718、720之后的组件700。可以使用任何适当的技术添加焊料凸块，例如标准衬底微球技术、焊膏印刷或焊料电镀等。
图8示出了通过将组件700安装至封装衬底830来封装组件700之后的组件800。可以使用任何适当的技术，例如热压键合、质量回流、热超声键合或导电粘合剂附着，将组件700安装到封装衬底830。封装衬底830可以是任何适当材料，包括与内插器相同的低CTE预浸渍材料，使得可以使得与硅管芯材料的CTE失配最小化。封装衬底830可以是任何适当工业标准的衬底，例如，有芯或无芯倒装芯片的芯片尺度封装(FC-CSP)。封装衬底830可以包括电路808，例如水平和垂直连接通孔的迹线或线。嵌入式管芯组件700上的焊料凸块614、718、720可以被匹配到封装衬底830上的端子808a。在一些实施例中，导电路径614可以接触电路808中的电路由路径，以便从嵌入式管芯402的正侧404向背侧406传输信号而不通过管芯连接。
组件800可以包括底填824，其可以是模制化合物或任何其他适当材料，以填充嵌入式管芯组件700和封装衬底830e之间的间隙。可以使用任何适当技术，例如转移模具、毛细管底填或环氧树脂助熔剂作为TCB工艺的部分来应用底填824。
图9示出了在组件800的封装衬底的底侧上放置并回流焊料凸块922，以向主板或其他器件上安装封装组件900之后的组件900。
图10示出了在组件900的背侧上安装或堆叠管芯1040之后的组件1000。嵌入式管芯402和管芯1040可以通过导电连接1034耦合并电接触，以实现部件之间的通信。在一些实施例中，嵌入式管芯402和管芯1040可以通过其他适当的机制(例如，焊料结合、焊球或表面激活结合)耦合。在一些实施例中，组件1000可以包括底填1032，以填充组件900和管芯1040表面之间的间隙。管芯1040可以执行任何适当功能，并可以包括处理器件、存储器、通信器件、传感器或任何其他计算部件或电路。例如，管芯1040可以是DRAM、闪存存储器、调制解调器、处理器或射频部件等。在一些实施例中，可以将多个管芯耦合到组件900的背侧。在一些实施例中，将多个管芯堆叠并彼此电耦合。在一些实施例中，可以配置多个管芯，使得一个管芯耦合到嵌入式管芯并与之电接触，另一管芯耦合到内插器过孔并与之电接触。
图11A示出了在组件900的背侧上堆叠或安装IC封装1150之后的组件1100。堆叠的IC封装1150可以通过内插器过孔1154耦合到组件900并与之电接触。在一些实施例中，组件1100可以包括底填1152，以填充组件900和IC封装1150表面之间的间隙。IC封装1150可以包括一个或多个管芯，其可以是上文在图10中所述的任何适当部件。
图11B示出了在设置于组件900的背侧上的管芯1170上堆叠IC封装1160之后的组件1101。IC封装1160可以耦合到内插器过孔1164并与之电接触。在一些实施例中，底填1162可以用于填充IC封装1160和管芯1170之间以及通孔内插器与嵌入式管芯900之间的间隙。管芯1170可以经由电接触部1174耦合到嵌入式管芯并与之电接触。在一些实施例中，底填1172可以用于填充组件900和管芯1170表面之间的间隙。在一些实施例中，底填1162和底填1172是相同的材料。管芯1170可以是上文在图10中所述的任何适当管芯。在一些实施例中，通过堆叠或并排布置，可以将多个管芯和多个IC封装耦合到组件900的背侧。在一些实施例中，IC封装1160可以是具有嵌入式管芯的通孔内插器。在一些实施例中，可以在组件900的背侧上设置(或堆叠)多个具有嵌入式管芯的通孔内插器，使得导电过孔电连接封装。
图12是根据各实施例，制造具有嵌入式管芯封装的通孔内插器的方法1200的流程图。尽管下文参考图12论述的操作是按照特定次序论述的并且每个操作执行一次，但是这些操作可以在需要时执行多次(例如，并行或串行)或按照不同次序执行。此外，尽管下文参考图12所讨论的操作是参考本文公开的各个实施例例示的，但可以使用方法1200制造具有嵌入式管芯的任何适当的通孔内插器。
在1202，在载体的具有可剥离粘合剂膜的粘合剂侧上放置通孔内插器和管芯的背侧。
在1204，在管芯和通孔内插器周围提供模制化合物。
在1206，研磨正侧上的模制化合物以暴露管芯和内插器上的导电接触部。
在1208，将所暴露的管芯和内插器导电接触部电耦合至封装衬底上的导电接触部。
在1210，填充通孔内插器和嵌入式管芯组件以及封装衬底之间的间隙。
在1212，将管芯和/或IC封装电耦合至具有嵌入式管芯的通孔内插器的背侧。
可以在将管芯和/或IC封装耦合到背侧之前或之后，将具有嵌入式管芯的通孔内插器，包括堆叠的管芯和/或IC封装，电耦合至主板或其他器件。
图13-19示出了根据各实施例，用于制造具有嵌入式管芯封装的通孔内插器的示例过程中各个阶段的截面图。尽管下文参考图13-19论述了特定技术，但可以使用任何适当的方法制造具有嵌入式管芯封装的通孔内插器的实施例。此外，尽管下文论述的操作参考了使用焊料凸块形成电连接，但可以使用用于电耦合的任何其他适当技术，包括，但不限于热压键合、热声键合或导电粘合剂附着。
图13示出了具有可释放粘合剂膜1304的载体或基板1302的组件1300。载体1302和粘合剂膜3104可以是任何适当材料，例如参考以上图3所述。
图14示出了在将管芯1402和内插器1412放在组件1300的粘合剂侧1304上之后的组件1400。管芯1402的背侧1406抵靠组件1300的粘合剂侧1304设置，而具有暴露接触部1416的有源侧1404在相对(底)侧上。内插器可以包括一个或多个导电过孔或路径。可以使用任何适当的通孔形成技术形成通孔导电路径1414。在一些实施例中，可以通过钻(例如，激光钻)穿内插器材料以形成开口而形成导电路径1414，然后可以利用导电材料(例如，铜)填充开口。在一些实施例中，导电路径1414预先形成于内插器1412上。在一些实施例中，通孔可以包括通过多个过孔连接的多层导电线。在一些实施例中，内插器1412可以是围绕管芯1402的框架。在一些实施例中，内插器1412可以是被放置成围绕管芯1402的个体条。内插器可以是任何适当材料，例如低CTE预浸渍材料，硅或玻璃。在一些实施例中，内插器厚度可以与管芯具有近似相同的厚度，使得管芯1416上的暴露接触部和内插器底部边缘对准。
图15示出了提供围绕管芯1402以及内插器1412的模制化合物1510之后的组件1500。可以使用任何适当技术，例如压缩模制，从正侧添加模制化合物。尽管图15中将模制化合物1510示为完全覆盖导电过孔1414的末端，但在一些实施例中，模制化合物可以保持导电过孔1414的末端暴露于底侧上。
图16示出了在研磨组件1500的模制化合物1510(和导电材料1414)以暴露管芯1416的接触点和通孔内插器焊盘1614之后的组件1600。研磨操作可以包括机械研磨/抛光、机械切割和/或化学机械抛光(例如，CMP)。
图17示出了从顶侧去除载体1302和粘合剂1304之后，以及直接在管芯接触部1416和通孔内插器焊盘1614上施加布线层1718之后的组件1700。在此可以将布线层1718称为重新分布层(RDL)。可以使用任何适当技术，例如光刻或电镀，添加布线层1718。
图18示出了在嵌入式管芯组件的顶侧(本文也称为背侧)1828和底侧(本文也称为正侧、有源侧或器件侧)1830上添加电介质材料之后的组件1800。在一些实施例中，仅需要几个布线层对嵌入式管芯布线，从而可以不使用封装衬底，组件1800可以是具有嵌入式管芯封装的整个通孔内插器。在一些实施例中，可能需要更多布线层以对嵌入式管芯布线，因此组件1800可以被耦合到封装衬底，例如图8的封装衬底830，以生成具有嵌入式管芯的整个通孔内插器。
图19示出了在封装衬底的底侧上放置并回流焊料凸块1922，以向主板或其他器件上安装具有嵌入式管芯封装1900的通孔内插器之后的组件1900。
图20示出了在嵌入式管芯1402的背侧上安装管芯2040之后的组件2000。嵌入式管芯1402和管芯2040可以通过导电连接2034耦合并电接触，以实现部件之间的通信。在一些实施例中，管芯2040可以耦合到通孔内插器接触部(未示出)。在一些实施例中，管芯2040可以通过其他适当的机制(例如，焊料结合、焊球或表面激活结合)耦合。在一些实施例中，组件2000可以包括底填2032，以填充组件1900和管芯2040表面之间的间隙。管芯2040可以是任何适当类型的管芯，包括例如存储器管芯或上文结合图10所述的任何其他管芯。在一些实施例中，可以在嵌入式管芯封装的背侧上安装IC封装并将其电耦合至内插器上的一个或多个导电过孔。在一些实施例中，多个IC封装可以被堆叠在嵌入式管芯封装的背侧上并被电耦合。在一些实施例中，多个堆叠的IC封装包括通过一个或多个导电过孔电耦合的通孔内插器嵌入式管芯封装。
图21是根据各实施例，制造具有嵌入式管芯封装的通孔内插器的方法2100的流程图。尽管下文参考图21论述的操作是按照特定次序论述的并且每个操作执行一次，但是这些操作可以在需要时执行多次(例如，并行或串行)或按照不同次序执行。此外，尽管下文参考图21所述的操作是参考本文公开的各个实施例例示的，但可以使用方法2100制造具有嵌入式管芯封装的任何适当通孔内插器。
在2102，在载体的具有可剥离粘合剂膜的粘合剂侧上放置通孔内插器和管芯的背侧。
在2104，在管芯和通孔内插器周围提供模制化合物。
在2106，研磨正侧上的模制化合物以暴露管芯和内插器上的导电接触部。
在2108，在管芯和内插器上的暴露导电接触部的表面上添加布线层。
在2110，在通孔内插器和嵌入式管芯组件的正侧和背侧上添加电介质层。
在1212，将管芯和/或IC封装电耦合至具有嵌入式管芯封装的通孔内插器的背侧。
可以在将管芯和/或IC封装耦合到背侧之前或之后，将具有嵌入式管芯封装的通孔内插器，包括管芯和/或IC封装，电耦合至主板、电路板或其他器件。
本文所公开的具有嵌入式管芯封装的通孔内插器可以包括在任何适当的电子器件中。图22-25示出了可以被包括在，或可以包括本文公开的一个或多个任何具有嵌入式管芯封装的通孔内插器的设备的各示例。
图22A-B是晶圆2200和管芯2202的顶视图，其可以采用本文公开的具有嵌入式管芯IC结构100的通孔内插器的任何实施例的形式。晶圆2200可以由半导体材料构成并可以包括具有形成于晶圆2200的表面上的IC元件的一个或多个管芯2202。每个管芯2202都可以是包括任何适当IC的半导体产品的重复单元。在完成半导体产品的制造之后，可以对晶圆2200进行切割工艺，其中将每个管芯2202彼此分离，以提供半导体产品的离散“芯片”。管芯2202可以包括一个或多个晶体管(例如，下面讨论的图23的晶体管2340中的一些)和/或支持电路，以向晶体管以及任何其他IC部件传输电信号。管芯2202可以包括导电路径112的一个或多个第一部分112a，从而管芯2202可以是具有嵌入式管芯IC结构100的通孔内插器的部分。在一些实施例中，晶圆2200或管芯2202可以包括存储器件(例如，静态随机存取存储器(SRAM)器件)、逻辑器件(例如，与门、或门、与非门或者或非门)或任何其他适当的电路元件。可以在单个管芯2202上组合这些器件中的多个。例如，由多个存储器件形成的存储器阵列可以与处理器件(例如，图25的处理器件2502)或被配置为在存储器件中存储信息或执行存储器阵列中存储的指令的其他逻辑形成于相同管芯2202上。
图23是可以与本文公开的具有嵌入式管芯IC结构100的通孔内插器一起使用的任何实施例的IC器件2300的截面侧视图。具体而言，IC器件2300的一个或多个可以包括在一个或多个管芯102中。IC器件2300可以形成于衬底2302(例如，图22A的晶圆2200)上并可以包括在管芯(例如，图22B的管芯2202)中。在一些实施例中，衬底2302可以提供IC衬底130。衬底2302可以是由半导体材料体系构成的半导体衬底，该体系包括例如N型或P型材料体系。衬底2302可以包括，例如使用体硅或绝缘体上硅子结构形成的晶体衬底。在其他实施例中，该衬底2302可以使用替代材料形成，替代材料可以与硅组合或不组合，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。还可以使用被分类为II-VI族、III-V族或IV族的其他材料形成衬底2302。尽管本文描述了可以形成衬底2302的材料的几种示例，但可以使用可充当IC器件2300基础的任何材料。衬底2302可以是分离管芯(例如，图22B的管芯2202)或晶圆(例如，图22A的晶圆2200)的部分。
IC器件2300可以包括设置于衬底2302上的一个或多个器件层2304。器件层2304可以包括在具有嵌入式管芯IC结构100的通孔内插器的管芯102的器件侧104处的电路108中。器件层2304可以包括形成于衬底2302上的一个或多个晶体管2340(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层2304可以包括例如一个或多个源极和/或漏极(S/D)区2320、用于控制晶体管2340中S/D区2320之间的电流的栅极2322、以及用于向/从S/D区2320传输电信号的一个或多个S/D接触部2324。晶体管2340可以包括为了清晰起见未示出的额外特征，例如器件隔离区、栅极接触部等。晶体管2340不限于图23所示的类型和配置，并可以包括很宽范围的其他类型和配置，例如平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括FinFET晶体管，例如双栅极晶体管或三栅极晶体管，以及裹绕或全环绕栅极晶体管，例如纳米带和纳米线晶体管。
每个晶体管2340都可以包括由至少两个层，即栅极电介质层和栅电极层形成的栅极2322。栅极电介质层可以包括一个层或层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质层中的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。在一些实施例中，可以对栅极电介质层执行退火工艺，以在使用高k材料时改善其质量。
栅电极层可以形成于栅极电介质上并根据晶体管2340是PMOS或NMOS晶体管，可以包括至少一种P型逸出功金属或N型逸出功金属。在一些实施方式中，栅电极层可以由两个或更多金属层的堆叠体构成，其中一个或多个金属层是逸出功金属层，至少一个金属层是填充金属层。可以出于其他目的包括其他金属层，例如阻挡层。对于PMOS晶体管而言，可以用于栅电极的金属包括，但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。对于NMOS晶体管而言，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)。
在一些实施例中，在沿源极-沟道-漏极方向观察晶体管2340的截面时，栅电极可以由U形结构构成，该U形结构包括基本平行于衬底表面的底部分以及基本垂直于衬底顶表面的两个侧壁部分构成。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本平行于衬底顶表面的平面层，并不包括基本垂直于衬底顶表面的侧壁部分。在其他实施例中，栅电极可以由U形结构和平面非U形结构的组合构成。例如，栅电极可以由一个或多个平面非U形层顶部形成的一个或多个U形金属层构成。
在一些实施例中，可以在栅极堆叠体的相对侧上形成一对侧壁间隔体以夹住栅极堆叠体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺有碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔体的工艺是现有技术公知的，通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔体对；例如，可以在栅极堆叠体的相对侧上形成两对或四对侧壁间隔体。
S/D区2320可以形成于衬底2302之内与每个晶体管2340的栅极2322相邻。例如，可以使用注入/扩散工艺或蚀刻/沉积工艺形成S/D区2320。在前述工艺中，可以向衬底2302中离子注入掺杂剂，例如硼、铝、锑、磷或砷，以形成S/D区2320。在离子注入工艺之后，可以接着进行退火工艺，该退火工艺激活掺杂剂并导致它们向衬底2302中扩散更远。在后一种工艺中，衬底2302可以首先被蚀刻以在S/D区2320的位置处形成凹陷。然后可以执行外延沉积工艺以利用用于制造S/D区2320的材料填充凹陷。在一些实施方式中，可以使用硅合金，例如硅锗或碳化硅来制造S/D区2320。在一些实施例中，可以利用诸如硼、砷或磷的掺杂剂对外延沉积的硅合金进行原位掺杂。在一些实施例中，可以使用一种或多种替代半导体材料，例如锗或III-V族材料或合金来形成S/D区2320。在其他实施例中，可以使用一层或多层金属和/或金属合金形成S/D区2320。
可以通过一个或多个设置于器件层2304上的互连层(图23中示为互连层2306-2310)向和/或从器件层2304的晶体管2340传输电信号，例如功率和/或输入/输出(I/O)信号。例如，器件层2304的导电特征(例如，栅极2322和S/D接触部2324)可以与互连层2306-2310的互连结构2328电耦合。一个或多个互连层2306-2310可以形成IC器件2300的层间电介质(ILD)堆叠体2319。双侧IC结构100的导电路径112可以延伸到并电耦合至一个或多个互连层2306-2310。导电路径112可以向/从器件层2304中的器件传输信号，或者可以通过互连层2306-2310向/从其他器件(例如，堆叠IC结构200中的其他电子部件，或与IC器件2300共享电路板的其他部件)传输信号。
互连结构2328可以布置于互连层2306-2310之内以根据各种设计传输电信号(具体而言，该布置不限于图23中所示的互连结构2328的特定配置)。尽管图23中示出了特定数量的互连层2306-2310，但本公开的实施例包括具有比图示更多或更少互连层的IC器件。
在一些实施例中，该互连结构2328可以包括填充有导电材料，例如金属的沟槽结构2328a(有时称为“线”)和/或过孔结构2328b(有时称为“孔”)。可以布置沟槽结构2328a以在基本平行于衬底2302的形成器件层2304的表面的平面的方向上传输电信号。例如，沟槽结构2328a可以在从图23的视角进出页面的方向上传输电信号。可以布置过孔结构2328b以在基本垂直于衬底2302的形成器件层2304的表面的平面的方向上传输电信号。在一些实施例中，过孔结构2328b可以将不同互连层2306-2310的沟槽结构2328a电耦合在一起。
互连层2306-2310可以包括设置于互连结构2328之间的电介质材料2326，如图23所示。在一些实施例中，设置于互连层2306-2310的不同层中的互连结构2328之间的电介质材料2326可以具有不同的组分；在其他实施例中，不同互连层2306-2310之间的电介质材料2326的组分可以相同。
第一互连层2306(称为金属1或"M1”)可以直接形成于器件层2304上。在一些实施例中，第一互连层2306可以包括沟槽结构2328a和/或过孔结构2328b，如图所示。第一互连层2306的沟槽结构2328a可以与器件层2304的接触部(例如，S/D接触部2324)耦合。
第二互连层2308(称为金属2或"M2”)可以直接形成于第一互连层2306上。在一些实施例中，第二互连层2308可以包括过孔结构2328b，以耦合第二互连层2308的沟槽结构2328a和第一互连层2306的沟槽结构2328a。尽管为了清晰起见，沟槽结构2328a和过孔结构2328b在结构上是利用每个互连层之内(例如，第二互连层2308之内)的线描绘的，在一些实施例中，沟槽结构2328a和过孔结构2328b可以在结构和/或材料上是连续的(例如，在双镶嵌工艺期间同时填充)。
第三互连层2310(称为金属3或"M3")(以及额外的互连层，如果希望)可以根据结合第二互连层2308或第一互连层2306描述的类似技术和配置而相继形成于第二互连层2308上。
IC器件2300可以包括阻焊剂材料2334(例如，聚酰亚胺或类似材料)和形成于互连层2306-2310上的一个或多个键合焊盘2336。键合焊盘2336可以提供接触以耦合到例如第一级互连。键合焊盘2336可以与互连结构2328电耦合并被配置成向其他外部器件传输晶体管2340的电信号。例如，焊料键合可以形成于一个或多个键合焊盘2336上以将包括IC器件2300的芯片与另一个部件(例如，电路板)机械和/或电耦合。IC器件2300可以具有其他替代配置，以传输来自其他实施例中所示的不同互连层2306-2310的电信号。例如，键合焊盘2336可以被向外部部件传输电信号的其他类似特征(例如，柱)替代或还可以包括向外部部件传输电信号的其他类似特征。
图24是可以包括本文公开的具有嵌入式管芯IC结构100的通孔内插器的任何实施例的IC器件组件2400的截面侧视图。IC器件组件2400包括设置于电路板2402(例如可以是主板)上的若干部件。IC器件组件2400包括设置于电路板2402的第一面2440和电路板2402的相对第二面2442上的部件；通常，部件可以设置于面2440和2442之一或两者上。
在一些实施例中，电路板2402可以是印刷电路板(PCB)，其包括由电介质材料层彼此分隔并由导电过孔互连的多个金属层。金属层中的任何一个或多个可以形成期望的电路图案，以在耦合到电路板2402的部件之间传输电信号(任选地，结合其他金属层)。在其他实施例中，电路板2402可以是非PCB衬底。
图24中示出的IC器件组件2400包括通过耦合部件2416耦合到电路板2402的第一面2440的内插器上封装结构2436。耦合部件2416可以将内插器上封装结构2436电耦合和机械耦合到电路板2402，并可以包括焊料球(如图24所示)、插座的公和母部分、底填材料和/或任何其他适当的电和/或机械耦合结构。
内插器上封装结构2436可以包括通过耦合部件2418耦合到内插器2404的电子封装2420。耦合部件2418可以采取针对应用的任何适当形式，例如上文参考耦合部件2416论述的形式。尽管图24中示出了单个电子封装2420，但可以将多个电子封装耦合到内插器2404；实际上，可以将额外的内插器耦合到内插器2404。内插器2404可以提供用于桥接电路板2402和电子封装2420的居间衬底。电子封装2420可以是或包括例如管芯(图22B的管芯2202)、IC器件(例如，图23的IC器件)或任何其他适当的部件。通常，内插器2404可以将连接扩展到更宽的间距或将连接重新路由到不同的连接。例如，内插器2404可以将电子封装2420(例如，管芯)耦合到耦合部件2416的球栅阵列(BGA)，以用于耦合到电路板2402。在图24中所示的实施例中，电子封装2420和电路板2402被附接到内插器2404的相对侧；在其他实施例中，电子封装2420和电路板2402可以被附接到内插器2404的同一侧。在一些实施例中，可以利用内插器2404互连三个或更多部件。在一些实施例中，电子封装2420可以包括具有嵌入式管芯IC结构100的通孔内插器(例如，电子封装2420可以采用双侧封装202的形式)。例如，额外的电子部件可以设置于电子封装2420上以形成堆叠的IC结构。
内插器2404可以由环氧树脂、玻璃纤维加强的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，内插器2404可以由交替的刚性或柔性材料形成，其可以包括上文描述为用于半导体衬底中的相同材料，例如硅、锗和其他III-V族和IV族材料。内插器2404可以包括金属互连2408和过孔2410，包括但不限于过硅通孔(TSV)2406。内插器2404还可以包括嵌入式器件2414，包括无源和有源器件。这样的器件可以包括，但不限于电容器、解耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器、静电放电(ESD)器件和存储器件。还可以在内插器2404上形成更复杂的器件，例如，射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件。内插器上封装结构2436可以采取现有技术中已知的任何内插器上封装结构的形式。
IC器件组件2400可以包括通过耦合部件2422耦合到电路板2402的第一面2440的电子封装2424。耦合部件2422可以采取上文参考耦合部件2416论述的任何实施例的形式，电子封装2424可以采取上文参考电子封装2420论述的任何实施例的形式。在一些实施例中，电子封装2424可以包括具有嵌入式管芯IC结构100的通孔内插器(例如，电子封装2424可以采取具有嵌入式管芯封装的通孔内插器的形式)。
图24中示出的IC器件组件2400包括通过耦合部件2428耦合到电路板2402的第二面2442的堆叠封装结构2434。堆叠封装结构2434可以包括通过耦合部件2430耦合在一起的电子封装2426和电子封装2432，使得电子封装2426设置于电路板2402和电子封装2432之间。堆叠封装结构2434可以采取堆叠IC结构200的形式(例如，电子封装2426可以是双侧封装202)。耦合部件2428和2430可以采取上面论述的耦合部件2416的任何实施例的形式，电子封装2426和2432可以采取上面论述的电子封装2420的任何实施例的形式。
图25是可以包括本文公开的具有嵌入式管芯IC结构100的通孔内插器的任何实施例的一个或多个的示例计算装置2500的框图。例如，根据本文公开的任何实施例，计算装置2500的部件的任何适当部件可以包括或被包括在具有嵌入式管芯IC结构100的通孔内插器中。图25中将若干部件示为包括在计算装置2500中，但在对应应用适合的情况下，可以省略或复制这些部件中的任何一个或多个。在一些实施例中，可以将计算装置2500中包括的一些或全部部件附接到一个或多个主板。在一些实施例中，这些部件中的一些或全部被制造到单个片上系统(SoC)管芯上。
此外，在各实施例中，计算装置2500可以不包括图25中所示部件的一个或多个，但计算装置2500可以包括接口电路，用于耦合到一个或多个部件。例如，计算装置2500可以不包括显示装置2506，但可以包括显示装置接口电路(例如，连接器和驱动器电路)，显示装置2506可以耦合到该接口电路。在另一组示例中，计算装置2500可以不包括音频输入装置2524或音频输出装置2508，但可以包括音频输入或输出装置接口电路(例如。连接器和支持电路)，音频输入装置2524或音频输出装置2508可以耦合到该接口电路。
计算装置2500可以包括处理装置2502(例如，一个或多个处理装置)。如本文所用，术语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置2502可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件之内执行加密算法的专用处理器)、服务器处理器或任何其他适当的处理装置。计算装置2500可以包括存储器2504，存储器自身可以包括一个或多个存储器件，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2504可以包括与处理装置2502共享管芯的存储器。这种存储器可以用作高速缓存存储器并可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，计算装置2500可以包括通信芯片2512(例如，一个或多个通信芯片)。例如，通信芯片2512可以被配置为管理无线通信，用于向和从计算装置2500传输数据。术语“无线”及其派生词可以用于描述可以通过非固体介质使用调制电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示关联的装置不包含任何线路，尽管在一些实施例中它们可以不包含。
该通信芯片2512可以实施若干无线标准或协议的任一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 2302.11系列)、IEEE 2302.16标准(例如，IEEE2302.16-2005修订版)、长期演进(LTE)计划连同其任意修订版、更新和/或改版(例如，高级LTE计划、超级移动宽带(UMB)计划(也称为“3GPP2”)等)。IEEE 2302.16兼容的宽带无线接入(BWA)网络通常称为WiMAX网络，是表示全球微波接入互操作的缩写，是用于通过IEEE2302.16标准的符合和互操作测试的产品的证书标记。该通信芯片2512可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络而工作。通信芯片2512可以根据用于GSM演进的增强数据(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进的UTRAN(E-UTRAN)而工作。通信芯片2512可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进-数据优化(EV-DO)、其派生标准以及被指定为3G、4G、5G和更高标准的任何其他无线协议而工作。在其他实施例中，通信芯片2512可以根据其他无线协议工作。计算装置2500可以包括天线2522，以方便无线通信和/或接收其他无线通信(例如AM或FM无线电发射)。
在一些实施例中，通信芯片2512可以管理有线通信，例如电、光、或任何其他适当的通信协议(例如，以太网)。如上所述，通信芯片2512可以包括多个通信芯片。例如，第一通信芯片2512可以专用于诸如Wi-Fi或蓝牙的短程无线通信，第二通信芯片2512可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他长程无线通信。在一些实施例中，第一通信芯片2512可以专用于无线通信，第二通信芯片2512可以专用于有线通信。
计算装置2500可以包括电池/电源电路2514。电池/电源电路2514可以包括一个或多个能量存储装置(例如，电池或电容器)和/或用于将计算装置2500的部件耦合到与计算装置2500独立的能量源(例如，AC市电)的电路。
计算装置2500可以包括显示装置2506(或对应的接口电路，如上所述)。显示装置2506可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
计算装置2500可以包括音频输出装置2508(或对应的接口电路，如上所述)。音频输出装置2508可以包括产生可听指示符的任何装置，例如扬声器、头戴耳机或耳塞。
计算装置2500可以包括音频输入装置2524(或对应的接口电路，如上所述)。音频输入装置2524可以包括产生表示声音的信号的任何装置，例如麦克风、麦克风阵列或数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
计算装置2500可以包括全球定位系统(GPS)装置2518(或对应的接口电路，如上所述)。如现有技术所知，GPS装置2518可以与基于卫星的系统通信，并可以接收计算装置2500的位置。
计算装置2500可以包括其他输出装置2510(或对应的接口电路，如上所述)。其他输出装置2510的示例可以包括音频编码解码器、视频编码解码器、打印机、有线或无线发射器，用于向其他装置或额外的存储装置提供信息。
计算装置2500可以包括其他输入装置2520(或对应的接口电路，如上所述)。其他输入装置2520的示例可以包括加速度计、陀螺仪、罗盘、图像拍摄装置、键盘、诸如鼠标、触笔、触控板的光标控制装置、条形码读取器、快速响应码(QR)读取器、任何传感器、或射频识别(RFID)读取器。
计算装置2500可以具有任何期望的形式因素，例如手持或移动计算装置(例如，手机、智能电话、移动因特网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超级移动个人计算机等)、台式计算装置、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字视频录像机或可穿戴计算装置。在一些实施例中，计算装置2500可以是处理数据的任何其他电子装置。
示例
以下段落提供了本文公开的实施例的各示例。
示例1是一种集成电路(IC)封装，包括：具有一个或多个导电通孔的内插器；具有器件侧和相对的背侧的管芯；模制化合物；以及封装衬底，其中所述管芯嵌入所述内插器中并且电耦合至所述封装衬底，并且其中所述模制化合物与所述管芯接触。
示例2可以包括示例1的主题，并可以进一步包括设置于IC封装的背侧上的管芯。
示例3可以包括示例2的主题，并可以进一步指定，设置于IC封装背侧上的管芯电耦合至所述IC封装的嵌入式管芯。
示例4可以包括示例2的主题，并可以进一步指定，设置于IC封装背侧上的管芯电耦合至所述内插器中的一个或多个导电通孔。
示例5可以包括示例2的主题，并可以进一步指定，设置于IC封装背侧上的管芯是存储器管芯。
示例6可以包括示例1的主题，并可以进一步包括设置于第一IC封装的背侧上的第二IC封装。
示例7可以包括示例6的主题，并可以进一步指定，设置于第一IC封装背侧上的第二IC封装电耦合至第一IC封装的嵌入式管芯。
示例8可以包括示例6的主题，并可以进一步指定，设置于第一IC封装背侧上的第二IC封装电耦合至内插器中的一个或多个导电通孔。
示例9可以包括示例6的主题，并且还可以指定，第二IC封装包括：具有一个或多个导电通孔的第二内插器；具有器件侧和相对的背侧的第二管芯；第二模制化合物；以及第二封装衬底，其中第二管芯嵌入第二内插器中并电耦合至封装衬底，并且其中第二模制化合物与第二管芯接触。
示例10可以包括示例9的主题，并可以进一步包括第三管芯，其中第三管芯设置于第一IC封装和第二IC封装之间，并且其中第三管芯电耦合至第一IC封装的嵌入式管芯。
示例11可以包括示例9的主题，并可以进一步包括设置于第二IC封装的顶部的第三IC封装，其中第三IC封装电耦合至第二IC封装的内插器中的一个或多个导电通孔。
示例12可以包括示例1的主题，还可以包括：器件侧上的布线层；器件侧上的电介质层；以及背侧上的电介质层。
示例13可以包括示例1的主题，并可以进一步指定，内插器材料和封装衬底材料具有类似的热膨胀系数。
示例14是一种制造集成电路(IC)封装的方法，包括：在载体的具有可剥离粘合剂膜的粘合剂侧上放置管芯的背侧；在管芯周围放置内插器，其中内插器具有一个或多个导电通孔；在管芯和内插器周围提供模制化合物；研磨器件侧上的模制化合物以暴露管芯和内插器上的导电接触部；以及将管芯和内插器上的所暴露的导电接触部电耦合至封装衬底。
示例15可以包括示例14的主题，并可以进一步包括：在IC封装的背侧上设置管芯；以及将IC封装背侧上的管芯电耦合至IC封装的嵌入式管芯。
示例16可以包括示例15的主题，并可以进一步包括：在IC封装的背侧上的第一管芯的背侧上设置第二管芯；以及将第二管芯电耦合至第一管芯。
示例17可以包括示例15的主题，并可以进一步包括：在第一IC封装的背侧上的管芯的背侧上设置第二IC封装；以及将第二IC封装电耦合至第一IC封装上的一个或多个导电通孔。
示例18可以包括示例14的主题，并可以进一步包括：在第一IC封装的背侧上设置第二IC封装；以及将第二IC封装电耦合至第一IC封装上的一个或多个导电通孔。
示例19可以包括示例14的主题，还可以包括：在电耦合至封装衬底之前，在管芯和内插器上的暴露导电接触部上添加线路层；以及在电耦合至封装衬底之前，在器件侧和背侧上添加电介质层。
示例20可以包括示例14-19中的任一个所述的主题，还可以包括：将封装衬底电耦合至电路板。
示例21是一种计算装置，包括：电路板；以及耦合到电路板的IC封装，其中该IC封装包括：具有一个或多个导电通孔的内插器；具有器件侧和相对的背侧的管芯；模制化合物；以及封装衬底，其中管芯嵌入内插器中并电耦合至封装衬底，并且其中模制化合物与管芯接触。
示例22可以包括示例21的主题，并可以进一步包括设置于IC封装的背侧上的管芯。
示例23可以包括示例22的主题，并可以进一步包指定，设置于IC封装的背侧上的管芯电耦合至IC封装的嵌入式管芯。
示例24可以包括示例22的主题，并可以进一步包指定，设置于IC封装的背侧上的管芯电耦合至内插器中的一个或多个导电通孔。
示例25可以包括示例22的主题，并可以进一步包指定，设置于IC封装的背侧上的管芯是存储器管芯。
示例26可以包括示例21的主题，并可以进一步包括设置于第一IC封装的背侧上的第二IC封装。
示例27可以包括示例26的主题，并可以进一步包指定，设置于第一IC封装的背侧上的第二IC封装电耦合至第一IC封装的嵌入式管芯。
示例28可以包括示例26的主题，并可以进一步指定，设置于第一IC封装的背侧上的第二IC封装电耦合至内插器中的一个或多个导电通孔。
示例29可以包括示例26的主题，并且还可以指定：第二IC封装包括：具有一个或多个导电通孔的第二内插器；具有器件侧和相对的背侧的第二管芯；第二模制化合物；以及第二封装衬底，其中第二管芯嵌入第二内插器中并电耦合至封装衬底，并且其中第二模制化合物与第二管芯接触。
示例30可以包括示例26-29中的任一个的主题，并可以进一步包括，第三管芯，其中第三管芯设置于第一IC封装和第二IC封装之间，并且其中第三管芯电耦合至第一IC封装的嵌入式管芯。
示例31可以包括示例26-29中的任一个的主题，并可以进一步包括：设置于第二IC封装的顶部的第三IC封装，其中第三IC封装电耦合至第二IC封装的内插器中的一个或多个导电通孔。
示例32可以包括示例21-31中的任一个的主题，还可以包括：器件侧上的布线层；器件侧上的电介质层；以及背侧上的电介质层。
示例33可以包括示例21-31中的任一个的主题，并可以进一步指定，内插器材料和封装衬底材料具有类似的热膨胀系数。
示例34是一种IC封装，包括：具有一个或多个导电通孔的内插器；具有器件侧和相对的背侧的管芯；模制化合物；器件侧上的布线层；器件侧上的电介质层；以及背侧上的电介质层，其中管芯嵌入内插器中并电耦合至布线层，并且其中模制化合物与管芯接触。
示例35可以包括示例34的主题，并可以进一步包括：设置于IC封装的背侧上的管芯，其中设置于IC封装的背侧上的管芯电耦合至IC封装的嵌入式管芯。
示例36可以包括示例34的主题，并可以进一步包括：设置于第一IC封装的背侧上的第二IC封装，其中设置于第一IC封装的背侧上的第二IC封装电耦合至一个或多个导电通孔。
示例37可以包括示例36的主题，并且还可以指定，第二IC封装包括：具有一个或多个导电通孔的第二内插器；具有器件侧和相对的背侧的第二管芯；第二模制化合物；器件侧上的第二布线层；器件侧上的第二电介质层；以及背侧上的第二电介质层，其中第二管芯嵌入第二内插器中并电耦合至第二布线层，并且其中第二模制化合物与第二管芯接触。
示例38是一种制造集成电路(IC)封装的方法，包括：在载体的具有可剥离粘合剂膜的粘合剂侧上放置管芯的背侧；在管芯周围放置内插器，其中内插器具有内插器中的一个或多个导电通孔；在管芯和内插器周围提供模制化合物；研磨器件侧上的模制化合物以暴露管芯和内插器上的导电接触部；在管芯和内插器上的暴露导电接触部上添加线路层，在器件侧上添加电介质层；以及在背侧上添加电介质层。
示例39可以包括示例38的主题，并可以进一步包括：在IC封装的背侧上设置管芯；以及将管芯电耦合至IC封装的嵌入式管芯。
示例40可以包括示例38的主题，并可以进一步包括：在IC封装的背侧上设置第二IC封装；以及将第二IC封装电耦合至一个或多个导电通孔。

Claims (25)

1.一种集成电路(IC)封装，包括：
内插器，所述内插器具有一个或多个导电通孔；
管芯，所述管芯具有器件侧和相对的背侧；
模制化合物；以及
封装衬底，
其中所述管芯嵌入所述内插器中并且电耦合至所述封装衬底，并且其中所述模制化合物与所述管芯接触。
2.根据权利要求1所述的IC封装，还包括：
设置于所述IC封装的所述背侧上的管芯。
3.根据权利要求2所述的IC封装，其中设置于所述IC封装的所述背侧上的所述管芯电耦合至所述IC封装的嵌入式管芯。
4.根据权利要求2所述的IC封装，其中设置于所述IC封装的所述背侧上的所述管芯电耦合至所述内插器中的所述一个或多个导电通孔。
5.根据权利要求2所述的IC封装，其中设置于所述IC封装的所述背侧上的所述管芯是存储器管芯。
6.根据权利要求1所述的IC封装，还包括：
设置于所述第一IC封装的所述背侧上的第二IC封装。
7.根据权利要求6所述的IC封装，其中设置于所述第一IC封装的所述背侧上的所述第二IC封装电耦合至所述第一IC封装的所述嵌入式管芯。
8.根据权利要求6所述的IC封装，其中设置于所述第一IC封装的所述背侧上的所述第二IC封装电耦合至所述内插器中的所述一个或多个导电通孔。
9.根据权利要求6所述的IC封装，其中所述第二IC封装包括：
第二内插器，所述第二内插器具有一个或多个导电通孔；
第二管芯，所述第二管芯具有器件侧和相对的背侧；
第二模制化合物；以及
第二封装衬底，
其中所述第二管芯嵌入所述第二内插器中并且电耦合至所述封装衬底，并且其中所述第二模制化合物与所述第二管芯接触。
10.根据权利要求9所述的IC封装，还包括：
第三管芯，其中所述第三管芯设置于所述第一IC封装和所述第二IC封装之间，并且其中所述第三管芯电耦合至所述第一IC封装的所述嵌入式管芯。
11.根据权利要求9所述的IC封装，还包括：
设置于所述第二IC封装的顶部上的第三IC封装，其中所述第三IC封装电耦合至所述第二IC封装的所述内插器中的所述一个或多个导电通孔。
12.根据权利要求1所述的IC封装，还包括：
所述器件侧上的布线层；
所述器件侧上的电介质层；以及
所述背侧上的电介质层。
13.根据权利要求1所述的IC封装，其中内插器材料和封装衬底材料具有类似的热膨胀系数。
14.一种制造集成电路(IC)封装的方法，包括：
在载体的具有可剥离粘合剂膜的粘合剂侧放置管芯的背侧；
在所述管芯的周围放置内插器，其中所述内插器具有一个或多个导电通孔；
在所述管芯和所述内插器周围提供模制化合物；
研磨所述器件侧上的所述模制化合物，以暴露所述管芯和所述内插器上的导电接触部；以及
将所述管芯和所述内插器上所暴露的导电接触部电耦合至封装衬底。
15.根据权利要求14所述的方法，还包括：
在所述IC封装的所述背侧上设置管芯；以及
将所述IC封装的所述背侧上的所述管芯电耦合至所述IC封装的嵌入式管芯。
16.根据权利要求15所述的方法，还包括：
在所述IC封装的所述背侧上的第一管芯的所述背侧上设置第二管芯；以及
将所述第二管芯电耦合至所述第一管芯。
17.根据权利要求15所述的方法，还包括：
在所述第一IC封装的所述背侧上的所述管芯的所述背侧上设置第二IC封装；以及
将所述第二IC封装电耦合至所述第一IC封装上的所述一个或多个导电通孔。
18.根据权利要求14所述的方法，还包括：
在所述第一IC封装的所述背侧上设置第二IC封装；以及
将所述第二IC封装电耦合至所述第一IC封装上的所述一个或多个导电通孔。
19.根据权利要求14所述的方法，还包括：
在电耦合至所述封装衬底之前，在所述管芯和所述内插器上所暴露的导电接触部上添加线路层；以及
在电耦合至所述封装衬底之前，在所述器件侧上和所述背侧上添加电介质层。
20.根据权利要求14-19中任一项所述的方法，还包括：
将所述封装衬底电耦合至电路板。
21.一种计算装置，包括：
电路板；以及
IC封装，所述IC封装耦合到所述电路板，其中所述IC封装包括：
内插器，所述内插器具有一个或多个导电通孔；
管芯，所述管芯具有器件侧和相对的背侧；
模制化合物；以及
封装衬底，
其中所述管芯嵌入所述内插器中并且电耦合至所述封装衬底，并且其中所述模制化合物与所述管芯接触。
22.根据权利要求21所述的计算设备，还包括：
设置于所述IC封装的所述背侧上的管芯。
23.根据权利要求21所述的计算设备，还包括：
设置于所述第一IC封装的所述背侧上的第二IC封装。
24.根据权利要求23所述的计算装置，其中所述第二IC封装包括：
第二内插器，所述第二内插器具有一个或多个导电通孔；
第二管芯，所述第二管芯具有器件侧和相对的背侧；
第二模制化合物；以及
第二封装衬底，
其中所述第二管芯嵌入所述第二内插器中并且电耦合至所述封装衬底，并且其中所述第二模制化合物与所述第二管芯接触。
25.根据权利要求23-24中任一项所述的计算装置，还包括：
设置于所述第二IC封装的顶部上的第三IC封装，其中所述第三IC封装电耦合至所述第二IC封装的所述内插器中的所述一个或多个导电通孔。
CN201680088873.XA 2016-09-30 2016-09-30 内插器封装上的嵌入式管芯 Pending CN109716509A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/054749 WO2018063321A1 (en) 2016-09-30 2016-09-30 Embedded die on interposer packages

Publications (1)

Publication Number Publication Date
CN109716509A true CN109716509A (zh) 2019-05-03

Family

ID=61762808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680088873.XA Pending CN109716509A (zh) 2016-09-30 2016-09-30 内插器封装上的嵌入式管芯

Country Status (5)

Country Link
US (3) US10930596B2 (zh)
KR (1) KR102625910B1 (zh)
CN (1) CN109716509A (zh)
DE (1) DE112016007304T5 (zh)
WO (1) WO2018063321A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法
TWI808857B (zh) * 2022-01-20 2023-07-11 大陸商長鑫存儲技術有限公司 一種半導體封裝結構及其製備方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017188951A1 (en) * 2016-04-28 2017-11-02 Intel Corporation Integrated circuit structures with extended conductive pathways
US10815121B2 (en) * 2016-07-12 2020-10-27 Hewlett-Packard Development Company, L.P. Composite wafers
WO2018063321A1 (en) 2016-09-30 2018-04-05 Intel Corporation Embedded die on interposer packages
US9966341B1 (en) * 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
KR102609138B1 (ko) 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11600573B2 (en) * 2019-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with conductive support elements to reduce warpage
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
US11521958B2 (en) * 2019-11-05 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and reinforcing and encapsulating layers
KR20210143568A (ko) 2020-05-20 2021-11-29 에스케이하이닉스 주식회사 코어 다이가 제어 다이에 스택된 스택 패키지
KR20220000273A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
US11527518B2 (en) 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same
US11804445B2 (en) * 2021-04-29 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming chip package structure
CN114980481A (zh) * 2021-05-06 2022-08-30 英诺赛科(苏州)科技有限公司 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934223A (zh) * 2010-06-30 2013-02-13 英特尔公司 具有介入物的内建非凹凸层封装设计
CN103715166A (zh) * 2012-10-02 2014-04-09 台湾积体电路制造股份有限公司 用于部件封装件的装置和方法
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
US20140264836A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated System-in-package with interposer pitch adapter
US20150091179A1 (en) * 2013-09-27 2015-04-02 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US20160118333A1 (en) * 2014-10-24 2016-04-28 Stats Chippac, Ltd. Semiconductor Device and Method of Fabricating 3D Package with Short Cycle Time and High Yield
US20160225692A1 (en) * 2015-02-04 2016-08-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI300978B (en) 2006-08-07 2008-09-11 Phoenix Prec Technology Corp A plate having a chip embedded therein and the manufacturing method of the same
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US8421201B2 (en) * 2009-06-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with underfill and methods of manufacture thereof
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
WO2018063321A1 (en) 2016-09-30 2018-04-05 Intel Corporation Embedded die on interposer packages

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934223A (zh) * 2010-06-30 2013-02-13 英特尔公司 具有介入物的内建非凹凸层封装设计
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
US20180068937A1 (en) * 2012-03-23 2018-03-08 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
CN103715166A (zh) * 2012-10-02 2014-04-09 台湾积体电路制造股份有限公司 用于部件封装件的装置和方法
US20140264836A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated System-in-package with interposer pitch adapter
US20150091179A1 (en) * 2013-09-27 2015-04-02 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US20160118333A1 (en) * 2014-10-24 2016-04-28 Stats Chippac, Ltd. Semiconductor Device and Method of Fabricating 3D Package with Short Cycle Time and High Yield
US20180190581A1 (en) * 2014-10-24 2018-07-05 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Fabricating 3D Package with Short Cycle Time and High Yield
US20160225692A1 (en) * 2015-02-04 2016-08-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US20180096928A1 (en) * 2015-02-04 2018-04-05 Amkor Technology, Inc. Semiconductor package and fabricating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法
TWI808857B (zh) * 2022-01-20 2023-07-11 大陸商長鑫存儲技術有限公司 一種半導體封裝結構及其製備方法

Also Published As

Publication number Publication date
US20190189564A1 (en) 2019-06-20
US10930596B2 (en) 2021-02-23
KR20190050781A (ko) 2019-05-13
US20240006331A1 (en) 2024-01-04
US20210134731A1 (en) 2021-05-06
KR102625910B1 (ko) 2024-01-18
DE112016007304T5 (de) 2019-06-19
WO2018063321A1 (en) 2018-04-05
US11798892B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
CN109716509A (zh) 内插器封装上的嵌入式管芯
US10872834B2 (en) Integrated circuit structures with extended conductive pathways
US10515912B2 (en) Integrated circuit packages
US10548249B2 (en) Shielding in electronic assemblies
EP3430646B1 (en) Stairstep interposers with integrated shielding for electronics packages
US11302643B2 (en) Microelectronic component having molded regions with through-mold vias
US11887940B2 (en) Integrated circuit packages with conductive element having cavities housing electrically connected embedded components
US20200373220A1 (en) Integrated circuit packages with thermal interface materials with different material compositions
US20190371766A1 (en) Integrated circuit die stacks
US11721649B2 (en) Microelectronic assemblies
US11688692B2 (en) Embedded multi-die interconnect bridge having a substrate with conductive pathways and a molded material region with through-mold vias
US20190279960A1 (en) Integrated circuit packages with plates
US11557489B2 (en) Cavity structures in integrated circuit package supports
WO2022132267A1 (en) Microelectronic structures including glass cores
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
US20230178502A1 (en) Methods and apparatus to reduce thickness of on-package memory architectures
US11817369B2 (en) Lids for integrated circuit packages with solder thermal interface materials
US11444042B2 (en) Magnetic structures in integrated circuit packages
US20190393125A1 (en) Thermal contacts at periphery of integrated circuit packages
US20230086691A1 (en) Microelectronic assemblies including bridges

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination