CN113451254A - 集成电路封装支撑部中的磁性结构 - Google Patents

集成电路封装支撑部中的磁性结构 Download PDF

Info

Publication number
CN113451254A
CN113451254A CN202011533861.8A CN202011533861A CN113451254A CN 113451254 A CN113451254 A CN 113451254A CN 202011533861 A CN202011533861 A CN 202011533861A CN 113451254 A CN113451254 A CN 113451254A
Authority
CN
China
Prior art keywords
package
magnetic structure
package support
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011533861.8A
Other languages
English (en)
Inventor
王颖
邓一康
赵俊楠
A·J·布朗
徐澄
K·拉达克里希南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113451254A publication Critical patent/CN113451254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本文所公开的是集成电路(IC)封装支撑部中的磁性结构以及相关的方法和器件。例如，在一些实施例中，IC封装支撑部可以包括导电线、在导电线周围的磁性结构以及在磁性结构的侧面处的材料短线。

Description

集成电路封装支撑部中的磁性结构
背景技术
可以通过使用磁性材料来增强诸如电感器的一些集成电路(IC)元件的性能。
附图说明
通过结合附图的以下具体实施方式，将容易理解实施例。为了便于这种描述，类似的附图标记指示类似的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
图1是根据各实施例的包括磁性结构的示例性集成电路(IC)封装支撑部的侧视截面图。
图2A-图2O示出了根据各实施例的制造图1的IC封装支撑部的示例性工艺中的各个阶段。
图3是根据本文公开的任何实施例的可以包括在具有IC封装支撑部的IC封装中的晶片和管芯的俯视图。
图4是根据本文公开的任何实施例的可以包括在具有IC封装支撑部的IC封装中的IC器件的侧视截面图。
图5是可以包括本文公开的任何IC封装支撑部的IC封装的侧视截面图。
图6是根据本文公开的任何实施例的可以包括IC封装支撑部的IC器件组件的侧视截面图。
图7是根据本文公开的任何实施例的可以包括IC封装支撑部的示例性电气设备的框图。
具体实施方式
本文所公开的是集成电路(IC)封装支撑部中的磁性结构以及相关的方法和器件。例如，在一些实施例中，IC封装支撑部(例如，封装衬底或内插件)可以包括导电线、在导电线周围的磁性结构以及在磁性结构的侧面处的材料短线。
磁性结构可以改进一些IC组件的电气性能。例如，在封装衬底或其他IC封装支撑部中使用利用磁性结构增强的电感器(例如，磁性材料增强的电感器)可以改进功率输送性能。然而，用于形成这种磁性结构的常规技术(例如，常规的膏印刷)可能具有对于期望的应用而言不充分的尺寸控制(例如，在横向尺寸和厚度两者中)。依赖于这种技术的设计者必须在这种结构的周围包括大的禁止区以缓解桥接的风险，从而增加了结构在x/y和z方向上的占有面积。可以执行平面化以控制磁性结构的厚度，但是这种工艺昂贵并且常规上与大批量制造(HVM)不兼容。此外，常规的磁性结构的可实现的最小厚度可能很高，以致于必须在同一层上使用高的高宽比的过孔。这种过孔可能难以制造(例如，由于激光钻孔、过孔清洁和金属填充的限制)，并且可能存在可靠性问题(例如，由于具有小底部直径的过孔引起的增加的破裂风险)。
本文公开的实施例中的各个实施例可以提供可以解决以上强调的问题中的一个或多个并且可以与HVM工艺兼容的工艺流程和结构。本文公开的IC封装支撑部对于超移动计算设备(例如具有极薄形状因子的膝上型计算机和平板计算机)可能特别地有价值。本文公开的制造技术可以使得能够在IC封装支撑部中的任何地方使用由磁性材料增强的电感器，而不是如一些先前方法要求的那样限于IC封装支撑部的面。此外，本文公开的制造技术可以避免使磁性材料暴露于损伤性除污、镀覆和/或蚀刻化学成分，并且因此可以实现比先前可实现的质量更高的磁性结构。本文公开的IC封装支撑部100可以包括具有任何期望厚度或相对于嵌入式电感器迹线的厚度不对称性的磁性结构，从而允许改进的性能。
在以下具体实施方式中，参考形成其一部分的附图，其中类似的附图标记始终指示类似的部分，并且在附图中通过说明的方式示出了可以实践的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构性或逻辑性改变。因此，以下具体实施方式不应以限制性意义理解。
各种操作可以以最有助于理解所要求保护的主题的方式依次被描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必然依赖于顺序。特别地，这些操作可以不以所呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加的实施例中，可以执行各种附加的操作，和/或可以省略所描述的操作。
为了本公开的目的，短语“A和/或B”意味着(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”意味着(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。附图未必是按比例的。尽管很多附图示出了具有平坦壁和直角拐角的直线结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将呈现出圆角、表面粗糙度和其他特征。
本说明书中使用短语“在实施例中”，其可以指相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。如本文所用，“封装”和“IC封装”是同义的。在用于描述尺寸的范围时，短语“在X与Y之间”表示包括X和Y的范围。为了方便起见，短语“图2”可以用于指图2A-图2O的附图的集合。
图1示出了其中具有磁性结构150的IC封装支撑部100(例如，封装衬底或内插件)。IC封装支撑部100可以具有第一面146和相对的第二面144，在第一面146处，通过阻焊剂134中的开口138暴露导电接触部142，在第二面144处，通过阻焊剂132中的开口136暴露导电接触部140。在一些实施例中，导电接触部142可以合适于第一级互连(FLI，例如焊料凸块)，并且导电接触部140可以合适于第二级互连(SLI，例如焊料球)，或者反之亦然。例如，FLI(未示出)可以将IC封装支撑部100电耦合到一个或多个管芯、其他有源或无源器件、或内插件。SLI(未示出)可以将IC封装支撑部100耦合到电路板(例如，主板)、内插件、或封装衬底。如图所示，IC封装支撑部100可以是“无芯”支撑部。在一些实施例中，导电接触部142和/或导电接触部140可以具有镍-钯-金表面修饰(surface finish)；相对于其中导电接触部142/140具有有机可焊性保护剂(OSP)修饰的实施例，这样的实施例可能是有利的，因为具有镍-钯-金表面修饰的接触部可以被电气测试，同时仍然保护接触部不被氧化(而OSP修饰的接触部在测试之前需要清洁)。
可以在第一面146与第二面144之间排列多个电介质层112。电介质层112可以包括任何合适的电介质材料。例如，电介质层112可以是累积膜(例如，有机的、基于聚合物的电介质膜)或是浸渍有电介质材料(例如，“预浸渍”材料)的玻璃布。一个或多个互连结构108可以嵌入在电介质层112中，互连结构108包括如图所示的导电线和过孔。互连结构108可以在导电接触部142之间、在导电接触部140之间、在导电接触部140与142之间、和/或在导电接触部140/142与IC封装支撑部100内的元件之间提供电路径。
IC封装支撑部100内的可以与互连结构108耦合的一种特定元件是电感器162。电感器162可以包括被磁性结构150围绕的一条或多条导电线110；(一条或多条)导电线110可以用作电感器迹线。磁性结构150可以包括第一部分118和第二部分128。如图所示，第一部分118可以围绕导电线110的底部和侧面，而第二部分128可以在导电线119的顶面处。磁性结构150的第一部分118和第二部分128可以包括磁性材料，例如磁性膏或油墨(例如，在聚合物基质中具有磁性颗粒(例如在环氧树脂或其他聚合物基质中的铁颗粒)的树脂材料)。
材料短线148可以设置在磁性结构150的侧面处。材料短线148可以包括铜104和镍106。在一些实施例中，镍106的厚度152可以在3微米与10微米之间(例如，在4微米与6微米之间)，并且铜104的厚度154可以在3微米与15微米之间(例如，在3微米与12微米之间，或者在5微米与10微米之间)。材料短线148的宽度158可以大于或等于10微米(例如，大于或等于15微米)。尽管元件104在本文中被称为“铜104”，但铜仅仅是可以用作元件104的材料示例；在其他实施例中，可以使用非铜激光停止材料，例如其他金属或金属氧化物材料。类似地，尽管元件106在本文中被称为“镍106”，但镍仅仅是可以用作元件106的材料的示例；在其他实施例中，可以使用具有不损伤磁性结构150的材料的相关联蚀刻化学成分的其他材料(例如，可以用与第一金属不同的化学成分蚀刻掉的任何金属或金属氧化物材料)。
材料短线148可以包括在一个电介质层112中，而导电线110可以包括在相邻的电介质层112中，如图所示。在一些实施例中，导电线110的表面可以与材料短线148的表面共面。例如，材料短线148中的镍106的底表面可以与导电线110的顶表面共面(并且还与两个相关联的电介质层112之间的界面共面)。磁性结构150的第一部分118和第二部分128均可以具有朝向导电线110变窄的锥形形状，如图所示。在一些实施例中，第一部分118和第二部分128的锥形的斜率可以在百分之10与百分之30之间(例如，在百分之15与百分之25之间)。材料短线148可以与磁性结构150的第二部分128接触，如图所示。在一些实施例中，导电线110的厚度156可以在5微米与50微米之间(例如，在10微米与40微米之间)。在一些实施例中，磁性结构150的高度166可以在50微米与250微米之间(例如，在100微米与250微米之间)；第一部分118和第二部分128的高度可以相同，或者它们可以不同。在一些实施例中，互连结构108和导电线110可以包括金属，例如铜。
在一些实施例中，材料短线148可以是图2中所述的特定制造工艺的人工制品。图2中所述的制造工艺还可以与包括在IC封装支撑部100中的互连结构108的各种特征相关联。例如，互连结构108可以包括一直延伸穿过相关联的电介质层112的过孔122，如图所示。这样的过孔122可以是锥形的，其较小的面与材料短线148的底表面和导电线110的顶表面共面，如图所示。在另一示例中，互连结构108可以包括过孔130，过孔130一直延伸穿过相关联的电介质层112并且进入相邻电介质层112中，使得过孔130的较小的面与过孔130的较大的面在不同的电介质层112中。此外，这样的过孔130可以至少部分地与磁性结构150的第二部分128共面；特别地，磁性结构150的第二部分128可以结束于两个相邻的电介质层112之间的界面处，并且过孔130可以延伸穿过相同的界面。过孔120是互连结构108的另一示例，过孔120一直延伸穿过相关联的电介质层112并且进入相邻的电介质层112中，使得过孔120的较小的面与过孔120的较大的面在不同的电介质层112中。此外，过孔120可以至少部分地与磁性结构150的第一部分118共面；特别地，磁性结构150的第一部分118可以结束于在两个相邻的电介质层112之间的界面处，并且过孔120可以延伸穿过相同的界面。像磁性结构150的第一部分118和第二部分128可以朝向彼此成锥形一样，过孔120和130可以朝向彼此成锥形。
图2A-图2O示出了根据各实施例的制造图1的IC封装支撑部100(例如，封装衬底或内插件)的示例性工艺中的各个阶段。尽管可以参考本文所公开的IC封装支撑部100和磁性结构150的特定实施例来示出图2的操作，但该方法可以用于形成任何合适的IC封装支撑部100和/或磁性结构150。在图2中，操作均被示出一次并且以特定顺序示出，但操作可以根据期望被重新排序和/或重复(例如，在同时制造多个IC封装支撑部100和/或磁性结构150时，并行执行不同操作)。图2中所示的制造工艺可以有利地允许制造具有完整的磁性结构150的IC封装支撑部100，其他部件(例如，管芯)可以耦合到该磁性结构150上。一些先前的制造工艺需要将管芯附接到IC封装支撑部，该IC封装支撑部的集成磁性结构在磁性结构完成之前需要进行附加的处理(例如，附加的磁性材料的沉积)。这样的工艺可能遭受低产量，因为IC封装支撑部的附加处理中的任何错误可能都意味着(昂贵的)管芯的损失。
图2A示出了包括载体102的组件，载体102上已经形成了铜104层和镍106层。镍106上还已经形成了导电材料的图案化层，其中该图案化的导电材料包括互连结构108(例如，焊盘或线，如图所示)和一个或多个导电线110(一个或多个导电线110将被磁性结构150围绕，如下文进一步讨论的)。载体102可以包括用于执行后续制造操作并且在后续制造操作期间提供机械稳定性的任何合适的材料(例如，硅、玻璃、陶瓷等)。铜104可以是载体102上的箔层，并且可以具有根据本文所公开的厚度154中的任一个的厚度。镍106可以被毯覆式镀覆到铜104上，并且可以具有根据本文所公开的厚度156中的任一个的厚度。可以使用任何合适的技术(例如，光刻技术)形成图2A的组件的互连结构108和导电线110。
图2B示出了在图2A的组件上提供电介质层112-1和112-2并且在电介质层112中和在电介质层112上形成另外的互连结构108之后的组件。可以以任何合适的方式(例如，通过电介质膜的层合)来提供电介质层112，并且可以使用任何合适的技术(例如，半添加工艺(SAP)，在半添加工艺中形成种子层，沉积并且图案化光致抗蚀剂以暴露种子层，在种子层上电镀导电材料，剥离光致抗蚀剂，并且执行简短的种子蚀刻)来形成图2B的互连结构108。尽管在图2B(和其他附图)中不同的电介质层112被示为具有相同的厚度，但这仅仅是为了便于说明，并且IC封装支撑部100中的不同的电介质层112可以具有不同的厚度。
图2C示出了在图2B的组件上形成另一电介质层112-3并且随后穿过电介质层112形成腔114之后的组件。腔114可以暴露镍106上的导电线110，如图所示。可以使用任何合适的技术(例如激光钻孔)来形成腔114。在一些实施例中，腔114的侧壁116可以是成角度的，从而为腔114提供朝向导电线110变窄的锥形。在一些实施例中，可以在形成腔114之后执行除污操作。在其中电介质层112-1、112-2和112-3是光可成像的电介质的一些实施例中，可以通过选择性曝光并且显影电介质层112而不是激光钻孔来形成腔114，如本领域中已知。
图2D示出了用磁性材料填充图2C的组件的腔114以形成磁性结构150的第一部分118之后的组件。尽管图2D将第一部分118示出为延伸穿过三个电介质层112，但这仅仅是说明性的，并且在其他实施例中，第一部分118可以延伸穿过任何合适数量的电介质层112(例如，两个、三个、四个或五个电介质层112)。如上所述，磁性材料可以包括磁性膏或油墨。用磁性材料填充腔114可以包括使用与用于一些焊料配给应用的工具类似的工具将磁性材料配给到腔114中。在一些实施例中，用磁性材料填充腔114可以包括将磁性材料模版印刷到腔114中。在初始沉积之后，可以允许磁性材料固化，并且然后可以抛光所得的组件以使顶表面平坦化；这种抛光可以去除电介质层112-3中的一些，但可能不会到达电介质层112-3中的互连结构108。第一部分118可以具有与电介质层112-3的顶表面基本共面的顶表面。使用腔114来控制磁性结构150的第一部分118的形状和尺寸可以减轻与常规膏印刷技术相关联的磁性膏溢出和可变尺寸的风险。此外，在一些实施例中，使用腔114来形成第一部分118可以不需要使用掩模。由于用于印刷磁性膏的常规掩模通常在印刷之后在掩模上留下大量的膏残留物，因此避免使用这种掩模可以降低制造复杂性并且改进可靠性。
图2E示出了在图2D的组件的顶表面上形成电介质层112-4之后的组件。电介质层112-4可以在电介质层112-3和第一部分118之上延伸，如图所示。电介质层112-4可以“密封”第一部分118，并且保护其不受后续湿式化学成分的影响。
图2F示出了在图2E的组件中形成附加的互连结构108之后的组件。这些附加的互连结构108可以包括过孔120，如上所述；过孔120可以延伸穿过电介质层112-4并且进入电介质层112-3以与电介质层112-3中的导电焊盘/线接触。
图2G示出了将载体102从图2F的组件分离之后的组件。在一些实施例中，如本领域已知的，可以使用机械和/或化学技术来分离载体102。在一些实施例中，在图2G的组件足够硬时(例如，在穿过其形成腔114的电介质层112是基于玻璃布时)，可以继续进一步处理而不将组件附接到另一载体，以避免处理或翘曲问题。在图2G的组件不那么硬(例如，在穿过其形成腔114的所有电介质层112包括累积膜时)的其他实施例中，可以将图2G的组件附接到另一载体或另一半成品IC封装支撑部100(未示出)以用于进一步处理。
图2H示出了将图2G的组件倒置并且对镍106和铜104进行图案化以使得镍106和铜104仅存在于邻近导电线110处、延伸超过第一部分118的横向范围一定距离之后的组件，如图所示。在一些实施例中，图案化的铜104/镍106延伸超过第一部分118的横向范围的距离可以采取本文所公开的宽度158的任何实施例的形式。
图2I示出了在图2H的组件上提供电介质层112-5和112-6并且在电介质层112-5和112-6中和在电介质层112-5和112-6上形成其他的互连结构108之后的组件。可以以任何合适的方式(例如，通过电介质膜的层合)来提供电介质层112，并且可以使用任何合适的技术(例如，SAP技术)来形成图2I的互连结构108。在一些实施例中，图2I的组件的附加的互连结构108可以包括过孔122，过孔122可以被包括在与图案化的铜104/镍106相同的电介质层112-5中(并且因此将与IC封装支撑部100中的材料短线148在相同的电介质层112中，如下文进一步所讨论的)。
图2J示出了在图2I的组件上形成另一电介质层112-7并且随后形成穿过电介质层112-6和112-7并且进入电介质层112-5的腔124之后的组件。腔124可以暴露铜104，如图所示。可以使用任何合适的技术(例如激光钻孔(对于激光钻孔，铜104可以用作激光停止件))来形成腔124。在一些实施例中，腔124的侧壁126可以是成角度的，从而为腔124提供朝向导电线110变窄的锥形。在一些实施例中，可以在形成腔124之后执行除污操作。在电介质层112-5、112-6和112-7是光可成像的电介质的一些实施例中，可以通过选择性曝光并且显影电介质层112而不是激光钻孔来形成腔124，如本领域中已知。
图2K示出了去除图2J的组件的腔124中的暴露的铜104并且随后去除暴露的镍106，从而留下材料短线148之后的组件，如图所示。可以使用任何合适的蚀刻技术来去除铜104/镍106。在一些实施例中，用于去除镍106的蚀刻化学成分可以不损伤下面的第一部分118的磁性材料，而用于去除铜104的蚀刻化学成分将损伤磁性材料；因此镍106或其他材料可以用于在这些操作期间保护下面的第一部分118。
图2L示出了用磁性材料填充图2K的组件的腔124以形成磁性结构150的第二部分128之后的组件。尽管图2L将第二部分128示出为延伸穿过三个电介质层112(电介质层112-5、112-6和112-7)，但这仅仅是说明性的，并且在其他实施例中，第二部分128可以延伸穿过任何合适的数量的电介质层112(例如，两个、三个、四个或五个电介质层112)。可以根据任何合适的技术(例如以上参考图2D所讨论的任何技术)来将磁性材料提供到腔124。
图2M示出了在图2L的组件的顶表面上形成电介质层112-8之后的组件。电介质层112-8可以在电介质层112-7和第二部分128之上延伸，如图所示。电介质层112-8可以“密封”第二部分128，并且保护其不受后续湿式化学成分的影响。
图2N示出了在图2M的组件中形成附加的电介质层112(例如，附加的电介质层112-9)和附加的互连结构108之后的组件。这些附加的互连结构108可以包括过孔130，如上所述；过孔130可以延伸穿过电介质层112-8并且进入电介质层112-7中以与电介质层112-7中的导电焊盘/线接触。尽管图2N中描绘了电介质层112和互连结构108的特定布置，但这仅仅是说明性的，并且可以使用电介质层112和互连结构108的任何期望数量和布置。
图2O示出了在提供阻焊剂132和其中的开口136以暴露图2N的组件的第二面144处的导电接触部，并且提供阻焊剂134和其中的开口138以暴露第一面146处的导电接触部之后的组件。所得的组件可以采取图1的IC封装支撑部100的形式。
本文所公开的IC封装支撑部100可以被包括在任何合适的电子部件中。图3-图7示出了装置的各种示例，该装置可以包括本文所公开的任何IC封装支撑部100，或者可以被包括在还包括本文所公开的任何IC封装支撑部100的IC封装中。
图3是根据本文公开的任何实施例的可以被包括在IC封装中的晶片1500和管芯1502的俯视图，该IC封装包括一个或多个IC封装支撑部100(例如，如下文参考图5所讨论的)。晶片1500可以由半导体材料构成，并且可以包括具有形成在晶片1500的表面上的IC结构的一个或多个管芯1502。管芯1502中的每一个可以是包括任何合适IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历单一化工艺，其中管芯1502彼此分离，以提供半导体产品的分立“芯片”。管芯1502可以包括一个或多个晶体管(例如，以下讨论的图4的晶体管1640中的一些)和/或用于将电信号路由到晶体管的支持电路以及任何其他IC部件。在一些实施例中，晶片1500或管芯1502可以包括存储器器件(例如，随机存取存储器(RAM)器件，例如静态RAM(SRAM)器件、磁性RAM(MRAM)器件、电阻RAM(RRAM)器件、导电桥接RAM(CBRAM)器件等)、逻辑器件(例如，与、或、与非、或或非门)或任何其他合适的电路元件。这些器件中的多个器件可以组合在单一管芯1502上。例如，由多个存储器器件形成的存储器阵列可以与处理器件(例如，图7的处理器件1802)或被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令的其他逻辑单元形成在相同的管芯1502上。
图4是根据本文公开的任何实施例的可以被包括在IC封装中的IC器件1600的侧视截面图，该IC封装包括一个或多个IC封装支撑部100(例如，如下文参考图5所讨论的)。IC器件1600中的一个或多个可以包括在一个或多个管芯1502(图3)中。IC器件1600可以形成在衬底1602(例如，图3的晶片1500)上，并且可以被包括在管芯(例如，图3的管芯1502)中。衬底1602可以是由半导体材料系统构成的半导体衬底，半导体材料系统包括例如n型或p型材料系统(或两者的组合)。衬底1602可以包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，衬底1602可以使用可以与硅组合或可以不与硅组合的替代材料形成，该替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的其他材料也可以用于形成衬底1602。尽管此处描述了可以形成衬底1602的材料的几个示例，但是可以使用可以充当用于IC器件1600的基底的任何材料。衬底1602可以是单一化的管芯(例如，图3的管芯1502)或晶片(例如，图3的晶片1500)的一部分。
IC器件1600可以包括设置在衬底1602上的一个或多个器件层1604。器件层1604可以包括形成在衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层1604可以包括例如一个或多个源极和/或漏极(S/D)区域1620、用于控制晶体管1640中在S/D区域1620之间的电流流动的栅极1622、以及用于向/从S/D区域1620路由电信号的一个或多个S/D接触部1624。晶体管1640可以包括为了清楚起见而未描绘的附加特征，例如器件隔离区域、栅极接触部等。例如，晶体管1640不限于图4中描绘的类型和构造，并且可以包括各种各样的其他类型和构造，例如，平面晶体管、非平面晶体管或两者的组合。平面晶体管可以包括双极结型晶体管(BJT)、异质结双极型晶体管(HBT)或高电子迁移率晶体管(HEMT)。非平面晶体管可以包括FinFET晶体管(例如双栅极晶体管或三栅极晶体管)以及环绕或全环绕栅极晶体管(例如纳米带和纳米线晶体管)。
每个晶体管1640可以包括由至少两层形成的栅极1622，所述至少两层为栅极电介质和栅极电极。栅极电介质可以包括一个层或层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用在栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质进行退火工艺以改进其质量。
栅极电极可以形成在栅极电介质上，并且可以包括至少一种p型功函数金属或n型功函数金属，这取决于晶体管1640将是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方式中，栅极电极可以由两个或更多个金属层的堆叠体组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。为了其他目的，可以包括其他的金属层，例如阻挡层。对于PMOS晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及以下参考NMOS晶体管讨论的金属中的任何金属(例如，用于功函数调节)。对于NMOS晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)、以及以上参考PMOS晶体管讨论的金属中的任何金属(例如，用于功函数调节)。
在一些实施例中，当沿着源极-沟道-漏极方向观察晶体管1640的截面时，栅极电极可以由U形结构组成，该U形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅极电极的金属层中的至少一个可以简单地是基本上平行于衬底的顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅极电极可以由U形结构和平面非U形结构的组合组成。例如，栅极电极可以由形成在一个或多个平面非U形层的顶部上的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔物可以形成在栅极堆叠体的相对侧上以夹住栅极堆叠体。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且一般地包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔物对；例如，可以在栅极堆叠体的相对侧上形成两对、三对、或四对侧壁间隔物。
S/D区域1620可以形成在衬底1602内、与每个晶体管1640的栅极1622相邻。例如，S/D区域1620可以使用注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中以形成S/D区域1620。激活掺杂剂并且使它们向衬底1602中扩散得更远的退火工艺可以跟在离子注入工艺之后。在后一工艺中，可以首先蚀刻衬底1602以在S/D区域1620的位置处形成腔。然后，可以进行外延沉积工艺，以用用于制造S/D区域1620的材料填充腔。在一些实施方式中，可以使用诸如硅锗或碳化硅的硅合金来制造S/D区域1620。在一些实施例中，可以用诸如硼、砷或磷的掺杂剂来原位掺杂外延沉积的硅合金。在一些实施例中，可以使用诸如锗或III-V族材料或合金的一种或多种替代半导体材料来形成S/D区域1620。在其他实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区域1620。
诸如功率和/或输入/输出(I/O)信号的电信号可以通过设置在器件层1604上的一个或多个互连层(在图4中示出为互连层1606-1610)路由到器件层1604的器件(例如，晶体管1640)和/或从器件层1604的器件(例如，晶体管1640)路由所述电信号。例如，器件层1604的导电特征(例如，栅极1622和S/D接触部1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC器件1600的金属化堆叠体(也称为“ILD堆叠体”)1619。
互连结构1628可以被布置在互连层1606-1610内，以根据各种各样的设计来路由电信号(特别地，该布置不限于图4中描绘的互连结构1628的特定构造)。尽管图4中描绘了特定数量的互连层1606-1610，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的IC器件。
在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线1628a和/或过孔1628b。线1628a可以被布置成在与衬底1602的其上形成器件层1604的表面基本上平行的平面的方向上路由电信号。例如，线1628a可以在从图4的视角来看的进出页面的方向上路由电信号。过孔1628b可以被布置成在与衬底1602的其上形成器件层1604的表面基本上垂直的平面的方向上路由电信号。在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦合在一起。
互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图4所示。在一些实施例中，设置在互连层1606-1610的不同层中的互连结构1628之间的电介质材料1626可以具有不同的成分；在其他实施例中，不同互连层1606-1610之间的电介质材料1626的成分可以是相同的。
第一互连层1606可以形成在器件层1604上方。在一些实施例中，第一互连层1606可以包括线1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可以与器件层1604的接触部(例如，S/D接触部1624)耦合。
第二互连层1608可以形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括过孔1628b，以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见，线1628a和过孔1628b在结构上用线勾画在每个互连层内(例如，在第二互连层1608内)，但是在一些实施例中，线1628a和过孔1628b可以在结构上和/或在材料上相接(例如，在双镶嵌工艺期间同时填充)。
根据结合第二互连层1608或第一互连层1606描述的类似技术和构造，第三互连层1610(根据需要，以及附加互连层)可以连续地形成在第二互连层1608上。在一些实施例中，在IC器件1600中的金属化堆叠体1619中“处于较高位置”(即，更远离器件层1604)的互连层可以较厚。
IC器件1600可以包括阻焊剂材料1634(例如，聚酰亚胺或类似材料)和形成在互连层1606-1610上的一个或多个导电接触部1636。在图4中，导电接触部1636被示出为采取接合焊盘的形式。导电接触部1636可以与互连结构1628电耦合并且被配置成将(一个或多个)晶体管1640的电信号路由到其他外部器件。例如，焊料接合部可以形成在一个或多个导电接触部1636上，以将包括IC器件1600的芯片与另一部件(例如，电路板)机械地和/或电耦合。IC器件1600可以包括附加的或替代的结构，以路由来自互连层1606-1610的电信号；例如，导电接触部1636可以包括将电信号路由到外部部件的其他相类似特征(例如，杆)。
图5是根据本文公开的任何实施例的可以包括一个或多个IC封装支撑部100的示例性IC封装1650的侧视截面图。例如，封装衬底1652和/或内插件1657可以是根据本文公开的任何实施例的IC封装支撑部100。在一些实施例中，IC封装1650可以是系统级封装(SiP)。
封装衬底1652可以由电介质材料(例如，陶瓷、累积膜、其中具有填充物颗粒的环氧树脂膜等)形成，并且可以具有在表面1672与表面1674之间、或在表面1672上的不同位置之间、和/或在表面1674上的不同位置之间延伸穿过电介质材料的导电路径。这些导电路径可以采用以上参考图4讨论的互连1628中的任一种的形式。
封装衬底1652可以包括穿过封装衬底1652耦合到导电路径1662的导电接触部1663，从而允许管芯1656和/或内插件1657内的电路电耦合到导电接触部1664中的各个导电接触部(或电耦合到被包括在封装衬底1652中的其他器件，未示出)。
IC封装1650可以包括经由内插件1657的导电接触部1661、FLI 1665、和封装衬底1652的导电接触部1663而耦合到封装衬底1652的内插件1657。图5中示出的FLI 1665为焊料凸块，但是可以使用任何合适的FLI 1665。在一些实施例中，IC封装1650中可以不包括内插件1657；相反，管芯1656可以通过FLI 1665而直接耦合到表面1672处的导电接触部1663。
IC封装1650可以包括经由管芯1656的导电接触部1654、FLI 1658、和内插件1657的导电接触部1660而耦合到内插件1657的一个或多个管芯1656。导电接触部1660可以穿过内插件1657而耦合到导电路径(未示出)，从而允许管芯1656内的电路电耦合到导电接触部1661中的各个导电接触部(或电耦合到被包括在内插件1657中的其他器件，未示出)。图5中示出的FLI 1658为焊料凸块，但是可以使用任何合适的FLI 1658。如本文所用，“导电接触部”可以指导电材料(例如，金属)的在不同部件之间用作界面的一部分；导电接触部可以凹入部件的表面中、与部件的表面平齐、或远离部件的表面延伸，并且可以采用任何合适的形式(例如，导电焊盘或插座)。
在一些实施例中，底填材料1666可以围绕FLI 1665设置在封装衬底1652与内插件1657之间，并且模制化合物1668可以设置在管芯1656和内插件1657周围并且与封装衬底1652接触。在一些实施例中，底填材料1666可以与模制化合物1668相同。合适地，可以用于底填材料1666和模制化合物1668的示例性材料是环氧树脂模制材料。SLI 1670可以耦合到导电接触部1664。图5中示出的SLI 1670为焊料球(例如，用于球栅阵列(BGA)布置)，但是可以使用任何合适的SLI 1670(例如，引脚栅阵列布置中的引脚或连接盘栅阵列布置中的连接盘)。SLI 1670可以用于将IC封装1650耦合到另一部件，例如电路板(例如，主板)、内插件或另一IC封装，如本领域中已知的并且如下文参考图6所讨论的。
管芯1656可以采取本文讨论的管芯1502的任何实施例的形式(例如，可以包括IC器件1600的任何实施例)。在其中IC封装1650包括多个管芯1656的实施例中，IC封装1650可以被称为多芯片封装(MCP)。管芯1656可以包括用于执行任何期望的功能的电路。例如，管芯1656中的一个或多个可以是逻辑管芯(例如，硅基管芯)，并且管芯1656中的一个或多个可以是存储器管芯(例如，高带宽存储器)。
尽管图5中所示的IC封装1650是倒装芯片封装，但是可以使用其他封装架构。例如，IC封装1650可以是BGA封装，例如嵌入式晶片级球栅阵列(eWLB)封装。在另一示例中，IC封装1650可以是晶片级芯片规模封装(WLCSP)或面板扇出(FO)封装。尽管图5的IC封装1650中示出了两个管芯1656，但是IC封装1650可以包括任何期望数量的管芯1656。IC封装1650可以包括附加的无源部件，例如设置在封装衬底1652的第一表面1672或第二表面1674上、或设置在内插件1657的任一表面上的表面安装电阻器、电容器和电感器。更一般地，IC封装1650可以包括本领域已知的任何其他有源或无源部件。
图6是根据本文公开的任何实施例的可以包括一个或多个IC封装支撑部100的IC器件组件1700的侧视截面图。IC器件组件1700包括设置在电路板1702(例如其可以是主板)上的多个部件。IC器件组件1700包括设置在电路板1702的第一表面1740上和电路板1702的相对的第二表面1742上的部件；一般地，部件可以设置在一个或两个表面1740和1742上。下文参考IC器件组件1700讨论的任何IC封装可以采取以上参考图5讨论的IC封装1650的任何实施例的形式(例如，可以包括作为封装衬底1652或内插件1657的一个或多个IC封装支撑部100)。
在一些实施例中，电路板1702可以是包括多个金属层的印刷电路板(PCB)，该多个金属层通过电介质材料层彼此分离并且通过导电过孔互连。任何一个或多个金属层可以形成为期望的电路图案，以在耦合到电路板1702的部件之间路由电信号(可选地与其他金属层结合)。在其他实施例中，电路板1702可以是非PCB衬底。
图6中示出的IC器件组件1700包括通过耦合部件1716耦合到电路板1702的第一表面1740的内插件上封装结构1736。耦合部件1716可以将内插件上封装结构1736电耦合并且机械地耦合到电路板1702，并且可以包括焊料球(如图6所示)、插座的公和母部分、粘附剂、底填材料和/或任何其他合适的电和/或机械耦合结构。
内插件上封装结构1736可以包括通过耦合部件1718耦合到封装内插件1704的IC封装1720。耦合部件1718可以采取诸如以上参考耦合部件1716讨论的形式的用于应用的合适的形式。尽管图6中示出了单一的IC封装1720，但是多个IC封装可以耦合到封装内插件1704；实际上，附加的内插件可以耦合到封装内插件1704。封装内插件1704可以提供用于桥接电路板1702和IC封装1720的中间衬底。IC封装1720可以是或者包括例如管芯(图3的管芯1502)、IC器件(例如，图4的IC器件1600)或任何其他合适的部件。一般地，封装内插件1704可以将连接扩展到更宽的间距或将连接重新路由到不同的连接。例如，封装内插件1704可以将IC封装1720(例如，管芯)耦合到耦合部件1716的一组BGA导电接触部，以耦合到电路板1702。在图6中所示的实施例中，IC封装1720和电路板1702附接到封装内插件1704的相对侧；在其他实施例中，IC封装1720和电路板1702可以附接到封装内插件1704的同一侧。在一些实施例中，三个或更多个部件可以通过封装内插件1704互连。
在一些实施例中，封装内插件1704可以形成为PCB，其包括通过电介质材料层彼此分离并且通过导电过孔互连的多个金属层。在一些实施例中，封装内插件1704可以由环氧树脂、玻璃纤维增强的环氧树脂、具有无机填充料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装内插件1704可以由交替的刚性或柔性材料形成，其可以包括与上述用于半导体衬底中的材料相同的材料，例如硅、锗、以及其他III-V族和IV族材料。封装内插件1704可以包括金属互连1708和过孔1710，包括但不限于穿硅过孔(TSV)1706。封装内插件1704还可以包括嵌入式器件1714，包括无源和有源器件两者。这些器件可以包括但不限于电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件。诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件的更复杂器件也可以形成在封装内插件1704上。内插件上封装结构1736可以采取本领域已知的任何内插件上封装结构的形式。
IC器件组件1700可以包括通过耦合部件1722耦合到电路板1702的第一表面1740的IC封装1724。耦合部件1722可以采取以上参考耦合部件1716讨论的任何实施例的形式，并且IC封装1724可以采取以上参考IC封装1720讨论的任何实施例的形式。
图6中示出的IC器件组件1700包括通过耦合部件1728耦合到电路板1702的第二表面1742的层叠封装结构1734。层叠封装结构1734可以包括通过耦合部件1730耦合在一起的IC封装1726和IC封装1732，使得IC封装1726设置在电路板1702与IC封装1732之间。耦合部件1728和1730可以采取以上讨论的耦合部件1716的任何实施例的形式，并且IC封装1726和1732可以采取以上讨论的IC封装1720的任何实施例的形式。层叠封装结构1734可以根据本领域已知的任何层叠封装结构来配置。
图7是根据本文公开的任何实施例的可以包括一个或多个IC封装支撑部100的示例性电气设备1800的框图。电气设备1800的部件中的任何合适的部件可以包括本文公开的IC器件组件1700、IC封装1650、IC器件1600或管芯1502中的一个或多个。图7中示出了包括在电气设备1800中的多个部件，但是这些部件中的任何一个或多个可以被省略或复制，以合适于应用。在一些实施例中，包括在电气设备1800中的部件中的一些或全部可以附接到一个或多个主板。在一些实施例中，这些部件中的一些或全部被制作在单个片上系统(SoC)管芯上。
另外，在各实施例中，电气设备1800可以不包括图7中所示部件中的一个或多个，但是电气设备1800可以包括用于耦合到一个或多个部件的接口电路。例如，电气设备1800可以不包括显示器设备1806，但是可以包括显示器设备1806可以耦合到的显示器设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但是可以包括音频输入设备1824或音频输出设备1808可以耦合到的音频输入或输出设备接口电路(例如，连接器和支持电路)。
电气设备1800可以包括处理设备1802(例如，一个或多个处理设备)。如本文所用，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1802可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电气设备1800可以包括存储器1804，存储器1804自身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理设备1802共享管芯的存储器。该存储器可以用作高速缓存存储器并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电气设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置为用于管理用于向和从电气设备1800转移数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何导线，尽管在一些实施例中它们可以不包含。
通信芯片1812可以实施多种无线标准或协议中的任何无线标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准，其包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络一般地被称为WiMAX网络，WiMAX网络是代表微波接入全球互通性的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线电业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1812可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线电接入网(GERAN)、通用陆地无线电接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指示为3G、4G、5G及更高代的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议来操作。电气设备1800可以包括天线1822，以有助于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理诸如电、光或任何其他合适的通信协议(例如，以太网)的有线通信。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短范围无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的较长范围无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
电气设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1800的部件耦合到与电气设备1800分离的能量源(例如，AC线性电源)的电路。
电气设备1800可以包括显示器设备1806(或对应的接口电路，如以上所讨论的)。显示器设备1806可以包括诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器的任何视觉指示器。
电气设备1800可以包括音频输出设备1808(或对应的接口电路，如以上所讨论的)。音频输出设备1808可以包括诸如扬声器、耳机或耳塞的生成可听指示符的任何设备。
电气设备1800可以包括音频输入设备1824(或对应的接口电路，如以上所讨论的)。音频输入设备1824可以包括诸如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)的生成表示声音的信号的任何设备。
电气设备1800可以包括GPS设备1818(或对应的接口电路，如以上所讨论的)。GPS设备1818可以与基于卫星的系统通信，并且可以接收电气设备1800的位置，如本领域已知的。
电气设备1800可以包括其他输出设备1810(或对应的接口电路，如以上所讨论的)。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器、或附加存储设备。
电气设备1800可以包括其他输入设备1820(或对应的接口电路，如以上所讨论的)。其他输入设备1820的示例可以包括加速度计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标、指示笔、触摸板的光标控制设备、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频识别(RFID)读取器。
电气设备1800可以具有任何期望的形状因子，例如手持式或移动电气设备(例如，蜂窝电话、智能电话、移动因特网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字视频记录器或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
以下段落提供了本文公开的实施例的各种示例。
示例1是一种集成电路(IC)封装支撑部，包括：导电线；在导电线周围的磁性结构；以及在磁性结构的侧面处的材料短线。
示例2包括示例1的主题，并且进一步指定，该材料短线包括激光停止材料。
示例3包括示例1-2中的任一个的主题，并且进一步指定，该材料短线包括铜。
示例4包括示例3的主题，并且进一步指定，该材料短线的铜具有在3微米与12微米之间的厚度。
示例5包括示例3-4中的任一个的主题，并且进一步指定，该材料短线包括镍。
示例6包括示例5的主题，并且进一步指定，该材料短线的镍具有在3微米与10微米之间的厚度。
示例7包括示例5-6中的任一个的主题，并且进一步指定，该导电线的表面与该材料短线的镍的表面共面。
示例8包括示例5-7中的任一个的主题，并且进一步指定，该材料短线的镍的平面在该材料短线的铜平面与导电线的平面之间。
示例9包括示例1-2中的任一个的主题，并且进一步指定，该材料短线包括镍。
示例10包括示例9的主题，并且进一步指定，该材料短线的镍具有在3微米与10微米之间的厚度。
示例11包括示例9-10中的任一个的主题，并且进一步指定，该导电线的表面与该材料短线的镍的表面共面。
示例12包括示例1-11中的任一个的主题，并且进一步指定，该导电线的表面与该材料短线的表面共面。
示例13包括示例1-12中的任一个的主题，并且进一步指定，该磁性结构包括第一部分和第二部分，该磁性结构的第一部分在导电线的顶面和侧面处，该磁性结构的第二部分在导电线的底面处，并且该第一部分具有朝向导电线变窄的锥形形状。
示例14包括示例13的主题，并且进一步指定，该第二部分具有朝向导电线变窄的锥形形状。
示例15包括示例1-14中的任一个的主题，并且进一步指定，该磁性结构具有在100微米与200微米之间的高度。
示例16包括示例1-15中的任一个的主题，并且进一步指定，该导电线具有在10微米与40微米之间的厚度。
示例17包括示例1-16中的任一个的主题，并且还包括：在磁性结构的第一表面处的第一电介质材料层；以及在磁性结构的第二表面处的第二电介质材料层，其中，第二表面与第一表面相对。
示例18包括示例1-17中的任一个的主题，并且进一步指定，该磁性结构包括嵌入在聚合物基质中的磁性颗粒。
示例19包括示例1-18中的任一个的主题，并且还包括：至少部分地与材料短线共面的导电过孔，其中，该导电过孔嵌入在电介质材料层中，并且在该电介质材料层的顶部到该电介质材料层的底部之间延伸。
示例20包括示例1-19中的任一个的主题，并且还包括：至少部分地与该磁性结构共面的导电过孔，其中，该导电过孔从电介质材料层的顶部延伸超过该电介质材料层的底部，并且该电介质材料层在磁性结构的表面处。
示例21包括示例1-20中的任一个的主题，并且进一步指定，该IC封装支撑部为封装衬底。
示例22包括示例1-20中的任一个的主题，并且进一步指定，该IC封装支撑部为内插件。
示例23包括示例1-22中的任一个的主题，并且进一步指定，该导电线和磁性结构是电感器的一部分。
示例24包括示例23的主题，并且进一步指定，该IC封装支撑部包括多个电感器。
示例25是一种集成电路(IC)封装支撑部，包括：导电线；以及在导电线周围的磁性结构，其中，该磁性结构包括第一部分和第二部分，该磁性结构的第一部分在导电线的顶面和侧面处，该磁性结构的第二部分在导电线的底面处，该第一部分具有朝向导电线变窄的锥形形状，并且该第二部分具有朝向导电线变窄的锥形形状。
示例26包括示例25的主题，并且进一步指定，该磁性结构具有在100微米与200微米之间的高度。
示例27包括示例25-26中的任一个的主题，并且进一步指定，该导电线具有在10微米与40微米之间的厚度。
示例28包括示例25-27中的任一个的主题，并且还包括：在磁性结构的第一表面处的第一电介质材料层；以及在磁性结构的第二表面处的第二电介质材料层，其中，第二表面与第一表面相对。
示例29包括示例25-28中的任一个的主题，并且进一步指定，该磁性结构包括嵌入在聚合物基质中的磁性颗粒。
示例30包括示例25-29中的任一个的主题，并且还包括：至少部分地与该磁性结构共面的导电过孔，其中，该导电过孔嵌入在电介质材料层中，并且在该电介质材料层的顶部到该电介质材料层的底部之间延伸。
示例31包括示例25-30中的任一个的主题，并且还包括：至少部分地与该磁性结构共面的导电过孔，其中，该导电过孔从电介质材料层的顶部延伸超过该电介质材料层的底部，并且该电介质材料层在磁性结构的表面处。
示例32包括示例25-31中的任一个的主题，并且进一步指定，该IC封装支撑部为封装衬底。
示例33包括示例25-31中的任一个的主题，并且进一步指定，该IC封装支撑部为内插件。
示例34包括示例25-33中的任一个的主题，并且进一步指定，该导电线和磁性结构是电感器的一部分。
示例35包括示例34的主题，并且进一步指定，该IC封装支撑部包括多个电感器。
示例36是一种集成电路(IC)封装支撑部，包括：导电线；在导电线周围的磁性结构；以及在磁性结构的侧面处的铜部分。
示例37包括示例36的主题，并且进一步指定，该铜部分具有在3微米与12微米之间的厚度。
示例38包括示例36-37中的任一个的主题，并且进一步指定，该铜部分接触磁性结构和邻近该磁性结构的电介质材料。
示例39包括示例36-38中的任一个的主题，并且进一步指定，该磁性结构包括第一部分和第二部分，该磁性结构的第一部分在导电线的顶面和侧面处，该磁性结构的第二部分在导电线的底面处，并且该第一部分具有朝向导电线变窄的锥形形状。
示例40包括示例39的主题，并且进一步指定，该第二部分具有朝向导电线变窄的锥形形状。
示例41包括示例39-40中的任一个的主题，并且进一步指定，该铜部分邻近第一部分与第二部分之间的界面。
示例42包括示例36-41中的任一个的主题，并且进一步指定，该磁性结构具有在100微米与200微米之间的高度。
示例43包括示例36-42中的任一个的主题，并且进一步指定，该导电线具有在10微米与40微米之间的厚度。
示例44包括示例36-43中的任一个的主题，并且还包括：在该磁性结构的第一表面处的第一电介质材料层；以及在该磁性结构的第二表面处的第二电介质材料层，其中，第二表面与第一表面相对。
示例45包括示例36-44中的任一个的主题，并且进一步指定，该磁性结构包括嵌入在聚合物基质中的磁性颗粒。
示例46包括示例36-45中的任一个的主题，并且还包括：至少部分地与该铜部分共面的导电过孔，其中，该导电过孔嵌入在电介质材料层中，并且在该电介质材料层的顶部到该电介质材料层的底部之间延伸。
示例47包括示例36-46中的任一个的主题，并且还包括：至少部分地与该磁性结构共面的导电过孔，其中，该导电过孔从电介质材料层的顶部延伸超过该电介质材料层的底部，并且该电介质材料层在磁性结构的表面处。
示例48包括示例36-47中的任一个的主题，并且进一步指定，该IC封装支撑部为封装衬底。
示例49包括示例36-47中的任一个的主题，并且进一步指定，该IC封装支撑部为内插件。
示例50包括示例36-49中的任一个的主题，并且进一步指定，该导电线和磁性结构是电感器的一部分。
示例51包括示例50的主题，并进一步指定，该IC封装支撑部包括多个电感器。
示例52是一种集成电路(IC)封装，包括：根据示例1-51中的任一个的封装支撑部；以及耦合到该封装支撑部的一个或多个管芯。
示例53是一种计算设备，包括：示例52的IC封装；以及耦合到该IC封装的电路板。
示例54包括示例53的主题，并且还包括：耦合到该电路板的天线。
示例55包括示例53-54中的任一个的主题，并且还包括：耦合到该电路板的触摸屏显示器。
示例56是一种方法，包括本文公开的制造方法中的任一种。

Claims (20)

1.一种集成电路(IC)封装支撑部，包括：
导电线；
在所述导电线周围的磁性结构；以及
在所述磁性结构的侧面处的材料短线。
2.根据权利要求1所述的IC封装支撑部，其中，所述材料短线包括激光停止材料。
3.根据权利要求1所述的IC封装支撑部，其中，所述材料短线包括铜。
4.根据权利要求3所述的IC封装支撑部，其中，所述材料短线包括镍。
5.根据权利要求4所述的IC封装支撑部，其中，所述导电线的表面与所述材料短线的所述镍的表面共面。
6.根据权利要求4所述的IC封装支撑部，其中，所述材料短线的所述镍的平面在所述材料短线的所述铜的平面与所述导电线的平面之间。
7.根据权利要求1所述的IC封装支撑部，其中，所述材料短线包括镍。
8.根据权利要求7所述的IC封装支撑部，其中，所述导电线的表面与所述材料短线的所述镍的表面共面。
9.根据权利要求1-8中任一项所述的IC封装支撑部，其中，所述导电线的表面与所述材料短线的表面共面。
10.根据权利要求1-8中任一项所述的IC封装支撑部，其中，所述磁性结构包括第一部分和第二部分，所述磁性结构的所述第一部分在所述导电线的顶面和侧面处，所述磁性结构的所述第二部分在所述导电线的底面处，并且所述第一部分具有朝向所述导电线变窄的锥形形状。
11.一种集成电路(IC)封装支撑部，包括：
导电线；以及
在所述导电线周围的磁性结构，其中，所述磁性结构包括第一部分和第二部分，所述磁性结构的所述第一部分在所述导电线的顶面和侧面处，所述磁性结构的所述第二部分在所述导电线的底面处，所述第一部分具有朝向所述导电线变窄的锥形形状，并且所述第二部分具有朝向所述导电线变窄的锥形形状。
12.根据权利要求11所述的IC封装支撑部，还包括：
在所述磁性结构的第一表面处的第一电介质材料层；以及
在所述磁性结构的第二表面处的第二电介质材料层，其中，所述第二表面与所述第一表面相对。
13.根据权利要求11所述的IC封装支撑部，其中，所述磁性结构包括嵌入在聚合物基质中的磁性颗粒。
14.根据权利要求11-13中任一项所述的IC封装支撑部，还包括：
至少部分地与所述磁性结构共面的导电过孔，其中，所述导电过孔嵌入在电介质材料层中，并且在所述电介质材料层的顶部到所述电介质材料层的底部之间延伸。
15.根据权利要求11-13中任一项所述的IC封装支撑部，还包括：
至少部分地与所述磁性结构共面的导电过孔，其中，所述导电过孔从电介质材料层的顶部延伸超过所述电介质材料层的底部，并且所述电介质材料层在所述磁性结构的表面处。
16.一种集成电路(IC)封装支撑部，包括：
导电线；
在所述导电线周围的磁性结构；以及
在所述磁性结构的侧面处的铜部分。
17.根据权利要求16所述的IC封装支撑部，其中，所述铜部分接触所述磁性结构和邻近所述磁性结构的电介质材料。
18.根据权利要求16-17中任一项所述的IC封装支撑部，其中，所述磁性结构包括第一部分和第二部分，所述磁性结构的所述第一部分在所述导电线的顶面和侧面处，所述磁性结构的所述第二部分在所述导电线的底面处，并且所述第一部分具有朝向所述导电线变窄的锥形形状。
19.根据权利要求18所述的IC封装支撑部，其中，所述第二部分具有朝向所述导电线变窄的锥形形状。
20.根据权利要求18所述的IC封装支撑部，其中，所述铜部分邻近所述第一部分与所述第二部分之间的界面。
CN202011533861.8A 2020-03-25 2020-12-22 集成电路封装支撑部中的磁性结构 Pending CN113451254A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/829,336 US11830809B2 (en) 2020-03-25 2020-03-25 Magnetic structures in integrated circuit package supports
US16/829,336 2020-03-25

Publications (1)

Publication Number Publication Date
CN113451254A true CN113451254A (zh) 2021-09-28

Family

ID=77659166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011533861.8A Pending CN113451254A (zh) 2020-03-25 2020-12-22 集成电路封装支撑部中的磁性结构

Country Status (5)

Country Link
US (1) US11830809B2 (zh)
JP (1) JP2021158335A (zh)
KR (1) KR20210119868A (zh)
CN (1) CN113451254A (zh)
DE (1) DE102020132539A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7507024B2 (ja) * 2020-07-17 2024-06-27 ローム株式会社 半導体装置
CN116033645A (zh) * 2021-10-26 2023-04-28 奥特斯奥地利科技与系统技术有限公司 无芯部件承载件及用于制造无芯部件承载件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329414B2 (ja) * 2003-06-06 2009-09-09 ソニー株式会社 磁気記憶装置の製造方法
US11610706B2 (en) * 2018-01-12 2023-03-21 Intel Corporation Release layer-assisted selective embedding of magnetic material in cored and coreless organic substrates
US11393751B2 (en) * 2018-08-21 2022-07-19 Intel Corporation Package-integrated multi-turn coil embedded in a package magnetic core

Also Published As

Publication number Publication date
JP2021158335A (ja) 2021-10-07
DE102020132539A1 (de) 2021-09-30
KR20210119868A (ko) 2021-10-06
US11830809B2 (en) 2023-11-28
US20210305154A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US11798892B2 (en) Embedded die on interposer packages
US11552008B2 (en) Asymmetric cored integrated circuit package supports
US10748854B2 (en) Stairstep interposers with integrated shielding for electronics packages
US20200395300A1 (en) Substrateless double-sided embedded multi-die interconnect bridge
US11854834B2 (en) Integrated circuit package supports
US20170256480A1 (en) Electronic components having three-dimensional capacitors in a metallization stack
US20200091053A1 (en) Integrated circuit package supports having inductors with magnetic material
NL2034848B1 (en) Microelectronic structures including glass cores
US11557489B2 (en) Cavity structures in integrated circuit package supports
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
CN114975327A (zh) 包括桥的微电子组件
US11444042B2 (en) Magnetic structures in integrated circuit packages
US20240006381A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
EP4303925A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
US20230300975A1 (en) Integrated circuit packages having reduced z-height
US20230299032A1 (en) Microelectronic assemblies including nanowire and solder interconnects
US20200066626A1 (en) Pocket structures, materials, and methods for integrated circuit package supports
CN114725052A (zh) 包括桥接器的微电子结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination