CN114975327A - 包括桥的微电子组件 - Google Patents

包括桥的微电子组件 Download PDF

Info

Publication number
CN114975327A
CN114975327A CN202210070624.5A CN202210070624A CN114975327A CN 114975327 A CN114975327 A CN 114975327A CN 202210070624 A CN202210070624 A CN 202210070624A CN 114975327 A CN114975327 A CN 114975327A
Authority
CN
China
Prior art keywords
microelectronic
substrate
component
assembly
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210070624.5A
Other languages
English (en)
Inventor
孙小轩
P·K·M·斯里纳特
S·阿加阿拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114975327A publication Critical patent/CN114975327A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文公开了包括桥的微电子组件以及相关方法。在一些实施例中，一种微电子组件可以包括位于模制材料中的桥。

Description

包括桥的微电子组件
背景技术
在常规微电子封装中，管芯可以通过焊料附接至有机封装衬底。这样的封装在(例如)封装衬 底与管芯之间的可实现互连密度、可实现信号传递速度以及可实现微型化方面存在限制。
附图说明
通过下文与附图相结合的详细描述，将更容易地理解实施例。为了便于该描述，类似的附图标 记表示类似的结构元件。在附图的图示中通过示例的方式而非限制的方式示出了实施例。
图1是根据各种实施例的示例性微电子结构的侧视截面图。
图2是根据各种实施例的包括图1的微电子结构的示例性微电子组件的侧视截面图。
图3-10是根据各种实施例的用于图2的微电子组件的制造的示例性工艺中的各种阶段的侧视截 面图。
图11是根据各种实施例的示例性微电子结构的侧视截面图。
图12是根据各种实施例的示例性微电子组件的侧视截面放大图。
图13-16是根据各种实施例的示例性微电子组件的侧视截面图。
图17-26是根据各种实施例的用于图13的微电子组件的制造的示例性工艺中的各种阶段的侧视 截面图。
图27-28是根据各种实施例的示例性微电子组件的侧视截面图。
图29-33是根据各种实施例的用于图13的微电子组件的制造的示例性工艺中的各种阶段的侧视 截面图。
图34-35是根据各种实施例的用于图13的微电子组件和其他微电子组件的制造的替代的示例性 工艺中的各种阶段的侧视截面图。
图36是根据各种实施例的示例性微电子组件的侧视截面图。
图37是根据各种实施例的示例性微电子组件的侧视截面放大图。
图38是可以被包括在根据本文公开的实施例中的任何实施例的微电子结构或微电子组件中的 晶圆和管芯的顶视图。
图39是可以被包括在根据本文公开的实施例中的任何实施例的微电子结构或微电子组件中的 集成电路(IC)装置的侧视截面图。
图40是可以包括根据本文公开的实施例中的任何实施例的微电子结构或微电子组件的IC装置 组件的侧视截面图。
图41是可以包括根据本文公开的实施例中的任何实施例的微电子结构或微电子组件的示例性 电装置的框图。
具体实施方式
本文公开了包括桥的微电子组件以及相关方法。在一些实施例中，一种微电子组件可以包括位 于模制材料中的桥。本文公开的实施例中的各种实施例可以实现一种具有突出的导电接触部的贴片 结构，所述突出的导电接触部能够以高可靠性和低制造复杂性实现持续的间距缩小。此外，本文公 开的实施例中的各种实施例可以相对于一些先前方案实现减小的模制材料厚度，从而改善翘曲控制。
为了实现微电子封装中的高互连密度，一些常规方案需要高成本制造操作，例如嵌入桥之上的 衬底层中的精细间距过孔形成和第一级互连镀覆，这些操作是在面板尺度上完成的。本文公开的微 电子结构和组件可以在无需常规的高成本制造操作的花费的情况下实现与常规方案一样高乃至更高 的互连密度。此外，本文公开的微电子结构和组件为电子装置设计者和制造者提供了新的灵活性， 从而允许他们在无需过高成本或制造复杂性的情况下选择实现它们的装置目标的架构。
在下文的详细描述当中，将参考构成了其部分的附图，在附图中，始终以类似的附图标记表示 类似的部分，并且在附图中以举例说明的方式示出了可以实践的实施例。应当理解，可以采用其他 实施例，并且可以做出结构和逻辑上的改变，而不脱离本公开的范围。因此，不应从限定的意义上 理解下文的详细描述。
可以按照对理解所主张保护的主题最有帮助的方式将各项操作依次描述为分立的动作或者操作。 但是不应将描述顺序解释为暗示这些操作必然是顺序相关的。具体而言，可以不按照介绍的顺序执 行这些操作。可以按照不同于所描述的实施例的顺序执行所描述的操作。在附加的实施例中，可以 执行各种附加的操作，和/或可以省略所描述的操作。
出于本公开的目的，短语“A和/或B”是指(A)、(B)或者(A和B)。出于本公开的目的，短 语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。短语 “A或B”是指(A)、(B)或者(A和B)。附图未必是按比例绘制的。尽管很多附图示出了具有平直 壁和直角拐角的直线结构，但是这只是为了简化说明，并且使用这些技术做出的实际装置将表现出 圆化拐角、表面粗糙度和其他特征。
描述使用了短语“在实施例中”，其可以指相同实施例或不同实施例中的一者或多者。此外，关 于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。在用于描述尺寸范围时，短语“在X 和Y之间”表示包括X和Y的范围。
图1是示例性微电子结构100的侧视截面图。微电子结构100可以包括衬底102和衬底102的 “顶”面处的腔穴120中的桥部件110。衬底102可以包括电介质材料112和导电材料108，并且导电 材料108布置在电介质材料112中(例如，以线和过孔的形式，如图所示)，以提供穿过衬底102的 导电通路。在一些实施例中，电介质材料112可以包括有机材料，例如，有机积聚膜。在一些实施 例中，例如，电介质材料112可以包括陶瓷、其中具有填充物颗粒的环氧树脂膜、玻璃、无机材料、 或者有机材料和无机材料的组合。在一些实施例中，导电材料108可以包括金属(例如，铜)。在一 些实施例中，衬底102可以包括由电介质材料112/导电材料108构成的层，并且一个层中的由导电 材料108构成的线通过由导电材料108构成的过孔电耦合到相邻层中的由导电材料108构成的线。 例如，包括这种层的衬底102可以是使用印刷电路板(PCB)制作技术形成的。衬底102可以包括 N个这种层，其中，N是大于或等于1的整数；在附图中，从衬底102的最接近腔穴120的面按降 序形式标记各个层(例如，层N、层N-1、层N-2等)。尽管在附图中的各图中示出了由电介质材料 112/导电材料108构成的层的特定数量和布置，但是这些特定数量和布置只是说明性的，并且可以 使用电介质材料112/导电材料108的任何期望数量和布置。例如，尽管图1和其他附图未示出位于 桥部件110之下的层N-1中的导电材料108，但是导电材料108可以存在于桥部件110之下的层N-1中。此外，尽管在衬底102中示出了特定数量的层(例如，五层)，但是这些层可以仅代表衬底102 的部分，并且可以存在其他层(例如，层N-5、N-6等)。
如上文所指出的，微电子结构100可以包括位于衬底102的“顶”面处的腔穴120。在图1的实 施例中，腔穴120延伸穿过该“顶”面处的表面绝缘材料104，并且腔穴的底部是由“最顶部的”电介质 材料112提供的。表面绝缘材料104可以包括阻焊剂和/或其他电介质材料，该电介质材料可以提供 表面电绝缘并且可以与基于焊料或者非基于焊料的互连兼容，视情况而定。在其他实施例中，衬底 102中的腔穴120可以延伸到电介质材料112中，如下文进一步讨论的。腔穴120可以具有锥形形 状，如图1中所示，从而朝向腔穴120的底部收窄。衬底102可以包括位于“顶”面处的导电接触部 114，这些导电接触部114耦合至由导电材料108形成的贯穿电介质材料112的导电通路，从而允许 电耦合至导电接触部114的部件(图1中未示出，但是下文将参考图2讨论)耦合至衬底102内的 电路和/或耦合至与衬底102电耦合的其他部件。导电接触部114可以包括表面精整层116，其可以 保护导电接触部的下层材料不受腐蚀。在一些实施例中，表面精整层116可以包括镍、钯、金或其 组合。导电接触部114可以位于“顶”面处并且位于腔穴120之外；如图所示，表面绝缘材料104可 以包括开口，在所述开口的底部处暴露了导电接触部114的表面精整层116。本文公开的导电接触部 中的任何导电接触部都可以包括表面精整层116，不管是否明确示出了这样的表面精整层116。在图 1中，焊料106(例如，焊料球)可以设置在开口中，并且与导电接触部114导电接触。如图1中和 附图中的其他附图所示，表面绝缘材料104中的这些开口可以是锥形的，朝向导电接触部114收窄。 在一些实施例中，导电接触部114上的焊料106可以是第一级互连，而在其他实施例中，可以使用 非焊料第一级互连将导电接触部114电耦合至其他部件。如本文所用，“导电接触部”可以指用作不 同部件之间的接口的部分的导电材料(例如，一种或多种金属)的一部分；尽管本文讨论的导电接 触部中的一些在附图中的各图中是按照特定方式示出的，但是任何导电接触部都可以凹陷到部件表 面中，与部件表面平齐或者延伸远离部件表面，并且可以采取任何适当形式(例如，导电焊盘或插 座)。
桥部件110可以设置在腔穴120中，并且可以耦合至衬底102。这一耦合可以包括电互连或者 可以不包括电互连；在图1的实施例中，桥部件110通过位于桥部件110的“底”面与衬底102之间 的粘合剂122(例如，管芯附接膜(DAF))机械耦合至衬底102的电介质材料112，而在本文别处 则描述了其他类型的耦合。桥部件110可以包括位于其“顶”面处的导电接触部118；如下文参考图2 所讨论的，这些导电接触部118可以用于将桥部件110电耦合至一个或多个其他微电子部件。桥部 件110可以包括通往导电接触部118(和/或通往桥部件110中包括的其他电路和/或通往桥部件110 的其他导电接触部，如下所讨论的)的导电通路(例如，包括线和过孔，如下文参考图39所述)。 在一些实施例中，桥部件110可以包括半导体材料(例如，硅)；例如，桥部件110可以是管芯1502 (如下文参考图38所讨论的)，并且可以包括集成电路(IC)装置1600(如下文参考图39所讨论 的)。在一些实施例中，桥部件110可以是“有源”部件，因为其可以包含一个或多个有源装置(例如， 晶体管)，而在其他实施例中，桥部件110可以是“无源”部件，因为其不包含一个或多个有源装置。 桥部件110可以被制造为与衬底102相比允许更大密度的互连。因此，桥部件110的导电接触部118 的间距202可以小于衬底102的导电接触部114的间距198。在多个微电子部件耦合至桥部件110时(例如，如下文参考图2所讨论的)，这些微电子部件可以使用穿过桥部件110的电通路(并且可 以使用桥部件110内的其他电路(当存在时))来实现它们之间的与通过衬底102的导电接触部114 所制成的互连相比更高密度的互连。
微电子结构100的元件的尺寸可以采取任何适当值。例如，在一些实施例中，导电接触部114 的金属线的厚度138可以处于5微米和25微米之间。在一些实施例中，表面精整层116的厚度128 可以处于5微米和10微米之间(例如，7微米的镍涂覆有小于100纳米的钯和金中的每者)。在一 些实施例中，粘合剂122的厚度142可以处于2微米和10微米之间。在一些实施例中，桥部件110 的导电接触部118的间距202可以小于70微米(例如，处于25微米和70微米之间，处于25微米 和65微米之间，处于40微米和70微米之间，或者小于65微米)。在一些实施例中，导电接触部 114的间距198可以大于70微米(例如，处于90微米和150微米之间)。在一些实施例中，表面绝 缘材料104的厚度126可以处于25微米和50微米之间。在一些实施例中，焊料106的处于表面绝 缘材料104上方的高度124可以处于25微米和50微米之间。在一些实施例中，桥部件110的厚度 140可以处于30微米和200微米之间。在一些实施例中，微电子结构100可以具有小于100平方毫 米的占用面积(例如，处于4平方毫米和80平方毫米之间)。
微电子结构100(如图1和其他附图中的微电子结构)可以被包括在更大的微电子组件中。图2 示出了此类微电子组件150的示例，该微电子组件150可以包括一个或多个微电子部件130，微电 子部件130具有(例如，通过焊料106或者其他互连结构)耦合至桥部件110的导电接触部118的 导电接触部134以及(例如，通过焊料106或者其他互连结构，如上文所讨论的)耦合至衬底102 的导电接触部114的导电接触部132。图2示出了两个微电子部件130(微电子部件130-1和130-2)， 但是微电子组件150可以包括更多或更少的微电子部件130。尽管图2将微电子部件130-1/130-2描 绘为基本上“覆盖”微电子结构100的临近表面，但这只是举例说明，而未必一定是这种情况。此外， 尽管图1和图2(以及其他附图)描绘了在衬底102中包括单个桥部件110的微电子结构100/微电 子组件150，但是这只是为了便于举例说明，并且微电子结构100/微电子组件150可以包括位于衬 底102中的多个桥部件110。
微电子部件130可以包括通往导电接触部132/134(和/或通往微电子部件130中包括的其他电 路和/或通往微电子部件130的其他导电接触部(未示出))的导电通路(例如，包括线和过孔，如 下文参考图39所讨论的)。在一些实施例中，微电子部件130可以包括半导体材料(例如，硅)；例 如，微电子部件130可以是管芯1502(如下文参考图38所讨论的)，并且可以包括IC装置1600(如 下文参考图39所讨论的)。在一些实施例中，微电子部件130可以是“有源”部件，因为其可以包含 一个或多个有源装置(例如，晶体管)，而在其他实施例中，微电子部件130可以是“无源”部件，因 为其不包含一个或多个有源装置。在一些实施例中，例如，微电子部件130可以是逻辑管芯。更一 般地，微电子部件130可以包括执行任何期望功能的电路。例如，微电子部件130中的一者或多者 可以是逻辑管芯(例如，基于硅的管芯)，并且微电子部件130中的一者或多者可以是存储器管芯(例 如，高带宽存储器)。如上文参考图1所讨论的，在多个微电子部件130耦合至桥部件110时(例如， 如图2中所示)，这些微电子部件130可以使用穿过桥部件110的电通路(并且可以使用桥部件110 内的其他电路(当存在时))来实现它们之间的与通过衬底102的导电接触部114所制成的互连相比更高密度的互连。
如本文所用，“导电接触部”可以指用作不同部件之间的接口的导电材料(例如，金属)的一部 分；导电接触部可以凹陷到部件表面内，与部件表面平齐，或者延伸远离部件表面，并且可以采取 任何适当形式(例如，导电焊盘或插座)。
在一些实施例中，电介质材料145可以设置在微电子结构100与微电子部件130之间，并且还 可以位于微电子部件130之间以及微电子部件130上方(未示出)。在一些实施例中，电介质材料 145可以包括多种不同类型的材料，包括位于微电子部件130与微电子结构100之间的底部填充材 料(例如，下文参考图13讨论的底部填充材料147)以及设置在微电子部件130上方和侧面处的模 制材料(例如，下文参考图13讨论的模制材料144)。在适当情况下，可以用于电介质材料145的 示例性材料包括环氧树脂材料。
微电子组件150还示出了位于衬底102的“底”面(与“顶”面相对)处的表面绝缘材料104，并且 在表面绝缘材料104中具有锥形开口，导电接触部197设置在所述开口的底部。焊料106可以设置 在这些开口中，与导电接触部197导电接触。导电接触部197也可以包括表面精整层(未示出)。在 一些实施例中，导电接触部197上的焊料106可以是第二级互连(例如，用于球栅阵列布置的焊料 球)，而在其他实施例中，可以使用非焊料第二级互连(例如，引脚栅格阵列布置或者连接盘栅格阵 列布置)将导电接触部197电耦合至另一部件。导电接触部197/焊料106(或者其他第二级互连) 可以用于将衬底102耦合至另一部件，例如电路板(例如，母板)、内插器或另一IC封装，如本领 域已知的，并且如下文参考图40所讨论的。在微电子组件150包括多个微电子部件130的实施例中， 微电子组件150可以被称为多芯片封装(MCP)。微电子组件150可以包括附加的部件，例如无源部 件(例如，设置在衬底102的“顶”面或“底”面处的表面安装电阻器、电容器和电感器)、有源部件或 其他部件。
图3-10是根据各种实施例的用于图2的微电子组件150的制造的示例性工艺中的各种阶段的侧 视截面图。尽管图3-10的工艺(以及其他附图的工艺，如下文所讨论的)的操作可以是参考本文公 开的微电子结构100/微电子组件150的特定实施例而示出的，但是该方法可以用于形成任何适当的 微电子结构100/微电子组件150。在图3-10中(以及在表示本文公开的其他的制造工艺的附图中) 按照特定顺序示出了操作并且每个操作示出一次，但是可以对所述操作重新排序和/或根据期望重复 所述操作(例如，对于在制造多个微电子结构100/微电子组件150时并行执行的不同操作而言)。
图3示出了包括初级衬底102的组件，初级衬底102包括电介质材料112和图案化导电材料108。 图3的组件可以是使用常规封装衬底制造技术(例如，电介质材料112所构成的层的层合等)制造 的，并且可以包括多达N-1个层。
图4示出了在为图3的初级衬底102制作了附加的第N层之后得到的组件。图4的组件包括导 电接触部114的下层金属。图4的组件可以是使用常规封装衬底制造技术制造的。
图5示出了在图4的组件上形成了由表面绝缘材料104构成的层之后得到的组件。
图6示出了在图5的组件的表面绝缘材料104中图案化出开口以暴露导电接触部114的下层金 属，形成导电接触部114的表面精整层116并且形成腔穴120之后得到的组件。在一些实施例中， 表面绝缘材料104中的开口(包括腔穴120)可以是通过机械图案化、激光图案化、干法蚀刻图案 化或者光刻图案化技术形成的。
图7示出了对图6的组件执行清洁操作并且在导电接触部114上形成焊料106(例如，微球) 之后得到的组件。
图8示出了使用粘合剂122将桥部件110附接到图7的组件的腔穴120的暴露的电介质材料112 之后得到的组件。在一些实施例中，粘合剂122可以是DAF，并且附接桥部件110可以包括执行膜 固化操作。图8的组件可以采取图1的微电子结构100的形式。
图9示出了在将微电子部件130附接至图8的组件之后得到的组件。在一些实施例中，这一附 接可以包括热压接合(TCB)操作。在一些实施例中，在TCB操作之前，可以在导电接触部118、 导电接触部132和/或导电接触部134上提供附加的焊料。
图10示出了在向图9的组件提供电介质材料145之后得到的组件。如上文所指出的，在一些实 施例中，图10的电介质材料145可以包括多种不同材料(例如，位于微电子部件130与微电子结构 100之间的毛细管底部填充材料，以及位于微电子部件130之上的不同材料)。图10的组件可以采 取图2的微电子组件150的形式。
图1-37中的各附图示出了具有各种特征的示例性微电子结构100/微电子组件150。这些微电子 结构100/微电子组件150的特征可以在适当情况下与本文公开的任何其他特征相结合，以形成微电 子结构100/微电子组件150。例如，本文公开的微电子结构100中的任何微电子结构100可以耦合 至一个或多个微电子部件130(例如，如上文参考图2-10所讨论的)，以形成微电子组件150，并且 本文公开的微电子组件150中的任何微电子组件150可以是与它们的组成微电子结构100分开制造 的。图1和图2的很多元件是与图3-37共享的；为了便于讨论，将不再重复对这些元件的描述，并 且这些元件可以采取本文公开的实施例中的任何实施例的形式。
微电子结构100可以包括在衬底102的“顶”面处延伸穿过表面绝缘材料104的腔穴120(例如， 如上文参考图1所讨论的)。在一些实施例中，衬底102的电介质材料112可以提供腔穴120的底部 (例如，如上文参考图1所讨论的)，而在其他实施例中，另一种材料可以提供腔穴120的底部。
尽管本文的各附图将衬底102示为无核心衬底(例如，具有全部在相同方向上成锥形的过孔)， 但是本文公开的衬底102中的任何衬底可以是有核心衬底102。例如，图11示出了微电子结构100， 其具有与图1的微电子结构类似的特征，但是所具有的衬底102具有核心178(导电通路(未示出) 可以延伸穿过该核心178)。如图11中所示，有核心衬底102可以包括朝向核心178成锥形(并且 因而在核心178的相对侧在相反方向上成锥形)的过孔。
如上文所指出的，在一些实施例中，桥部件110可以包括除了位于其“顶”面处的导电接触部118 以外的导电接触部；例如，桥部件110可以包括位于其“底”面处的导电接触部182，如很多附图中所 示。例如，图12示出了与图1的微电子结构类似的微电子结构100的实施例，但是其中，桥部件 110的导电接触部182通过焊料106耦合至衬底102的导电接触部180。在微电子结构11中，桥部 件110的导电接触部182可以导电耦合至位于衬底102的腔穴120的底部的导电接触部180(例如， 通过焊料106或者其他类型的互连)。在一些实施例中，导电接触部180可以位于电介质材料112中 的对应腔穴的底部，如图所示。导电接触部180可以包括位于其暴露的表面处的表面精整层116， 如图所示。衬底102与桥部件110之间的直接电连接(即，不通过微电子部件130的电连接)可以 实现衬底102与桥部件110之间的直接功率通路和/或输入/输出(I/O)通路，其可以带来功率输送 方面的好处和/或信号时延方面的好处。在一些实施例中，导电接触部182的间距可以处于40微米 和1毫米之间(例如，处于40微米和50微米之间，或者处于100微米和1毫米之间)。在桥部件 110包括位于其“底”面处的导电接触部182以耦合至衬底102的腔穴120的底部的导电接触部180 的实施例中，电介质材料(例如，毛细管底部填充材料)可以支撑这些连接；为了图示的清楚起见， 在附图中的各图中未示出此类材料。
在一些实施例中，桥部件110可以包括在衬底102与微电子部件130之间的贴片结构中。例如， 图13-16是根据各种实施例的包括贴片结构161的示例性微电子组件150的侧视截面图。贴片结构 161可以包括桥部件110，桥部件110可以具有位于其“顶”面和/或其“底”面处的模制材料165，并且 可以导电耦合至贴片结构161的“顶”面和“底”面，如下文所进一步讨论的。贴片结构161还可以包 括导电柱175的堆叠体，其可以在贴片结构161的“顶”面和“底”面之间提供导电通路，使得桥部件 110的导电接触部118可以导电耦合至微电子部件130的导电接触部134(经由居间焊料106和其他 结构，如下文所讨论的)。如图13中所例示的，在桥部件110包括位于其“底”面处的导电接触部182 的实施例中，桥部件110的导电接触部182可以导电耦合至衬底102的导电接触部180(经由居间 焊料106和其他结构，如下文所讨论的)。具体而言，导电柱175的堆叠体可以在贴片结构161的“顶” 面处经由居间焊料106(以及导电过孔111和导电接触部109，如下文所讨论的)耦合至微电子部件130的导电接触部132，并且在贴片结构161的“底”面处经由居间焊料106耦合至衬底102的导电接 触部114。贴片结构161和微电子部件130一起可以提供微电子组件123(其可以耦合至衬底102， 以形成微电子组件150，如图所示)。底部填充材料147可以设置在衬底102与贴片结构161之间以 及贴片结构161与微电子部件130之间；这些位置上的底部填充材料147可以具有相同材料成分或 者不同材料成分。模制材料144可以设置在微电子部件130之间和周围。底部填充材料147和模制 材料144可以具有相同材料成分或者不同材料成分。
贴片结构161的导电柱中的各个导电柱可以延伸穿过模制材料183，并且导电柱可以包括任何 适当材料(例如铜和/或镍)。在一些实施例中，模制材料183可以包括一种或多种有机树脂以及一 种或多种类型的填充物颗粒。例如，模制材料183可以包括硅胶填充物颗粒。
在图13-16的实施例中，导电柱175可以被布置为在从衬底102到微电子部件130的方向上直 径减小。在其他实施例中(如下文参考图27-28讨论的)，导电柱175可以被布置为在从衬底102到 微电子部件130的方向上直径增大。桥部件110的导电接触部182可以通过焊料106耦合至贴片结 构161的“底”面处的导电柱179，并且桥部件110的导电接触部118可以与贴片结构161的“顶”面处 的导电柱177接触。贴片结构161的“最底部的”导电柱175/179可以用作用于将贴片结构161电耦合 至衬底102的导电接触部114/180的导电接触部125，如图所示。相对于在桥部件110与衬底102之 间可以存在其他钝化层和光刻图案化层的先前方案而言，图13-16(以及下文讨论的图27-28)的微 电子组件150可以降低制造复杂性，同时相对“宽”的导电接触部125可以潜在地提高来自衬底102 的最大可容许电流(相对于通过窄过孔对电流进行布线实施例而言)。在本文公开的实施例中的任何 实施中，导电柱175的“堆叠体”可以包括一个导电柱175或者两个以上的导电柱175。桥部件110 的导电接触部182可以与贴片结构161的“底”面处的导电柱179接触，并且桥部件110的导电接触部118可以与贴片结构161的“顶”面处的导电柱177接触。如图13所示，贴片结构161的导电柱179 可以通过居间焊料106耦合至衬底102的导电接触部114，并且贴片结构161的导电柱177可以通 过居间焊料106、导电过孔111和导电接触部109(如下文所讨论的)耦合至微电子部件130的导电 接触部134。
在一些实施例中，包括导电柱175/177的微电子组件150可以具有位于导电柱175/177与微电 子部件130之间的金属化区域113。例如，图13-16示出了根据各种实施例的包括导电柱175/177和 金属化区域113的微电子组件150。导电柱175/177的各个堆叠体可以与金属化区域113的导电过孔 111和导电接触部109接触。金属化区域113可以包括电介质材料115，其可以包括任何适当材料， 例如聚酰亚胺、聚苯并噁唑、氮化硅或氧化硅。导电接触部109可以通过焊料106导电耦合至微电 子部件130的导电接触部132/134。尽管在图13-16(以及其他的附图)中将金属化区域113描绘为 具有单个金属化层，但这只是为了便于例示，并且金属化区域113可以具有一个或多个包括导电过 孔和/或导电线(按照期望被布置成导电通路)的金属化层。金属化区域113中的导电过孔111中的 各个导电过孔所具有的直径可以小于与导电过孔111接触的导电柱175/177的直径，如图所示。在 一些实施例中，金属化区域113可以用来校正分别位于导电柱175/177与导电接触部132/134之间的 可能在制造期间出现的任何横向错位。在一些实施例中，金属化区域113可以包括一个或多个重新分布层(RDL)(例如，替代附图中所示的特定实施例或作为附图中所示的特定实施例的补充)。在 一些实施例中，可以从本文公开的贴片结构161中的任何贴片结构中省略金属化区域113。
在图13-16的微电子组件150中，模制材料183可以具有“顶”表面105(更接近微电子部件130) 和相对的“底”表面103(更接近衬底102)。表面103可以从导电接触部125的底表面往回凹陷，使 得与表面103距衬底102的接近程度相比，导电接触部125更接近衬底102。在一些实施例中，表 面103可以具有比表面105的粗糙度大的粗糙度。这样的“更粗糙”的表面103可以是使模制材料183 从与导电接触部125共面的位置往回凹陷的制造操作的结果；下文将参考图17-26讨论包括这种操 作的示例性制造工艺。
图13示出了桥部件110的“底”面处的导电接触部182通过居间焊料106耦合至导电柱179的实 施例。在其他实施例中，导电柱179可以被镀覆到导电接触部182上或者以其他方式与导电接触部 182直接接触。例如，图14示出了与图13的微电子组件150共享很多特征，但是在导电接触部182 与导电柱179之间没有焊料106的微电子组件150；替代性地，在桥部件110被组装到贴片结构161 中之前，导电柱179可以被镀覆到桥部件110的导电接触部182上或以其他方式形成在桥部件110 的导电接触部182上。如图14中所示，在一些实施例中，导电柱179可以被模制材料165包围，模 制材料165可以具有与模制材料183相同的材料成分或者可以具有不同的材料成分。
如上文参考图13-14所讨论的，桥部件110可以包括位于其“底”面处的导电接触部182；在一些 此类实施例中，桥部件110可以包括贯穿衬底过孔(TSV，例如贯穿硅过孔)，以将导电接触部118 电耦合至导电接触部182。在其他实施例中，贴片结构161中的桥部件110可以不包括位于其“底” 面处的导电接触部182。图15-16示出了与图13-14中所示的微电子组件150共享很多特征，但是其 中桥部件110不包括导电接触部182的微电子组件150的示例。
在图15的特定实施例中，电介质材料107可以与桥部件110的“底”面接触，并且电介质材料 107本身(连同模制材料183的表面103)可以提供贴片结构161的“底”表面的部分。在一些实施例 中，电介质材料107可以是DAF。电介质材料107可以具有任何适当尺寸；例如，在一些实施例中， 电介质材料107可以具有处于5微米和10微米之间的厚度。在一些实施例中，电介质材料107可以 具有与模制材料183相同的材料成分(并且因而，电介质材料107的“底”表面可以具有与表面103 相同的粗糙度)，而在其他实施例中，电介质材料107可以具有与模制材料183不同的材料成分(并 且因而，电介质材料107的“底”表面可以具有与表面103不同的粗糙度)。在一些实施例中，电介质 材料107可以具有处于3％和35％之间的填充物装填(例如，当电介质材料107是DAF时)。
在图16的特定实施例中，桥部件110的“底”面本身(连同模制材料183的表面103)可以提供 贴片结构161的“底”表面的部分。在一些实施例中，桥部件110的“底”面可以是半导体材料，例如， 硅。桥部件110的“底”面可以具有与模制材料183不同的材料成分，并且因而桥部件110的“底”面 可以具有与表面103不同的粗糙度。
图13-16的微电子组件150可以是使用任何适当技术制造的。例如，图17-26是根据各种实施 例的用于图13的微电子组件150的制造的示例性工艺中的各种阶段的侧视截面图。图14-16的微电 子组件150可以是使用类似工艺制造的，如下文所进一步讨论的。
图17示出了包括载体131的组件。在一些实施例中，载体131可以包括玻璃或半导体材料(例 如，硅)连同可以与形成于其上的其他结构分开的临时接合材料(例如，粘合剂)，如下文所进一步 讨论的。图17的组件可以是“晶圆级”组件的部分，在该“晶圆级”组件中，多个与图17中所示的单 元类似的单元形成到一起，并且然后在稍后的操作中被单个化成“封装级”单元(例如，如下文参考 图26所讨论的)。
图18示出了在图17的组件的载体131上形成导电柱175和179之后的组件。在一些实施例中， 导电柱175和179可以被镀覆到载体131上，并且镀覆操作的次数取决于堆叠体中的柱的数量(例 如，三次操作形成图18的组件的导电柱175)。如图18中所示，相对于先前镀覆操作，在后续镀覆 操作中形成的导电柱175的直径可以减小，从而产生具有变化的直径的导电柱175的堆叠体，如上 文参考图13-16所讨论的。由于导电柱175直接形成在平面载体131上，因而导电柱175的堆叠体 的底表面(对应于导电接触部125)可以是高度共面的，从而在稍后的操作中提高贴片结构161与衬 底102之间的附接的质量。
图19示出了在将桥部件110耦合至图18的组件之后得到的组件。先前已经向桥部件110增加 了与导电接触部118接触并且延伸穿过模制材料165的导电柱177。在制造图14的微电子组件150 时，先前已经向桥部件110增加了与导电接触部182接触并且延伸穿过模制材料165的导电柱179。 如图19所示，导电接触部182可以通过居间焊料106耦合至导电柱179。
图20示出了在载体131上以及图19的组件的结构周围提供模制材料183之后得到的组件。可 以使用任何适当沉积技术提供模制材料183。
图21示出了在对图20的组件的模制材料183的过量部分往回研磨或以其他方式将其去除以暴 露导电柱175和导电柱177之后得到的组件。模制材料183的所得到的暴露表面可以是表面105， 并且表面105可以具有作为模制材料183的材料成分和所使用的研磨技术的函数的粗糙度。
图22示出了在图21的组件上形成金属化区域113之后得到的组件。如上文所指出的，在一些 实施例中，可以选择导电过孔111和导电接触部109的位置以“校正”导电柱175与微电子部件130 的导电接触部132之间的任何错位和/或导电柱177与微电子部件130的导电接触部134之间的任何 错位。如上文所指出的，在一些实施例中，在微电子组件150中可以不包括金属化区域113。
图23示出了在经由焊料106将微电子部件130接合至图22的组件的导电接触部109，在贴片 结构161与微电子部件130之间提供底部填充材料147并且在微电子部件130之上提供模制材料144 (例如，包覆模制材料)之后得到的组件，如图所示。在一些实施例中，可以对模制材料144的过 量部分往回抛光，以暴露微电子部件130的“顶”面。
图24示出了从图23的组件去除载体131之后得到的组件。去除载体131可以暴露导电接触部 125和模制材料183的“底”表面，如图所示。
图25示出了在对图24的组件进行处理以使模制材料183凹陷，由此产生“粗糙”表面103之后 得到的组件。这一处理可以产生从模制材料183突出的导电接触部125，如图所示。可以施加很多 种处理中的任何处理。例如，在一些实施例中，图24的组件可以经受一种蚀刻方法，该方法选择性 地蚀刻聚合物材料，同时只对金属(例如，铜和/或镍)产生很少的蚀刻或者根本不蚀刻金属。此类 方法的示例可以包括适当的选择性干法蚀刻(例如，基于氧的等离子体蚀刻技术或者反应离子蚀刻 技术)和/或湿法蚀刻。在其他实施例中，图24的组件可以经受激光打孔或烧蚀技术，以选择性地 去除模制材料183的一些，同时最大程度上使导电接触部125保持完好。如上文所指出的，模制材 料183的表面103可以比表面105粗糙，并且模制材料183的表面103的具体粗糙度可以取决于很 多因素。例如，在使用蚀刻技术使模制材料183凹陷时，表面103的粗糙度可以取决于模制材料183 中的树脂材料与模制材料183中的填充物颗粒之间的蚀刻选择性，以及更一般地，取决于存在于被 蚀刻的表面处的任何材料(例如，图15的实施例的电介质材料107和图16的实施例的桥部件110 的暴露材料)的蚀刻选择性。在一些实施例中，蚀刻技术对树脂材料的蚀刻速率可以高于对硅胶的蚀刻速率，并且因而已经被蚀刻的模制材料183的表面103所具有的硅胶含量将高于“体块”模制材 料183中存在的硅胶含量。类似地，在蚀刻电介质材料107的实施例中，电介质材料107的暴露的 蚀刻表面所具有的硅胶含量可以高于“体块”电介质材料107中存在的硅胶含量。图25的组件可以是 微电子组件123。
图26示出了将图25的组件的导电接触部125经由焊料106接合至衬底102并且之后在贴片结 构161与衬底102之间提供底部填充材料147之后的组件。所得到的组件可以采取图13的微电子组 件150的形式。在图13的微电子组件150中的多个微电子组件150同时被制造的实施例中，作为图 26的操作的部分，可以将所述的不同微电子组件150单个化成“封装级”部件。位于微电子部件130 和贴片结构161之间的底部填充材料147可以具有与位于贴片结构161和衬底102之间的底部填充 材料147相同的材料成分，或者可以具有与之不同的材料成分。图15的微电子组件150可以是使用 与参考图17-26讨论的工艺类似的工艺制造的，但是其中桥部件110在图19的操作中通过电介质材 料107(例如，DAF)而非焊料106耦合至载体131。类似地，图16的微电子组件150可以是使用 与参考图17-26讨论的工艺类似的工艺制造的，但是其中桥部件110在图19的操作中被置于载体131 上而不通过焊料106进行耦合。
如上文所指出的，贴片结构161可以包括被布置成在从衬底102到微电子部件130的方向上直 径增大的导电柱175。例如，图27-28是包括与微电子部件130的导电接触部132接触的导电柱175 的堆叠体的示例性微电子组件150的侧视截面图。具体而言，一个或多个导电柱175的堆叠体可以 与微电子部件130的导电接触部132的每者接触，并且导电柱175可以通过焊料106导电耦合至衬 底102的导电接触部114。在图39-40的实施例中，与导电柱175接触的焊料106距离衬底102可以 比距离微电子部件130更近。图27-28的微电子组件150与前面附图中例示的微电子组件150共享 很多特征，但是如图27-28中所例示的，堆叠体中的个体的导电柱175具有的直径可以小于该堆叠 体中的距衬底102较远的另一个体导电柱175的直径；因而导电柱175的堆叠体可以具有“阶梯式” 结构，其中，距离衬底102较近的导电柱175比距离衬底102较远的导电柱175窄。导电柱175可 以延伸穿过模制材料183，该模制材料183可以采取本文公开的模制材料183中的任一者的形式。 如图27-28中所示，模制材料183还可以接触微电子部件130的侧面，并且可以设置在微电子部件 130之间，如图所示。如上文所讨论的，模制材料183的“底”表面103可以比模制材料183的“顶” 表面105粗糙，并且表面103可以从导电接触部125往回凹陷。在一些实施例中，表面105可以与 微电子部件130的“顶”表面共面，如图27-28中所示。
在图27的实施例中，桥部件110可以不包括位于其“底”面处的导电接触部182，并且模制材料 183可以设置在桥部件110与衬底102之间。在图28的实施例中，桥部件110可以包括位于其“底” 面处的导电接触部182，并且这些导电接触部182可以通过一个或多个导电柱179的居间堆叠体(与 导电接触部182接触并且延伸穿过模制材料183)以及焊料106耦合至衬底102的导电接触部114。 底部填充材料147可以围绕将导电接触部114耦合至导电柱175/179的焊料106设置。在一些实施 例中，底部填充材料147可以接触模制材料183的侧面。在一些实施例中，微电子组件150中的“最 底部的”导电柱175/179的“底”表面可以是共面的，如图所示。
图27和图28的微电子组件150可以有利地包括将微电子部件130和桥部件110固定的单一的 模制材料183，并且可以是使用低成本工艺制造的。
微电子组件150(如图27-28中例示的那些)可以是使用任何适当技术制造的。图29-33是根据 各种实施例的用于图27的微电子组件150的制造的示例性工艺中的各种阶段的侧视截面图。
图29示出了包括载体131的组件。载体131可以采取任何适当形式(例如，上文参考图17讨 论的形式中的任何形式)。图29的组件可以是“晶圆级”组件的部分，在该“晶圆级”组件中，多个与 图29中所示的单元类似的单元被形成到一起，并且然后在稍后的操作中被单个化成“封装级”单元(例 如，如下文参考图33所讨论的)。
图30示出了在将微电子部件130置于图29的组件的载体131上，在微电子部件130的导电接 触部132上形成导电柱175，并且在微电子部件130的导电接触部134上提供焊料106之后得到的 组件。在一些实施例中，导电柱175可以被镀覆到导电接触部132上，并且镀覆操作的次数取决于 堆叠体中的导电柱175的数量(例如，两次镀覆操作形成图30的组件的导电柱175)。如图30中所 示，相对于先前镀覆操作，在后续镀覆操作中形成的导电柱175的直径可以减小。
图31示出了将桥部件110的导电接触部118经由焊料106耦合至图30的组件的微电子部件130 的导电接触部134之后的组件。导电接触部118与导电接触部134之间的耦合可以是将在该微电子 组件150中制成的最紧密间距的互连，并且在这一制造阶段形成它们可以允许桥部件110与微电子 部件130自对准或者以其他方式实现与微电子部件130的最小的错位。
图32示出了在图31的组件的微电子部件130和桥部件110周围提供模制材料183，并且然后 对模制材料183的过量部分进行研磨或以其他形式进行往回抛光以形成平面暴露表面之后得到的组 件，如图所示。
图33示出了在从图32的组件去除载体131，使所得组件“翻转”，并且然后施加上文参考图25 讨论的处理中的任何处理以使模制材料183相对于导电接触部125凹陷之后得到的组件。然后可以 将图33的组件的导电柱175经由焊料106接合至衬底102，并且可以提供底部填充材料147，以形 成图39的微电子组件150(例如，根据上文参考图26讨论的操作)。在图27的微电子组件150中 的多个微电子组件被同时制造的实施例中，作为图33的操作的部分，可以将不同微电子组件150单 个化成“封装级”部件。图28的微电子组件150可以是使用与参考图29-33讨论的工艺类似的工艺制 造的，但是其中，可以在将桥部件110接合至微电子部件130之前将导电柱179镀覆到桥部件110 的导电接触部182上(这样的导电柱179可以被电介质材料(例如，本文公开的模制材料中的任何 模制材料)包围，以在制造期间为导电柱179提供机械支撑)，并且其中，上文参考图33讨论的接 合操作还可以包括通过居间焊料106将导电柱179接合至衬底102的导电接触部180。
在上文参考图17-26讨论的制造工艺中的各种制造工艺中，模制材料183被沉积到导电柱175 周围，使得模制材料183与载体131接触。在其他实施例中，牺牲材料127可以形成在导电柱175 的导电接触部125周围，并且然后可以处理该牺牲材料127而不是模制材料183，或者除了模制材 料183之外还处理牺牲材料127。牺牲材料127可以包括任何适当电介质材料，例如DAF或干膜抗 蚀剂。牺牲材料127可以包括(例如)聚合物。
图34和图35示出了这种工艺中的示例性阶段。具体而言，图34示出了在图18的载体131上 以及导电柱175周围提供牺牲材料127之后得到的组件。可以在形成导电接触部125之后并且在镀 覆导电柱175中的附加的导电柱之前通过层合来沉积牺牲材料127。然后可以对图34的组件执行上 文参考图18-24讨论的操作，并且然后可以去除载体131，将牺牲材料127留在组件中的适当位置， 就像图35中所例示的那样。之后，可以对图35的组件执行上文参考图25讨论的处理操作，从而去 除牺牲材料127中的一些或者全部而不去除一些模制材料183，或者除了去除一些模制材料183之 外还去除牺牲材料127中的一些或者全部。可以选择牺牲材料127，以实现相对于导电接触部125 的高蚀刻选择性，并因而可以实现从导电接触部125具有均匀凹陷的平滑表面。然后可以执行图26 的操作，以形成微电子组件150。在这样的实施例中，模制材料183在其“底”表面103处可以包括一 些牺牲材料127或者不包括牺牲材料127，并且因而模制材料183与牺牲材料127一起可以提供具 有粗糙“底”面的电介质材料；牺牲材料127(如果存在)的暴露“底”面或者模制材料183的“底”表面 103可以仍然比表面105粗糙。
在一些实施例中，在将微电子组件123接合至衬底102并且在贴片结构161与衬底102之间提 供底部填充材料147之前，可以向微电子组件123中的贴片结构161的“底”表面施加粘合促进剂。 在这样的实施例中，粘合促进剂可以有助于底部填充材料147粘附至贴片结构161。粘合促进剂可 以包括不同于模制材料183中包括的有机材料的有机材料。本文公开的微电子组件150中的任何微 电子组件150都可以包括这样的粘合促进剂。
导电接触部125可以从模制材料183/其他电介质材料突出的量可以被控制，以实现任何期望的 结果。例如，在一些实施例中，微电子组件150包括的模制材料183/其他电介质材料可以从导电接 触部125的“底”表面所在的平面往回凹陷处于5微米和20微米之间(例如，10微米到15微米之间) 的距离。
本文公开的微电子组件123可以被包括在具有任何期望结构的微电子组件150中。例如，图36 示出了与图2的微电子组件150共享很多特征，但是其中微电子组件123(其本身包括微电子部件 130)代替了微电子部件130的微电子组件150。更具体而言，图36示出了微电子组件150，其中多 个微电子组件123耦合至衬底102并且经由衬底102的凹陷中的桥部件110而被通信耦合。在一些 实施例中，图36中所示的桥部件110可以包括半导体材料(例如，硅)，并且可以不包括任何TSV。 图36的微电子组件123可以包括本文公开的微电子组件123中的任何微电子组件123。
尽管已经针对在微电子结构100中暴露出桥部件110的“顶”面处的导电接触部118的实施例(即 “开放腔穴”布置)对本文公开的实施例中的各种实施例进行了举例说明，但是本文公开的实施例中 的任何适当实施例可以被用到在桥部件110之上积聚衬底102的附加层从而封住桥部件110的实施 例(即“嵌入式”布置)中。例如，图37示出了具有与本文公开的实施例中的各种实施例共有的很多 特征，但是其中附加的电介质材料112和金属层设置在桥部件110“上方”的微电子组件150。如图37 中所示，导电焊盘和贯穿该“附加”材料的过孔可以用于允许微电子部件130经由衬底102的居间材 料导电耦合至导电接触部118。类似地，本文公开的实施例中的任何适当实施例都可以被用到这种 嵌入式布置中。
本文公开的微电子结构100和微电子组件150可以被包括在任何适当的电子部件中。图38-41 示出了可以包括本文公开的任何微电子结构100和微电子组件150、或者可以被包括在本文公开的 微电子结构100和微电子组件150中的设备的各种示例。
图38是可以被包括在本文公开的任何微电子结构100和微电子组件150中的晶圆1500和管芯 1502的顶视图。例如，管芯1502可以作为桥部件110和/或微电子部件130(的部分)而被包括在 微电子结构100/微电子组件150中。晶圆1500可以由半导体材料构成，并且可以包括一个或多个具 有形成于晶圆1500的表面上的IC结构的管芯1502。管芯1502中的每者可以是包括任何适当IC的 半导体产品的重复单元。在半导体产品的制作完成之后，晶圆1500可以经历单个化工艺，其中使管 芯1502相互分开，以提供半导体产品的分立“芯片”。管芯1502可以包括一个或多个晶体管(例如， 图39的晶体管1640中的一些，如下文所讨论的)、一个或多个二极管、和/或用于将电信号路由至 晶体管的支持电路、以及任何其他IC部件。在一些实施例中，管芯1502可以是“无源”管芯，因为 其不包括任何有源部件(例如，晶体管)，而在其他实施例中，管芯1502可以是“有源”管芯，因为 其包括有源部件。在一些实施例中，晶圆1500或者管芯1502可以包括存储器装置(例如，随机存 取存储器(RAM)装置，例如静态RAM(SRAM)装置、磁RAM(MRAM)装置、电阻式RAM (RRAM)装置、导电桥接RAM(CBRAM)装置等)、逻辑装置(例如，AND、OR、NAND或者 NOR门)、或者任何其他适当电路元件。可以在单个管芯1502上结合这些装置中的多个装置。例如， 由多个存储器装置形成的存储器阵列可以与处理装置(例如，图41的处理装置1802)或者被配置 为将信息存储在存储器装置中或执行存储在存储器装置中的指令的其他逻辑单元形成在同一管芯 1502上。
图39是可以被包括在微电子结构100和/或微电子组件150中的IC装置1600的侧视截面图。 例如，IC装置1600可以作为桥部件110和/或微电子部件130(的部分)被包括在微电子结构100/ 微电子组件150中。IC装置1600可以是管芯1502(如上文参考图38所讨论的)的部分。一个或多 个IC装置1600可以被包括在一个或多个管芯1502(图38)中。IC装置1600可以形成在衬底1602 (例如，图38的晶圆1500)上，并且可以被包括在管芯(例如，图38的管芯1502)中。衬底1602 可以是由半导体材料系构成的半导体衬底，例如，所述半导体材料系包括n型或者p型材料系(或 者两者的组合)。例如，衬底1602可以包括使用体块硅或者绝缘体上硅(SOI)子结构形成的晶体衬 底。在一些实施例中，衬底1602可以是使用替代材料(可以与硅结合，也可以不与硅结合)形成的， 所述材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用其他 被归类为II-VI族、III-V族或者IV族的材料来形成衬底1602。尽管此处描述了可以形成衬底1602 的材料的几个示例，但是可以使用可以充当IC装置1600的基础的任何材料。衬底1602可以是单个 化的管芯(例如，图38的管芯1502)或者晶圆(例如，图38的晶圆1500)的部分。
IC装置1600可以包括设置在衬底1602上的一个或多个装置层1604。装置层1604可以包括形 成于衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET)) 的特征。例如，装置层1604可以包括一个或多个源极和/或漏极(S/D)区域1620、用于控制晶体管 1640中的处于S/D区域1620之间的电流的栅极1622、以及用于向/从S/D区域1620路由电信号的 一个或多个S/D接触部1624。晶体管1640可以包括为了清楚起见未描绘的附加特征，例如，装置 隔离区域、栅极接触部等。晶体管1640不限于图39中描绘的类型和配置，并且可以包括宽范围的 各种各样的其他类型和配置，例如，平面晶体管、非平面晶体管或两者的组合。平面晶体管可以包 括双极结型晶体管(BJT)、异质结型双极晶体管(HBT)或者高电子迁移率晶体管(HEMT)。非平 面晶体管可以包括诸如双栅极晶体管或三栅极晶体管的FinFET晶体管以及诸如纳米带晶体管和纳 米线晶体管的栅极全包围晶体管或全环栅晶体管。
每一晶体管1640可以包括由至少两层(栅极电介质和栅电极)形成的栅极1622。栅极电介质 可以包括一层或者层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅、和/或高k电介 质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、 铌和锌的元素。可以用于栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化硅铪、氧化镧、 氧化铝镧、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧 化铝、氧化钽钪铅以及铌酸锌铅。在一些实施例中，在使用高k材料时，可以对栅极电介质执行退 火工艺，以提高其质量。
栅电极可以形成在栅极电介质上并且可以包括至少一种p型功函数金属或者n型功函数金属， 取决于晶体管1640将是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS) 晶体管。在一些实施方式中，栅电极可以由两个或更多金属层的堆叠体构成，其中，一个或多个金 属层是功函数金属层，并且至少一个金属层是填充金属层。出于其他目的，可以包括其他金属层， 例如阻挡层。对于PMOS晶体管而言，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、 导电金属氧化物(氧化钌)、以及下文参考NMOS晶体管讨论的金属中的任何金属(例如，用于功 函数调节)。对于NMOS晶体管而言，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、 这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)、以及上 文参考PMOS晶体管讨论的金属中的任何金属(例如，用于功函数调节)。
在一些实施例中，在从晶体管1640的沿源极-沟道-漏极方向的截面观察时，栅电极可以由U形 结构构成，该结构包括基本上平行于衬底的表面的底部部分以及基本上垂直于衬底的顶表面的两个 侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于衬底的 顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅电极可 以由U形结构与平面非U形结构的组合构成。例如，栅电极可以由形成在一个或多个平面非U形层 顶上的一个或多个U形金属层构成。
在一些实施例中，一对侧壁间隔体可以形成在栅极堆叠体的相对侧上，以夹住栅极堆叠体。侧 壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺碳的氮化硅和氮氧化硅的材料形成。用于形成侧 壁间隔体的工艺是本领域已知的，并且一般包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用 多个间隔体对，例如，可以在栅极堆叠体的相对侧上形成两对、三对或四对侧壁间隔体。
S/D区域1620可以形成在衬底1602内，与每一晶体管1640的栅极1622相邻。例如，S/D区 域1620可以使用注入/扩散工艺形成，或者使用蚀刻/沉积工艺形成。在前一种工艺中，可以将诸如 硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中，以形成S/D区域1620。离子注入工艺随后 可以是退火工艺，其将掺杂剂激活，并使其向衬底1602中扩散得更远。在后一种工艺中，可以首先 对衬底1602进行蚀刻，以在S/D区域1620的位置处形成凹陷。之后，可以实施外延沉积工艺，以 利用用于制作S/D区域1620的材料填充所述凹陷。在一些实施方式中，S/D区域1620可以是使用 诸如硅锗或者碳化硅的硅合金制作的。在一些实施例中，可以用诸如硼、砷或磷的掺杂剂对外延沉 积的硅合金进行原位掺杂。在一些实施例中，可以使用一种或多种替代的半导体材料(例如锗或III-V 族材料或合金)形成S/D区域1620。在其他实施例中，可以使用一层或多层的金属和/或金属合金来 形成S/D区域1620。
可以通过设置在装置层1604上的一个或多个互连层(在图39被示为互连层1606-1610)向/从 装置层1604的装置(例如，晶体管1640)路由电信号(例如，功率信号和/或I/O信号)。例如，装 置层1604的导电特征(例如，栅极1622和S/D接触部1624)可以与互连层1606-1610的互连结构 1628电耦合。一个或多个互连层1606-1610可以形成IC装置1600的金属化堆叠体(又称为“ILD堆 叠体”)1619。在一些实施例中，IC装置1600可以是“无源”装置，因为其不包括任何有源部件(例 如，晶体管)，而在其他实施例中，管芯1502可以是“有源”管芯，因为其包括有源部件。
互连结构1628可以布置在互连层1606-1610内，以根据宽范围的各种设计(具体而言，所述布 置不限于图39中描绘的互连结构1628的特定配置)对电信号进行路由。尽管图39中描绘了特定数 量的互连层1606-1610，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的IC装置。
在一些实施例中，互连结构1628可以包括采用诸如金属的导电材料填充的线1628a和/或过孔 1628b。线1628a可以被布置为在基本上与衬底1602的其上形成装置层1604的表面平行的平面的方 向上路由电信号。例如，线1628a可以在从图39的角度来看进出页面的方向上路由电信号。过孔1628b 可以被布置为在基本上与衬底1602的其上形成装置层1604的表面垂直的平面的方向上路由电信号。 在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦合到一起。
互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图39所示。在一 些实施例中，在互连层1606-1610中的不同互连层中设置在互连结构1628之间的电介质材料1626 可以具有不同成分；在其他实施例中，在不同互连层1606-1610之间的电介质材料1626的成分可以 是相同的。
第一互连层1606可以形成于装置层1604上方。在一些实施例中，第一互连层1606可以包括线 1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可以与装置层1604的接触部(例如， S/D接触部1624)耦合。
第二互连层1608可以形成于第一互连层1606上方。在一些实施例中，第二互连层1608可以包 括过孔1628b，以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚 起见在每一互连层内(例如，在第二互连层1608内)用线条在结构上勾画出了线1628a和过孔1628b， 但是在一些实施例中，线1628a和过孔1628b可以在结构上和/或材料上上连续的(例如，在双重金 属镶嵌工艺中同时填充的)。
可以根据结合第二互连层1608或第一互连层1606描述的类似技术和配置在第二互连层1608 上相继形成第三互连层1610(以及附加的互连层，根据需要)。在一些实施例中，互连层在IC装置 1600中的金属化堆叠体1619中“越高”(即，离装置层1604越远)，则可以越厚。
IC装置1600可以包括形成在互连层1606-1610上的表面绝缘材料1634(例如，聚酰亚胺或类 似材料)和一个或多个导电接触部1636。在图39中，导电接触部1636被示为采取接合焊盘的形式。 导电接触部1636可以与互连结构1628电耦合，并且被配置为将(多个)晶体管1640的电信号路由 至其他外部装置。例如，可以在一个或多个导电接触部1636上形成焊料接合，以将包括IC装置1600 的芯片与另一部件(例如，电路板)机械和/或电耦合。IC装置1600可以包括附加的或者替代的结 构，以路由来自互连层1606-1610的电信号；例如，导电接触部1636可以包括将电信号路由至外部 部件的其他类似特征(例如，柱)。
图40是可以包括根据本文公开的实施例中的任何实施例的一个或多个微电子结构100和/或微 电子组件150的IC装置组件1700的侧视截面图。IC装置组件1700包括设置在电路板1702(例如， 其可以是母板)上的多个部件。IC装置组件1700包括设置在电路板1702的第一面1740以及电路 板1702的相对的第二面1742上的部件；一般而言，部件可以设置在面1740和1742之一或两者上。 下文参考IC装置组件1700讨论的IC封装中的任何IC封装可以采取本文讨论的微电子组件150的 实施例中的任何实施例的形式，或者在其他情况下可以包括本文讨论的微电子结构100中的任何微 电子结构100。
在一些实施例中，电路板1702可以是PCB，其包括通过电介质材料层相互隔开并且通过导电 过孔而互连的多个金属层。所述金属层中的任何一者或多者可以是按照期望的电路图案形成的，从 而(任选地结合其他金属层)在耦合至电路板1702的部件之间路由电信号。在其他实施例中，电路 板1702可以是非PCB衬底。
图40中示出的IC装置组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740 的内插器上封装结构1736。耦合部件1716可以将内插器上封装结构1736电和机械耦合至电路板 1702，并且可以包括焊料球(如图40所示)、插座的公和母部分、粘合剂、底部填充材料、和/或任 何其他适当的电和/或机械耦合结构。
内插器上封装结构1736可以包括通过耦合部件1718耦合至封装内插器1704的IC封装1720。 耦合部件1718可以针对应用采取任何适当形式，例如，上文参考耦合部件1716讨论的形式。尽管 图40示出了单个IC封装1720，但是可以将多个IC封装耦合至封装内插器1704；实际上，可以将 附加的内插器耦合至封装内插器1704。封装内插器1704可以提供用于桥接电路板1702和IC封装 1720的居间衬底。IC封装1720可以是或者可以包括(例如)管芯(图38的管芯1502)、IC装置(例 如，图39的IC装置1600)或者任何其他适当部件。一般而言，封装内插器1704可以将连接扩展 至更宽的间距或者将连接重新路由至不同连接。例如，封装内插器1704可以将IC封装1720(例如， 管芯)耦合至耦合部件1716的一组球栅阵列(BGA)导电接触部，以用于耦合至电路板1702。在 图40所示的实施例中，IC封装1720和电路板1702附接至封装内插器1704的相对侧；在其他实施 例中，IC封装1720和电路板1702可以附接至封装内插器1704的同一侧。在一些实施例中，三个 或更多部件可以通过封装内插器1704而互连。
在一些实施例中，封装内插器1704可以被形成为PCB，该PCB包括通过电介质材料层相互 隔开并且通过导电过孔互连的多个金属层。在一些实施例中，封装内插器1704可以由环氧树脂、玻 璃纤维强化环氧树脂、具有无机填充物的环氧树脂、陶瓷材料或者诸如聚酰亚胺的聚合物材料形成。 在一些实施例中，封装内插器1704可以由交替的刚性或柔性材料形成，所述材料可以包括与上文描 述的用在半导体衬底中的材料相同的材料，例如硅、锗以及其他III-V族和IV族材料。封装内插器 1704可以包括金属线1710和过孔1708，过孔1708包括但不限于TSV 1706。封装内插器1704可以 进一步包括嵌入装置1714，所述嵌入装置既包括无源装置，又包括有源装置。这样的装置可以包括 但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD) 装置和存储器装置。也可以在封装内插器1704上形成诸如射频装置、功率放大器、功率管理装置、 天线、阵列、传感器和微机电系统(MEMS)装置的更复杂的装置。内插器上封装结构1736可以采 取本领域已知的任何内插器上封装结构的形式。在一些实施例中，封装内插器1704可以包括一个或 多个微电子结构100和/或微电子组件150。
IC装置组件1700可以括通过耦合部件1722耦合至电路板1702的第一面1740的IC封装1724。 耦合部件1722可以采取上文参考耦合部件1716讨论的实施例中的任何实施例的形式，并且IC封装 1724可以采取上文参考IC封装1720讨论的实施例中的任何实施例的形式。
图40中示出的IC装置组件1700包括通过耦合部件1728耦合至电路板1702的第二面1742 的封装上封装结构1734。封装上封装结构1734可以包括IC封装1726和IC封装1732，它们通过耦 合部件1730耦合到一起，使得IC封装1726设置在电路板1702与IC封装1732之间。耦合部件1728 和1730可以采取上文讨论的耦合部件1716的实施例中的任何实施例的形式，并且IC封装1726和 1732可以采取上文讨论的IC封装1720的实施例中的任何实施例的形式。封装上封装结构1734可 以是根据本领域已知的任何封装上封装结构配置的。
图41是可以包括根据本文公开的实施例中的任何实施例的一个或多个微电子结构100和/或微 电子组件150的示例性电装置1800的框图。例如，电装置1800的部件中的任何适当部件可以包括 本文公开的微电子结构100、微电子组件150、IC装置组件1700、IC装置1600或管芯1502中的一 者或多者。在图41中将多个部件示为包括在电装置1800中，但是这些部件中的任何一者或多者可 以被省略或者加倍，具体视应用的情况而定。在一些实施例中，可以将包括在电装置1800中的部件 中的一些或全部附接至一个或多个母板。在一些实施例中，这些部件中的一些或全部被制作到单个 片上系统(SoC)管芯上。
此外，在各种实施例中，电装置1800可以不包括图41所示的部件中的一者或多者，但是电装 置1800可以包括用于耦合至一个或多个部件的接口电路。例如，电装置1800可以不包括显示装置 1806，但是可以包括显示装置接口电路(例如，连接器和驱动器电路)，显示装置1806可以与所述 接口电路耦合。在另一组示例中，电装置1800可以不包括音频输入装置1824或音频输出装置1808， 但是可以包括音频输入或输出装置接口电路(例如，连接器和支持电路)，音频输入装置1824或音 频输出装置1808可以与所述接口电路耦合。
电装置1800可以包括处理装置1802(例如，一个或多个处理装置)。如本文所用，术语“处理 装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将所述电子数据变换成可以存储 于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置1802可以包括一个或 多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、 密码处理器(执行硬件内的密码算法的专用处理器)、服务器处理器、或者任何其他适当处理装置。 一般地，电装置1800可以包括存储器1804，存储器1804本身可以包括一种或多种存储器装置，诸 如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、 闪速存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理装置 1802共享管芯的存储器。这一存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态随机存 取存储器(eDRAM)或者自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，电装置1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如， 通信芯片1812可以被配置为管理用于向和从电装置1800传送数据的无线通信。术语“无线”及其派 生词可以用于描述可以通过非固态介质通过使用经调制的电磁辐射来传递数据的电路、装置、系统、 方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何导线，尽管在一些实施例中它 们可能不包含。
通信芯片1812可以实施很多种无线标准或协议中的任何无线标准或协议，包括但不限于电气 和电子工程师协会(IEEE)标准(包括WiFi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修正案))、长期演进(LTE)计划连同任何修正案、更新和/或修订(例如，高级LTE计 划、超移动宽带(UMB)计划(又称为“3GPP2”)等)。IEEE 802.16兼容型宽带无线接入(BWA) 网络一般被称为WiMAX网络，WiMAX是表示全球微波接入互操作性的首字母缩略词，其为通过 了IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动 通信系统(GSM)、通用分组无线电业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、 演进HSPA(E-HSPA)或LTE网络进行操作。通信芯片1812可以根据用于GSM演进的增强数据 (EDGE)、GSM EDGE无线电接入网(GERAN)、通用陆地无线电接入网(UTRAN)或演进UTRAN (E-UTRAN)进行操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字 增强无绳电信(DECT)、演进数据优化(EV-DO)、它们的衍生产物以及任何其他被指定为3G、4G、 5G及更高代的无线协议进行操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操 作。电装置1800可以包括天线1822，以促进无线通信和/或接收其他无线通信(例如AM或FM无 线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，例如电、光或者任何其他适当通信协议 (例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可 以专用于较短范围的无线通信，例如Wi-Fi或蓝牙，并且第二通信芯片1812可以专用于较长范围的 无线通信，例如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO及其他。 在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有 线通信。
电装置1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量储存 装置(例如，电池或电容器)和/或用于将电装置1800的部件耦合至与电装置1800分开的能量源(例 如，AC线路电源)的电路。
电装置1800可以包括显示装置1806(或者对应的接口电路，如上文所讨论的)。显示装置1806 可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器 (LCD)、发光二极管显示器或者平板显示器。
电装置1800可以包括音频输出装置1808(或者对应的接口电路，如上文所讨论的)。音频输 出装置1808可以包括生成可听指示的任何装置，例如扬声器、耳机或耳塞。
电装置1800可以包括音频输入装置1824(或者对应的接口电路，如上文所讨论的)。音频输 入装置1824可以包括生成表示声音的信号的任何装置，例如麦克风、麦克风阵列或者数字仪器(例 如，具有乐器数字接口(MIDI)输出的仪器)。
电装置1800可以包括GPS装置1818(或者对应的接口电路，如上文所讨论的)。GPS装置1818 可以与基于卫星的系统通信，并且可以接收电装置1800的位置，如本领域已知的。
电装置1800可以包括其他输出装置1810(或者对应的接口电路，如上文所讨论的)。其他输 出装置1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他装置提供信息的有 线或无线发送器或者附加的存储装置。
电装置1800可以包括其他输入装置1820(或者对应的接口电路，如上文所讨论的)。其他输 入装置1820的示例可以包括加速度计、陀螺仪、罗盘、图像俘获装置、键盘、诸如鼠标、触笔、触 控板的光标控制装置、条形码读取器、快速响应(QR)码读取器、任何传感器或者射频识别(RFID) 读取器。
电装置1800可以具有任何预期的外形因子，例如手提式或者移动电装置(例如，蜂窝电话、 智能电话、移动因特网装置、音乐播放器、平板计算机、膝上型计算机、笔记本计算机、超级本计 算机、个人数字助理(PDA)、超级移动个人计算机等)、台式电装置、服务器装置或其他联网计算 部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字视频录 像机或者可穿戴电装置。在一些实施例中，电装置1800可以是处理数据的任何其他电子装置。
下面的段落提供了本文公开的实施例的各种示例。
示例1是一种微电子组件，包括：微电子部件；衬底；以及贴片结构，其中，贴片结构至少部 分地耦合在微电子部件和衬底之间，贴片结构包括位于模制材料中的桥部件，所述模制材料是电介 质材料区域的部分，所述电介质材料区域具有第一表面和相对的第二表面，第一表面位于第二表面 与衬底之间，并且第一表面具有比第二表面大的粗糙度。
示例2包括示例1的主题，并且进一步指定：贴片结构包括导电柱的堆叠体。
示例3包括示例2的主题，并且进一步指定：导电柱的直径在从衬底到微电子部件的方向上增 加。
示例4包括示例2的主题，并且进一步指定：导电柱的直径在从衬底到微电子部件的方向上减 小。
示例5包括示例1-4中的任何示例的主题，并且进一步指定：贴片结构通过具有第一间距的第 一互连并且通过具有第二间距的第二互连耦合至微电子部件，并且第一间距小于第二间距。
示例6包括示例5的主题，并且进一步指定：第一互连位于桥部件和微电子部件之间的体积中。
示例7包括示例1-6中的任何示例的主题，并且进一步指定：贴片结构具有第一面和相对的第 二面，并且第二面位于第一面和微电子部件之间，并且贴片结构包括位于桥部件和第二面之间的焊 料。
示例8包括示例1-7中的任何示例的主题，并且进一步包括：位于微电子部件与贴片结构之间 的底部填充材料。
示例9包括示例1-8中的任何示例的主题，并且进一步指定：微电子部件是第一微电子部件， 微电子组件包括第二微电子部件，并且贴片结构耦合在第二微电子部件与衬底之间。
示例10包括示例9的主题，并且进一步指定：贴片结构通过具有第一间距的第一互连并且通 过具有第二间距的第二互连耦合至第二微电子部件，并且第一间距小于第二间距。
示例11包括示例10的主题，并且进一步指定：第一互连位于桥部件和第二微电子部件之间的 体积中。
示例12包括示例9-11中的任何示例的主题，并且进一步指定：模制材料位于第一微电子部件 和第二微电子部件之间。
示例13包括示例1-12中的任何示例的主题，并且进一步指定：贴片结构包括位于模制材料与 微电子部件之间的金属化区域。
示例14包括示例13的主题，并且进一步指定：金属化区域包括电介质材料，所述电介质材料 具有不同于模制材料的材料成分的材料成分。
示例15包括示例1-12中的任何示例的主题，并且进一步指定：模制材料接触微电子部件。
示例16包括示例15的主题，并且进一步指定：微电子部件包括第一表面和相对的第二表面， 所述微电子部件的第一表面位于贴片结构与微电子部件的第二表面之间，并且电介质材料区域的第 二表面与微电子部件的第二表面共面。
示例17包括示例1-16中的任何示例的主题，并且进一步指定：贴片结构通过互连耦合至衬底。
示例18包括示例17的主题，并且进一步指定：互连中的至少一些位于桥部件与衬底之间的体 积中。
示例19包括示例1-18中的任何示例的主题，并且进一步指定：贴片结构包括位于桥部件与衬 底之间的电介质材料，并且电介质材料具有不同于模制材料的材料成分的材料成分。
示例20包括示例19的主题，并且进一步指定：电介质材料包括管芯附接膜。
示例21包括示例19-20中的任何示例的主题，并且进一步包括：位于贴片结构与衬底之间的 底部填充材料，其中，底部填充材料具有不同于电介质材料的材料成分。
示例22包括示例1-21中的任何示例的主题，并且进一步指定：桥部件包括第一表面和与第一 表面相对的第二表面，桥部件的第一表面位于衬底与桥部件的第二表面之间，贴片结构包括第一表 面和与第一表面相对的第二表面，贴片结构的第一表面位于衬底与贴片结构的第二表面之间，并且 桥部件的第一表面提供了贴片结构的第一表面的部分。
示例23包括示例22的主题，并且进一步指定：电介质材料区域的第一表面提供了贴片结构的 第一表面的部分。
示例24包括示例22-23中的任何示例的主题，并且进一步包括：位于贴片结构的第一表面与 衬底之间的底部填充材料，其中，底部填充材料具有不同于模制材料的材料成分。
示例25包括示例1-24中的任何示例的主题，并且进一步包括：位于贴片结构与衬底之间的底 部填充材料，其中，底部填充材料具有不同于模制材料的材料成分。
示例26包括示例1-25中的任何示例的主题，并且进一步指定：桥部件包括贯穿半导体过孔。
示例27包括示例1-25中的任何示例的主题，并且进一步指定：桥部件不包括贯穿半导体过孔。
示例28包括示例1-27中的任何示例的主题，并且进一步指定：桥部件包括晶体管。
示例29包括示例1-27中的任何示例的主题，并且进一步指定：桥部件不包括晶体管。
示例30包括示例1-29中的任何示例的主题，并且进一步指定：衬底包括有机电介质材料。
示例31包括示例1-30中的任何示例的主题，并且进一步指定：衬底是内插器。
示例32包括示例1-31中的任何示例的主题，并且进一步指定：贴片结构包括导电接触部，所 述电介质材料区域的第二表面至少部分地位于导电接触部与微电子部件之间，并且所述电介质材料 区域的第一表面从导电接触部往回凹陷。
示例33是一种微电子组件，包括：微电子部件；衬底；以及贴片结构，其中，贴片结构至少 部分地耦合在所述微电子部件与衬底之间，所述贴片结构包括模制材料和位于所述模制材料中的桥 部件，所述模制材料具有第一面和相对的第二面，所述第二面位于所述第一面与所述微电子部件之 间，所述贴片结构包括导电柱，接近所述第一面的导电柱的直径小于接近所述第二面的导电柱的直 径，所述第一面具有比所述第二面大的粗糙度，并且所述模制材料接触所述微电子部件的侧面。
示例34包括示例33的主题，并且进一步指定：贴片结构通过具有第一间距的第一互连并且通 过具有第二间距的第二互连耦合至微电子部件，并且第一间距小于第二间距。
示例35包括示例34的主题，并且进一步指定：第一互连位于桥部件和微电子部件之间的体积 中。
示例36包括示例34-35中的任何示例的主题，并且进一步指定：第一互连电耦合微电子部件 和桥部件。
示例37包括示例33-36中的任何示例的主题，并且进一步指定：微电子部件是第一微电子部 件，该微电子组件包括第二微电子部件，并且贴片结构耦合在第二微电子部件与衬底之间。
示例38包括示例37的主题，并且进一步指定：贴片结构通过具有第一间距的第一互连并且通 过具有第二间距的第二互连耦合至第二微电子部件，并且第一间距小于第二间距。
示例39包括示例38的主题，并且进一步指定：第一互连位于桥部件和第二微电子部件之间的 体积中。
示例40包括示例38-39中的任何示例的主题，并且进一步指定：第一互连电耦合微电子部件 和桥部件。
示例41包括示例33-40中的任何示例的主题，并且进一步包括：位于贴片结构与衬底之间的 底部填充材料，其中，底部填充材料具有不同于模制材料的材料成分。
示例42包括示例33-41中的任何示例的主题，并且进一步指定：桥部件包括贯穿半导体过孔。
示例43包括示例33-41中的任何示例的主题，并且进一步指定：桥部件不包括贯穿半导体过 孔。
示例44包括示例33-43中的任何示例的主题，并且进一步指定：桥部件包括晶体管。
示例45包括示例33-43中的任何示例的主题，并且进一步指定：桥部件不包括晶体管。
示例46包括示例33-45中的任何示例的主题，并且进一步指定：衬底包括有机电介质材料。
示例47是一种微电子组件，包括：第一部件，其包括微电子部件；以及贴片结构，该贴片结 构包括作为电介质材料区域的部分的模制材料，该电介质材料区域具有第一表面和相对的第二表面， 第二表面位于第一表面与该微电子部件之间，并且第一表面具有比第二表面大的粗糙度；第二部件； 衬底，其中，贴片结构至少部分地耦合在微电子部件与衬底之间；以及位于衬底的凹陷中的桥部件， 其中，第一部件耦合至衬底和桥部件，并且第二部件耦合至衬底和桥部件。
示例48包括示例47的主题，并且进一步指定：贴片结构包括导电柱的堆叠体。
示例49包括示例48的主题，并且进一步指定：导电柱的直径在从衬底到微电子部件的方向上 增加。
示例50包括示例48的主题，并且进一步指定：导电柱的直径在从衬底到微电子部件的方向上 减小。
示例51包括示例47-50中的任何示例的主题，并且进一步指定：贴片结构通过具有第一间距 的第一互连并且通过具有第二间距的第二互连耦合至微电子部件，并且第一间距小于第二间距。
示例52包括示例51的主题，并且进一步指定：桥部件是第一桥部件，贴片结构包括嵌入在模 制材料中的第二桥部件，并且第一互连位于第二桥部件与微电子部件之间的体积中。
示例53包括示例52的主题，并且进一步指定：贴片结构具有第一面和相对的第二面，并且第 二面位于第一面和微电子部件之间，并且贴片结构包括位于第二桥部件与第二面之间的焊料。
示例54包括示例47-53中的任何示例的主题，并且进一步指定：第一部件进一步包括位于微 电子部件与贴片结构之间的底部填充材料。
示例55包括示例47-54中的任何示例的主题，并且进一步指定：微电子部件是第一微电子部 件，第一部件包括第二微电子部件，并且贴片结构耦合在第二微电子部件与衬底之间。
示例56包括示例55的主题，并且进一步指定：贴片结构通过具有第一间距的第一互连并且通 过具有第二间距的第二互连耦合至第二微电子部件，并且第一间距小于第二间距。
示例57包括示例52-56中的任何示例的主题，并且进一步指定：第一互连位于第二桥部件与 第二微电子部件之间的体积中。
示例58包括示例52-57中的任何示例的主题，并且进一步指定：所述模制材料位于第一微电 子部件和第二微电子部件之间。
示例59包括示例47-58中的任何示例的主题，并且进一步指定：贴片结构包括位于模制材料 与微电子部件之间的金属化区域。
示例60包括示例59的主题，并且进一步指定：金属化区域包括电介质材料，所述电介质材料 具有不同于模制材料的材料成分的材料成分。
示例61包括示例47-58中的任何示例的主题，并且进一步指定：模制材料接触微电子部件。
示例62包括示例61的主题，并且进一步指定：微电子部件包括第一表面和相对的第二表面， 所述微电子部件的第一表面位于贴片结构与微电子部件的第二表面之间，并且电介质材料区域的第 二表面与微电子部件的第二表面共面。
示例63包括示例47-62中的任何示例的主题，并且进一步指定：所述桥部件是第一桥部件， 贴片结构包括嵌入在模制材料中的第二桥部件，贴片结构包括位于第二桥部件与衬底之间的电介质 材料，并且电介质材料具有不同于模制材料的材料成分的材料成分。
示例64包括示例63的主题，并且进一步指定：电介质材料包括管芯附接膜。
示例65包括示例63-64中的任何示例的主题，并且进一步包括：位于贴片结构与衬底之间的 底部填充材料，其中，底部填充材料具有不同于电介质材料的材料成分。
示例66包括示例47-65中的任何示例的主题，并且进一步指定：所述桥部件是第一桥部件， 贴片结构包括嵌入在模制材料中的第二桥部件，第二桥部件包括第一表面和与第一表面相对的第二 表面，第二桥部件的第一表面位于衬底与第二桥部件的第二表面之间，贴片结构包括第一表面和与 第一表面相对的第二表面，贴片结构的第一表面位于衬底与贴片结构的第二表面之间，并且第二桥 部件的第一表面提供了贴片结构的第一表面的部分。
示例67包括示例66的主题，并且进一步指定：电介质材料区域的第一表面提供了贴片结构的 第一表面的部分。
示例68包括示例66-67中的任何示例的主题，并且进一步包括：位于贴片结构的第一表面与 衬底之间的底部填充材料，其中，底部填充材料具有不同于模制材料的材料成分。
示例69包括示例47-68中的任何示例的主题，并且进一步包括：位于贴片结构与衬底之间的 底部填充材料，其中，底部填充材料具有不同于模制材料的材料成分。
示例70包括示例47-69中的任何示例的主题，并且进一步指定：所述桥部件是第一桥部件， 并且贴片结构包括嵌入在模制材料中的第二桥部件。
示例71包括示例47-70中的任何示例的主题，并且进一步指定：第二桥部件包括贯穿半导体 过孔。
示例72包括示例47-70中的任何示例的主题，并且进一步指定：第二桥部件不包括贯穿半导 体过孔。
示例73包括示例47-72中的任何示例的主题，并且进一步指定：第二桥部件包括晶体管。
示例74包括示例47-72中的任何示例的主题，并且进一步指定：第二桥部件不包括晶体管。
示例75包括示例47-74中的任何示例的主题，并且进一步指定：衬底包括有机电介质材料。
示例76包括示例47-75中的任何示例的主题，并且进一步指定：桥部件包括贯穿半导体过孔。
示例77包括示例47-75中的任何示例的主题，并且进一步指定：桥部件不包括贯穿半导体过 孔。
示例78包括示例47-77中的任何示例的主题，并且进一步指定：桥部件包括晶体管。
示例79包括示例47-77中的任何示例的主题，并且进一步指定：桥部件不包括晶体管。
示例80包括示例47-79中的任何示例的主题，并且进一步指定：第二部件包括微电子部件以 及贴片结构，所述贴片结构包括作为电介质材料区域的部分的模制材料，所述电介质材料区域具有 第一表面和相对的第二表面，第二表面位于第一表面与微电子部件之间，并且第一表面具有比第二 表面大的粗糙度。
示例81是一种电子装置，包括：电路板；以及导电耦合至电路板的微电子组件，其中，所述 微电子组件包括根据示例1-80中的任何示例的微电子组件中的任何微电子组件。
示例82包括示例81的主题，并且进一步指定：电子装置是手提式计算装置、膝上型计算装置、 可穿戴计算装置或者服务器计算装置。
示例83包括示例81-82中的任何示例的主题，并且进一步指定：电路板是母板。
示例84包括示例81-83中的任何示例的主题，并且进一步包括：通信耦合至电路板的显示器。
示例85包括示例84的主题，并且进一步指定：所述显示器包括触摸屏显示器。
示例86包括示例81-85中的任何示例的主题，并且进一步包括：围绕所述电路板和所述微电 子组件的外壳。
示例87是一种制造微电子结构的方法，其包括本文公开的方法中的任何方法。
示例88是一种制造微电子组件的方法，其包括本文公开的方法中的任何方法。

Claims (20)

1.一种微电子组件，包括：
微电子部件；
衬底；以及
贴片结构，其中，所述贴片结构至少部分地耦合在所述微电子部件与所述衬底之间，所述贴片结构包括位于模制材料中的桥部件，所述模制材料是电介质材料区域的部分，所述电介质材料区域具有第一表面和相对的第二表面，所述第一表面位于所述第二表面与所述衬底之间，并且所述第一表面具有比所述第二表面更大的粗糙度。
2.根据权利要求1所述的微电子组件，其中，所述贴片结构包括导电柱的堆叠体。
3.根据权利要求2所述的微电子组件，其中，所述导电柱的直径在从所述衬底到所述微电子部件的方向上增加。
4.根据权利要求2所述的微电子组件，其中，所述导电柱的直径在从所述衬底到所述微电子部件的方向上减小。
5.根据权利要求1所述的微电子组件，其中，所述贴片结构通过具有第一间距的第一互连并且通过具有第二间距的第二互连耦合至所述微电子部件，并且所述第一间距小于所述第二间距。
6.根据权利要求1-5中任一项所述的微电子组件，其中，所述贴片结构具有第一面和相对的第二面，所述第二面位于所述第一面和所述微电子部件之间，并且所述贴片结构包括位于所述桥部件和所述第二面之间的焊料。
7.根据权利要求1-5中任一项所述的微电子组件，其中，所述贴片结构包括导电接触部，所述电介质材料区域的所述第二表面至少部分地位于所述导电接触部与所述微电子部件之间，并且所述电介质材料区域的所述第一表面从所述导电接触部往回凹陷。
8.一种微电子组件，包括：
微电子部件；
衬底；以及
贴片结构，其中，所述贴片结构至少部分地耦合在所述微电子部件与所述衬底之间，所述贴片结构包括模制材料和位于所述模制材料中的桥部件，所述模制材料具有第一面和相对的第二面，所述第二面位于所述第一面与所述微电子部件之间，所述贴片结构包括导电柱，接近所述第一面的导电柱的直径小于接近所述第二面的导电柱的直径，所述第一面具有比所述第二面大的粗糙度，并且所述模制材料接触所述微电子部件的侧面。
9.根据权利要求8所述的微电子组件，其中，所述微电子部件是第一微电子部件，所述微电子组件包括第二微电子部件，并且所述贴片结构耦合在所述第二微电子部件与所述衬底之间。
10.根据权利要求8所述的微电子组件，还包括：
位于所述贴片结构与所述衬底之间的底部填充材料，其中，所述底部填充材料具有不同于所述模制材料的材料成分。
11.根据权利要求8-10中任一项所述的微电子组件，其中，所述桥部件包括贯穿半导体过孔。
12.根据权利要求8-10中任一项所述的微电子组件，其中，所述桥部件不包括贯穿半导体过孔。
13.一种微电子组件，包括：
第一部件，包括：
微电子部件；以及
贴片结构，所述贴片结构包括作为电介质材料区域的部分的模制材料，所述电介质材料区域具有第一表面和相对的第二表面，所述第二表面位于所述第一表面与所述微电子部件之间，并且所述第一表面具有比所述第二表面大的粗糙度；
第二部件；
衬底，其中，所述贴片结构至少部分地耦合在所述微电子部件与所述衬底之间，以及
位于所述衬底的凹陷中的桥部件，其中，所述第一部件耦合至所述衬底和所述桥部件，并且所述第二部件耦合至所述衬底和所述桥部件。
14.根据权利要求13所述的微电子组件，其中，所述贴片结构包括位于所述模制材料与所述微电子部件之间的金属化区域。
15.根据权利要求14所述的微电子组件，其中，所述金属化区域包括电介质材料，所述电介质材料具有不同于所述模制材料的材料成分的材料成分。
16.根据权利要求13所述的微电子组件，其中，所述模制材料接触所述微电子部件。
17.根据权利要求16所述的微电子组件，其中，所述微电子部件包括第一表面和相对的第二表面，所述微电子部件的所述第一表面位于所述贴片结构与所述微电子部件的所述第二表面之间，并且所述电介质材料区域的所述第二表面与所述微电子部件的所述第二表面共面。
18.根据权利要求13所述的微电子组件，其中，所述桥部件是第一桥部件，所述贴片结构包括嵌入在所述模制材料中的第二桥部件，所述贴片结构包括位于所述第二桥部件与所述衬底之间的电介质材料，并且所述电介质材料具有不同于所述模制材料的材料成分的材料成分。
19.根据权利要求18所述的微电子组件，其中，所述电介质材料包括管芯附接膜。
20.根据权利要求13-19中任一项所述的微电子组件，其中，所述桥部件是第一桥部件，并且所述贴片结构包括嵌入在所述模制材料中的第二桥部件。
CN202210070624.5A 2021-02-23 2022-01-21 包括桥的微电子组件 Pending CN114975327A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/183,132 2021-02-23
US17/183,132 US20220270976A1 (en) 2021-02-23 2021-02-23 Microelectronic assemblies including bridges

Publications (1)

Publication Number Publication Date
CN114975327A true CN114975327A (zh) 2022-08-30

Family

ID=82702417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210070624.5A Pending CN114975327A (zh) 2021-02-23 2022-01-21 包括桥的微电子组件

Country Status (3)

Country Link
US (1) US20220270976A1 (zh)
CN (1) CN114975327A (zh)
DE (1) DE102022101224A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11823980B2 (en) * 2021-07-29 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
DE102022101224A1 (de) 2022-08-25
US20220270976A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US11817390B2 (en) Microelectronic component having molded regions with through-mold vias
US20200395300A1 (en) Substrateless double-sided embedded multi-die interconnect bridge
US11854834B2 (en) Integrated circuit package supports
US20230317597A1 (en) Integrated circuit structures with contoured interconnects
US11688692B2 (en) Embedded multi-die interconnect bridge having a substrate with conductive pathways and a molded material region with through-mold vias
NL2029640B1 (en) Microelectronic structures including glass cores
CN114725053A (zh) 包括桥接器的微电子结构
CN114725054A (zh) 包括桥的微电子结构
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
CN114975327A (zh) 包括桥的微电子组件
EP4152366A2 (en) Microelectronic assemblies including solder and non-solder interconnects
CN114725050A (zh) 包括桥接器的微电子结构
US11521923B2 (en) Integrated circuit package supports
US20240006381A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
CN111183523A (zh) 在源极区和漏极区之间包括第一和第二半导体材料的晶体管及其制造方法
US20240006366A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
US20230086691A1 (en) Microelectronic assemblies including bridges
CN114725051A (zh) 包括桥接器的微电子结构
CN114725052A (zh) 包括桥接器的微电子结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination