CN114725050A - 包括桥接器的微电子结构 - Google Patents

包括桥接器的微电子结构 Download PDF

Info

Publication number
CN114725050A
CN114725050A CN202111346654.6A CN202111346654A CN114725050A CN 114725050 A CN114725050 A CN 114725050A CN 202111346654 A CN202111346654 A CN 202111346654A CN 114725050 A CN114725050 A CN 114725050A
Authority
CN
China
Prior art keywords
microelectronic
conductive
conductive contacts
conductive contact
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111346654.6A
Other languages
English (en)
Inventor
O·G·卡尔哈德
N·A·德什潘德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114725050A publication Critical patent/CN114725050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本文公开了包括桥接器的微电子结构以及相关组件和方法。在一些实施例中，微电子结构可以包括衬底和桥接器。

Description

包括桥接器的微电子结构
背景技术
在常规微电子封装中，管芯可以通过焊料附接到有机封装衬底。例如，这种封装可能受限于封装衬底和管芯之间可实现的互连密度、可实现的信号传输速度以及可实现的小型化。
附图说明
通过以下结合附图进行的详细描述，将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
图1是根据各个实施例的示例性微电子结构的侧视截面图。
图2是根据各个实施例的包括图1的微电子结构的示例性微电子组件的侧视截面图。
图3-10是根据各个实施例的用于制造图2的微电子组件的示例性过程中的各个阶段的侧面截面图。
图11是根据各个实施例的示例性微电子结构的侧视截面图。
图12是根据各个实施例的示例性微电子组件的侧视截面分解图。
图13-14是根据各个实施例的示例性微电子组件的侧视截面图。
图15-23是根据各个实施例的用于制造图13的微电子组件的示例性过程中的各种阶段的侧视截面图。
图24-25是根据各个实施例的示例性微电子组件的侧视截面图。
图26-33是根据各个实施例的用于制造图25的微电子组件的示例性过程中的各个阶段的侧视截面图。
图34-35是根据各个实施例的示例性微电子组件的侧视截面图。
图36是根据各个实施例的具有研磨表面的焊料中的研磨痕迹的俯视图。
图37-41是根据各个实施例的用于制造图35的微电子组件的示例性过程中的各种阶段的侧视截面图。
图42-44是根据各个实施例的示例性微电子组件的侧视截面图。
图45-52是根据各个实施例的用于制造图44的微电子组件的示例性过程中的各种阶段的侧视截面图。
图53是根据各个实施例的示例性微电子组件的侧视截面分解图。
图54是根据本文公开的任何实施例的可以包括在微电子结构或微电子组件中的晶圆和管芯的俯视图。
图55是根据本文公开的任何实施例的可以包括在微电子结构或微电子组件中的集成电路(IC)器件的侧视截面图。
图56是根据本文公开的任何实施例的可以包括微电子结构或微电子组件的IC器件组件的侧视截面图。
图57是根据本文公开的任何实施例的可以包括微电子结构或微电子组件的示例性电气设备的框图。
具体实施方式
本文公开了包括桥接器的微电子结构以及相关组件和方法。在一些实施例中，微电子结构可以包括衬底和在衬底的腔中的桥接器。微电子部件可以耦合到衬底和桥接器。
为了在微电子封装中实现高互连密度，一些常规方法需要昂贵的制造操作，例如在面板规模上完成的在嵌入式桥接器上方的衬底层中的精细间距过孔形成和第一级互连镀敷。本文公开的微电子结构和组件可以在不以常规的昂贵的制造操作为代价的情况下实现与常规方法一样高或更高的互连密度。此外，本文公开的微电子结构和组件为电子设计者和制造商提供了新的灵活性，允许他们选择实现他们的器件目标的架构，而没有额外的成本或制造复杂性。
在以下详细描述中，参考形成其一部分的附图，其中相同的附图标记始终表示相同的部分，并且其中通过说明的方式示出了可以实施的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下详细描述不应被理解为是限制性的。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，可以不以所呈现的顺序执行这些操作。所描述的操作可以以与所描述的实施例不同的顺序来执行。在另外的实施例中，可以执行各种另外的操作，和/或可以省略所描述的操作。
对于本公开，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。短语“A或B”表示(A)、(B)或(A和B)。附图不一定是按比例的。尽管许多附图示出了具有平坦壁和直角拐角的直线结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将表现出圆角、表面粗糙度和其他特征。
本说明书使用短语“在一个实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。当用于描述大小范围时，短语“在X和Y之间”表示包括X和Y的范围。
图1是示例性微电子结构100的侧视截面图。微电子结构100可以包括衬底102和在衬底102的“顶”面处的空腔120中的桥接器部件110。衬底102可以包括电介质材料112和导电材料108，其中导电材料108(例如，如所示的，以线和过孔)布置在电介质材料112中以提供穿过衬底102的导电路径。在一些实施例中，电介质材料112可以包括有机材料，例如有机堆积膜。在一些实施例中，例如，电介质材料112可以包括陶瓷、其中具有填料颗粒的环氧树脂膜、玻璃、无机材料或有机和无机材料的组合。在一些实施例中，导电材料108可以包括金属(例如，铜)。在一些实施例中，衬底102可以包括电介质材料112/导电材料108的层，其中一层中的导电材料108的线通过导电材料108的过孔电耦合到相邻层中的导电材料108的线。例如，可以使用印刷电路板(PCB)制造技术来形成包括这些层的衬底102。衬底102可以包括N个这样的层，其中N是大于或等于一的整数；在附图中，从衬底102最靠近空腔120的面开始以降序来标记这些层(例如，层N、层N-1、层N-2等)。尽管在附图中的各个图中示出了电介质材料112/导电材料108的层的特定数量和布置，但是这些特定数量和布置仅是说明性的，并且可以使用电介质材料112/导电材料108的任何期望的数量和布置。例如，尽管图1和其他附图在桥接器部件110下方的层N-1中没有示出导电材料108，但是导电材料108可以存在于在桥接器部件110下方的层N-1中。此外，尽管在衬底102中示出了特定数量的层(例如，五层)，但是这些层可以仅表示衬底102的部分，并且可以存在另外的层(例如，层N-5、N-6等)。
如上所述，微电子结构100可以包括在衬底102的“顶”面处的空腔120。在图1的实施例中，空腔120在“顶”面处延伸穿过表面绝缘材料104，并且空腔的底部由“最顶部”的电介质材料112提供。表面绝缘材料104可以包括阻焊剂和/或其他电介质材料，其可以提供表面电绝缘，并且可以与基于焊料的或非基于焊料的互连相兼容，视情况而定。在其他实施例中，衬底102中的空腔120可以延伸到电介质材料112中，如下文进一步论述。空腔120可以具有锥形形状，如图1所示，朝向空腔120的底部变窄。衬底102可以包括在“顶”面处的导电触点114，其耦合到由导电材料108穿过电介质材料112形成的导电路径，从而允许电耦合到导电触点114的部件(图1中未示出，但如下面参考图2讨论的)至衬底102内的电路和/或至电耦合到衬底102的其他部件。导电触点114可以包括表面涂装116，其可以保护导电触点的下层材料免受腐蚀。在一些实施例中，表面涂装116可以包括镍、钯、金或其组合。导电触点114可以位于“顶”面处和空腔120之外；如图所示，表面绝缘材料104可以包括开口，在该开口的底部处暴露导电触点114的表面涂装116。本文所公开的任何导电触点可以包括表面涂装116，无论是否明确地示出了这种表面涂装116。在图1中，焊料106(例如，焊球)可以设置在开口中，并且与导电触点114导电接触。如图1和其他附图所示，表面绝缘材料104中的这些开口可以是锥形的，朝着导电触点114变窄。在一些实施例中，导电触点114上的焊料106可以是第一级互连，而在其他实施例中，非焊料第一级互连可以用于将导电触点114电耦合到另一部件。如本文中所使用的，“导电触点”可以指导电材料(例如，一种或多种金属)的部分，其用作不同部件之间的界面的部分；尽管在附图中的各图中以特定方式示出了本文所讨论的一些导电触点，但是任何导电触点可以凹入部件的表面、与部件的表面齐平或者远离部件的表面延伸，并且可以采取任何适当的形式(例如，导电焊盘或插座)。
桥接器部件110可以设置在空腔120中，并且可以耦合到衬底102。该耦合可以包括电互连或者可以不包括电互连；在图1的实施例中，桥接器部件110通过桥接器部件110的“底”面和衬底102之间的粘合剂122(例如，管芯附着膜(DAF))机械地耦合到衬底102的电介质材料112，而在本文其他部分描述其他类型的耦合。桥接器部件110可以包括在其“顶”面处的导电触点118；如下面参考图2所讨论的，这些导电触点118可以用于将桥接器部件110电耦合到一个或多个其他微电子部件。桥接器部件110可以包括至导电触点118(和/或至包括在桥接器部件110中的其他电路和/或至桥接器部件110的其他导电触点，如下面讨论的)的导电路径(例如，包括线和过孔，如下面参考图55讨论的)。在一些实施例中，桥接器部件110可以包括半导体材料(例如，硅)；例如，桥接器部件110可以是如下面参考图54所讨论的管芯1502，并且可以包括如下面参考图55所讨论的集成电路(IC)器件1600。在一些实施例中，桥接器部件110可以是“有源”部件，因为其可以包含一个或多个有源器件(例如，晶体管)，而在其他实施例中，桥接器部件110可以是“无源”部件，因为其不包含一个或多个有源器件。可以制造桥接器部件110以便允许比衬底102更大的互连密度。因此，桥接器部件110的导电触点118的间距202可以小于衬底102的导电触点114的间距198。当多个微电子部件耦合到桥接器部件110时(例如，如下面参考图2所讨论的)，这些微电子部件可以使用通过桥接器部件110的电路径(并且当存在时，可以使用桥接器部件110内的其他电路)以在它们之间实现相对于经由衬底102的导电触点114所进行的互连而言更高密度的互连。
微电子结构100的元件的尺寸可以采用任何适当的值。例如，在一些实施例中，导电触点114的金属线的厚度138可以在5微米与25微米之间。在一些实施例中，表面涂装116的厚度128可以在5微米与10微米之间(例如，7微米的镍和小于100纳米的钯和金中的每一个)。在一些实施例中，粘合剂122的厚度142可以在2微米与10微米之间。在一些实施例中，桥接器部件110的导电触点118的间距202可以小于70微米(例如，在25微米与70微米之间、在25微米与65微米之间、在40微米与70微米之间、或小于65微米)。在一些实施例中，导电触点114的间距198可以大于70微米(例如，在90微米与150微米之间)。在一些实施例中，表面绝缘材料104的厚度126可以在25微米与50微米之间。在一些实施例中，焊料106在表面绝缘材料104之上的高度124可以在25微米与50微米之间。在一些实施例中，桥接器部件110的厚度140可以在30微米与200微米之间。在一些实施例中，微电子结构100可以具有小于100平方毫米(例如，在4平方毫米与80平方毫米之间)的占用面积。
与图1和其他附图的微电子结构类似，微电子结构100可以包括在更大的微电子组件中。图2示出了这种微电子组件150的示例，其可以包括一个或多个微电子部件130，所述微电子部件具有(例如，通过焊料106或另一互连结构)耦合到桥接器部件110的导电触点118的导电触点134和(例如，通过焊料106或另一互连结构，如以上所讨论的)耦合到衬底102的导电触点114的导电触点132。图2示出两个微电子部件130(微电子部件130-1和130-2)，但是微电子组件150可以包括更多或更少的微电子部件130。尽管图2将微电子部件130-1/130-2示为基本上“覆盖”微电子结构100的邻近表面，但这仅是说明性的，而不必非是这种情况。此外，尽管图1和2(以及其他附图)示出了在衬底102中包括单个桥接器部件110的微电子结构100/微电子组件150，但这仅是为了便于说明，并且微电子结构100/微电子组件150可以在衬底102中包括多个桥接器部件110。
微电子部件130可以包括至导电触点132/134(和/或至包括在微电子部件130中的其他电路和/或至微电子部件130的其他导电触点，未示出)的导电路径(例如，包括线和过孔，如下面参考图55所讨论的)。在一些实施例中，微电子部件130可以包括半导体材料(例如，硅)；例如，微电子部件130可以是如下面参考图54所讨论的管芯1502，并且可以包括如下面参考图55所讨论的IC器件1600。在一些实施例中，微电子部件130可以是“有源”部件，因为其可以包含一个或多个有源器件(例如，晶体管)，而在其他实施例中，微电子部件130可以是“无源”部件，因为其不包含一个或多个有源器件。在一些实施例中，例如，微电子部件130可以是逻辑管芯。更一般地，微电子部件130可以包括用于执行任何期望的功能的电路。例如，一个或多个微电子部件130可以是逻辑管芯(例如，基于硅的管芯)，并且一个或多个微电子部件130可以是存储器管芯(例如，高带宽存储器)。如以上参考图1所讨论的，当多个微电子部件130耦合到桥接器部件110(例如，如图2所示)时，这些微电子部件130可以使用通过桥接器部件110的电路径(并且当存在时，可以使用桥接器部件110内的其他电路)以在它们之间实现相对于经由衬底102的导电触点114所进行的互连而言更高密度的互连。
如本文中所使用的，“导电触点”可以指导电材料(例如，金属)的部分，其用作不同部件之间的接口；导电触点可以凹入部件的表面、与部件的表面齐平或者远离部件的表面延伸，并且可以采取任何适当的形式(例如，导电焊盘或插座)。
在一些实施例中，模制材料144可以设置在微电子结构100与微电子部件130之间，并且也可以设置在微电子部件130之间和微电子部件130之上(未示出)。在一些实施例中，模制材料144可以包括多种不同类型的模制材料，包括微电子部件130与微电子结构100之间的底部填充材料以及设置在微电子部件130之上和微电子部件130的侧面处的不同材料。可以用于模制材料144的示例性材料视情况包括环氧树脂材料。
微电子组件150还示出了在衬底102的“底”面(与“顶”面相对)处的表面绝缘材料104，在表面绝缘材料104中具有锥形开口，在锥形开口的底部处设置导电触点206。焊料106可以设置在这些开口中，与导电触点206导电接触。导电触点206还可以包括表面涂装(未示出)。在一些实施例中，导电触点206上的焊料106可以是第二级互连(例如，用于球栅阵列布置的焊球)，而在其他实施例中，非焊料第二级互连(例如，针栅阵列布置或盘栅阵列布置)可以用于将导电触点206电耦合到另一部件。导电触点206/焊料106(或其他第二级互连)可以用于将衬底102耦合到另一部件，例如电路板(例如，主板)、内插器或另一IC封装，如本领域中已知且如下面参考图56所讨论的。在其中微电子组件150包括多个微电子部件130的实施例中，微电子组件150可以被称为多芯片封装(MCP)。微电子组件150可以包括附加部件，例如无源部件(例如，设置在衬底102的“顶”面或“底”面处的表面安装电阻器、电容器和电感器)、有源部件或其他部件。
图3-10是根据各个实施例的用于制造图2的微电子组件150的示例性过程中的各个阶段的侧视截面图。尽管可以参考本文公开的微电子结构100/微电子组件150的特定实施例来说明图3-10的过程(以及下面讨论的其他附图中的过程)的操作，但是该方法可以用于形成任何适当的微电子结构100/微电子组件150。在图3-10中(以及在表示本文公开的其他制造过程的附图中)操作以特定顺序且每次一个地示出，但是操作可以根据需要重新排序和/或重复(例如，当制造多个微电子结构100/微电子组件150时并行执行不同的操作)。
图3示出了包括初始衬底102的组件，该初始衬底包括电介质材料112和图案化的导电材料108。图3的组件可以使用常规封装衬底制造技术(例如，电介质材料层112的叠层等)来制造，并且可以包括多达N-1的层。
图4示出了为图4的初始衬底102制造附加第N层之后的组件。图4的组件包括导电触点114的下层金属。图4的组件可以使用常规封装衬底制造技术来制造。
图5示出了在图4的组件上形成表面绝缘材料104层之后的组件。
图6示出了在图5的组件的表面绝缘材料104中图案化开口以暴露导电触点114的下层金属、形成导电触点114的表面涂装116、以及形成空腔120之后的组件。在一些实施例中，表面绝缘材料104中的开口(包括空腔120)可以通过机械图案化、激光图案化、干法蚀刻图案化或光刻图案化技术形成。
图7示出了在图6的组件上执行清洁操作且在导电触点114上形成焊料106(例如，微球)之后的组件。
图8示出了在使用粘合剂122将桥接器部件110附接到图7的组件的空腔120的暴露的电介质材料112之后的组件。在一些实施例中，粘合剂122可以是DAF，并且附接桥接器部件110可以包括执行膜固化操作。图8的组件可以采取图1的微电子结构100的形式。
图9示出了将微电子部件130附接到图8的组件之后的组件。在一些实施例中，该附接可以包括热压接合(TCB)操作。在一些实施例中，在TCB操作之前，可以在导电触点118、导电触点132和/或导电触点134上提供额外的焊料。
图10示出了在将模制材料144设置到图9的组件之后的组件。如上所述，在一些实施例中，图10的模制材料144可以包括多种不同的材料(例如，微电子部件130和微电子结构100之间的毛细底部填充材料，以及微电子部件130上方的不同材料)。图10的组件可以采取图2的微电子组件150的形式。如以上所讨论的，模制材料144可以包括底部填充材料(例如，毛细底部填充材料)。
图3-53中的各个图示出了具有各种特征的示例性微电子结构100/微电子组件150。这些微电子结构100/微电子组件150的特征可以与本文公开的任何其他特征视情况组合，以形成微电子结构100/微电子组件150。例如，本文公开的任何微电子结构100可以耦合到一个或多个微电子部件130(例如，如以上参考图2-10所讨论的)以形成微电子组件150，并且本文公开的任何微电子组件150可以与其组成微电子结构100分开制造。图1和2的多个元件与图3-53共享；为了便于讨论，不再重复对这些元件的描述，并且这些元件可以采取本文公开的任何实施例的形式。
微电子结构100可以包括在衬底102的“顶”面处延伸穿过表面绝缘材料104的空腔120(例如，如以上参考图1所讨论的)。在一些实施例中，衬底102的电介质材料112可以提供空腔120的底部(例如，如以上参考图1所讨论的)，而在其他实施例中，另一种材料可以提供空腔120的底部。
尽管本文中的各附图将衬底102示为无芯衬底(例如，具有在相同方向上都逐渐变细的过孔)，但是本文所公开的衬底102中的任何一个可以是有芯衬底102。例如，图11示出了微电子结构100，其具有与图1的微电子结构类似的特征，但是具有带有芯178(导电路径(未示出)可以延伸穿过该芯)的衬底102。如图11所示，有芯衬底102可以包括朝着芯178逐渐变细(并且因此在芯178的相对侧在相反方向上逐渐变细)的过孔。
如上所述，在一些实施例中，桥接器部件110可以包括除了在其“顶”面处的导电触点118之外的导电触点；例如，如多个附图所示，桥接器部件110可以包括在其“底”面处的导电触点182。例如，图12示出了与图1类似的微电子结构100的实施例，但是其中桥接器部件110的导电触点182通过焊料106耦合到衬底102的导电触点180。在微电子结构11中，桥接器部件110的导电触点182可以导电地耦合到衬底102的空腔120的底部处的导电触点180(例如，通过焊料106或另一类型的互连)。在一些实施例中，导电触点180可以在电介质材料112中的对应空腔的底部，如图所示。导电触点180可以包括在其暴露表面处的表面涂装116，如图所示。衬底102与桥接器部件110之间的直接电连接(即，不通过微电子部件130的电连接)可以实现衬底102与桥接器部件110之间的直接电力和/或输入/输出(I/O)路径，这可导致电力输送益处和/或信号时延益处。在一些实施例中，导电触点182的间距可以在40微米与1毫米之间(例如，在40微米与50微米之间，或在100微米与1毫米之间)。在其中桥接器部件110在其“底”面处包括导电触点182以耦合到衬底102的空腔120的底部处的导电触点180的实施例中，电介质材料(例如，毛细底部填充材料)可以支持这些连接；为了清楚地说明，在附图中的各图中没有示出这种材料。
在一些实施例中，可以将多个微电子部件130组装在一起成为复合体，该复合体然后通过布线区域171耦合到桥接器部件110和衬底102。例如，图13-14是根据各个实施例的包括布线区域171的示例性微电子组件150的侧视截面图。在图13的实施例中，桥接器部件110可以设置在衬底102的空腔120中，但是在其“底”面处可以不包括导电触点182，并且可以与衬底102的电介质材料112接触或者可以不与衬底102的电介质材料112接触；相反，如图所示，底部填充材料147可以将桥接器部件110机械地固定到衬底102。在一些实施例中，底部填充材料147可以在桥接器部件110与衬底102的电介质材料112之间延伸，可以围绕桥接器部件110的侧面延伸，可以在桥接器部件110与布线区域171之间延伸，和/或可以在衬底102与布线区域171之间延伸。在图13的实施例中，在桥接器部件110的“底”面处可以存在模制材料145；模制材料145可以具有与底部填充材料147相同的材料组分或不同的材料组分。模制材料145可以用于在组装操作期间为桥接器部件110提供机械支撑，并且本文所公开的桥接器部件110中的任何适当的桥接器部件可以包括这种模制材料。在一些实施例中，模制材料145可以具有在15微米与50微米之间的厚度。
图13的布线区域171可以包括与微电子部件130的侧面和“底”面接触的模制材料144，以及通过焊料106分别耦合到导电触点132和134的导电触点133和135。导电触点133和135以及将导电触点133和135分别耦合到导电触点132和134的焊料106可以嵌入在模制材料144中，如图所示。在布线区域171之外，导电触点133可以通过中间焊料106耦合到衬底102的导电触点114，并且导电触点135可以通过中间焊料106耦合到桥接器部件110的导电触点118。如图所示，导电触点114与导电触点133之间的焊料106以及导电触点118与导电触点135之间的焊料106可以在模制材料144之外，并且可以至少部分地由底部填充材料147围绕，如图所示。在一些实施例中，布线区域171的模制材料144的厚度141可以在5微米与20微米之间(例如，在8微米与15微米之间)。
图14的实施例具有许多与图13的实施例共同的特征，但是图14的桥接器部件110可以包括在其“底”面处的导电触点182，并且这些导电触点182可以通过中间焊料106耦合到衬底102的导电触点180。当存在时，桥接器部件110的一个或多个导电触点182可以通过穿过桥接器部件110(包括例如一个或多个穿硅过孔(TSV))的导电路径耦合到桥接器部件110的一个或多个导电触点118，和/或桥接器部件110的导电触点182可以耦合到桥接器部件110内的电元件(例如，晶体管、二极管、电阻器、电容器、电感器等)。如图14所示，底部填充材料147可以至少部分地围绕导电触点180和导电触点182之间的焊料106。图13和14的微电子组件150可以实现相关特征的良好共面性，而无需昂贵的平坦化操作(例如，无需化学机械平坦化(CMP))，并且还可以避免高柱的镀敷，所述镀敷可能难以精确地且廉价地进行。
可以使用任何适当的技术制造如图13和14中所示的微电子组件150。例如，图15-23是根据各个实施例的用于制造图13的微电子组件150的示例性过程中的各种阶段的侧视截面图。
图15示出了包括载体131的组件，该载体具有印刷在其上的导电触点133和135，并且具有在导电触点133/135上的焊料106。在一些实施例中，载体131可以是晶圆，并且可以在载体131与载体131上的材料之间的界面处具有一个或多个释放层(未示出)。在一些实施例中，导电触点133/135可以通过电镀操作形成在载体131上，并且导电触点133/135可以被定位成将微电子部件130和桥接器部件110定位在其期望的位置。
图16示出了在经由焊料106将微电子部件130耦合到图15的组件的导电触点133/135之后的组件。特别地，微电子部件130的导电触点132可以耦合到导电触点133，并且微电子部件130的导电触点134可以耦合到导电触点135。在一些实施例中，微电子部件130本身可以包括导电触点132和134上的焊料106，其可以与存在于图15的组件的导电触点133/135上的焊料106接合。任何适当的焊料接合技术可以用于形成图16的组件。当沉积导电触点133/135以实现微电子部件130的期望对准时，微电子部件130的导电触点132/134可以与导电触点133/135自对准。此外，在其中载体131具有与微电子部件130类似的热膨胀系数(CTE)(例如，载体131和微电子部件130都基于硅)的实施例中，在接合期间在微电子部件130和载体131之间可能存在很少的CTE失配甚至没有CTE失配，这进一步分别有助于导电触点132/134和导电触点133/135之间的良好对准。注意，微电子部件130-1不需要具有与微电子部件130-2相同的厚度。
图17示出了在微电子部件130和载体131之间提供模制材料144(以形成布线区域171)以及在微电子部件130的侧面周围和可能在微电子部件130的“顶部”上方提供模制材料144且接着平坦化该模制材料144以去除多余的模制材料144以实现平坦的“顶部”表面之后的组件。
图18示出了在从图17的组件中去除载体131，“翻转”所得到的结构且接着将另一载体131附接到靠近微电子部件130的“背”面的经平坦化的表面以暴露布线区域171之后的组件。尽管仅为了易于讨论，使用单个附图标记“131”来指代本文所讨论的载体中的多个载体，但载体131中的不同载体可以根据需要具有不同的组分和结构。在一些实施例中，在后续操作之前(例如，当图17的组件在没有载体131的情况下具有足够的机械稳定性以经受进一步的处理时)，无需将另一载体131耦合到经平坦化的表面。
图19示出了在图18的组件的暴露的导电触点133/135上提供焊料106之后的组件。在一些实施例中，焊料106可以被提供作为焊料凸块。
图20示出了在通过经由中间焊料106将桥接器部件110的导电触点118接合到导电触点135而将桥接器部件110(其上具有模制材料145)接合到图19的组件之后的组件。当沉积导电触点135以实现桥接器部件110的期望对准时，桥接器部件110的导电触点118可以与导电触点135自对准。
图21示出了在去除图20的载体131并“翻转”所得到的结构之后的组件。在其中同时制造图13的微电子组件150中的多个微电子组件的实施例中，作为图21的操作的部分，可以将不同的微电子组件150单一化。
图22示出了在将图21的组件耦合到衬底102之后的组件。特别地，导电触点133可以通过中间焊料106接合到导电触点114。在一些实施例中，该接合可以包括质量回流(massreflow)操作，并且焊料106与导电触点118和135之间的力可以足以在质量回流期间将桥接器部件110保持在适当位置。
图23示出了在衬底102、桥接器部件110和布线区域171之间提供底部填充材料147之后的组件。在一些实施例中，桥接器部件110与衬底102的邻近材料之间的间隔可以至少为10微米以允许底部填充材料147到达这些间隔。类似地，在一些实施例中，桥接器部件110与布线区域171之间的间隔可以至少为10微米以允许底部填充材料147到达这些间隔。图23的组件可以采取图13的微电子组件150的形式。图14的微电子组件150可以使用类似于图15-23所示的过程制造，但是其中以上参考图22所讨论的接合操作(例如，质量回流)也可以包括通过中间焊料106将桥接器部件110的导电触点182接合到衬底102的导电触点180。此外，在一些实施例中，可以烘焙图20的类似组件以使得导电触点182上的焊料106在随后的操作之前形成金属间化合物(IMC)。
如以上参考图13-14所讨论的，在一些实施例中，可以将多个微电子部件130组装在一起成为复合体，该复合体然后通过布线区域171被耦合到桥接器部件110和衬底102。在其他实施例中，可以将多个微电子部件和桥接器部件110组装在一起成为复合体，该复合体然后通过布线区域173耦合到衬底102。图24-25是根据各个实施例的包括布线区域173的示例性微电子组件150的侧视截面图。
图24和25的布线区域173可以包括与微电子部件130的侧面和“底”面接触的模制材料144，以及电介质材料149。电介质材料149可以包括任何适当的材料，例如阻焊剂或光刻胶。桥接器部件110可以不设置在衬底102的空腔120中(如以上参考图13和14所讨论的)，而是可以部分地设置在布线区域173的电介质材料149中的开口193中，并且桥接器部件110的导电触点118可以通过嵌入在模制材料144中的焊料106耦合到微电子部件130的导电触点134。布线区域173可以包括嵌入在电介质材料149中并通过焊料106导电地耦合到微电子部件130的导电触点132的导电触点151，并且该焊料106可以部分地由电介质材料149围绕，并且可以部分地由模制材料144围绕。如图24和25所示，导电触点151的“底”面可以与电介质材料149的“底”面和模制材料144的在桥接器部件110下方的“底”面共面。在布线区域173之外，导电触点151可以通过中间焊料106耦合到衬底102的导电触点114，并且该焊料可以部分地由表面绝缘材料104围绕并且部分地由底部填充材料147围绕。如图所示，导电触点114与导电触点151之间的焊料106可以在模制材料144之外和电介质材料149之外。
在图24的实施例中，桥接器部件110可以不包括在其“底”面处导电触点182，并且模制材料145可以存在于桥接器部件110的“底”面(例如，如以上参考图13所讨论的)。图25的实施例具有许多与图24的实施例共同的特征，但是图25的桥接器部件110可以包括在其“底”面处的导电触点182，并且这些导电触点182可以通过嵌入在模制材料144中并且位于电介质材料149中的开口193中的中间焊料106耦合到布线区域170的导电触点153。导电触点153的“底”表面可以与导电触点151的“底”表面共面，并且导电触点153可以通过中间焊料106耦合到衬底102的导电触点180。在布线区域173之外，将导电触点153耦合到导电触点180的焊料106可以部分地由表面绝缘材料104围绕且部分地由底部填充材料147围绕；如图所示，导电触点153与导电触点180之间的焊料106可以在模制材料144之外和电介质材料149之外。与图13和14的微电子组件150类似，图24和25的微电子组件150可以实现相关特征的良好共面性，而无需昂贵的平坦化操作，并且还可以避免高柱的镀覆。
可以使用任何适当的技术制造如图24和25中所示的微电子组件150。例如，图26-33是根据各个实施例的用于制造图25的微电子组件150的示例性过程中的各个阶段的侧视截面图。
图26示出了包括载体131的组件，该载体具有印刷在其上的导电触点151和153。在一些实施例中，载体131可以是晶圆，并且可以在载体131与载体131上的材料之间的界面处具有一个或多个释放层(未示出)。在一些实施例中，图26的组件的载体131可以包括玻璃。在一些实施例中，导电触点151/153可以通过电镀操作形成在载体131上，并且导电触点151/153可以被定位成将微电子部件130和桥接器部件110定位在其期望的位置。
图27示出了在图26的组件上沉积和图案化电介质材料149以形成围绕导电触点153的开口193和用于暴露导电触点151的表面的锥形开口之后的组件。在一些实施例中，开口193可以具有与暴露导电触点151的开口的锥形相反的锥形(即，开口193的锥形可以朝向载体131变宽)。如上所述，在一些实施例中，电介质材料149可以是阻焊材料或光刻胶材料，并且可以使用任何适当的已知技术(例如，通过层压来沉积)来沉积和图案化。
图28示出了在图27的组件的导电触点151的暴露表面上提供焊料106之后的组件。在一些实施例中，可以通过在导电触点151的暴露表面上沉积焊料球且接着执行回流操作来提供焊料106。
图29示出了在通过经由中间焊料106将桥接器部件110的导电触点182接合到导电触点153而将桥接器部件110接合到图28的组件之后的组件。当沉积导电触点153以实现桥接器部件110的期望对准时，桥接器部件110的导电触点182可以与导电触点153自对准。在一些实施例中，可以通过参考电介质材料149的顶表面和/或导电触点151上的焊料106的顶表面来控制桥接器部件110相对于载体131的表面的高度。
图30示出了在经由焊料106将微电子部件130耦合到图29的组件的导电触点153和118之后的组件。特别地，微电子部件130的导电触点132可以耦合到导电触点153，并且微电子部件130的导电触点134可以耦合到导电触点118。在一些实施例中，微电子部件130本身可以包括导电触点132上的焊料106，其可以与存在于图29的组件的导电触点153上的焊料106接合。可以使用任何适当的焊料接合技术来形成图30的组件。当沉积导电触点151/153以实现微电子部件130和桥接器部件110的期望对准时，微电子部件130的导电触点132/134可以分别与导电触点151/118自对准。此外，在其中载体131具有与微电子部件130类似的CTE的实施例中，在接合期间在微电子部件130与载体131之间可能存在很少的CTE失配甚至不存在CTE失配，这进一步分别有助于导电触点132/134与导电触点151/118之间的良好对准。虽然附图中的各图示出焊料106仅与导电触点的暴露表面的部分(例如，仅与图30的导电触点132的暴露表面的部分)接触，但这仅是为了便于说明，并且与导电触点接触的焊料106可以润湿导电触点的整个暴露表面。
图31示出了在微电子部件130和载体131之间提供模制材料144(以形成布线区域173)以及在微电子部件130的侧面周围和可能在微电子部件130的“顶部”上方提供模制材料144且接着平坦化该模制材料144以去除多余的模制材料144并获得平坦的“顶”面，并去除载体131之后的组件。
图32示出了在将图31的组件耦合到衬底102之后的组件。特别地，导电触点151可以通过中间焊料106接合到导电触点114，并且导电触点153可以通过中间焊料106接合到导电触点180。在一些实施例中，该接合可以包括质量回流操作。
图33示出了在衬底102和布线区域173之间提供底部填充材料147之后的组件。在一些实施例中，衬底102与布线区域173之间的间隔可以至少为10微米，以允许底部填充材料147到达该间隔。图33的组件可以采用图25的微电子组件150的形式。图24的微电子组件150可以使用与图15-23所示的过程类似的过程制造，但其中可以省略与导电触点182/153/180相关的操作。
在一些实施例中，可以通过设计将导电触点132耦合到导电触点114的焊料106来控制衬底102、桥接器部件110和微电子部件130之间的距离。例如，在一些实施例中，将导电触点114耦合到导电触点132的焊料106可以包括至少一部分，处理该部分以形成IMC并在后续的焊料接合操作之前使其平坦化，平坦化的IMC形成用于附接桥接器部件110和微电子部件130的参考表面。例如，图34-35是根据各个实施例的包括这种焊料部分的示例性微电子组件150的侧视截面图。特别地，在图34和35中，将导电触点114耦合到导电触点132的焊料106可以包括第一焊料部分106A和第二焊料部分106B，其中第一焊料部分106A在第二焊料部分106B和导电触点114之间。第一焊料部分106A可以具有在第一焊料部分106A和第二焊料部分106B之间的界面处的顶表面，该顶表面具有在制造期间允许第一焊料部分106A形成IMC之后由研磨或抛光操作产生的研磨痕迹；图36是根据各个实施例的在焊料106的经机械研磨的表面处的示例性研磨痕迹的俯视图。即使在将经机械研磨的第一焊料部分106A接合到第二焊料部分106B之后(例如，在回流操作期间)，第一焊料部分106A的经机械研磨的表面也可以保持不同。图34中所示的特定实施例包括不具有“底部”导电触点182的桥接器部件110；桥接器部件110的“底”面可以通过粘合剂122耦合到衬底102。图34中所示的特定实施例包括具有耦合到衬底102的导电触点180的“底部”导电触点182的桥接器部件110，如参考前述实施例所讨论的。
可以使用任何适当的技术制造如图34和35中所示的微电子组件150。例如，图37-41是根据各个实施例的用于制造图35的微电子组件150的示例性过程中的各个阶段的侧视截面图。
图37示出了包括其上已经配置了焊料106的衬底102的组件。焊料106可以与导电触点114电接触，并且可以被处理以允许焊料106形成IMC。在一些实施例中，图37的焊料106可以包括可烧结膏。可烧结膏焊料106可以具有包括焊料颗粒的液相，并且可以通过例如针浸渍或模板印刷来配置。在配置之后，可以对可烧结膏焊料106进行回流操作，这可以将可烧结膏转变成IMC。IMC可以明显地比初始的可烧结膏在机械上更硬，并且因此可以用粗糙的低成本研磨技术机械地研磨而无需涂抹(如果焊料106被较软的材料(例如，镀覆的焊料或铜)代替，则会进行涂抹)。在一些实施例中，可以将图7的组件的焊料106配置到大于第一焊料部分106A的期望高度的高度；例如，在一些实施例中，可以将图7的组件的焊料106配置到30微米与40微米之间的高度。
图38示出了在机械研磨图37的组件的焊料106以形成具有共面的顶表面的第一焊料部分106A之后的组件。第一焊料部分106A的顶表面可以包括研磨痕迹，如图36中所示的那些。焊料106的硬IMC可以有助于这种无需涂抹的研磨，并且可以使得在附接桥接器部件110时能够使用焊料106的顶表面作为参考平面。在一些实施例中，研磨操作可以去除10微米与20微米之间的焊料106，留下高度在20微米与50微米之间(例如，在20微米与40微米之间，或在30微米与40微米之间)的第一焊料部分106A。
图39示出了在通过使用接合喷嘴157将桥接器部件110接合到图38的组件以在使焊料在导电触点182和导电触点180之间回流之前使桥接器部件110处于适当的位置之后的组件。如图所示，接合喷嘴157可以位于第一焊料部分106A的机械研磨的顶表面上，从而为桥接器部件110相对于衬底102的对准提供参考平面。如图39所示，在一些实施例中，桥接器部件110的顶表面可以与第一焊料部分106A的经机械研磨的顶表面共面，但是这不是必须的，并且当期望桥接器部件110的顶表面在第一焊料部分106A的经机械研磨的顶表面的平面之上时(例如，如图40所示)，或者当期望桥接器部件110的顶表面在第一焊料部分106A的经机械研磨的顶表面的平面之下时(例如，如图41所示)，接合喷嘴157可以使用第一焊料部分106A的经机械研磨的顶表面作为参考。在将桥接器部件110附接到衬底102以形成图39-41中的任何一个的组件之后，可以使用第二焊料部分106B将微电子部件130接合到组件，产生图35的微电子组件150。图34的微电子组件150可以使用与图36-41所示的过程类似的过程制造，但是其中使用第一焊料部分106A的经机械研磨的顶表面作为参考平面来控制桥接器部件110和衬底102之间的粘合剂122的高度。
在一些实施例中，第二焊料部分106B可以是包括锡和银和铜、纯锡、锡和铜或其他适当的混合物的低温焊料。因为第一焊料部分106A在第二焊料部分106B回流之前已经形成IMC，所以第一焊料部分106A可以在第二焊料部分106B回流期间保持其形状。在一些替代实施例中，在焊料106最初沉积在导电触点114上之前，可以将桥接器部件110放置在空腔120中，并且焊料106可以最初沉积在导电触点114上和桥接器部件110的导电触点118上；可以允许该焊料106形成IMC且接着可以在附接微电子部件130之前对其进行机械研磨以平坦化焊料106。在这样的实施例中，在桥接器部件110的导电触点118和微电子部件130的导电触点134之间的焊料106还可以包括具有经机械研磨的顶表面的第一焊料部分106A和第二焊料部分106B。
在一些实施例中，可以选择导电触点180和182的几何形状和/或导电触点118和134的几何形状以改善微电子组件150中的衬底102、桥接器部件110和微电子部件130之间的对准。例如，“桥接器下方”导电触点180和182以及耦合它们的焊料106可以被构造为具有较高的焊料体积和较小的导电触点直径，使得来自焊料106的力将桥接器部件110“向上”推动，但是不在桥接器部件110上施加显著的横向力(例如，桥接器部件110能够横向“滑动”)；这种布置可以有助于抵消由微电子部件130施加在桥接器部件110上的“向下”力。“桥接器上方”导电触点118和134可以被配置为使得导电触点134在导电触点118上具有较小的直径，并且接合导电触点118和导电触点134的焊料106可以具有足够的体积以便延伸到导电触点134的侧面上；这种布置可以允许桥接器部件110在横向方向上“浮动”，以实现导电触点134和导电触点118之间的自对准，而不会在桥接器部件110上施加显著的向下力。这种布置可以帮助克服通常由于制造公差和形成微电子组件150的不同元件的不同图案化操作而在制造期间发生的未对准。
图42示出了包括导电触点180/182和导电触点118/134的这种布置的微电子组件150。如图42所示，导电触点134的直径159可以小于导电触点118的直径191。在一些实施例中，直径159可以小于直径191的60％(例如，小于直径191的50％)。在一些实施例中，导电触点134的直径159可以在20微米与35微米之间，并且导电触点118的直径191可以在40微米与75微米之间。如图所示，导电触点134和导电触点118之间的焊料106的体积可以被选择为足够大以允许焊料106向上延伸到导电触点134的侧面上。在一些实施例中，导电触点134和导电触点118的相对直径可以颠倒；特别地，导电触点134的直径159可以大于导电触点118的直径191。在一些实施例中，直径191可以小于直径159的60％(例如，小于直径159的50％)。在一些实施例中，导电触点118的直径191可以在20微米与35微米之间，并且且导电触点134的直径159可以在40微米与75微米之间。
在一些实施例中，直径159可以大致等于直径191。在一些实施例中，无论导电触点118和导电触点134的相对直径如何，一个或多个导电触点134可以直接接触相关联的导电触点118；当这种情况发生时，与一对接触的导电触点118/134相关联的焊料106可能不接触与任何相邻的导电触点118/134对相关联的焊料106。
同样如图42所示，将导电触点182耦合到导电触点180的焊料106的体积可以使得焊料106的直径大于导电触点182/180的直径。特别地，焊料106可以延伸到导电触点182/180的侧面上。为了容纳如此大体积的焊料，在一些实施例中，导电触点182/180的间距可以大于导电触点134/118的间距。在一些特定实施例中，导电触点182/180的直径可以在10微米与40微米之间(例如，在15微米与25微米之间)。在一些实施例中，表面涂装116可以延伸到导电触点180的侧面上(未示出)。在本文参考图42所讨论的导电触点182/180(和它们之间的焊料106)和/或导电触点134/118(和它们之间的焊料106)的任何布置可以用于本文公开的微电子组件150的任何适当的一个中。
在一些实施例中，桥接器部件110可以不是衬底102的部分，而是可以替代地包括在衬底102与微电子部件130之间的贴片结构中。例如，图43-44是根据各个实施例的包括贴片结构161的示例性微电子组件150的侧视截面图。贴片结构161可以包括桥接器部件110，其可以在其“顶”面和/或其“底”面处具有模制材料165，并且可以导电地耦合到贴片结构161的“顶”面和“底”面，如下面进一步讨论的。贴片结构161还可以包括导电柱175的叠置体，其可以在贴片结构161的“顶”面和“底”面之间提供导电路径，使得桥接器部件110的导电触点118可以导电地耦合到微电子部件130的导电触点134(经由中间焊料106和其他结构，下面讨论)，并且桥接器部件110的导电触点182可以导电地耦合到衬底102的导电触点180(经由中间焊料106和其他结构，下面讨论)。特别地，导电柱175的叠置体可以在贴片结构161的“顶”面处经由中间焊料106耦合到微电子部件130的导电触点132，并且在贴片结构161的“底”面处经由中间焊料106耦合到衬底102的导电触点114。底部填充材料147可以设置在衬底102与贴片结构161之间，以及设置在贴片结构161与微电子部件130之间。贴片结构161的导电柱中的各个导电柱可以延伸穿过模制材料183，并且导电柱可以包括任何适当的材料(例如，铜)。
在图43的实施例中，导电柱175可以布置成在从衬底102至微电子部件130的方向上直径减小。桥接器部件110的导电触点182可以通过焊料106在贴片部件161的“底”面处耦合到导电柱179，并且桥接器部件110的导电触点118可以在贴片部件161的“顶”面处与导电柱177接触。在图44的实施例中，导电柱175可以布置成在从衬底102至微电子部件130的方向上直径增加；在各个实施例中，导电柱175的叠置体可以包括一个导电柱175或两个以上的导电柱175。桥接器部件110的导电触点182可以在贴片部件161的“底”面处与导电柱179接触，桥接器部件110的导电触点118可以与导电柱181接触，并且导电柱181可以通过中间焊料106在贴片部件161的“顶”面处耦合到导电柱177。如图43和44所示，贴片结构161的导电柱179可以通过中间焊料106耦合到衬底102的导电触点114，并且贴片结构161的导电柱177可以通过中间焊料106耦合到微电子部件130的导电触点134。
图43和44的微电子组件150可以表示衬底102和桥接器部件110之间的去耦。图44的微电子组件150可以进一步使得桥接器部件110能够在制造期间与更紧密间距的导电柱177(相对于更宽间距的导电柱179)自对准，从而潜在地提高产量。
图45-52是根据各个实施例的用于制造图44的微电子组件150的示例性过程中的各个阶段的侧视截面图。
图45示出了包括载体131上的导电柱175和177的组件。在一些实施例中，载体131可以包括玻璃。在一些实施例中，可以将导电柱175和177镀覆到载体131上，其中镀覆操作的数量取决于叠置体中的柱的数量(例如，用于形成图45的组件的导电柱175的三个操作)。如图45所示，在随后的镀覆操作中形成的导电柱175的直径可以相对于先前的镀覆操作减小。
图46示出了在将桥接器部件110耦合到图45的组件之后的组件。桥接器部件110可以先前已被扩充为具有与导电触点182接触并延伸穿过模制材料165的导电柱179，以及具有与导电触点118接触并延伸穿过模制材料165的导电柱181；如图46所示，导电柱181可以通过中间焊料106耦合到导电柱177。导电柱181与导电柱177之间的耦合可以是将制作到贴片结构161的最紧密间距互连，并且在制造中的此阶段形成所述互连允许导电柱181与导电柱177自对准或以其他方式实现最小未对准。
图47示出了在载体131上和围绕图46的组件的结构提供模制材料183之后的组件。
图48示出了在回研图47的组件的模制材料183的覆盖层以暴露导电柱175和导电柱179之后的组件。
图49示出了在从图48的组件去除载体131，“翻转”所得到的结构，并且将其附接到另一载体131以暴露导电柱177之后的组件。在一些实施例中，图49的组件的载体131可以包括玻璃。
图50示出了在图49的组件的暴露的导电柱175和177上提供焊料106之后的组件。在一些实施例中，可以将焊料106镀覆到图49的组件上。
图51示出了在经由中间焊料106将微电子部件130接合到图49的组件的导电柱175和177，并提供模制材料144(例如，包覆模制材料)和底部填充材料147之后的组件，如图所示。
图52示出了在从图51的组件中去除载体131，经由焊料106将所得到的结构接合到衬底102，并在贴片结构161和衬底102之间提供底部填充材料147之后的组件。图52的组件可以采取图44的微电子组件150的形式。
尽管已经针对其中在微电子结构100中暴露在桥接器部件110的“顶”面处的导电触点118的实施例(即，“开放空腔”布置)示出了本文公开的实施例中的各个实施例，但是在其中在桥接器部件110上方构建衬底102的附加层以包围桥接器部件110的实施例(即，“嵌入式”布置)中可以利用本文公开的实施例中的任何适当的实施例。例如，图53示出了具有与本文公开的实施例中的各个实施例共同的多个特征的微电子组件150，但是其中附加的电介质材料112和金属层设置在桥接器部件110“之上”。如图53所示，可以使用穿过该“附加”材料的导电焊盘和过孔以允许微电子部件130经由衬底102的中间材料而导电地耦合到导电触点118。类似地，可以在这样的嵌入式布置中利用本文所公开的实施例中的任何适当的实施例。
本文公开的微电子结构100和微电子组件150可以包括在任何适当的电子部件中。图54-57示出了装置的各种示例，该装置可以视情况包括本文公开的微电子结构100和微电子组件150中的任何一个或者包括在本文公开的微电子结构100和微电子组件150中。
图54是可以包括在本文公开的微电子结构100和微电子组件150中的任何一个中的晶圆1500和管芯1502的俯视图。例如，管芯1502可以作为桥接器部件110和/或微电子部件130(或其部分)包括在微电子结构100/微电子组件150中。晶圆1500可以由半导体材料构成，并且可以包括具有形成在晶圆1500的表面上的IC结构的一个或多个管芯1502。每个管芯1502可以是包括任何适当IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶圆1500可以经历单一化工艺，其中管芯1502彼此分离以提供半导体产品的分立“芯片”。管芯1502可以包括一个或多个晶体管(例如，下面讨论的图55的晶体管1640中的一些)、一个或多个二极管和/或用于将电信号传送到晶体管的支持电路以及任何其他IC部件。在一些实施例中，管芯1502可以是“无源”管芯，因为其不包括有源部件(例如，晶体管)，而在其他实施例中，管芯1502可以是“有源”管芯，因为其包括有源部件。在一些实施例中，晶圆1500或管芯1502可以包括存储器器件(例如，随机存取存储器(RAM)器件，如静态RAM(SRAM)器件、磁性RAM(MRAM)器件、电阻RAM(RRAM)器件、导电桥接RAM(CBRAM)器件等)、逻辑器件(例如，AND、OR、NAND或NOR门)或任何其他适当的电路元件。这些器件中的多个器件可以组合在单个管芯1502上。例如，由多个存储器器件形成的存储器阵列可以形成在与处理设备(例如，图57的处理设备1802)或被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令的其他逻辑相同的管芯1502上。
图55是可以包括在微电子结构100和/或微电子组件150中的IC器件1600的侧视截面图。例如，IC器件1600可以作为桥接器部件110和/或微电子部件130(或其部分)包括在微电子结构100/微电子组件150中。IC器件1600可以是管芯1502的部分(例如，如以上参考图54所讨论的)。IC器件1600中的一个或多个可以包括在一个或多个管芯1502(图54)中。IC器件1600可以形成在衬底1602(例如，图54的晶圆1500)上，并且可以包括在管芯(例如，图54的管芯1502)中。衬底1602可以为由半导体材料系统构成的半导体衬底，该半导体材料系统包括例如n型或p型材料系统(或两者的组合)。衬底1602可以包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，衬底1602可以使用可以与硅组合或可以不与硅组合的替代材料形成，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的其他材料也可以用于形成衬底1602。尽管此处描述了可以形成衬底1602的材料的几个示例，但是可以使用可以用作IC器件1600的基础的任何材料。衬底1602可以是经单一化的管芯(例如，图54的管芯1502)或晶圆(例如，图54的晶圆1500)的部分。
IC器件1600可以包括设置在衬底1602上的一个或多个器件层1604。器件层1604可以包括形成在衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层1604可以包括例如一个或多个源极和/或漏极(S/D)区1620、用于控制晶体管1640中的S/D区1620之间的电流流动的栅极1622、以及用于来往于S/D区1620传送电信号的一个或多个S/D触点1624。晶体管1640可以包括为了清楚起见而未示出的附加特征，例如器件隔离区、栅极触点等。晶体管1640不限于图55中所示的类型和配置，并且可以包括各种各样的其他类型和配置，例如平面晶体管、非平面晶体管或者两者的组合。平面晶体管可以包括双极结型晶体管(BJT)、异质结双极晶体管(HBT)或高电子迁移率晶体管(HEMT)。非平面晶体管可以包括FinFET晶体管(例如，双栅晶体管或三栅晶体管)，以及环绕或全环绕栅晶体管(例如，纳米带和纳米线晶体管)。
每个晶体管1640可以包括由至少两层(栅极电介质和栅极电极)形成的栅极1622。栅极电介质可以包括一层或层的叠置体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
栅极电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管1640是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方式中，栅极电极可以由两个或更多个金属层的叠置体组成，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，例如阻挡层。对于PMOS晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下面参考NMOS晶体管讨论的任何金属(例如，用于功函数调节)。对于NMOS晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及以上参考PMOS晶体管讨论的任何金属(例如，用于功函数调节)。
在一些实施例中，当沿着源极-沟道-漏极方向观察晶体管1640的截面时，栅极电极可以由U形结构构成，该U形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅极电极的金属层中的至少一个可以仅是基本上平行于衬底的顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅极电极可以由U形结构和平面非U形结构的组合构成。例如，栅极电极可以由形成在一个或多个平面非U形层顶部的一个或多个U形金属层构成。
在一些实施例中，一对侧壁间隔体可以形成在栅极叠置体的相对侧上以支撑栅极叠置体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔体的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多对间隔体；例如，两对、三对或四对侧壁间隔体可以形成在栅极叠置体的相对侧上。
S/D区1620可以形成在衬底1602内，邻近于每个晶体管1640的栅极1622。例如，S/D区1620可以使用注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可以将例如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中以形成S/D区1620。在离子注入工艺之后可以是激活掺杂剂并使它们进一步扩散到衬底1602中的退火工艺。在后一工艺中，可以首先蚀刻衬底1602以在S/D区1620的位置处形成凹陷。然后，可以执行外延沉积工艺，以用用于制造S/D区1620的材料填充凹陷。在一些实施方式中，S/D区1620可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，S/D区1620可以使用一种或多种替代半导体材料(例如，锗或III-V族材料或合金)形成。在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区1620。
可以通过设置在器件层1604上的一个或多个互连层(在图55中示为互连层1606-1610)来往于器件层1604的器件(例如，晶体管1640)传送诸如功率和/或I/O信号的电信号。例如，器件层1604的导电特征(例如，栅极1622和S/D触点1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC器件1600的金属化叠置体(也被称为“ILD叠置体”)1619。在一些实施例中，IC器件1600可以是“无源”器件，因为其不包括有源部件(例如，晶体管)，而在其他实施例中，管芯1502可以是“有源”管芯，因为其包括有源部件。
互连结构1628可以布置在互连层1606-1610内以根据各种设计来传送电信号(特别地，该布置不限于图55中所示的互连结构1628的特定配置)。尽管在图55中示出了特定数量的互连层1606-1610，但本公开的实施例包括具有比所示出的更多或更少互连层的IC器件。
在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线1628a和/或过孔1628b。线1628a可以被布置为在基本上平行于衬底1602的其上形成器件层1604的表面的平面的方向上传送电信号。例如，线1628a可以在从图55的角度来看进出纸面的方向上传送电信号。过孔1628b可以被布置为在基本上垂直于衬底1602的其上形成器件层1604的表面的平面的方向上传送电信号。在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦合在一起。
互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图55所示。在一些实施例中，设置在互连层1606-1610中的不同互连层中的互连结构1628之间的电介质材料1626可以具有不同的组分；在其他实施例中，不同互连层1606-1610之间的电介质材料1626的组分可以是相同的。
第一互连层1606可以形成在器件层1604之上。在一些实施例中，第一互连层1606可以包括线1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可以与器件层1604的触点(例如，S/D触点1624)耦合。
第二互连层1608可以形成在第一互连层1606之上。在一些实施例中，第二互连层1608可以包括过孔1628b以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见，线1628a和过孔1628b在结构上以每个互连层内(例如，在第二互连层1608内)的线勾勒，但是在一些实施例中，线1628a和过孔1628b可以在结构上和/或在材料上是连续的(例如，在双镶嵌工艺期间同时填充)。
根据结合第二互连层1608或第一互连层1606描述的类似技术和配置，可以接着在第二互连层1608上形成第三互连层1610(以及根据需要，形成附加互连层)。在一些实施例中，IC器件1600中的金属化叠置体1619中“较高”(即，更远离器件层1604)的互连层可以更厚。
IC器件1600可以包括表面绝缘材料1634(例如，聚酰亚胺或类似材料)和形成在互连层1606-1610上的一个或多个导电触点1636。在图55中，导电触点1636示为采用接合焊盘的形式。导电触点1636可以与互连结构1628电耦合并且被配置为将(一个或多个)晶体管1640的电信号传送到其他外部设备。例如，焊料接合可以形成在一个或多个导电触点1636上，以将包括IC器件1600的芯片与另一部件(例如，电路板)机械和/或电耦合。IC器件1600可以包括附加的或替代的结构，以传送来自互连层1606-1610的电信号；例如，导电触点1636可以包括将电信号传送至外部部件的其他类似特征(例如，柱)。
图56是根据本文公开的任何实施例的可以包括一个或多个微电子结构100和/或微电子组件150的IC器件组件1700的侧视截面图。IC器件组件1700包括设置在电路板1702(其可以是例如主板)上的多个部件。IC器件组件1700包括设置在电路板1702的第一面1740和电路板1702的相对第二面1742上的部件；通常，部件可以设置在一个或两个面1740和1742上。下面参考IC器件组件1700讨论的任何IC封装可以采取本文讨论的微电子组件150的任何实施例的形式，或者可以以其他方式包括本文公开的任何微电子结构100。
在一些实施例中，电路板1702可以是包括多个金属层的PCB，所述多个金属层通过电介质材料层彼此分离并通过导电过孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板1702的部件之间传送电信号(可选地与其他金属层结合)。在其他实施例中，电路板1702可以为非PCB衬底。
图56中所示的IC器件组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的内插器上封装结构1736。耦合部件1716可以将内插器上封装结构1736电和机械地耦合到电路板1702，并且可以包括焊球(如图56所示)、插座的凸出和凹入部分、粘合剂、底部填充材料和/或任何其他适当的电和/或机械耦合结构。
内插器上封装结构1736可以包括通过耦合部件1718耦合到封装内插器1704的IC封装1720。耦合部件1718可以采取用于应用的任何适当的形式，例如以上参考耦合部件1716讨论的形式。尽管在图56中示出了单个IC封装1720，但是多个IC封装可以耦合到封装内插器1704；实际上，附加的内插器可以耦合到封装内插器1704。封装内插器1704可以提供用于桥接电路板1702和IC封装1720的中间衬底。IC封装1720可以是或者包括例如管芯(图54的管芯1502)、IC器件(例如，图55的IC器件1600)或者任何其他适当的部件。通常，封装内插器1704可以将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，封装内插器1704可以将IC封装1720(例如，管芯)耦合到耦合部件1716的一组球栅阵列(BGA)导电触点，以用于耦合到电路板1702。在图56所示的实施例中，IC封装1720和电路板1702附接到封装内插器1704的相对侧；在其他实施例中，IC封装1720和电路板1702可以附接到封装内插器1704的同一侧。在一些实施例中，三个或更多个部件可以通过封装内插器1704互连。
在一些实施例中，封装内插器1704可以形成为PCB，包括通过电介质材料层彼此分离并且通过导电过孔互连的多个金属层。在一些实施例中，封装内插器1704可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装内插器1704可以由交替的刚性或柔性材料形成，所述材料可以包括与上述用于半导体衬底的材料相同的材料，例如硅、锗和其他III-V族和IV族材料。封装内插器1704可以包括金属线1710和过孔1708，包括但不限于穿硅过孔(TSV)1706。封装内插器1704还可以包括嵌入式器件1714，包括无源器件和有源器件两者。这些器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、转换器、传感器、静电放电(ESD)器件和存储器器件。也可以在封装内插器1704上形成更复杂的器件，例如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件。内插器上封装结构1736可以采用本领域已知的任何内插器上封装结构的形式。在一些实施例中，封装内插器1704可以包括一个或多个微电子结构100和/或微电子组件150。
IC器件组件1700可以包括通过耦合部件1722耦合到电路板1702的第一面1740的IC封装1724。耦合部件1722可以采用以上参考耦合部件1716讨论的任何实施例的形式，并且IC封装1724可以采用以上参考IC封装1720讨论的任何实施例的形式。
图56中所示的IC器件组件1700包括通过耦合部件1728耦合到电路板1702的第二面1742的堆叠式封装(package-on-package)结构1734。堆叠式封装结构1734可以包括通过耦合部件1730耦合在一起的IC封装1726和IC封装1732，使得IC封装1726设置在电路板1702和IC封装1732之间。耦合部件1728和1730可以采用以上讨论的耦合部件1716的任何实施例的形式，并且IC封装1726和1732可以采用以上讨论的IC封装1720的任何实施例的形式。堆叠式封装结构1734可以根据本领域已知的任何堆叠式封装结构来配置。
图57是根据本文公开的任何实施例的可以包括一个或多个微电子结构100和/或微电子组件150的示例性电气设备1800的框图。例如，电气设备1800的部件中的任何适当的部件可以包括本文公开的微电子结构100、微电子组件150、IC器件组件1700、IC器件1600或管芯1502中的一个或多个。在图57中多个部件示为包括在电气设备1800中，但是这些部件中的任何一个或多个可以被省略或复制，以适于应用。在一些实施例中，包括在电气设备1800中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，将这些部件中的一些或全部部件制造到单个片上系统(SoC)管芯上。
另外，在各个实施例中，电气设备1800可以不包括图57中所示的一个或多个部件，但是电气设备1800可以包括用于耦合到一个或多个部件的接口电路。例如，电气设备1800可以不包括显示设备1806，但可以包括显示设备1806可以耦合到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但是可以包括音频输入设备1824或音频输出设备1808可以耦合到的音频输入或输出设备接口电路(例如，连接器和支持电路)。
电气设备1800可以包括处理设备1802(例如，一个或多个处理设备)。如在本文中所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。处理设备1802可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他适当的处理设备。电气设备1800可以包括存储器1804，其本身可以包括一个或多个存储器器件，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理设备1802共享管芯的存储器。该存储器可以用作高速缓冲存储器且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电气设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理用于来往于电气设备1800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包括。
通信芯片1812可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX是代表全球微波接入互操作性的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1812可以根据增强型数据速率的GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及后续代的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气设备1800可以包括天线1822，以便于无线通信和/或接收其他无线通信(例如，AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，例如电、光或任何其他适当的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短距离无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
电气设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1800的部件耦合到与电气设备1800分离的能量源(例如，AC线路电源)的电路。
电气设备1800可以包括显示设备1806(或对应的接口电路，如以上所讨论的)。显示设备1806可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备1800可以包括音频输出设备1808(或对应的接口电路，如以上所讨论的)。音频输出设备1808可以包括产生可听指示符的任何设备，例如扬声器、耳机或耳塞。
电气设备1800可以包括音频输入设备1824(或对应的接口电路，如以上所讨论的)。音频输入设备1824可以包括产生表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
电气设备1800可以包括GPS设备1818(或对应的接口电路，如以上所讨论的)。GPS设备1818可以与基于卫星的系统通信，并且可以接收电气设备1800的位置，如本领域已知的。
电气设备1800可以包括其他输出设备1810(或对应的接口电路，如以上所讨论的)。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器、或附加存储设备。
电气设备1800可以包括其他输入设备1820(或对应的接口电路，如以上所讨论的)。其他输入设备1820的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标的光标控制设备、定位笔、触摸板、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频识别(RFID)读取器。
电气设备1800可以具有任何期望的形状因子，例如手持式或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频录像机或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
以下段落提供了本文所公开的实施例的各种示例。
示例A1是一种微电子组件，包括：微电子部件，具有第一导电触点；第二导电触点，通过第一焊料耦合到第一导电触点，其中第一焊料嵌入在模制材料中，并且模制材料围绕微电子部件的侧面延伸；以及第三导电触点，通过第二焊料耦合到第二导电触点，其中第二焊料和第三导电触点在模制材料之外。
示例A2包括示例A1的主题，并且进一步指定：第一导电触点是多个第一导电触点中的一个；第二导电触点是多个第二导电触点中的一个；第一焊料是多个第一焊料中的一个；第二导电触点中的各个导电触点通过第一焊料中的各个焊料耦合到第一导电触点中的各个导电触点；第一焊料嵌入在模制材料中；第三导电触点是多个第三导电触点中的一个；第二焊料是多个第二焊料中的一个；第三导电触点中的各个导电触点通过第二焊料中的各个焊料耦合到第二导电触点中的各个导电触点；并且
第二焊料和第三导电触点在模制材料之外。
示例A3包括示例A2的主题，并且进一步指定第一导电触点具有大于50微米的间距。
示例A4包括示例A2-3中任一个的主题，并且进一步指定：微电子部件在微电子部件的与第一导电触点的相同面处具有多个第四导电触点；多个第五导电触点中的各个导电触点通过多个第三焊料中的各个焊料耦合到第四导电触点中的各个导电触点，其中第三焊料嵌入在模制材料中；多个第六导电触点中的各个导电触点通过多个第四焊料中的各个焊料耦合到第五导电触点中的各个导电触点，其中第四焊料和第六导电触点在模制材料之外；并且第四导电触点具有小于第一导电触点的间距的间距。
示例A5包括示例A4的主题，并且进一步指定第四导电触点具有小于30微米的间距。
示例A6包括示例A4-5中任一个的主题，并且进一步指定第六导电触点是桥接器部件的导电触点。
示例A7包括示例A6的主题，并且进一步指定桥接器部件包括晶体管。
示例A8包括示例A6的主题，并且进一步指定桥接器部件不包括晶体管。
示例A9包括示例A6-7中任一个的主题，并且进一步指定微电子部件是第一微电子部件，并且微电子组件还包括：第二微电子部件，具有多个第七导电触点；多个第八导电触点中的各个导电触点，通过多个第五焊料中的各个焊料耦合到第七导电触点中的各个导电触点，其中第五焊料嵌入在模制材料中，并且模制材料围绕第二微电子部件的侧面延伸；并且多个第九导电触点中的各个导电触点通过多个第六焊料中的各个焊料耦合到第八导电触点中的各个导电触点，其中第六焊料和第九导电触点在模制材料之外；其中第六导电触点位于桥接器部件的面处；第九导电触点是桥接器部件的导电触点，并且位于桥接器部件的面处。
示例A10包括示例A9的主题，并且进一步指定第一微电子部件和第二微电子部件具有不同的厚度。
示例A11包括示例A9-10中任一个的主题，并且进一步指定第七导电触点具有小于30微米的间距。
示例A12包括示例A9-11中任一个的主题，并且进一步指定：第二微电子部件在微电子部件的与第七导电触点的相同面处具有多个第十导电触点；多个第十一导电触点中的各个导电触点通过多个第七焊料中的各个焊料耦合到第十导电触点中的各个导电触点，其中第七焊料嵌入在模制材料中；多个第十二导电触点中的各个导电触点通过多个第八焊料中的各个焊料耦合到第十一导电触点中的各个导电触点，其中第八焊料和第十二导电触点在模制材料之外；并且第十导电触点具有大于第七导电触点的间距的间距。
示例A13包括示例A12的主题，并且进一步指定第十二导电触点和第三导电触点在衬底的面处。
示例A14包括示例A13的主题，并且进一步指定桥接器部件延伸到衬底中的空腔中。
示例A15包括示例A14的主题，并且进一步指定空腔是衬底的表面绝缘材料中的空腔。
示例A16包括示例A12-15中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例A17包括示例A12-16中任一个的主题，并且进一步指定第六导电触点位于桥接器部件的第一面处，桥接器部件具有与第一面相反的第二面，多个第十三导电触点位于桥接器部件的第二面处，并且第十三导电触点中的各个导电触点耦合到衬底的多个第十五导电触点中的各个导电触点。
示例A18包括示例A12-16中任一个的主题，并且进一步指定桥接器部件在桥接器部件的与第六导电触点所位于的桥接器部件的面相反的面处包括模制材料。
示例A19包括示例A12-18中任一个的主题，并且还包括：围绕桥接器部件的底部填充材料。
示例A20包括示例A6-19中任一个的主题，并且进一步指定第三导电触点在衬底的面处。
示例A21包括示例A20的主题，并且进一步指定桥接器部件延伸到衬底中的空腔中。
示例A22包括示例A21的主题，并且进一步指定空腔是衬底的表面绝缘材料中的空腔。
示例A23包括示例A20-22中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例A24包括示例A20-23中任一个的主题，并且进一步指定第六导电触点位于桥接器部件的第一面处，桥接器部件具有与第一面相反的第二面，多个第十三导电触点位于桥接器部件的第二面处，并且第十三导电触点中的各个导电触点耦合到衬底的多个第十五导电触点中的各个导电触点。
示例A25包括示例A6-23中任一个的主题，并且进一步指定桥接器部件在桥接器部件的与第六导电触点所位于的桥接器部件的面相反的面处包括模制材料。
示例A26包括示例A6-25中任一个的主题，并且还包括：围绕桥接器部件的底部填充材料。
示例A27包括示例A1-26中任一个的主题，并且进一步指定第三导电触点在衬底的面处。
示例A28包括示例A27的主题，并且进一步指定衬底包括有机电介质材料。
示例A29包括示例A27-28中任一个的主题，并且还包括：在衬底与模制材料之间的底部填充材料。
示例A30是一种微电子组件，包括：微电子部件，具有第一导电触点；第二导电触点，通过第一焊料耦合到第一导电触点，其中第一焊料嵌入在模制材料中；以及第三导电触点，通过第二焊料耦合到第二导电触点，其中第二焊料在模制材料之外。
示例A31包括示例A30的主题，并且进一步指定：第一导电触点是多个第一导电触点中的一个；第二导电触点是多个第二导电触点中的一个；第一焊料是多个第一焊料中的一个；第二导电触点中的各个导电触点通过第一焊料中的各个焊料耦合到第一导电触点中的各个导电触点；第一焊料嵌入在模制材料中；第三导电触点是多个第三导电触点中的一个；第二焊料是多个第二焊料中的一个；第三导电触点中的各个导电触点通过第二焊料中的各个焊料耦合到第二导电触点中的各个导电触点；并且
第二焊料和第三导电触点在模制材料之外。
示例A32包括示例A31的主题，并且进一步指定第一导电触点具有大于50微米的间距。
示例A33包括示例A31-32中任一个的主题，并且进一步指定：微电子部件在微电子部件的与第一导电触点的相同面处具有多个第四导电触点；多个第五导电触点中的各个导电触点通过多个第三焊料中的各个焊料耦合到第四导电触点中的各个导电触点，其中第三焊料嵌入在模制材料中；多个第六导电触点中的各个导电触点通过多个第四焊料中的各个焊料耦合到第五导电触点中的各个导电触点，其中第四焊料和第六导电触点在模制材料之外；并且第四导电触点具有小于第一导电触点的间距的间距。
示例A34包括示例A33的主题，并且进一步指定第四导电触点具有小于30微米的间距。
示例A35包括示例A33-34中任一个的主题，并且进一步指定第六导电触点是桥接器部件的导电触点。
示例A36包括示例A35的主题，并且进一步指定桥接器部件包括晶体管。
示例A37包括示例A35的主题，并且进一步指定桥接器部件不包括晶体管。
示例A38包括示例A35-36中任一个的主题，并且进一步指定微电子部件是第一微电子部件，并且微电子组件还包括：第二微电子部件，具有多个第七导电触点；多个第八导电触点中的各个导电触点，通过多个第五焊料中的各个焊料耦合到第七导电触点中的各个导电触点，其中第五焊料嵌入在模制材料中，并且模制材料围绕第二微电子部件的侧面延伸；并且多个第九导电触点中的各个导电触点通过多个第六焊料中的各个焊料耦合到第八导电触点中的各个导电触点，其中第六焊料和第九导电触点在模制材料之外；其中第六导电触点位于桥接器部件的面处；第九导电触点是桥接器部件的导电触点，并且位于桥接器部件的面处。
示例A39包括示例A38的主题，并且进一步指定第一微电子部件和第二微电子部件具有不同的厚度。
示例A40包括示例A38-39中任一个的主题，并且进一步指定第七导电触点具有小于30微米的间距。
示例A41包括示例A38-40中任一个的主题，并且进一步指定：第二微电子部件在微电子部件的与第七导电触点的相同面处具有多个第十导电触点；多个第十一导电触点中的各个触点通过多个第七焊料中的各个焊料耦合到第十导电触点中的各个导电触点，其中第七焊料嵌入在模制材料中；多个第十二导电触点中的各个导电触点通过多个第八焊料中的各个焊料耦合到第十一导电触点中的各个导电触点，其中第八焊料和第十二导电触点在模制材料之外；并且第十导电触点具有大于第七导电触点的间距的间距。
示例A42包括示例A41的主题，并且进一步指定第十二导电触点和第三导电触点在衬底的面处。
示例A43包括示例A42的主题，并且进一步指定桥接器部件延伸到衬底中的空腔中。
示例A44包括示例A43的主题，并且进一步指定空腔是衬底的表面绝缘材料中的空腔。
示例A45包括示例A41-44中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例A46包括示例A41-45中任一个的主题，并且进一步指定第六导电触点位于桥接器部件的第一面处，桥接器部件具有与第一面相反的第二面，多个第十三导电触点位于桥接器部件的第二面处，并且第十三导电触点中的各个导电触点耦合到衬底的多个第十五导电触点中的各个导电触点。
示例A47包括示例A41-45中任一个的主题，并且进一步指定桥接器部件在桥接器部件的与第六导电触点所位于的桥接器部件的面相反的面处包括模制材料。
示例A48包括示例A41-47中任一个的主题，并且还包括：围绕桥接器部件的底部填充材料。
示例A49包括示例A35-48中任一个的主题，并且进一步指定第三导电触点在衬底的面处。
示例A50包括示例A49的主题，并且进一步指定桥接器部件延伸到衬底中的空腔中。
示例A51包括示例A50的主题，并且进一步指定空腔是衬底的表面绝缘材料中的空腔。
示例A52包括示例A49-51中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例A53包括示例A49-52中任一个的主题，并且进一步指定第六导电触点位于桥接器部件的第一面处，桥接器部件具有与第一面相反的第二面，多个第十三导电触点位于桥接器部件的第二面处，并且第十三导电触点中的各个导电触点耦合到衬底的多个第十五导电触点中的各个导电触点。
示例A54包括示例A35-52中任一个的主题，并且进一步指定桥接器部件在桥接器部件的与第六导电触点所位于的桥接器部件的面相反的面处包括模制材料。
示例A55包括示例A35-54中任一个的主题，并且还包括：围绕桥接器部件的底部填充材料。
示例A56包括示例A30-55中任一个的主题，并且进一步指定第三导电触点在衬底的面处。
示例A57包括示例A56的主题，并且进一步指定衬底包括有机电介质材料。
示例A58包括示例A56-57中任一个的主题，并且还包括：在衬底与模制材料之间的底部填充材料。
示例A59是一种微电子组件，包括：微电子部件，具有多个第一导电触点；多个第二导电触点中的各个导电触点，通过多个第一焊料中的各个焊料耦合到第一导电触点中的各个导电触点，其中第一焊料嵌入在模制材料中；多个第三导电触点中的各个导电触点，通过多个第二焊料中的各个焊料耦合到第二导电触点中的各个导电触点；多个第四导电触点，位于微电子部件的与第一导电触点的相同面处；多个第五导电触点中的各个导电触点，通过多个第三焊料中的各个焊料耦合到第四导电触点中的各个导电触点，其中第三焊料嵌入在模制材料中；以及多个第六导电触点中的各个导电触点，通过多个第四焊料中的各个焊料耦合到第五导电触点中的各个导电触点，其中第六导电触点是桥接器部件的导电触点。
示例A60包括示例A59的主题，并且进一步指定第四导电触点具有小于第一导电触点的间距的间距。
示例A61包括示例A59-60中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例A62包括示例A59-60中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例A63包括示例A59-62中任一个的主题，并且进一步指定第一导电触点具有大于50微米的间距。
示例A64包括示例A59-63中任一个的主题，并且进一步指定：微电子部件在微电子部件的与第一导电触点的相同面处具有多个第四导电触点；多个第五导电触点中的各个导电触点通过多个第三焊料中的各个焊料耦合到第四导电触点中的各个导电触点，其中第三焊料嵌入在模制材料中；多个第六导电触点中的各个导电触点通过多个第四焊料中的各个焊料耦合到第五导电触点中的各个导电触点，其中第四焊料和第六导电触点在模制材料之外；并且第四导电触点具有小于第一导电触点的间距的间距。
示例A65包括示例A64的主题，并且进一步指定第四导电触点具有小于30微米的间距。
示例A66包括示例A64-65中任一个的主题，并且进一步指定微电子部件是第一微电子部件，并且微电子组件还包括：第二微电子部件，具有多个第七导电触点；多个第八导电触点中的各个导电触点，通过多个第五焊料中的各个焊料耦合到第七导电触点中的各个导电触点，其中第五焊料嵌入在模制材料中，并且模制材料围绕第二微电子部件的侧面延伸；并且多个第九导电触点中的各个导电触点通过多个第六焊料中的各个焊料耦合到第八导电触点中的各个导电触点，其中第六焊料和第九导电触点在模制材料之外；其中第六导电触点位于桥接器部件的面处；第九导电触点是桥接器部件的导电触点，并且位于桥接器部件的面处。
示例A67包括示例A66的主题，并且进一步指定第一微电子部件和第二微电子部件具有不同的厚度。
示例A68包括示例A66-67中任一个的主题，并且进一步指定第七导电触点具有小于30微米的间距。
示例A69包括示例A66-68中任一个的主题，并且进一步指定：第二微电子部件在微电子部件的与第七导电触点的相同面处具有多个第十导电触点；多个第十一导电触点中的各个导电触点通过多个第七焊料中的各个焊料耦合到第十导电触点中的各个导电触点，其中第七焊料嵌入在模制材料中；多个第十二导电触点中的各个导电触点通过多个第八焊料中的各个焊料耦合到第十一导电触点中的各个导电触点，其中第八焊料和第十二导电触点在模制材料之外；并且第十导电触点具有大于第七导电触点的间距的间距。
示例A70包括示例A69的主题，并且进一步指定第十二导电触点和第三导电触点在衬底的面处。
示例A71包括示例A70的主题，并且进一步指定桥接器部件延伸到衬底中的空腔中。
示例A72包括示例A71的主题，并且进一步指定空腔是衬底的表面绝缘材料中的空腔。
示例A73包括示例A69-72中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例A74包括示例A69-73中任一个的主题，并且进一步指定第六导电触点位于桥接器部件的第一面处，桥接器部件具有与第一面相反的第二面，多个第十三导电触点位于桥接器部件的第二面处，并且第十三导电触点中的各个导电触点耦合到衬底的多个第十五导电触点中的各个导电触点。
示例A75包括示例A69-73中任一个的主题，并且进一步指定桥接器部件在桥接器部件的与第六导电触点所位于的桥接器部件的面相反的面处包括模制材料。
示例A76包括示例A69-75中任一个的主题，并且还包括：围绕桥接器部件的底部填充材料。
示例A77包括示例A64-76中任一个的主题，并且进一步指定第三导电触点在衬底的面处。
示例A78包括示例A77的主题，并且进一步指定桥接器部件延伸到衬底中的空腔中。
示例A79包括示例A78的主题，并且进一步指定空腔是衬底的表面绝缘材料中的空腔。
示例A80包括示例A77-79中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例A81包括示例A77-80中任一个的主题，并且进一步指定第六导电触点位于桥接器部件的第一面处，桥接器部件具有与第一面相反的第二面，多个第十三导电触点位于桥接器部件的第二面处，并且第十三导电触点中的各个导电触点耦合到衬底的多个第十五导电触点中的各个导电触点。
示例A82包括示例A64-81中任一个的主题，并且进一步指定桥接器部件在桥接器部件的与第六导电触点所位于的桥接器部件的面相反的面处包括模制材料。
示例A83包括示例A59-82中任一个的主题，并且还包括：围绕桥接器部件的底部填充材料。
示例A84包括示例A59-83中任一个的主题，并且进一步指定第三导电触点在衬底的面处。
示例A85包括示例A84的主题，并且进一步指定衬底包括有机电介质材料。
示例A86包括示例A84-85中任一个的主题，并且还包括：在衬底与模制材料之间的底部填充材料。
示例A87是一种电子设备，包括：电路板；以及微电子组件，导电耦合到电路板，其中微电子组件包括示例A1-86中任一个的微电子组件中的任一个。
示例A88包括示例A87的主题，并且进一步指定电子设备是手持式计算设备、膝上型计算设备、可穿戴计算设备或服务器计算设备。
示例A89包括示例A87-88中任一个的主题，并且进一步指定电路板是主板。
示例A90包括示例A87-89中任一个的主题，并且还包括：通信地耦合到电路板的显示器。
示例A91包括示例A90的主题，并且进一步指定显示器包括触摸屏显示器。
示例A92包括示例A87-91中任一个的主题，并且还包括：围绕电路板和微电子组件的壳体。
示例B1是一种微电子组件，包括：第一微电子部件；第二微电子部件；桥接器部件，其中第一微电子部件耦合到桥接器部件的第一面，并且第二微电子部件耦合到桥接器部件的第一面，桥接器部件具有与第一面相反的第二面，并且桥接器部件在第二面处包括第一导电触点；以及衬底，具有第三导电触点，其中桥接器部件至少部分地位于第一微电子部件与衬底之间，桥接器部件至少部分地位于第二微电子部件与衬底之间，第一导电触点通过第一焊料耦合到第二导电触点，第二导电触点通过第二焊料耦合到第三导电触点，并且第二导电触点位于第一导电触点与第三导电触点之间。
示例B2包括示例B1的主题，并且进一步指定第二导电触点具有与绝缘材料的表面共面的表面，第二导电触点嵌入在绝缘材料中。
示例B3包括示例B2的主题，并且进一步指定第一微电子部件的第四导电触点通过第三焊料耦合到第五导电触点，第五导电触点通过第四焊料耦合到第六导电触点，第六导电触点是衬底的导电触点，第五导电触点在第四导电触点和第六导电触点之间，并且第六导电触点在桥接器部件的占用面积之外。
示例B4包括示例B3的主题，并且进一步指定第五导电触点具有与绝缘材料的表面共面的表面。
示例B5包括示例B3-4中任一个的主题，并且进一步指定绝缘材料是第一绝缘材料，并且微电子组件还包括在第一绝缘材料与第一微电子部件之间的不同于第一绝缘材料的第二绝缘材料。
示例B6包括示例B5的主题，并且进一步指定第一绝缘材料是抗蚀剂材料，并且第二绝缘材料是模制材料。
示例B7包括示例B5-6中任一个的主题，并且进一步指定桥接器部件至少部分地在第一绝缘材料中的开口中。
示例B8包括示例B3-7中任一个的主题，并且进一步指定第四导电触点的间距大于将第一微电子部件耦合到桥接器部件的导电触点的间距。
示例B9包括示例B8的主题，并且进一步指定第四导电触点的间距大于50微米。
示例B10包括示例B8-9中任一个的主题，并且进一步指定将第一微电子部件耦合到桥接器部件的导电触点的间距小于30微米。
示例B11包括示例B1-10中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例B12包括示例B1-10中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例B13包括示例B1-12中任一个的主题，并且进一步指定第三导电触点与不同于绝缘材料的表面绝缘材料接触。
示例B14包括示例B1-13中任一个的主题，并且还包括：在衬底和第一微电子部件之间的底部填充材料，其中底部填充材料不同于绝缘材料。
示例B15包括示例B1-14中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例B16是一种微电子组件，包括：微电子部件，包括第一导电触点和第二导电触点；桥接器部件，其中桥接器部件包括在桥接器部件的面处的第三导电触点，并且第一导电触点通过第一焊料耦合到第三导电触点；以及衬底，具有第五导电触点，其中桥接器部件至少部分地位于微电子部件与衬底之间，第二导电触点通过第二焊料耦合到第四导电触点，第四导电触点通过第三焊料耦合到第五导电触点，并且第四导电触点在第二导电触点与第五导电触点之间。
示例B17包括示例B16的主题，并且进一步指定第四导电触点具有与绝缘材料的表面共面的表面，第四导电触点嵌入在绝缘材料中。
示例B18包括示例B16-17中任一个的主题，并且进一步指定桥接器部件的面是第一面，桥接器部件包括与第一面相反的第二面，第六导电触点在桥接器部件的第二面处，第七导电触点在衬底的面处，并且第六导电触点通过第四焊料耦合到第七导电触点。
示例B19包括示例B16-18中任一个的主题，并且进一步指定第七导电触点与第五导电触点共面。
示例B20包括示例B16-19中任一个的主题，并且进一步指定绝缘材料是第一绝缘材料，并且微电子组件还包括在第一绝缘材料与微电子部件之间的不同于第一绝缘材料的第二绝缘材料。
示例B21包括示例B20的主题，并且进一步指定第一绝缘材料是抗蚀剂材料，并且第二绝缘材料是模制材料。
示例B22包括示例B20-21中任一个的主题，并且进一步指定桥接器部件至少部分地在第一绝缘材料中的开口中。
示例B23包括示例B16-22中任一个的主题，并且进一步指定第二导电触点的间距大于第一导电触点的间距。
示例B24包括示例B23的主题，并且进一步指定第二导电触点的间距大于50微米。
示例B25包括示例B23-24中任一个的主题，并且进一步指定第一导电触点的间距小于30微米。
示例B26包括示例B16-25中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例B27包括示例B16-25中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例B28包括示例B16-27中任一个的主题，并且进一步指定第五导电触点与不同于绝缘材料的表面绝缘材料接触。
示例B29包括示例B16-28中任一个的主题，并且还包括：在衬底和微电子部件之间的底部填充材料，其中底部填充材料不同于绝缘材料。
示例B30包括示例B16-29中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例B31是一种微电子组件，包括：微电子部件，其中微电子部件包括第一导电触点；桥接器部件，其中桥接器部件包括第二导电触点；以及衬底，其中桥接器部件耦合在微电子部件与衬底之间，第一导电触点通过由中间导电触点分离的两层焊料耦合到衬底，并且第二导电触点通过由中间导电触点分离的两层焊料耦合到衬底。
示例B32包括示例B31的主题，并且进一步指定微电子部件包括耦合到桥接器部件的第四导电触点的第三导电触点，并且其中第三导电触点具有小于第一导电触点的间距的间距。
示例B33包括示例B32中任一个的主题，并且进一步指定第三导电触点具有小于30微米的间距。
示例B34包括示例B32-33中任一个的主题，并且进一步指定第一导电触点具有大于50微米的间距。
示例B35包括示例B31-34中任一个的主题，并且进一步指定微电子组件包括在微电子部件与衬底之间的绝缘材料，并且绝缘材料不在桥接器部件与衬底之间。
示例B36包括示例B35的主题，并且进一步指定绝缘材料不在桥接器部件与微电子部件之间。
示例B37包括示例B31-36中任一个的主题，并且进一步指定中间导电触点是共面的。
示例B38包括示例B31-37中任一个的主题，并且进一步指定衬底的导电触点是共面的。
示例B39包括示例B31-38中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例B40包括示例B31-38中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例B41包括示例B31-40中任一个的主题，并且进一步指定第三导电触点与不同于绝缘材料的表面绝缘材料接触。
示例B42包括示例B31-41中任一个的主题，并且还包括：在衬底和微电子部件之间的底部填充材料，其中底部填充材料不同于绝缘材料。
示例B43包括示例B31-42中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例B44是一种电子设备，包括：电路板；以及微电子组件，导电地耦合到电路板，其中微电子组件包括示例B1-43中任一个的微电子组件中的任一个。
示例B45包括示例B44的主题，并且进一步指定电子设备是手持式计算设备、膝上型计算设备、可穿戴计算设备或服务器计算设备。
示例B46包括示例B44-45中任一个的主题，并且进一步指定电路板是主板。
示例B47包括示例B44-46中任一个的主题，并且还包括：通信地耦合到电路板的显示器。
示例B48包括示例B47的主题，并且进一步指定显示器包括触摸屏显示器。
示例B49包括示例B44-48中任一个的主题，并且还包括：围绕电路板和微电子组件的壳体。
示例C1是一种微电子组件，包括：衬底；以及微电子部件，通过焊料互连耦合到衬底，其中焊料互连包括第一部分和第二部分，第一部分在第二部分和衬底之间，并且第一部分具有研磨顶表面。
示例C2包括示例C1的主题，并且进一步指定第一部分具有在20微米与50微米之间的高度。
示例C3包括示例C1-2中任一个的主题，并且还包括：桥接器部件，其中微电子部件通过焊料耦合到桥接器部件，桥接器部件通过焊料耦合到衬底，并且桥接器部件至少部分地在衬底与微电子部件之间。
示例C4包括示例C3的主题，并且进一步指定微电子部件是第一微电子部件，焊料互连是第一焊料互连，并且微电子组件还包括：第二微电子部件，通过第二焊料互连耦合到衬底，其中第二焊料互连包括第一部分和第二部分，第二焊料互连的第一部分在第二焊料互连的第二部分和衬底之间，第二焊料互连的第一部分具有研磨顶表面，第二微电子部件通过焊料耦合到桥接器部件，并且桥接器部件至少部分地在衬底和第二微电子部件之间。
示例C5包括示例C4的主题，并且进一步指定第二焊料互连的第一部分具有在20微米与50微米之间的高度。
示例C6包括示例C3-5中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例C7包括示例C3-5中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例C8包括示例C3-7中任一个的主题，并且进一步指定桥接器部件至少部分地在衬底中的空腔中。
示例C9包括示例C3-8中任一个的主题，并且进一步指定桥接器部件的顶表面与焊料互连的第一部分的研磨顶表面共面。
示例C10包括示例C3-8中任一个的主题，并且进一步指定桥接器部件的顶表面与焊料互连的第一部分的研磨顶表面不共面。
示例C11包括示例C1-10中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例C12是一种微电子组件，包括：衬底；以及微电子部件，通过焊料互连耦合到衬底，其中各个焊料互连包括第一部分和第二部分，并且第一部分和第二部分之间的界面在整个焊料互连上共面。
示例C13包括示例C12的主题，并且进一步指定第一部分具有在20微米与50微米之间的高度。
示例C14包括示例C12-13中任一个的主题，并且还包括：桥接器部件，其中微电子部件通过焊料耦合到桥接器部件，桥接器部件通过焊料耦合到衬底，并且桥接器部件至少部分地在衬底与微电子部件之间。
示例C15包括示例C14的主题，并且进一步指定微电子部件是第一微电子部件，焊料互连是第一焊料互连，并且微电子组件还包括：第二微电子部件，过第二焊料互连耦合到衬底，其中第二焊料互连包括第一部分和第二部分，第二焊料互连的第一部分在第二焊料互连的第二部分和衬底之间，第二焊料互连的第一部分具有研磨顶表面，第二微电子部件通过焊料耦合到桥接器部件，并且桥接器部件至少部分地在衬底和第二微电子部件之间。
示例C16包括示例C15的主题，并且进一步指定第二焊料互连的第一部分具有在20微米与50微米之间的高度。
示例C17包括示例C14-16中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例C18包括示例C14-16中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例C19包括示例C14-18中任一个的主题，并且进一步指定桥接器部件至少部分地在衬底中的空腔中。
示例C20包括示例C14-19中任一个的主题，并且进一步指定桥接器部件的顶表面与第一部分和第二部分之间的界面共面。
示例C21包括示例C14-19中任一个的主题，并且进一步指定桥接器部件的顶表面与第一部分和第二部分之间的界面不共面。
示例C22包括示例C12-21中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例C23是一种微电子组件，包括：衬底；以及微电子部件，通过互连耦合到衬底，其中互连包括第一部分和第二部分，第一部分包括焊料，第一部分在第二部分和衬底之间，并且第一部分具有研磨顶表面。
示例C24包括示例C23的主题，并且进一步指定第一部分具有在20微米与50微米之间的高度。
示例C25包括示例C23-24中任一个的主题，并且还包括：桥接器部件，其中微电子部件通过焊料耦合到桥接器部件，桥接器部件通过焊料耦合到衬底，并且桥接器部件至少部分地在衬底与微电子部件之间。
示例C26包括示例C25的主题，并且进一步指定微电子部件是第一微电子部件，互连是第一互连，并且微电子组件还包括：第二微电子部件，通过第二互连耦合到衬底，其中第二互连包括第一部分和第二部分，第二互连的第一部分包括焊料，第二互连的第一部分在第二互连的第二部分和衬底之间，第二互连的第一部分具有研磨顶表面，第二微电子部件通过焊料耦合到桥接器部件，并且桥接器部件至少部分地在衬底和第二微电子部件之间。
示例C27包括示例C26的主题，并且进一步指定第二互连的第一部分具有在20微米与50微米之间的高度。
示例C28包括示例C25-27中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例C29包括示例C25-27中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例C30包括示例C25-29中任一个的主题，并且进一步指定桥接器部件至少部分地在衬底中的空腔中。
示例C31包括示例C25-30中任一个的主题，并且进一步指定桥接器部件的顶表面与互连的第一部分的研磨顶表面共面。
示例C32包括示例C25-30中任一个的主题，并且进一步指定桥接器部件的顶表面与互连的第一部分的研磨顶表面不共面。
示例C33包括示例C23-32中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例性C34是一种电子设备，包括：电路板；以及微电子组件，导电耦合到电路板，其中微电子组件包括示例性C1-33中任一个的微电子组件中的任一个。
示例C35包括示例C34的主题，并且进一步指定电子设备是手持式计算设备、膝上型计算设备、可穿戴计算设备或服务器计算设备。
示例C36包括示例C34-35中任一个的主题，并且进一步指定电路板是主板。
示例C37包括示例C34-36中任一个的主题，并且还包括：通信地耦合到电路板的显示器。
示例C38包括示例C37的主题，并且进一步指定显示器包括触摸屏显示器。
示例C39包括示例C34-38中任一个的主题，并且还包括：围绕电路板和微电子组件的壳体。
示例D1是以一种微电子组件，包括：衬底，具有第一导电触点；桥接器部件，具有在桥接器部件的第一面上的第二导电触点和在桥接器部件的相反的第二面上的第三导电触点，其中第一导电触点通过第一焊料耦合到第二导电触点，并且第一焊料接触第一导电触点和第二导电触点的侧面；以及微电子部件，具有第四导电触点，其中第三导电触点通过第二焊料耦合到第四导电触点，并且第三导电触点接触第四导电触点。
示例D2包括示例D1的主题，并且进一步指定第二焊料不接触将桥接器部件的第二面处的另一导电触点耦合到微电子部件的另一导电触点的焊料。
示例D3包括示例D1-2中任一个的主题，并且进一步指定第四导电触点的直径不同于第三导电触点的直径。
示例D4包括示例D3的主题，并且进一步指定第三导电触点和第四导电触点中的一个的直径小于第三导电触点和第四导电触点中的另一个的直径的60％。
示例D5包括示例D3-4中任一个的主题，并且进一步指定第三导电触点和第四导电触点中的一个的直径小于第三导电触点和第四导电触点中的另一个的直径的50％。
示例D6包括示例D1-5中任一项的主题，并且进一步指定第三导电触点的直径或第四导电触点的直径小于30微米。
示例D7包括示例D1-6中任一个的主题，并且进一步指定第二焊料接触第四导电触点的侧面。
示例D8包括示例D1-7中任一个的主题，并且进一步指定第四导电触点是具有小于50微米的间距的多个第四导电触点中的一个。
示例D9包括示例D1-8中任一个的主题，并且进一步指定第四导电触点是具有小于30微米的间距的多个第四导电触点中的一个。
示例D10包括示例D1-9中任一个的主题，并且进一步指定第一导电触点的中心不与第二导电触点的中心对准。
示例D11包括示例D1-10中任一个的主题，并且进一步指定第一导电触点是具有大于50微米的间距的多个第一导电触点中的一个。
示例D12包括示例D1-11中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例D13包括示例D1-11中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例D14包括示例D1-13中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例D15包括示例D1-14中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件还包括第二微电子部件，并且桥接器部件至少部分地在第二微电子部件与衬底之间。
示例D16是一种微电子组件，包括：衬底，具有第一导电触点；桥接器部件，具有在桥接器部件的第一面上的第二导电触点和在桥接器部件的相反的第二面上的第三导电触点，其中第一导电触点通过第一焊料耦合到第二导电触点，并且第一焊料接触第一导电触点和第二导电触点的侧面；以及微电子部件，具有第四导电触点，其中第三导电触点通过第二焊料耦合到第四导电触点。
示例D17包括示例D16的主题，并且进一步指定第四导电触点的直径小于第三导电触点的直径。
示例D18包括示例D17的主题，并且进一步指定第四导电触点的直径小于第三导电触点的直径的60％。
示例D19包括示例D17-18中任一个的主题，并且进一步指定第四导电触点的直径小于第三导电触点的直径的50％。
示例D20包括示例D17-19中任一个的主题，并且进一步指定第四导电触点的直径小于30微米。
示例D21包括示例D16-20中任一个的主题，并且进一步指定第二焊料接触第四导电触点的侧面。
示例D22包括示例D16-21中任一个的主题，并且进一步指定第四导电触点是具有小于50微米的间距的多个第四导电触点中的一个。
示例D23包括示例D16-22中任一个的主题，并且进一步指定第四导电触点是具有小于30微米的间距的多个第四导电触点中的一个。
示例D24包括示例D16-23中任一个的主题，并且进一步指定第一导电触点的中心不与第二导电触点的中心对准。
示例D25包括示例D16-24中任一个的主题，并且进一步指定第一导电触点是具有大于50微米的间距的多个第一导电触点中的一个。
示例D26包括示例D16-25中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例D27包括示例D16-25中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例D28包括示例D16-27中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例D29包括示例D16-28中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件还包括第二微电子部件，并且桥接器部件至少部分地在第二微电子部件与衬底之间。
示例D30是一种微电子组件，包括：衬底，具有第一导电触点；桥接器部件，具有在桥接器部件的第一面上的第二导电触点和在桥接器部件的相反的第二面上的第三导电触点，其中第一导电触点通过第一焊料耦合到第二导电触点；以及微电子部件，具有第四导电触点，其中第三导电触点通过第二焊料耦合到第四导电触点，并且第四导电触点的直径不同于第三导电触点的直径。
示例D31包括示例D30的主题，并且进一步指定第三导电触点和第四导电触点中的一个的直径小于第三导电触点和第四导电触点中的另一个的直径的60％。
示例D32包括示例D30-31中任一个的主题，并且进一步指定第三导电触点和第四导电触点中的一个的直径小于第三导电触点和第四导电触点中的另一个的直径的50％。
示例D33包括示例D30-32中任一个的主题，并且进一步指定第三导电触点的直径或第四导电触点的直径小于30微米。
示例D34包括示例D30-33中任一个的主题，并且进一步指定第二焊料接触第四导电触点的侧面。
示例D35包括示例D30-34中任一个的主题，并且进一步指定第四导电触点是具有小于50微米的间距的多个第四导电触点中的一个。
示例D36包括示例D30-35中任一个的主题，并且进一步指定第四导电触点是具有小于30微米的间距的多个第四导电触点中的一个。
示例D37包括示例D30-36中任一个的主题，并且进一步指定第一焊料接触第一导电触点和第二导电触点的侧面。
示例D38包括示例D30-37中任一个的主题，并且进一步指定第一导电触点的中心不与第二导电触点的中心对准。
示例D39包括示例D30-38中任一个的主题，并且进一步指定第一导电触点是具有大于50微米的间距的多个第一导电触点中的一个。
示例D40包括示例D30-39中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例D41包括示例D30-39中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例D42包括示例D30-41中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例D43包括示例D30-42中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件还包括第二微电子部件，并且桥接器部件至少部分地在第二微电子部件与衬底之间。
示例D44是一种微电子组件，包括：衬底，具有第一导电触点；桥接器部件，具有在桥接器部件的第一面上的第二导电触点和在桥接器部件的相反的第二面上的第三导电触点，其中第一导电触点通过第一焊料耦合到第二导电触点；以及微电子部件，具有第四导电触点，其中第三导电触点通过第二焊料耦合到第四导电触点，第三导电触点接触第四导电触点，并且第二焊料不接触将桥接器部件的第二面处的另一导电触点耦合到微电子部件的另一导电触点的焊料。
示例D45包括示例D44的主题，并且进一步指定第二焊料接触第四导电触点的侧面。
示例D46包括示例D44-45中任一个的主题，并且进一步指定第四导电触点是具有小于50微米的间距的多个第四导电触点中的一个。
示例D47包括示例D44-46中任一个的主题，并且进一步指定第四导电触点是具有小于30微米的间距的多个第四导电触点中的一个。
示例D48包括示例D44-47中任一个的主题，并且进一步指定第一焊料接触第一导电触点和第二导电触点的侧面。
示例D49包括示例D44-48中任一个的主题，并且进一步指定第一导电触点的中心不与第二导电触点的中心对准。
示例D50包括示例D44-49中任一个的主题，并且进一步指定第一导电触点是具有大于50微米的间距的多个第一导电触点中的一个。
示例D51包括示例D44-50中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例D52包括示例D44-50中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例D53包括示例D44-52中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例D54包括示例D44-53中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件还包括第二微电子部件，并且桥接器部件至少部分地在第二微电子部件与衬底之间。
示例D55是一种电子设备，包括：电路板；以及微电子组件，导电地耦合到电路板，其中微电子组件包括示例D1-54中任一个的微电子组件中的任一个。
示例D56包括示例D55的主题，并且进一步指定电子设备是手持式计算设备、膝上型计算设备、可穿戴计算设备或服务器计算设备。
示例D57包括示例D55-56中任一个的主题，并且进一步指定电路板是主板。
示例D58包括示例D55-57中任一个的主题，并且还包括：通信地耦合到电路板的显示器。
示例D59包括示例D58的主题，并且进一步指定显示器包括触摸屏显示器。
示例D60包括示例D55-59中任一个的主题，并且还包括：围绕电路板和微电子组件的壳体。
示例E1是一种微电子组件，包括：微电子部件；衬底；以及贴片结构，其中贴片结构耦合在微电子部件与衬底之间，贴片结构包括嵌入式桥接器部件，贴片结构包括导电柱的叠置体，并且导电柱的直径在从衬底至微电子部件的方向上增大。
示例E2包括示例E1的主题，并且进一步指定贴片结构通过具有第一间距的第一互连和通过具有第二间距的第二互连耦合到微电子部件，并且第一间距小于第二间距。
示例E3包括示例E2的主题，并且进一步指定第一互连在桥接器部件与微电子部件之间的体积中。
示例E4包括示例E1-3中任一个的主题，并且进一步指定贴片结构具有第一面和相反的第二面，第二面在第一面与微电子部件之间，并且贴片结构包括在桥接器部件与第二面之间的焊料。
示例E5包括示例E1-4中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件包括第二微电子部件，并且贴片结构耦合在第二微电子部件与衬底之间。
示例E6包括示例E5的主题，并且进一步指定贴片结构通过具有第一间距的第一互连和通过具有第二间距的第二互连耦合到第二微电子部件，并且第一间距小于第二间距。
示例E7包括示例E6的主题，并且进一步指定第一互连在桥接器部件与第二微电子部件之间的体积中。
示例E8包括示例E1-7中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例E9包括示例E1-7中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例E10包括示例E1-9中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例E11是一种微电子组件，包括：微电子部件；衬底；以及贴片结构，其中，贴片结构耦合在微电子部件与衬底之间，贴片结构包括嵌入式桥接器部件，贴片结构具有第一面和相反的第二面，第二面在第一面与微电子部件之间，并且贴片结构包括在桥接器部件与第二面之间的焊料。
示例E12包括示例E11的主题，并且进一步指定贴片结构通过具有第一间距的第一互连和通过具有第二间距的第二互连耦合到微电子部件，并且第一间距小于第二间距。
示例E13包括示例E12的主题，并且进一步指定第一互连在桥接器部件与微电子部件之间的体积中。
示例E14包括示例E11-13中任一个的主题，并且进一步指定贴片结构包括导电柱的叠置体，并且导电柱的直径在从衬底至微电子部件的方向上增加。
示例E15包括示例E11-14中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件包括第二微电子部件，并且贴片结构耦合在第二微电子部件与衬底之间。
示例E16包括示例E15的主题，并且进一步指定贴片结构通过具有第一间距的第一互连和通过具有第二间距的第二互连耦合到第二微电子部件，并且第一间距小于第二间距。
示例E17包括示例E16的主题，并且进一步指定第一互连在桥接器部件与第二微电子部件之间的体积中。
示例E18包括示例E11-17中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例E19包括示例E11-17中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例E20包括示例E11-19中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例E21是一种微电子组件，包括：微电子部件；衬底；以及贴片结构，其中贴片结构耦合在微电子部件与衬底之间，贴片结构具有第一面和相反的第二面，第二面在第一面与微电子部件之间，贴片结构包括嵌入式桥接器部件，贴片结构包括导电柱，并且导电柱的接近于第一面的直径小于导电柱的接近于第二面的直径。
示例E22包括示例E21的主题，并且进一步指定贴片结构通过具有第一间距的第一互连和通过具有第二间距的第二互连耦合到微电子部件，并且第一间距小于第二间距。
示例E23包括示例E22的主题，并且进一步指定第一互连在桥接器部件与微电子部件之间的体积中。
示例E24包括示例E21-23中任一个的主题，并且进一步指定贴片结构包括在桥接器部件与第二面之间的焊料。
示例E25包括示例E21-24中任一个的主题，并且进一步指定微电子部件是第一微电子部件，微电子组件包括第二微电子部件，并且贴片结构耦合在第二微电子部件与衬底之间。
示例E26包括示例E25的主题，并且进一步指定贴片结构通过具有第一间距的第一互连和通过具有第二间距的第二互连耦合到第二微电子部件，并且第一间距小于第二间距。
示例E27包括示例E26的主题，并且进一步指定第一互连在桥接器部件与第二微电子部件之间的体积中。
示例E28包括示例E21-27中任一个的主题，并且进一步指定桥接器部件包括晶体管。
示例E29包括示例E21-27中任一个的主题，并且进一步指定桥接器部件不包括晶体管。
示例E30包括示例E21-29中任一个的主题，并且进一步指定衬底包括有机电介质材料。
示例E31是一种电子设备，包括：电路板；以及微电子组件，导电耦合到电路板，其中微电子组件包括示例E1-30中任一个的微电子组件中的任一个。
示例E32包括示例E31的主题，并且进一步指定电子设备是手持式计算设备、膝上型计算设备、可穿戴计算设备或服务器计算设备。
示例E33包括示例E31-32中任一个的主题，并且进一步指定电路板是主板。
示例E34包括示例E31-33中任一个的主题，并且还包括：通信地耦合到电路板的显示器。
示例E35包括示例E34的主题，并且进一步指定显示器包括触摸屏显示器。
示例E36包括示例E31-35中任一个的主题，并且还包括：围绕电路板和微电子组件的壳体。
示例F1是一种制造微电子结构的方法，包括本文公开的方法中的任一个。
示例F2是一种制造微电子组件的方法，包括本文公开的方法中的任一个。

Claims (20)

1.一种微电子组件，包括：
第一微电子部件；
第二微电子部件；
桥接器部件，其中，所述第一微电子部件耦合到所述桥接器部件的第一面，并且所述第二微电子部件耦合到所述桥接器部件的所述第一面，所述桥接器部件具有与所述第一面相反的第二面，并且所述桥接器部件包括在所述第二面处的第一导电触点；以及
衬底，具有第三导电触点，其中，所述桥接器部件至少部分地在所述第一微电子部件与所述衬底之间，所述桥接器部件至少部分地在所述第二微电子部件与所述衬底之间，所述第一导电触点通过第一焊料耦合到第二导电触点，所述第二导电触点通过第二焊料耦合到所述第三导电触点，并且所述第二导电触点在所述第一导电触点与所述第三导电触点之间。
2.根据权利要求1所述的微电子组件，其中，所述第二导电触点具有与绝缘材料的表面共面的表面，所述第二导电触点嵌入在所述绝缘材料中。
3.根据权利要求2所述的微电子组件，其中，所述第一微电子部件的第四导电触点通过第三焊料耦合到第五导电触点，所述第五导电触点通过第四焊料耦合到第六导电触点，所述第六导电触点是所述衬底的导电触点，所述第五导电触点在所述第四导电触点和所述第六导电触点之间，并且所述第六导电触点在所述桥接器部件的占用面积之外。
4.根据权利要求3所述的微电子组件，其中，所述第五导电触点具有与所述绝缘材料的所述表面共面的表面。
5.根据权利要求3所述的微电子组件，其中，所述绝缘材料是第一绝缘材料，并且所述微电子组件还包括在所述第一绝缘材料与所述第一微电子部件之间的不同于所述第一绝缘材料的第二绝缘材料。
6.根据权利要求5所述的微电子组件，其中，所述第一绝缘材料是抗蚀剂材料，并且所述第二绝缘材料是模制材料。
7.根据权利要求5所述的微电子组件，其中，所述桥接器部件至少部分地在所述第一绝缘材料中的开口中。
8.根据权利要求3所述的微电子组件，其中，所述第四导电触点的间距大于将所述第一微电子部件耦合到所述桥接器部件的所述导电触点的间距。
9.一种微电子组件，包括：
微电子部件，包括第一导电触点和第二导电触点；
桥接器部件，其中，所述桥接器部件包括在所述桥接器部件的面处的第三导电触点，并且所述第一导电触点通过第一焊料耦合到所述第三导电触点；以及
衬底，具有第五导电触点，其中，所述桥接器部件至少部分地在所述微电子部件与所述衬底之间，所述第二导电触点通过第二焊料耦合到第四导电触点，所述第四导电触点通过第三焊料耦合到所述第五导电触点，并且所述第四导电触点在所述第二导电触点与所述第五导电触点之间。
10.根据权利要求9所述的微电子组件，其中，所述第四导电触点具有与绝缘材料的表面共面的表面，所述第四导电触点嵌入在所述绝缘材料中。
11.根据权利要求10所述的微电子组件，其中，所述绝缘材料是第一绝缘材料，并且所述微电子组件还包括在所述第一绝缘材料与所述微电子部件之间的不同于所述第一绝缘材料的第二绝缘材料。
12.根据权利要求9所述的微电子组件，其中，所述桥接器部件的所述面是第一面，所述桥接器部件包括与所述第一面相反的第二面，第六导电触点在所述桥接器部件的所述第二面处，第七导电触点在所述衬底的面处，并且所述第六导电触点通过第四焊料耦合到所述第七导电触点。
13.根据权利要求12所述的微电子组件，其中，所述第七导电触点与所述第五导电触点共面。
14.一种微电子组件，包括：
微电子部件，其中，所述微电子部件包括第一导电触点；
桥接器部件，其中，所述桥接器部件包括第二导电触点；以及
衬底，其中，所述桥接器部件耦合在所述微电子部件与所述衬底之间，所述第一导电触点通过由中间导电触点分离的两层焊料耦合到所述衬底，并且所述第二导电触点通过由中间导电触点分离的两层焊料耦合到所述衬底。
15.根据权利要求14所述的微电子组件，其中，所述微电子部件包括耦合到所述桥接器部件的第四导电触点的第三导电触点，并且其中，所述第三导电触点具有小于所述第一导电触点的间距的间距。
16.根据权利要求15所述的微电子组件，其中，所述第三导电触点与不同于所述绝缘材料的表面绝缘材料接触。
17.根据权利要求14所述的微电子组件，其中，所述微电子组件包括在所述微电子部件与所述衬底之间的绝缘材料，并且所述绝缘材料不在所述桥接器部件与所述衬底之间。
18.根据权利要求17所述的微电子组件，其中，所述绝缘材料不在所述桥接器部件与所述微电子部件之间。
19.根据权利要求14-18中任一项所述的微电子组件，其中，所述中间导电触点是共面的。
20.根据权利要求14-18中任一项所述的微电子组件，其中，所述衬底的所述导电触点是共面的。
CN202111346654.6A 2020-12-18 2021-11-15 包括桥接器的微电子结构 Pending CN114725050A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/126,629 US20220199535A1 (en) 2020-12-18 2020-12-18 Microelectronic structures including bridges
US17/126,629 2020-12-18

Publications (1)

Publication Number Publication Date
CN114725050A true CN114725050A (zh) 2022-07-08

Family

ID=78008093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111346654.6A Pending CN114725050A (zh) 2020-12-18 2021-11-15 包括桥接器的微电子结构

Country Status (4)

Country Link
US (1) US20220199535A1 (zh)
EP (1) EP4016593A1 (zh)
KR (1) KR20220088305A (zh)
CN (1) CN114725050A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682465B2 (en) * 2021-09-30 2023-06-20 Ati Technologies Ulc Reliable through-silicon vias

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
JP2013110264A (ja) * 2011-11-21 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
US10340253B2 (en) * 2017-09-26 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US11322469B2 (en) * 2017-12-18 2022-05-03 Intel Corporation Dual solder methodologies for ultrahigh density first level interconnections

Also Published As

Publication number Publication date
US20220199535A1 (en) 2022-06-23
KR20220088305A (ko) 2022-06-27
EP4016593A1 (en) 2022-06-22

Similar Documents

Publication Publication Date Title
US20200395300A1 (en) Substrateless double-sided embedded multi-die interconnect bridge
US11854834B2 (en) Integrated circuit package supports
EP4016619A2 (en) Microelectronic structures including bridges
WO2017155625A1 (en) Electronic components having three-dimensional capacitors in a metallization stack
US20220189880A1 (en) Microelectronic structures including glass cores
EP4016592A1 (en) Microelectronic structures including bridges
US20240136292A1 (en) Microelectronic structures including bridges
CN114725052A (zh) 包括桥接器的微电子结构
CN114975327A (zh) 包括桥的微电子组件
EP4016593A1 (en) Microelectronic structures including bridges
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
NL2034818B1 (en) Microelectronic structures including bridges
CN114597255A (zh) 晶体管源极/漏极触点
US20240006366A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
US20240006381A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
WO2022120738A1 (en) Memory devices with gradient-doped control gate material
WO2022178814A1 (en) Integrated circuit supports with microstrips
WO2022178822A1 (en) Integrated circuit supports with microstrips
US20210183761A1 (en) Line patterning in integrated circuit devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination