CN116033645A - 无芯部件承载件及用于制造无芯部件承载件的方法 - Google Patents

无芯部件承载件及用于制造无芯部件承载件的方法 Download PDF

Info

Publication number
CN116033645A
CN116033645A CN202111248063.5A CN202111248063A CN116033645A CN 116033645 A CN116033645 A CN 116033645A CN 202111248063 A CN202111248063 A CN 202111248063A CN 116033645 A CN116033645 A CN 116033645A
Authority
CN
China
Prior art keywords
component carrier
coreless
embedded
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111248063.5A
Other languages
English (en)
Inventor
赵春燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202111248063.5A priority Critical patent/CN116033645A/zh
Priority to EP22203833.3A priority patent/EP4174917A1/en
Priority to US18/049,826 priority patent/US20230128938A1/en
Publication of CN116033645A publication Critical patent/CN116033645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开描述了一种无芯部件承载件(900A、900B)，该无芯部件承载件包括：(a)叠置件(230)，该叠置件包括至少一个电传导层结构和至少一个电绝缘层结构；以及(b)嵌入到叠置件(230)中的部件(C1、C3)；其中，所述至少一个电绝缘层结构中的一个或更多个电绝缘层结构包括设置在叠置件(230)的外部主表面处的增强层结构。还描述了用于制造这种无芯部件承载件(900A)并且优选地同时制造相同类型的另外的无芯部件承载件(900B)的方法。

Description

无芯部件承载件及用于制造无芯部件承载件的方法
技术领域
本公开涉及电子封装件，其中，比如半导体晶片之类的部件被嵌入到由印刷电路板(PCB)材料制成的部件承载件内。
背景技术
集成电路(IC)部件被容置到封装件中，以允许轻松地处理电子电路以及将电子电路可靠地例如组装到部件承载件、比如印刷电路板(PCB)上。分别用于集成电路的封装件还为所封装的部件提供保护以免受例如机械和/或化学影响。
多年来不断改进的半导体制造程序使裸半导体芯片显著小型化。使半导体芯片小型化通常在小区域内包括用于将芯片电连接至外部电路的多个接触结构(例如肖特基接触部)。这种接触元件的空间密度可能非常高，以至于不可能使这种芯片直接接触至外部电路，比如插口或形成在PCB上的接触垫的布置结构。
为了促进集成电路芯片与外部电路的电接触，可以使用所谓的中介层。中介层是在一个插口或连接件与另一个插口或连接件之间进行空间布线的电接合部。中介层的目的是将连接件扩展到更宽的间距或将连接件重新布线至不同的连接件。
已知将中介(interposer)功能集成到用于电子芯片的电子封装件中。然而，将中介功能添加到电子封装件中会使电子封装更加困难，因为必须以可靠的方式执行并控制附加的工艺步骤。此外，当借助于在PCB面板水平上实施的PCB工艺来同时制造多个薄封装件时，不仅整个面板而且通过已知的单一化处理从PCB面板获得的最终的部件承载件封装件都存在不希望的翘曲的风险。
可能需要提供一种具有嵌入的部件的部件承载件，该部件承载件可以以简单且有效的方式制造，并且表现出足以以可靠的方式进一步操纵和/或处理部件承载件的空间稳定性，即使在相对较薄时也是如此。
发明内容
这种需求可以由根据本发明的一方面的无芯部件承载件满足。本发明的有利实施方式由本发明的其他方面描述。
根据本发明的第一方面，提供了一种无芯部件承载件，该无芯部件承载件包括：(a)叠置件，该叠置件包括至少一个电传导层结构和至少一个电绝缘层结构；以及(b)嵌入到叠置件中的部件。在所描述的无芯部件承载件中，所述至少一个电绝缘层结构中的一个或更多个电绝缘层结构包括设置在叠置件的外部主表面处的增强层结构。
所描述的无芯部件承载件是基于如下构思：通过省去芯结构，可以以紧凑的方式实现具有嵌入的部件的部件承载件封装件。这对于作为厚度方向的z方向或竖向方向，即垂直于由叠置件的层结构的平面延伸部所限定的平面的方向是尤其正确的。这些平面限定部件承载件的主表面。
在该上下文中，应指出的是，在已知的部件承载件封装件中，芯结构可以是在执行至少部分地未固化的介电材料层的至少一个层压工艺以生产(层压的)叠置件之前表现出特定机械稳定性的任何结构。这种机械稳定性可以通过例如包含树脂或由树脂构成的专用介电材料的比较厚的层来提供，其中，该介电材料已经经历了某种固化，从而实现机械稳定性或刚度的增加。
由于所提及的机械稳定性，在部件承载件的处理期间发生的翘曲被减少。相比之下，在已知的无芯印刷电路板(PCB)的生产期间，有必要在生产前考虑翘曲问题并相应地调整所使用的材料和工艺。在考虑翘曲的情况下，所述无芯部件承载件的生产比已知的无芯印刷电路板(PCB)的生产容易。
为清楚起见，应指出的是，除了所描述的具有嵌入的部件的叠置件之外，部件承载件当然还可以包括其他或另外的层结构。例如，可以在增强层结构的外表面处形成(另外的)外部的(结构化或非结构化)的电传导层结构。此外，特别是在所提及的(另外的)外部电传导层结构处可能已经形成例如阻焊剂层。这意味着在这样的实施方式中，部件承载件包括比分配给叠置件的层结构更多的层结构。
在继续于以下段落中阐明本发明的另外的有利实施方式之前，将介绍关于在PCB部件承载件内或在PCB部件承载件材料内对部件进行封装的一些一般技术考虑：
在本公开的上下文中，术语“部件承载件”可以特别地表示能够将一个或更多个部件容置在该部件承载件上和/或该部件承载件中以提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以构造为用于部件的机械承载件和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件还可以是将以上提及的类型的部件承载件中的不同类型的部件承载件组合的混合板。
部件承载件可以是所提及的电绝缘层结构(一个或更多个)和电传导层结构(一个或更多个)的层压件，该层压件特别地通过施加机械压力和/或热能而形成。所提及的叠置件可以提供能够为另外的部件提供大安装表面并且仍然非常薄且紧凑的板状部件承载件。术语“层结构”可以特别地表示在公共平面内的连续的层、图案化的层或多个非连续的岛状件。
部件承载件可以成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供大的基部。此外，特别地，作为嵌入的电子部件的示例的裸晶片(die)由于该裸晶片的厚度小而可以方便地嵌入到薄板、比如印刷电路板中。部件承载件构造为包括以下各者中的一者：印刷电路板、基板(特别是IC基板)和中介层。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过例如通过施加压力和/或通过供给热能而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状部件承载件。作为用于PCB技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或FR4材料。可以通过例如通过激光钻孔或机械钻孔形成穿过层压件的贯通孔并且通过用电传导材料(特别是铜)对这些贯通孔进行填充从而形成作为贯通孔连接部的过孔，使得各个电传导层结构以期望的方式彼此连接。除了可以嵌入到PCB中的一个或更多个部件以外，PCB通常构造成用于将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。所述一个或更多个部件可以通过焊接而连接至相应的主表面。PCB的介电部分可以包括具有增强纤维(比如，玻璃纤维)的树脂。
在本公开的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于PCB而言，基板可以是相对较小的部件承载件，该部件承载件上可以安装一个或更多个部件并且该部件承载件可以用作一个或更多个芯片与另外的PCB之间的连接介质。例如，基板可以具有与待安装在该基板上的部件(特别是电子部件)大致相同的尺寸(例如，在芯片尺寸封装(CSP)的情况下)。更具体地，基板可以理解为这样的承载件：用于电连接件或电网的承载件以及与PCB相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件例如是传导通道，而竖向连接件可以是例如钻孔。这些横向连接件和/或竖向连接件布置在基板内并且可以用于提供已容置部件或未容置部件(比如裸晶片)、特别是IC芯片与PCB或中间PCB的电连接、热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以包括具有增强颗粒(比如，增强球状件，特别是玻璃球状件)的树脂。基板或中介层可以包括至少一层以下各者：玻璃；硅(Si)；感光的或可干蚀刻的有机材料、如环氧基积层材料(比如，环氧基积层膜)；或者聚合物化合物、如聚酰亚胺、聚苯并恶唑或苯并环丁烯-功能聚合物。
所述至少一个电绝缘层结构可以包括以下各者中的至少一者：树脂(比如，增强树脂或非增强树脂、例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯树脂、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸材料(比如，FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(PTFE、特氟隆)、聚偏氟乙烯(PVDF)、陶瓷以及金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强结构，比如网状物、纤维或球状件。尽管预浸料、特别是FR4对于刚性PCB而言通常是优选的，但是也可以使用其他材料、特别是环氧基积层膜或感光介电材料。对于高频应用，高频材料、比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他低的、非常低的或超低的DK材料可以在部件承载件中实现为电绝缘层结构。
所述至少一个电传导层结构包括以下各者中的至少一者：铜、铝、镍、银、金、钯、钨、硅、锡、铅、铬、铂、钛、钴、铼和铱。尽管铜通常是优选的，但是其他材料或其涂覆变型、特别是涂覆有超导材料、比如石墨烯也是可以的。
(嵌入的)部件可以选自：非电传导嵌体、电传导嵌体(比如，金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、光引导元件(例如，光波导或光导体连接件)、光学元件(例如，透镜)、电子部件或其组合。例如，该部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如，DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光耦合器、电压转换器(例如，DC/DC转换器或AC/DC转换器)、密码部件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而，其他部件也可以嵌入在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(比如，铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)或者可以是顺磁性元件。然而，该部件还可以是基板、中介层或例如呈板中板构型的其他部件承载件。此外，还可以使用其他部件、特别是产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件来作为部件。
在对部件承载件的内部层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构(特别是通过层压)将经处理的层结构的一个主表面或相反的两个主表面对称地或不对称地覆盖。换言之，可以继续堆叠，直到获得期望的层数为止。
在具有电绝缘层结构和电传导层结构的叠置件的形成完成之后，可以对所获得的层结构或部件承载件进行表面处理。特别地，在表面处理方面，可以将电绝缘的阻焊剂施用至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成比如阻焊剂并且随后对阻焊剂的层进行图案化以使一个或更多个电传导表面部分暴露，所述一个或更多个电传导表面部分将用于使部件承载件电耦合至电子外围件。部件承载件的用阻焊剂保持覆盖的表面部分、特别是包含铜的表面部分可以被有效地保护以防氧化或腐蚀。
在表面处理方面，还可以将表面处理部选择性地施用至部件承载件的暴露的电传导表面部分。这种表面处理部可以是部件承载件的表面上的暴露的电传导层结构(比如，垫、传导轨道等，特别是包括铜或由铜组成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)可能被氧化，从而使部件承载件及其电功能性的可靠性较低。然后，表面处理部可以形成为例如表面安装部件与部件承载件之间的接合部。表面处理部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面处理部可以例如通过焊接而实现与一个或更多个部件的接合过程。用于表面处理部的合适材料的示例是有机可焊性防腐剂(OSP)、非电镍浸金(ENIG)、金(特别是硬金)、化学锡、镍金、镍钯、ENIPIG(非电镍浸钯浸金)等。
根据本发明的实施方式，无芯部件承载件包括形成在部件承载件的外部主表面处的另外的电传导层结构。另外的电传导层结构包括形成在绝缘材料层内的嵌入式导线。这可以提供以下优点：可以以简单且有效的方式实现可能最靠外的图案化或结构化传导层的形成，该传导层可以用于将所描述的部件承载件与外部电路或另外的堆叠结构相连接。特别地，不需要仅仅为了提供与其他电路的电接合部而用多个已知的处理步骤形成图案化电传导层结构。
在该上下文中提及，可以通过所谓的嵌入式线路结构(ETS)来提供嵌入式导线，嵌入式线路结构自身是以用于在周围的电绝缘材料内构建电路图案的众所周知且广受认可的技术为基础的。ETS具有无芯结构，这允许实现所谓的“微电路”而无需附加的处理步骤和成本。
根据本发明的另一实施方式，无芯部件承载件还包括形成在叠置件中的渐缩的电传导贯通连接部。在部件的上方和下方都形成渐缩的电传导贯通连接部，这意味着沿着竖向方向在部件的两侧均提供渐缩的电传导贯通连接部。位于上方的至少一个渐缩的电传导贯通连接部与位于部件下方的至少一个渐缩的电传导贯通连接部具有相同的渐缩方向。
在该文件中，术语“渐缩的电传导贯通连接部”可以特别表示包括这样的至少一个部分或部段的任何(竖向延伸的)电传导结构：在该至少一个部分或部段内沿着竖向方向该结构的横截面单调增大或减小。换言之，电传导结构在所提及的部分或部段内沿着竖向方向变得更厚或更薄，这取决于特定方向(竖向向上或竖向向下)。
应指出的是，可以提供各自满足上述“渐缩特征”的多个不同的部分或部段。然而，在两个随后的部分或部段之间可能存在相反方向上的横截面变化。因此，该变化可以特别是逐步变化，在该逐步变化中，在相应的部分或部段内以及沿着相应的部分或部段，厚度改变是连续的。具体地，渐缩的电传导贯通连接部可以通过包括具有相同渐缩方向的所有截头锥状部的叠置件的结构来实现。因此，一个截头锥状部对应于整个结构的一个部分或部段。
应提及的是，“截头锥形状”对于所描述的部件承载件可能是非常重要的，因为锥形状是与通过激光辐射(激光钻孔)进行的过孔的形成有关的典型形状。这意味着“渐缩的电传导贯通连接部”的结构的所有部分或部段的相同渐缩方向反映了所涉及的激光钻孔工艺的“加工方向”。
根据本发明的另一实施方式，嵌入的部件在多个电绝缘层结构上沿竖向方向延伸。因此，所述多个电绝缘层结构中的一些电绝缘层结构可以分配给叠置件，而所述多个电绝缘层结构中的其他电绝缘层结构可以位于叠置件的外部。这可以提供以下优点：可以利用具有沿着竖向方向的不同厚度的不同嵌入的部件来实现所述无芯部件承载件。因此，所述无芯部件承载件的概念可以用于能够用于不同应用领域的各种不同的嵌入的部件。
所提及的竖向方向可以特别是与叠置件的层结构的平面延伸部垂直的方向。换言之，叠置件的层平面的法向量平行于竖向方向。
根据本发明的另一实施方式，无芯部件承载件还包括形成在嵌入的部件下的连续金属结构。
在无芯部件承载件或其相应的嵌入的部件的操作期间，所描述的连续金属结构可以改进远离部件的热传输。具体地，所产生的热可以以有效的方式在空间上分布开，即使热是在嵌入的部件的至少一个较小子区域中产生时也是如此。应当清楚的是，与空间上集中的热量相比，空间上分布开的热量可以更容易地消散并且没有引起热损伤的风险。
应指出的是，这种连续的金属结构可以形成为不同的形状，以增加表面面积并由此增加热去除能力。例如可以通过连续金属结构的呈三维形状的上表面来增加表面面积。这种表面可以包括例如具有交替的(i)凸起的表面部分和(ii)凹形的表面部分的平行条带。也可以提供形成曲折型结构、矩形型结构、螺旋型结构或甚至圆形型结构的凸起的表面部分来代替条带。
在一些应用中，所描述的连续金属结构可以用于或在操作期间用作屏蔽结构。特别地，电磁辐射可以被屏蔽远离无芯部件承载件的内部。这可以提供以下优点：可以增加形成为具有所描述的部件承载件、形成在所描述的部件承载件处、形成在所描述的部件承载件上和/或形成在所描述的部件承载件内的电子组件的电磁兼容性(EMC)。
根据本发明的另一实施方式，连续金属结构包括至少一个水平部分和/或至少一个竖向部分。这可以提供可以在三个维度上实现上述屏蔽的优点。因此，可以用通常的水平层来实现水平层部分。可以用例如金属化过孔和/或金属化竖向槽来实现竖向部分。
此外，连续金属结构可以位于不同的层水平上或不同的层水平处。例如，如果嵌入具有不同高度的两个部件，则这可能会是有利的。
为清楚起见，应指出的是，所提及的水平部分沿着水平面延伸，该水平面在部件承载件的通常取向中平行于上述主表面。相应地，所提及的竖向部分在垂直于主表面的平面内延伸。
根据本发明的另一实施方式，嵌入的部件的接触端子与所述至少一个电传导层结构直接接触。这可以允许以简单且有效的方式电接触嵌入的部件。具体地，不需要竖向延伸的电传导元件，比如金属化过孔或柱。因此，在该实施方式中，术语“直接接触”可以理解为直接电接触和直接机械接触两者，而不需要任何中间接触元件或中间接触结构。
在该上下文中，直接接触可以意味着也可以是垫的接触端子位于与电传导层结构相同的层或高度水平处。这可以例如通过使用用于封装嵌入的部件的感光电介质(PID)层来实现。替代性地，可以使用溅射技术以在同一层处或同一层内形成接触端子和电传导层结构。
根据本发明的另一实施方式，无芯部件承载件还包括形成在嵌入的部件的一侧处的扇出结构。提供所描述的扇出结构可以允许以简单且有效的方式实现嵌入的部件的电接触。这可能特别有益于高度集成的部件，例如在较小空间区域内包括多个小接触端子的球栅阵列。
根据本发明的另一实施方式，无芯部件承载件还包括形成在嵌入的部件的另一侧处的另外的扇出结构。嵌入的部件的“另一侧”可以特别地与上面提及的“一侧”相反。这意味着在嵌入的部件的上方和下方分别设置有一个扇出结构。因此，嵌入的部件可以从所有侧进行电连接。该“所有侧进行连接的可能性”可以提供以下优点：可以增加用于所述无芯部件承载件内部里的电布线的相应电路的设计自由度。这可以有助于利用所述无芯部件承载件构建的电路的集成密度的(进一步)增加。
根据本发明的另一实施方式，扇出结构和/或另外的扇出结构包括感光介电材料。这可以提供以下优点：可以以简单且有效的处理实现相应的扇出结构。具体地，不必形成/处理不同结构的电传导层。相反，感光电介质(PID)材料可以通过本身已知的利用电磁辐射、特别是UV辐射的感光工艺在三个维度上结构化，感光电介质(PID)材料在空间上用掩模结构化。
根据本发明的另一实施方式，叠置件不具有芯。省去芯(结构)可以允许在平坦的或薄的设计内实现所述无芯部件承载件(连同嵌入的部件)。因此，包括嵌入的部件的电子封装件的集成密度也可以相对于竖向方向增加。因此，可以以空间上紧凑的方式叠置多个封装的部件。
在该上下文中提及，在一些应用中可能需要避免不希望的翘曲，这通常可能是已知的无芯PCB的问题。这种翘曲问题可以通过对嵌入的部件应用所谓的“2.5D技术”来解决。与通常的嵌入(在使用胶带作为支撑结构的芯内完成)相比，2.5D技术使用中间释放层，以将释放层上方的层部分在该部分被切割(向下至释放层)、例如通过深度控制的激光切割后移除。相应移除的层部分产生可以安置部件的腔。优选地，利用所述2.5D技术，在切割层部分以用于形成腔之前，相应的介电层结构将被固化(至少80％被固化)。
根据本发明的另一实施方式，在部件的一侧处形成有至少一个堆叠层。所述至少一个堆叠层可以为嵌入的部件提供一些机械保护，这可以使部件的嵌入更加可靠和稳定。因此，所述部件承载件概念也适合于制造不对称的堆叠件，而不会遭受(过多)翘曲问题。
此外，所述至少一个堆叠层可以允许在所述无芯部件承载件的内部内扩展电布线图案。这对于所述至少一个堆叠层包括适当图案化的电传导层结构的情况是适用的以及/或者允许在所述至少一个堆叠层的表面处形成或附接这种适当图案化的电传导层结构。因此，所述无芯部件承载件内的电路可以扩展，这可以允许电连接增加所述无芯部件承载件的整个电功能性的另外的部件。因此，另外的部件可以是另外的嵌入的部件或表面安装部件。当然，不同的图案化的电传导层结构可以以适当的方式彼此互连，例如通过采用已知的竖向过孔连接部来彼此互连。
在该上下文中，术语“部件的一侧”可以理解为嵌入的部件的上侧或下侧，其中，“上”和“下”指的是竖向方向/厚度方向，即与由叠置件的层结构的平面延伸部限定的平面垂直的方向。
根据本发明的另一实施方式，所述至少一个堆叠层中的一个或更多个堆叠层包括增强颗粒。这可以提供以下优点：可以(甚至更大程度地)增加所述无芯部件承载件的机械稳定性。增强颗粒可以是例如玻璃球状件或纤维。
根据本发明的另一实施方式，无芯部件承载件还包括形成在部件的另一侧处的至少一个另外的堆叠层，其中，部件的所述另一侧与部件的所述一侧相反。这可以允许进一步提高机械稳定性/嵌入以及/或者进一步增加所述无芯部件承载件内部内的电布线图案。
应指出的是，根据上面提及的(至少一个)堆叠层，所述(至少一个)另外的堆叠层也可以包括增强颗粒，比如玻璃球状件和/或纤维。
根据本发明的另一实施方式，无芯部件承载件还包括至少一个另外的嵌入的部件。封装或嵌入另外的部件可以允许增加所述无芯部件承载件的电功能性。
根据本发明的另一实施方式，嵌入的部件和另外的嵌入的部件具有不同的厚度。
所描述的允许具有不同厚度的嵌入的部件可以增加所述无芯部件承载件对于可能需要以紧凑且可靠的方式嵌入不同类型的芯片的各种不同应用的适用性。因此，不同的部件可以嵌入到叠置件的不同层结构内。因此，“嵌入层结构”可以在各个层和/或层数方面不同。
通过使用上面已经描述的2.5D技术，可以以有效的方式实现用于嵌入不同高度的部件并形成适当形状和尺寸的腔的过程。利用该技术，避免了使用预切割的预浸料(未完全硬化)，从而能够以更可靠的方式嵌入不同高度的部件。附加地，可以使用非常薄的封装层来封装部件并制造例如上述扇出结构。应提及的是，利用该技术不需要附加的平面化步骤来对嵌入的部件上方的层进行平面化。
根据本发明的另一方面，提供了一种制造无芯部件承载件的方法。所提供的方法包括：(a)提供包括至少一个电传导层结构和至少一个电绝缘层结构的叠置件；以及(b)将部件嵌入到叠置件中。根据本发明，所述至少一个电绝缘层结构中的一个或更多个电绝缘层结构包括设置在叠置件的外部主表面处的增强层结构。
另外，所描述的方法是基于这样的构思，即通过省去在(最终)制造的部件承载件封装件中给出的芯结构，允许以空间上紧凑的方式实现无芯部件承载件。
应指出的是，为了将嵌入的部件与形成在叠置件内的导体结构相连接，可以使用本身已知的过孔连接部，但这不是必需的。还可以通过使用形成在PID层内的电导体或者与溅射金属的或多或少的直接电连接来实现无过孔连接，以获得嵌入的部件与叠置件之间的无过孔连接。“PID”和“溅射”的概念已经在上面进行了描述，此处将不再重复。
根据本发明的实施方式，该方法还包括在部件承载件的外部主表面处形成另外的电传导层结构，其中，另外的电传导层结构包括形成在绝缘材料层内的嵌入式导线。如上面已经提及的，所描述的“嵌入式导线”方法可以允许以简单且有效的方式实现接合至其他电结构和/或从其他电结构接合的电接合部。
根据本发明的另一实施方式，包括所述嵌入式导线的嵌入式线路结构伴随着可分离铜箔(DCF)形成，其中，在嵌入式线路结构的形成期间，可分离铜箔与增强介电层一起用作临时承载件结构。这可以提供以下优点：可以以简单且可靠的过程实现嵌入式导线。关于DCF的更多信息将在下面给出。
根据本发明的另一实施方式，该方法还包括在容置嵌入的部件的腔的底部处形成连续金属结构层。如上面已经提及的，当无芯部件承载件或嵌入的部件在操作中时，所述连续金属结构层可以对远离嵌入的部件的热传输做出显著贡献。
根据本发明的另一实施方式，对于腔的形成，连续金属结构层用作用于将来自腔的区域的材料移除的电磁辐射的止挡层。这可以提供可以以容易且精确的方式形成腔的优点。
连续金属结构层的所述“止挡功能”可以特别基于连续金属结构层的金属表面反射电磁辐射的能力。取决于具体应用、特别是所采用的介电材料，电磁辐射可以包括红外(IR)、可见和/或紫外(UV)光谱辐射成分。
根据本发明的另一实施方式，该方法包括通过采用具有两个相反的主表面的临时支撑结构来同时制造另外的无芯部件承载件。因此，无芯部件承载件是在所述两个相反的主表面中的一个主表面处制造的，并且另外的无芯部件承载件是在所述两个相反的主表面中的另一个主表面处制造的。
提供临时支撑结构作为用于制造/形成上述两个无芯部件承载件的过渡支撑结构可以允许显著改进制造过程。这不仅适用于(同时)制造的无芯部件承载件总线的数量的生产率，也适用于制造过程的实现。在该上下文中应当容易理解的是，临时或过渡支撑结构允许以可靠的方式在空间上支撑两个叠置件。这特别地在至少在所述方法开始时叠置件的介电层尚未固化时是有益的。
利用所述方法，两个部件承载件可以在生产期间稳定彼此。这可以容易理解，因为越厚的面板会带来越高的机械稳定性。还可以通过使用位于相应层堆叠件的最外侧的增强介电层结构连同使用所谓的可分离铜箔(DCF)作为处理期间的(另外的)支撑结构来做出对机械稳定性的贡献。
在该上下文中提到，本身已知的DCF包括具有释放层的树脂和位于释放层的顶部上的可分离的连续铜箔。该铜箔用作用以形成用于实现连接垫的图案化镀铜结构的种子层。在图案化镀铜结构形成之后，种子层铜箔在除了形成图案化镀铜结构的区域之外的横向区域中被蚀刻或研磨。
同时，DCF可以用于在每个堆叠件的主表面上形成ETS，并使得能够实现两个部件承载件的同时生产。因此，将上述2.5D技术与DCF结合使用使得能够制造具有相对较小翘曲的可靠且薄的部件承载件。由于两个无芯部件承载件的同时生产，生产率得以翻倍。
临时支撑结构可以是由至少部分地硬化的树脂材料制成或包括至少部分地硬化的树脂材料的芯。优选地，在将临时支撑结构用作机械支撑件之前，树脂材料已经完全固化。然而，也可以使用部分固化的结构作为临时支撑结构。
换言之，更详细地指出，临时支撑结构(TSS)对于所述制造过程可以具有两个功能。第一个功能是如上面已经描述的、可以对最终制造的无芯部件承载件的低翘曲做出贡献的在制造过程期间的机械支撑。TSS的第二个功能可以是TSS可以用作可以供上述ETS(预)形成的临时承载件结构。在TSS的使用之后，当无芯部件承载件和另外的无芯部件承载件与TSS分开时，ETS与相应的无芯部件承载件保留在一起。因此，可以在ETS与TSS之间的合适释放层的帮助下以已知方式促进在相应无芯部件承载件处的“保留”。
根据本发明的另一实施方式，包括(i)无芯部件承载件、(ii)临时支撑结构和(iii)另外的无芯部件承载件的中间处理结构表现出关于临时支撑结构的中央平面的对称性。
所描述的对称处理可以提供以下优点：可以至少部分地补偿在制造过程的不同阶段或不同时期期间可能出现的机械应力。这是因为中间处理结构的位于临时支撑结构的相反两侧的两部分可以具有至少部分地彼此补偿的相反的应力方向。
根据本发明的另一实施方式，包括(i)无芯部件承载件、(ii)临时支撑结构和(iii)另外的无芯部件承载件的中间处理结构表现出关于临时支撑结构的中央平面的不对称性。允许中间处理结构具有非对称设计可以提高具有至少一个嵌入的部件的所述无芯部件承载件的设计自由度。
根据本发明的另一实施方式，临时支撑结构包括至少形成在两个相反的主表面处的释放材料。所述释放材料可以作为本身在PCB技术领域公知的释放层提供。
所描述的释放材料(层)的提供可以促进无芯部件承载件和另外的无芯部件承载件与临时支撑结构的分开。具体地，可以在不损害特别是这两个无芯部件承载件的情况下完成对应的分开过程。
必须注意的是，已经参照不同的主题描述了本发明的实施方式。特别地，参照方法类型的权利要求描述了一些实施方式，而参照设备类型的权利要求描述了其他实施方式。然而，本领域技术人员将通过上面和下面的描述获知，除非另有说明，否则除了属于一类主题的特征的任意组合之外，与不同主题相关的特征之间的任意组合、特别是方法类型的权利要求的特征与设备类型的权利要求的特征之间的任意组合也被认为与该文件一起公开。
本发明的上面限定的方面和其他方面通过将在下文中描述的实施方式的示例而变得明显并且参照实施方式的示例进行说明。在下文中将参照实施方式的示例对本发明进行更详细地描述，但本发明不限于这些实施方式的示例。
附图说明
图1至图8图示了用于在临时支撑结构的相反两侧形成的两个无芯部件承载件的制造过程。
图9a和图9b示出了根据本发明的实施方式的无芯部件承载件。
具体实施方式
图中的图示是示意性的。应注意的是，在不同的附图中，相似或相同的元件或特征设置有相同的附图标记或仅在第一位与对应的附图标记不同的附图标记。为了避免不必要的重复，已经在前面描述的实施方式中阐明的元件或特征不再在说明书的后面位置再次阐明。
此外，空间相对术语比如“前”和“后”、“上”和“下”、“左”和“右”等用于描述如图中所图示的一个元件与另外元件(一个或更多个)的关系。因此，空间相对术语可以应用于在使用中与图中描绘的取向不同的取向。显然，所有这样的空间相对术语都指的是图中所示的取向，只是为了便于描述，并不一定是限制性的，因为根据本发明的实施方式的设备在使用时可以采用与图中所示的取向不同的取向。
图1至图8示出了在制造过程期间生产的、用于在临时支撑结构的相反两侧形成的两个无芯部件承载件的中间产品。
图1示出了制造过程的开始，在图1中提供有临时支撑结构110。根据此处描述的示例性实施方式，临时支撑结构(TSS)110包括增强介电层112，增强介电层112至少部分地由至少部分地固化的树脂材料制成。在其他一些应用中，可以使用未固化的结构作为增强介电层112。因此，增强介电层112是为后续的处理步骤提供安装基部的比较稳定且刚性的结构。增强介电层112包括两个相反的主表面：用附图标记110a标记的上表面和用附图标记110b标记的下主表面。
根据此处描述的实施方式，临时支撑结构110涂覆有释放层114。释放层114由印刷电路板(PCB)制造技术中已知的材料制成并且允许在稍后的处理阶段与稍后在两个相反的主表面110a和110b处形成的未描绘的层结构容易且可靠的分开。
根据此处描述的实施方式，还在上主表面110a和下主表面110b两个表面处设置传导垫122。由金属材料、比如铜制成并且以已知方式形成的这些垫122表示将要制造的两个最终无芯部件承载件的元件。
应指出的是，传导垫122可以是适于允许与另一(图案化的)电传导结构电连接的任何电传导结构。这种另一(图案化的)电传导结构可以是例如(i)部件的端子或(ii)传导层结构，例如另一堆叠层结构的铜导体线路。
还应指出的是，根据此处描述的示例性实施方式，图1中所示的整个结构是半成品。在该半成品的生产期间，增强介电层112(与释放层114一起)用作用于所谓的可分离铜箔(DCF)的承载件。DCF自身不再在图1中示出。正如上面已经提到的，DCF用作用以形成图案化镀铜结构的种子层。在形成图案化镀铜结构之后，该种子层在除了已形成有图案化镀铜结构的区域之外的横向区域中被蚀刻或磨掉。
在一些实施方式中，图1中所示的结构是嵌入式线路结构(ETS)。这意味着不需要施加阻焊层，因为传导垫的线路仅微小地暴露于环境中。
还应指出的是，通过已经在该非常早期的处理步骤制造用于实现连接垫的图案化镀铜结构，在稍后的两个经制造的无芯部件从TSS 110分离(参见图8，图8仅示出了两个经分离的无芯部件承载件中的一个无芯部件承载件)的处理步骤之前不需要用于去除剩余种子层的蚀刻步骤。通过这种方式，可以提高线路间距(L/S)比，并且也提高了整个堆叠件的可靠性。
图2示出了从多个其他本身已知的处理步骤得到的中间结构。在上主表面110a和下主表面110b两者处分别形成了各个层结构的一个序列235。根据此处描述的示例性实施方式，该层结构序列235包括所谓的嵌入式线路层结构244和叠置件230，叠置件230包括多个介电层以及在两个相邻的介电层结构之间的相应的未描绘的电传导(金属)层结构。在图2所示的实施方式中，叠置件230包括三个介电层。
应指出的是，在其他未描绘的实施方式中，嵌入式线路层结构244也可以形成叠置件的至少一部分。
此外，形成有多个电传导贯通连接部220，电传导贯通连接部220分别从垫122中的一个垫延伸至相应的叠置件230的最靠外的介电层结构。电传导贯通连接部220中的每一个电传导贯通连接部包括多个金属化过孔，这些金属化过孔各自具有渐缩形状。这种渐缩形状由所采用的过孔形成工艺实现，该过孔形成工艺是通常的激光钻孔工艺。由于激光钻孔方向对于形成在同一个层结构序列235内的所有电传导贯通连接部220是相同的，因而每个渐缩的电传导贯通连接部220的金属化过孔具有相同的渐缩方向。具体地，过孔在朝向(内部的)临时支撑结构110的方向上渐缩。在两个过孔之间以已知的方式形成有金属垫。为便于图示，各个过孔和这些金属垫均未用附图标记标示。
此外，如从图2可以看出的，对于两个层结构序列235中的每一个层结构序列而言，存在/形成有在该文件中被称为连续金属层226的两个比较大的金属层结构226。在竖向方向上，这些连续金属层226形成在嵌入式线路层结构244与相邻的叠置件230之间。在水平方向上，这些连续金属层226形成在两个渐缩的电传导贯通连接部220之间。
如从图2可以容易地看出的，整个中间层结构表现出相对于临时支撑结构110(的中心线/中央平面)的对称性。这具有下述效果：在各个处理步骤期间，机械应力——例如由于端子效应、特别是不同材料的不同热膨胀系数引起的机械应力——将以对称的方式产生。因此，将存在最小化的不希望的翘曲效应。
如从图3可以得出的，在接下来的处理步骤中，在连续金属层226的上方和下方分别形成凹部R1、R2、R3和R4的腔。这些凹部R1至R4的形成可以以任何已知方式实现，例如，利用适当的蚀刻和/或(激光)切割程序来实现。当使用激光切割程序时，可以在连续金属层226中的每一个连续金属层上方设置未描绘的另外的释放层。这种释放层可以允许与凹部R1至R4中的相应一个凹部对应的激光切割块的容易取出。
在一些接下来的处理步骤之后，这些接下来的处理步骤的结果在图4中示出，在两个上凹部R1和R2内相应地放置有两个(电子)部件或晶片C1和C2。部件C1和C2中的每一个部件在该部件的上表面处包括多个接触端子CT。此外，在上部层结构序列235的顶部形成有(另外的)介电层432。
接下来，如从图5可以得出的，图4中所示的中间结构被翻转。因此，凹部R3和R4分别位于嵌入的部件C1和C2的上方。目前为止未进行另外的处理步骤。
在一些接下来的处理步骤之后，这些接下来的处理步骤的结果在图6中示出，在两个凹部R3和R4内相应地放置有两个另外的(电子)部件或晶片C3和C4。同样，部件C3和C4中的每一个部件在该部件的上表面包括多个接触端子CT。此外，在现在的上部层结构序列235的顶部形成有(另外的)介电层632。应指出的是，该(另外的)介电层632与其他介电层相比是更薄的并且被称为封装层。由于该(另外的)介电层632更薄，因而更容易制造扇出结构，这是因为用于将垫连接到部件表面的要被钻孔的材料更少)。替代于这种薄的(另外的)介电层632，PID层的使用将是可行的。
如上面在本发明的总体描述中已经提到的，对部件C1、C2、C3、C4进行容置的腔可以使用上述2.5D技术来形成。这允许在(增强)介电层结构已经发生固化之后制造所述腔。因此，固化可以在两个步骤中进行。首先，达80％的树脂将固化，以避免各个层的滑动。这发生在生成图2所示的结构之后且在将制造所述腔之前。第二个固化步骤将在图6所示的结构制造完成后进行。在第二个固化步骤之后，迄今为止施用的所有介电层将被完全固化。因此，该处理的总体精度将得到提高。
图7示出了(扩展的)中间处理结构790，中间处理结构790是每个(本身)由PCB处理技术领域的技术人员已知的多个处理步骤的结果。具体地，在介电层结构632的顶部形成有堆叠层结构750，堆叠层结构750包括另外的介电层752和另外的嵌入式线路层754。此外，渐缩的电传导贯通连接部220向上延伸穿过介电层752和嵌入式线路层结构754。对应的扩展的渐缩的电传导贯通连接部用附图标记720标记。
此外，在嵌入的部件C3上方形成有扇出结构760，扇出结构760包括多个金属化过孔和金属垫。这种扇出结构760的结构、处理和功能本身是本领域技术人员已知的，并且为了将本文件的量保持在可接受的限度内，此处将不作阐述。另外，为便于图示，扇出结构760的不同元件均未用附图标记标示。嵌入的部件C4的上方形成有(较小的)扇出结构762。
此外，在另外的嵌入式线路层754的上方形成有(阻焊剂)表面处理层770。在该层770内形成有适当的开口以允许分别通过扇出结构760和762电接触嵌入的部件C3和C4。这种表面处理层770是本领域技术人员公知的，并且在本文件中将不作阐述。
根据本文件中描述的本发明的实施方式，在临时支撑结构110的上方形成的整个结构已经是无芯部件承载件700a。
如从图7可以得出的，(扩展的)中间处理结构790也关于临时支撑结构110的中央平面对称。因此，在图7中，在该临时支撑结构110的下方形成有用附图标记700b标记的相同的无芯部件承载件。
在接下来的处理步骤中，这些接下来的处理步骤的结果在图8中示出，两个无芯部件承载件700a和700b被从临时支撑结构110移除。因此，受益于上述释放层114，所述释放层114允许容易且可靠的分开。为了在图8中易于图示，仅描绘出(上部)无芯部件承载件700a。在无芯部件承载件700a的底部处，可以看到释放层114的残留物。这些释放层残留物114例如通过适当的清洁和/或蚀刻工艺在接下来的未进一步阐明的处理步骤中被去除。
应指出的是，此处描述的实施方式的重要特征是最靠外的层244和754是以具有增强结构、比如玻璃纤维或球的增强介电层为基础的。层244的树脂可以对位于嵌入式垫122之间的凹部进行填充。这对于层754的树脂而言同样适用，层754的树脂可以对如下嵌入式垫之间的凹部进行填充：所述嵌入式垫在层754中给出并且在图8中未使用附图标记进行标示。此外，如上所述，嵌入式垫122已经在DCF的帮助下形成，从而产生例如ETS244。因此，在此处描述的实施方式中，仅最靠外的层是增强层244和754，并且最靠外的层负责在将该堆叠件从TSS分离之后机械地稳定该堆叠件。
最靠外的层244和754的增强颗粒、比如玻璃球状件可能将积聚在相应嵌入式线路的顶部，因为这些增强颗粒可能不配合到线路之间的凹部中。通过增强最靠外的层，堆叠件的杨氏模量可以加倍。以这种方式，可以制造具有足够机械稳定性的非常薄的部件承载件。即使是具有减少的翘曲行为的不对称堆叠件也是可行的。
图9a示出了根据第一选项的最终的无芯部件承载件900A。在无芯部件承载件900A的底部处施用有机可焊性防腐剂(OSP)层772，有机可焊性防腐剂(OSP)层772以已知的方式特别地保护(铜)金属垫122并且其还允许嵌入的部件C3和C4与也来自无芯部件承载件900A的底部侧的外部电路的容易且可靠的电连接。
图9b示出了根据第二选项的最终的无芯部件承载件900B。此处，代替OSP层，另外的(阻焊剂)表面处理层970被施用。在该层内形成有适当的开口，以允许嵌入的部件C3和C4与也来自无芯部件承载件900B的底部侧的外部电路的电连接。
应提及的是，在其他未描绘的实施方式中，至少一个嵌入的部件在其上主表面和下主表面两者处均包括接触端子。因此，在无芯部件承载件的这种实施方式中，可以使用至少一个另外的扇出结构以允许也来自另一侧的相应部件的容易且可靠的接触。
应当注意的是，术语“包括”不排除其他元件或步骤，并且冠词“一”或“一种”的使用并不排除多个。结合不同实施方式描述的元件也可以组合。还应当注意的是，权利要求中的附图标记不应被解释为限制权利要求的范围。
附图标记列表：
110 临时支撑结构(TSS)
110a/b 相反的主表面
112 增强介电层
114 释放层
122 垫
220 渐缩的电传导贯通连接部
226 连续金属层
230 叠置件
235 层结构序列
244 嵌入式线路(层)结构/另外的堆叠层结构
R1至R4 凹部/腔
432 介电层
C1、C2 (嵌入的)部件
CT 接触端子
632 介电层
C2、C4 另外的(嵌入的)部件
700a 无芯部件承载件
700b 另外的无芯部件承载件
720 扩展的渐缩的电传导贯通连接部
750 堆叠层结构
752 介电层
754 嵌入式线路层结构
760 扇出结构
762 扇出结构
772 有机可焊性防腐剂(OSP)层
770 (阻焊剂)表面处理层
790 中间处理结构
900A 无芯部件承载件
900B 无芯部件承载件
970 (阻焊剂)表面处理层。

Claims (25)

1.一种无芯部件承载件(900A、900B)，所述无芯部件承载件(900A、900B)包括：
叠置件(230)，所述叠置件(230)包括至少一个电传导层结构和至少一个电绝缘层结构；以及
嵌入到所述叠置件(230)中的部件(C1、C3)；
其中，所述至少一个电绝缘层结构中的一个或更多个电绝缘层结构包括设置在所述叠置件(230)的外部主表面处的增强层结构。
2.根据权利要求1所述的无芯部件承载件(900A、900B)，还包括：
另外的电传导层结构，所述另外的电传导层结构形成在所述无芯部件承载件(900A、900B)的外部主表面处，其中，所述另外的电传导层结构包括形成在绝缘材料层内的嵌入式导线(754)。
3.根据权利要求1所述的无芯部件承载件(900A、900B)，还包括：
渐缩的电传导贯通连接部(720)，所述渐缩的电传导贯通连接部(720)形成在所述叠置件(230)中并且在所述部件(C1、C3)的上方和下方具有相同的渐缩方向。
4.根据权利要求1所述的无芯部件承载件(900A、900B)，其中，
嵌入的所述部件(C1、C3)沿竖向方向在多个电绝缘层结构上延伸。
5.根据权利要求1所述的无芯部件承载件(900A、900B)，还包括：
连续金属结构(226)，所述连续金属结构(226)形成在嵌入的所述部件(C1、C3)下。
6.根据权利要求5所述的无芯部件承载件(900A、900B)，其中，
所述连续金属结构(226)包括至少一个水平部分和/或至少一个竖向部分。
7.根据权利要求1所述的无芯部件承载件(900A、900B)，其中，
嵌入的所述部件(C1、C3)的接触端子(CT)与所述至少一个电传导层结构直接接触。
8.根据权利要求1所述的无芯部件承载件(900A、900B)，还包括：
扇出结构(760)，所述扇出结构(760)形成在嵌入的所述部件(C1、C3)的一侧处。
9.根据权利要求8所述的无芯部件承载件，还包括：
另外的扇出结构，所述另外的扇出结构形成在嵌入的所述部件的另一侧处。
10.根据权利要求9所述的无芯部件承载件，其中，
所述扇出结构(760)和/或所述另外的扇出结构包括感光介电材料。
11.根据权利要求1所述的无芯部件承载件(900A、900B)，其中，
所述叠置件(230)不具有芯。
12.根据权利要求1所述的无芯部件承载件(900A、900B)，还包括：
至少一个堆叠层(750)，所述至少一个堆叠层(750)形成在所述部件(C1、C3)的一侧处。
13.根据权利要求12所述的无芯部件承载件(900A、900B)，其中，
所述至少一个堆叠层(750)中的一个或更多个堆叠层包括增强颗粒。
14.根据权利要求12所述的无芯部件承载件(900A、900B)，还包括：
至少一个另外的堆叠层，所述至少一个另外的堆叠层形成在所述部件(C1、C3)的另一侧处，其中，所述部件(C1、C3)的所述另一侧与所述部件(C1、C3)的所述一侧相反。
15.根据权利要求1所述的无芯部件承载件(900A、900B)，还包括：
至少一个另外的嵌入的部件(C2、C4)。
16.根据权利要求15所述的无芯部件承载件(900A、900B)，其中，
嵌入的所述部件(C1、C3)和所述另外的嵌入的部件(C2、C4)具有不同的厚度。
17.一种用于制造无芯部件承载件的方法，所述方法包括：
提供包括至少一个电传导层结构和至少一个电绝缘层结构的叠置件(230)；以及
将部件嵌入到所述叠置件(230)中；
其中，所述至少一个电绝缘层结构中的一个或更多个电绝缘层结构包括设置在所述叠置件(230)的外部主表面处的增强层结构。
18.根据权利要求17所述的方法，还包括：
在所述无芯部件承载件(900A、900B)的外部主表面处形成另外的电传导层结构，其中，所述另外的电传导层结构包括形成在绝缘材料层内的嵌入式导线(754)。
19.根据权利要求18所述的方法，其中，
包括所述嵌入式导线(754)的嵌入式线路结构伴随着可分离铜箔形成，其中，在所述嵌入式线路结构的形成期间，所述可分离铜箔用作临时承载件结构。
20.根据权利要求17所述的方法，还包括：
在将要容置嵌入的所述部件(C1、C3)的腔的底部处形成连续金属结构(226)。
21.根据权利要求20所述的方法，其中，
对于所述腔的形成，所述连续金属结构(226)用作用于将来自所述腔的区域的材料移除的电磁辐射的止挡层。
22.根据权利要求17所述的方法，其中，
所述方法包括通过采用具有两个相反的主表面(110a、110b)的临时支撑结构(110)来同时制造另外的无芯部件承载件，
其中，所述无芯部件承载件是在所述两个相反的主表面(110a、110b)中的一个主表面处制造的，而所述另外的无芯部件承载件是在所述两个相反的主表面(110a、110b)中的另一个主表面处制造的。
23.根据权利要求22所述的方法，其中，
包括所述无芯部件承载件、所述临时支撑结构(110)和所述另外的无芯部件承载件的中间处理结构(790)表现出关于所述临时支撑结构(110)的中央平面的对称性。
24.根据权利要求22所述的方法，其中，
包括所述无芯部件承载件、所述临时支撑结构和所述另外的无芯部件承载件的中间处理结构表现出关于所述临时支撑结构的中央平面的不对称性。
25.根据权利要求22所述的方法，其中，
所述临时支撑结构(110)包括至少形成在所述两个相反的主表面(100a、100b)处的释放材料(114)。
CN202111248063.5A 2021-10-26 2021-10-26 无芯部件承载件及用于制造无芯部件承载件的方法 Pending CN116033645A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111248063.5A CN116033645A (zh) 2021-10-26 2021-10-26 无芯部件承载件及用于制造无芯部件承载件的方法
EP22203833.3A EP4174917A1 (en) 2021-10-26 2022-10-26 Coreless component carrier with embedded component
US18/049,826 US20230128938A1 (en) 2021-10-26 2022-10-26 Coreless Component Carrier With Embedded Components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111248063.5A CN116033645A (zh) 2021-10-26 2021-10-26 无芯部件承载件及用于制造无芯部件承载件的方法

Publications (1)

Publication Number Publication Date
CN116033645A true CN116033645A (zh) 2023-04-28

Family

ID=84359036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111248063.5A Pending CN116033645A (zh) 2021-10-26 2021-10-26 无芯部件承载件及用于制造无芯部件承载件的方法

Country Status (3)

Country Link
US (1) US20230128938A1 (zh)
EP (1) EP4174917A1 (zh)
CN (1) CN116033645A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106453A (en) * 2009-08-10 2011-02-16 Unimicron Technology Corp Package substrate having embedded semiconductor chip
US11445617B2 (en) * 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品
US11587881B2 (en) * 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11830809B2 (en) * 2020-03-25 2023-11-28 Intel Corporation Magnetic structures in integrated circuit package supports
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法

Also Published As

Publication number Publication date
EP4174917A1 (en) 2023-05-03
US20230128938A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
JP2015198246A (ja) 埋め込みチップ
JP2002314257A (ja) 多層回路基板、その製造方法および電気アセンブリ
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
EP3833163A1 (en) Method of manufacturing component carrier and component carrier
CN210928127U (zh) 部件承载件
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
US11810844B2 (en) Component carrier and method of manufacturing the same
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
CN116033645A (zh) 无芯部件承载件及用于制造无芯部件承载件的方法
CN111341750B (zh) 包括有导电基部结构的部件承载件及制造方法
CN113015327A (zh) 部件承载件及制造部件承载件的方法
US20230092954A1 (en) Electronic Package with Components Mounted at Two Sides of a Layer Stack
CN217883966U (zh) 包括至少两个部件的部件承载件
EP4081005A1 (en) Component carrier
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
EP4220710A1 (en) Module comprising a semiconductor-based component and method of manufacturing the same
EP4221474A2 (en) Component carrier with embedded ic substrate inlay, and manufacturing method
EP3840020A2 (en) Component carrier having a double dielectric layer and method of manufacturing the same
CN117062298A (zh) 部件承载件和制造该部件承载件的方法
CN116779581A (zh) 部件承载件和制造部件承载件的方法
CN116528466A (zh) 具有突出部的部件承载件和制造方法
CN116779281A (zh) 电感器嵌体及其制造方法以及部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination