TWI791881B - 電子封裝件及其組合式基板與製法 - Google Patents

電子封裝件及其組合式基板與製法 Download PDF

Info

Publication number
TWI791881B
TWI791881B TW108129257A TW108129257A TWI791881B TW I791881 B TWI791881 B TW I791881B TW 108129257 A TW108129257 A TW 108129257A TW 108129257 A TW108129257 A TW 108129257A TW I791881 B TWI791881 B TW I791881B
Authority
TW
Taiwan
Prior art keywords
circuit
combined substrate
components
patent application
scope
Prior art date
Application number
TW108129257A
Other languages
English (en)
Other versions
TW202110298A (zh
Inventor
王隆源
連文良
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW108129257A priority Critical patent/TWI791881B/zh
Priority to CN201910782129.5A priority patent/CN112397474B/zh
Priority to US16/589,663 priority patent/US11382214B2/en
Publication of TW202110298A publication Critical patent/TW202110298A/zh
Priority to US17/831,301 priority patent/US20220304157A1/en
Application granted granted Critical
Publication of TWI791881B publication Critical patent/TWI791881B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Abstract

一種組合式基板之製法，係將線路部堆疊於複數線路構件上，俾藉由現有封裝製程將該線路構件相互間隔設置，以增加佈線區，故對於大尺寸板面的封裝基板之需求，不僅具有量產性且製程成本低。

Description

電子封裝件及其組合式基板與製法
本發明係有關一種半導體封裝結構與製法，尤指一種電子封裝件所用之組合式基板及其製法。
隨著科技的演進，電子產品需求趨勢朝向異質整合邁進，於是多晶片封裝結構(多晶片模組MCM/多晶片封裝MCP)之發展興起，其主要將多顆晶片整合封裝成單一顆晶片的特性，使其具有較多的I/O數，且可以大幅增加處理器的運算能力，減少訊號傳遞的延遲時間，以應用於高密度線路/高傳輸速度/高疊層數/大尺寸設計之高階產品。
如第1圖所示，於習知多晶片封裝結構1之製程中，係先將複數半導體晶片11藉由複數銲錫凸塊13結合至一封裝基板10上，再形成底膠12於各該半導體晶片11與該封裝基板10之間，以包覆該些銲錫凸塊13。之後，於該封裝基板10下側植設複數銲球14以接置於電子產品之電路板8上。
惟，習知多晶片封裝結構1中，對於大尺寸板面的封裝基板10之需求，如板體佈設面積尺寸為100‧100mm2，尚不具量產性，且單一封裝基板10之製作成本極高，因而不具市場競爭力。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明提供一種組合式基板，係包括：複數線路構件，係相互間隔設置；以及至少一線路部，係堆疊於該複數線路構件上且電性連接該複數線路構件，其中，該線路部的最大寬度係小於或等於該複數線路構件之相互距離最遠之兩者之間之最大寬度。
前述之組合式基板中，該複數線路構件係於其相對兩側均堆疊有該線路部。
前述之組合式基板中，該線路構件係藉由複數導電體堆疊及電性連接至該線路部。
前述之組合式基板中，復包括包覆該複數線路構件與該線路部之包覆層。進一步，可包括埋設於該包覆層中且環繞該複數線路構件之功能件。例如，該功能件外露於該包覆層。
前述之組合式基板中，該複數線路構件係為線路板。
前述之組合式基板係藉由複數導電體堆疊及電性連接至電子元件或結合導電元件。
本發明亦提供一種組合式基板之製法，係包括：於一承載板上將複數線路構件與至少一線路部相互堆疊，且該複數線路構件係相互間隔設置，而該線路部係電性連接該複數線路構件，其中，該線路部的最大寬度係小於或等於該複數線路構件之相互距離最遠之兩者之間之最大寬度；以及移除該承載板。
前述之製法中，該複數線路構件係於其相對兩側均堆疊有該線路部
前述之製法中，該線路構件係藉由複數導電體堆疊及電性連接至該線路部。
前述之製法中，復包括形成包覆層於該承載板上以包覆該複數線路構件與該線路部。例如，該線路構件或該線路部外露出該包覆層。或者，該組合式基板之相對兩側皆外露出該包覆層，以藉由複數導電體堆疊及電性連接至電子元件或結合導電元件。亦或，可包括於形成該包覆層之前，設置功能件於該承載板上，且該功能件環繞該複數線路構件。例如，該功能件外露於該包覆層。
前述之製法中，該複數線路構件與該線路部之設置順序係包括：先置放該複數線路構件於該承載板上；以及再將該線路部堆疊於該複數線路構件上。
前述之製法中，該複數線路構件與該線路部之設置順序係包括：先置放該線路部於該承載板上；以及再將該複數線路構件以其中一側堆疊於該線路部上。進一步，可將另一線路部堆疊於該複數線路構件之另一側上。
本發明復一種電子封裝件，係包括：前述之組合式基板；以及電子元件，係設於該組合式基板之其中一側上且電性連接該組合式基板。
前述之電子封裝件中，復包括複數導電元件，係設於該組合式基板之另一側上且電性連接該組合式基板。
由上可知，本發明之電子封裝件及其組合式基板與製法中，主要藉由複數線路構件相互間隔設置之設計，以增加佈線區，故相較於習知技術，對於大尺寸板面的封裝基板之需求，本發明不僅具有量產性，且單一組合式基板之製作成本極低，因而極具市場競爭力。
1‧‧‧多晶片封裝結構
10‧‧‧封裝基板
11‧‧‧半導體晶片
12,28‧‧‧底膠
13‧‧‧銲錫凸塊
14‧‧‧銲球
2,2’,2”,3‧‧‧電子封裝件
2a,2b,3a,4a‧‧‧組合式基板
20‧‧‧線路構件
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧絕緣體
200’‧‧‧核心層
201‧‧‧線路層
202,203‧‧‧導電體
21‧‧‧第一線路部
210‧‧‧第一介電層
211‧‧‧第一線路層
212,222‧‧‧核心層
213,223‧‧‧導電通孔
22‧‧‧第二線路部
220‧‧‧第二介電層
221‧‧‧第二線路層
24‧‧‧功能件
25‧‧‧包覆層
25a‧‧‧第一表面
25b‧‧‧第二表面
25c‧‧‧側面
26‧‧‧電子元件
27‧‧‧導電凸塊
28‧‧‧絕緣保護層
29‧‧‧導電元件
8‧‧‧電路板
9‧‧‧承載板
90‧‧‧離型層
A,D1,D2‧‧‧寬度
R1,R2‧‧‧寬度
S‧‧‧切割路徑
第1圖係為習知多晶片封裝結構之剖視示意圖。
第2A至2D圖係為本發明之組合式基板之製法之第一實施例之剖視示意圖。
第2B’及2B”圖係為本發明之組合式基板之線路部之不同態樣之剖視示意圖。
第2C’及2C”圖係為第2C圖之不同態樣之局部上視示意圖。
第2E、2E’及2E”圖係為本發明之電子封裝件之不同態樣之剖視示意圖。
第3A至3B圖係為本發明之組合式基板之製法之第二實施例之剖視示意圖。
第3B’圖係為第3B圖之另一態樣示意圖。
第3C圖係為本發明之電子封裝件之另一態樣之剖視示意圖。
第4圖係為本發明之組合式基板之製法之第三實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之組合式基板2a及電子封裝件2之第一實施例之製法的剖面示意圖。
如第2A圖所示，將複數線路構件20以相互間隔方式設於一承載板9上，且依需求配置該些線路構件20。
於本實施例中，該線路構件20係為基板(substrate)態樣，例如，具有核心層與線路結構之型態或無核心層(coreless)之線路結構(圖中係呈現core型)，其具有核心層200’、設於該核心層200’兩側之絕緣體200及結合該絕緣體200之複數線路層201，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且形成該絕緣體200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)或其它等之介電材；或者，該線路構件20可具有矽穿孔(Through Silicon Via，簡稱TSV)結構。應可理解地，該線路構件20亦可為其它配置佈線之板體，如有機板材(organic material)、半導體板材(silicon)、陶瓷板材(ceramic)或其它具有金屬佈線(routing)之載板，並不限於上述。
再者，該線路構件20係具有相對之第一側20a與第二側20b，且於該第一側20a與第二側20b上均結合並電性連接複數導電體202,203。例如，該導電體202,203係為如導電線路、銲球之圓球狀、或如銅柱、銲錫凸塊等金屬材之柱狀、或銲線機製作之釘狀(stud)結構，但不限於此。
又，該承載板9係例如為半導體材質(如矽或玻璃)之圓形板體，其上形成有一離型層90，以供該線路構件20以其第一側20a之導電體202設於該離型層90上。
如第2B圖所示，提供一預製完成之第一線路部21，並將該第一線路部21藉由該些導電體203接置於該些線路構件20之第二側20b上，以形成一組合式基板2b。
於本實施例中，該第一線路部21係為線路板，其具有至少一第一介電層210與設於該第一介電層210上之第一線路層211。具體地， 如第2B’圖所示，該第一線路部21係為具有核心層212之基板，其核心層212之相對兩表面上分別形成有第一線路層211，並以形成於該核心層212中之導電通孔213電性連接該些第一線路層211；或者，如第2B”圖所示，該第一線路部21係為成本低於核心型基板的無核心層(coreless)之線路結構，其可採用MIS(Molded Interconnect Substrate)製程製作，其成本低於RDL製程，且因該MIS製程所用之絕緣材係採用molding compound作為絕緣體，相較於該RDL製程所採用如PI(polyimide)等軟性材質之絕緣體，該MIS製程所形成之線路結構之結構強度高於該RDL製程所形成之線路結構之結構強度，而能夠獨立且懸置於該些線路構件20之第二側20b上，因而該MIS製程係為較佳選擇。
再者，該線路構件20之線路層201之線路規格(線寬及線距)相同於或不同於該第一線路部21之第一線路層211之線路規格(線寬及線距)。
又，該第一線路部21的最大寬度D1係小於該複數線路構件20之相互距離最遠之兩者之間之最大寬度A。
如第2C圖所示，形成一包覆層25於該承載件9之離型層90上，以令該包覆層25包覆該些線路構件20與該第一線路部21。
於本實施例中，該包覆層25係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)。例如，該包覆層25之製程可選擇液態封膠(liquid compound)、噴塗(injection)、壓合(lamination)或模壓(compression molding)等方式形成於該離型層90上。
再者，該包覆層25係具有相對之第一表面25a與第二表面25b，且該包覆層25以其第二表面25b結合於該承載板9之離型層90上，使該第一線路部21對應位於該包覆層25之第一表面25a之側，且該複數線路構件20對應位於該包覆層25之第二表面25b之側。
又，可藉由整平製程，如研磨方式，移除該包覆層25之部分材質，甚至移除該第一線路部21之部分材質，使該包覆層25之第一表面25a齊平該第一線路部21之表面，以令該第一線路部21之部分第一線路層211外露於該包覆層25之第一表面25a。
另外，於形成該包覆層25之前，可依需求設置至少一功能件24於該承載板9上，且令該包覆層25包覆該功能件24。例如，該功能件24係為散熱件、應力分散件(如金屬框)或其它功能結構。具體地，該功能件24係環繞該些線路構件20之佈設範圍，如第2C’圖所示之連續環形或如第2C”圖所示之不連續環形。
如第2D圖所示，移除該承載板9及其上之離型層90，以外露該包覆層25之第二表面25b及該些線路構件20之第一側20a之導電體202，再沿如第2C圖所示之切割路徑S進行切單製程，以獲取另一種組合式基板2a。
於本實施例中，該功能件24係嵌埋於該包覆層25之側面25c並外露於該包覆層25之側面25c。
如第2E圖所示，後續可於該組合式基板2a之該第一線路部21之最外層之第一線路層211上接置一個或複數電子元件26，以形成本發明之電子封裝件2。
於本實施例中，該電子元件26係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例 如電阻、電容及電感。例如，該電子元件26係為半導體晶片，其可藉由複數如銲錫材料之導電凸塊27採用覆晶方式設於該第一線路部21上並電性連接該第一線路層211，且以底膠28包覆該導電凸塊27；或者，該電子元件26可藉由複數銲線(圖略)以打線方式電性連接該第一線路部21；亦或透過如導電膠或銲錫等導電材料(圖略)電性連接該第一線路部21。然而，有關該電子元件26電性連接該第一線路部21之方式不限於上述。
再者，於後續製程中，該電子封裝件2可藉由該組合式基板2a之其中一側(該些線路構件20之第一側20a上)之導電體202接置於一如封裝結構或如電路板之電子裝置(圖未示)上，其中，可依需求蝕刻該包覆層25之第二表面25b，使該些線路構件20之導電體202凸出該包覆層25之第二表面25b，以利接置於電子裝置(圖未示)上。或者，如第2E’圖所示之電子封裝件2’，可於該些線路構件20之第一側20a(或導電體202)上形成複數如銲球之導電元件29，以於後續製程中，該電子封裝件2’可藉由該些導電元件29接置於電子裝置(圖未示)上。
又如第2E’圖所示之電子封裝件2’，該第一線路部21的最大寬度R1亦可等於該複數線路構件20之相互距離最遠之兩者之間之最大寬度A。
另外，如第2E”圖所示之電子封裝件2”，亦可將該電子元件26配置於該組合式基板2a之線路構件20之第一側20a之導電體202上，且將該些導電元件29配置於該第一線路部21上。
第3A至3B圖係為本發明之組合式基板3a之第二實施例之製法的剖面示意圖。本實施例與第一實施例之差異在於新增另一線路部，其它製程大致相同，故以下不再贅述相同處。
如第3A圖所示，將一第二線路部22設於該承載板9之離型層90上，再將該些線路構件20以其第二側20b之導電體203設於該第二線路部22上。
於本實施例中，該第二線路部22係為線路板，其具有至少一第二介電層220與設於該第二介電層220上之第二線路層221。具體地，如第2B’圖所示之具核心層222與導電通孔223之封裝基板、或如第2B”圖所示之無核心層(coreless)之線路結構。應可理解地，該第二線路部22之型態可同於或不同於該第一線路部21之型態。
再者，該線路構件20之線路層201之線路規格(線寬及線距)相同於或不同於該第二線路部22之第二線路層221之線路規格(線寬及線距)。
又，該第二線路部22的最大寬度D2係小於該複數線路構件20之相互距離最遠之兩者之間之最大寬度A。
如第3B圖所示，係如同第2B至2D圖所示之製程，設置第一線路部21與形成包覆層25，以獲取另一種組合式基板3a，其中，該組合式基板3a係於該線路構件20之第一側20a與第二側20b分別藉由該些導電體202,203堆疊該第一線路部21與該第二線路部22。
再者，如第3B’圖所示，該第二線路部22的最大寬度R2亦可等於該複數線路構件20之相互距離最遠之兩者之間之最大寬度A。
如第3C圖所示，後續可於該組合式基板3a之該第一線路部21之最外層之第一線路層211上接置至少一電子元件26，以形成本發明之電子封裝件3，且該組合式基板3a可於該第二線路部22上形成複數如銲球之導電元件29，以於後續製程中，該電子封裝件3可藉由該些導電元件29接置於電子裝置(圖未示)上。
再者，就前述第一實施例所形成之組合式基板2a與第二實施例所形成之組合式基板3a而言，基於第2D圖所示之組合式基板2a，若其第一線路部21為第2B’圖所示之core型且具有多層(如四層)第一線路層211時，相對該第3B圖所示之組合式基板3a，如該第一與第二線路部21,22均選用第2B’圖所示之core型，則可依需求平均分配線路層之層數，例如，該第一線路部21具有兩層第一線路層211及該第二線路部22具有兩層第二線路層221，以令該些線路構件20分別於其第一側20a與第二側20b上配置相同之佈線層數，以因各該線路部之層數較少而能降低線路板製作成本；此外，若該第一與第二線路部21,22均選用第2B”圖所示之coreless型，基於第2D圖所示之組合式基板2a，將使該組合式基板2a僅於該些線路構件2之其中一側(第二側20b)配置多層線路層，致使該組合式基板2a存在發生翹曲之疑慮；相對地，該第3B圖所示之組合式基板3a，則可依需求平均分配線路層之層數，以令該些線路構件20分別於其第一側20a與第二側20b上配置相同之佈線層數，以降低該組合式基板3a發生翹曲之風險。
應可理解地，如第4圖所示之組合式基板4a，係基於第二實施例之製法(如第3A圖)，該些線路構件20之第一側20a之導電體202上可依需求省略設置該第一線路部21之步驟，以形成類似於第2D圖所示之組合式基板2a。
因此，本發明之電子封裝件之製法藉由多個線路構件20與線路部組成所需之大尺寸基板(組合式基板2a,2b,3a,4a)，以大幅降低製作成本。
再者，藉由至少一少層數(如1至4層)佈線層的第一線路部21作為該些線路構件20與電子元件26及/或導電元件29的轉接件，進而 降低基板製作成本。進一步，藉由上、下兩片線路部(第一線路部21及第二線路部22)之配置，各該線路部的佈線層數可再減半，因而更能降低基板製作成本。
又，如第2B”圖所示之無核心層(coreless)之線路結構，若採用MIS製程製作，其結構強度較高，故於第二實施例中，能有足夠的硬度，以於形成該包覆層25之前，有利於將該第一線路部21設置於該些線路構件20上方。
本發明亦提供一種電子封裝件2,2’,2”,3，係包括一組合式基板2a,2b,3a,4a、至少一電子元件26以及複數導電元件29，其中，該組合式基板2a,2b,3a,4a係包括複數線路構件20以及堆疊於該複數線路構件20上之線路部(第一線路部21及/或第二線路部22)。於一實施例中，該複數線路構件20係於其相對兩側堆疊有該第一線路部21與第二線路部22。進一步，該組合式基板2a,3a,4a復包括包覆該複數線路構件20與該線路部(第一線路部21及/或第二線路部22)之包覆層25。
所述之包覆層25係具有相對之第一表面25a與第二表面25b。
所述之線路構件20係相互間隔水平排設且嵌埋於該包覆層25中並電性連接該第一線路部21。
所述之第一線路部21係嵌埋於該包覆層25中，以令該第一線路部21對應位於該包覆層25之第一表面25a之側，使該第一線路部21係較該複數線路構件20鄰近該包覆層25之第一表面25a。
所述之第二線路部22係嵌埋於該包覆層25中，以令該第二線路部22對應位於該包覆層25之第二表面25b之側，使該第二線路部22係較該複數線路構件20鄰近該包覆層25之第二表面25b。
所述之電子元件26係設於該組合式基板2a,3a,4a之其中一側上，例如，該包覆層25之第一表面25a或第二表面25b上。
所述之導電元件29係設於該組合式基板2a,3a,4a之另一側上，例如，該包覆層25之第一表面25a或第二表面25b上。
於一實施例中，該複數線路構件20係為線路板。
於一實施例中，該線路構件20係藉由複數導電體202,203堆疊及電性連接至該線路部(第一線路部21及/或第二線路部22)。
於一實施例中，所述之組合式基板2a,3a,4a復包括埋設於該包覆層25中之功能件24，其環繞該線路構件20。例如，該功能件24外露於該包覆層25。
綜上所述，本發明之電子封裝件及其組合式基板與製法中，係藉由將複數線路構件相互間隔設置，以增加佈線區，故對於大尺寸板面的封裝基板之需求，本發明之組合式基板不僅具有量產性，且單一組合式基板之製作成本極低，因而極具市場競爭力。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2a‧‧‧組合式基板
20‧‧‧線路構件
20a‧‧‧第一側
202‧‧‧導電體
21‧‧‧第一線路部
24‧‧‧功能件
25‧‧‧包覆層
25a‧‧‧第一表面
25b‧‧‧第二表面
25c‧‧‧側面

Claims (19)

  1. 一種組合式基板，係包括：複數線路構件，係相互間隔設置；至少一線路部，係為線路板，其堆疊於該複數線路構件上且電性連接該複數線路構件，使該線路部之至少一表面上結合有該複數線路構件，其中，該線路部的最大寬度係小於或等於該複數線路構件之相互距離最遠之兩者之間之最大寬度；以及一包覆層，係包覆該複數線路構件與該線路部並形成於該複數線路構件之間。
  2. 如申請專利範圍第1項所述之組合式基板，其中，該複數線路構件係於其相對兩側均堆疊有該線路部。
  3. 如申請專利範圍第1項所述之組合式基板，其中，該線路構件係藉由複數導電體堆疊及電性連接至該線路部。
  4. 如申請專利範圍第1項所述之組合式基板，復包括埋設於該包覆層中且環繞該複數線路構件之功能件。
  5. 如申請專利範圍第4項所述之組合式基板，其中，該功能件外露於該包覆層。
  6. 如申請專利範圍第1項所述之組合式基板，其中，該複數線路構件係為線路板。
  7. 如申請專利範圍第1或2項所述之組合式基板，係藉由複數導電體堆疊及電性連接至電子元件或結合導電元件。
  8. 一種組合式基板之製法，係包括： 於一承載板上將複數線路構件與至少一線路部相互堆疊，令該複數線路構件相互間隔設置，使該線路部之至少一表面上結合有該複數線路構件，且令該線路部電性連接該複數線路構件，其中，該線路部的最大寬度係小於或等於該複數線路構件之相互距離最遠之兩者之間之最大寬度；形成包覆層於該承載板上，以包覆該複數線路構件與該線路部並形成於該複數線路構件之間；以及移除該承載板。
  9. 如申請專利範圍第8項所述之組合式基板之製法，其中，該複數線路構件係於其相對兩側均堆疊有該線路部。
  10. 如申請專利範圍第8項所述之組合式基板之製法，其中，該線路構件係藉由複數導電體堆疊及電性連接至該線路部。
  11. 如申請專利範圍第8項所述之組合式基板之製法，其中，該線路構件或該線路部外露出該包覆層。
  12. 如申請專利範圍第8項所述之組合式基板之製法，其中，該組合式基板之相對兩側皆外露出該包覆層，以藉由複數導電體堆疊及電性連接至電子元件或結合導電元件。
  13. 如申請專利範圍第8項所述之組合式基板之製法，復包括於形成該包覆層之前，設置功能件於該承載板上，且該功能件環繞該複數線路構件。
  14. 如申請專利範圍第13項所述之組合式基板之製法，其中，該功能件外露於該包覆層。
  15. 如申請專利範圍第8項所述之組合式基板之製法，其中，該複數線路構件與該線路部之設置順序係包括：置放該複數線路構件於該承載板上；以及將該線路部堆疊於該複數線路構件上。
  16. 如申請專利範圍第8項所述之組合式基板之製法，其中，該複數線路構件與該線路部之設置順序係包括：置放該線路部於該承載板上；以及將該複數線路構件以其中一側堆疊於該線路部上。
  17. 如申請專利範圍第16項所述之組合式基板之製法，復包括將另一線路部堆疊於該複數線路構件之另一側上。
  18. 一種電子封裝件，係包括：如申請專利範圍第1項所述之組合式基板；以及電子元件，係設於該組合式基板之其中一側上且電性連接該組合式基板。
  19. 如申請專利範圍第18項所述之電子封裝件，復包括複數導電元件，係設於該組合式基板之另一側上且電性連接該組合式基板。
TW108129257A 2019-08-16 2019-08-16 電子封裝件及其組合式基板與製法 TWI791881B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108129257A TWI791881B (zh) 2019-08-16 2019-08-16 電子封裝件及其組合式基板與製法
CN201910782129.5A CN112397474B (zh) 2019-08-16 2019-08-23 电子封装件及其组合式基板与制法
US16/589,663 US11382214B2 (en) 2019-08-16 2019-10-01 Electronic package, assemble substrate, and method for fabricating the assemble substrate
US17/831,301 US20220304157A1 (en) 2019-08-16 2022-06-02 Method for fabricating assemble substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108129257A TWI791881B (zh) 2019-08-16 2019-08-16 電子封裝件及其組合式基板與製法

Publications (2)

Publication Number Publication Date
TW202110298A TW202110298A (zh) 2021-03-01
TWI791881B true TWI791881B (zh) 2023-02-11

Family

ID=74567559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129257A TWI791881B (zh) 2019-08-16 2019-08-16 電子封裝件及其組合式基板與製法

Country Status (3)

Country Link
US (2) US11382214B2 (zh)
CN (1) CN112397474B (zh)
TW (1) TWI791881B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN115020369A (zh) * 2021-03-03 2022-09-06 华为技术有限公司 电路板组件及其制造方法和电子设备
CN114501779A (zh) * 2021-12-29 2022-05-13 华为技术有限公司 一种基板、封装结构、板级架构以及基板的制作方法
TWI800416B (zh) * 2022-06-24 2023-04-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
TW201546922A (zh) * 2014-05-29 2015-12-16 Invensas Corp 具有打線接合互連的低熱膨脹係數部件
WO2018009168A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Electronic device package on package (pop)
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603663B2 (ja) * 1999-04-28 2004-12-22 株式会社デンソー 厚膜回路基板とその製造方法
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8664538B2 (en) * 2010-04-30 2014-03-04 Wavenics Inc. Terminal-integrated metal base package module and terminal-integrated metal base packaging method
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8686570B2 (en) * 2012-01-20 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-dimensional integrated circuit structures and methods of forming the same
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法
CN105374793A (zh) * 2013-05-08 2016-03-02 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
US10121768B2 (en) * 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
US9402312B2 (en) * 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9780075B2 (en) * 2014-08-11 2017-10-03 Massachusetts Institute Of Technology Interconnect structures for assembly of multi-layer semiconductor devices
US9437536B1 (en) * 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法
TWI566331B (zh) * 2015-08-14 2017-01-11 恆勁科技股份有限公司 封裝模組及其基板結構
US10211160B2 (en) * 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) * 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
JP6637847B2 (ja) * 2016-06-24 2020-01-29 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2018063321A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Embedded die on interposer packages
CN106449563B (zh) * 2016-11-29 2018-11-13 卡姆丹克太阳能（江苏）有限公司 一种具有鳍形结构的晶圆封装
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10978382B2 (en) * 2019-01-30 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
TW201546922A (zh) * 2014-05-29 2015-12-16 Invensas Corp 具有打線接合互連的低熱膨脹係數部件
WO2018009168A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Electronic device package on package (pop)
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US11382214B2 (en) 2022-07-05
CN112397474A (zh) 2021-02-23
US20220304157A1 (en) 2022-09-22
TW202110298A (zh) 2021-03-01
US20210051800A1 (en) 2021-02-18
CN112397474B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
TWI645527B (zh) 電子封裝件及其製法
TWI791881B (zh) 電子封裝件及其組合式基板與製法
TWI544599B (zh) 封裝結構之製法
TWI698966B (zh) 電子封裝件及其製法
TWI649839B (zh) 電子封裝件及其基板構造
US11521930B2 (en) Electronic package and manufacturing method thereof
JP2016504774A (ja) 超薄型ＰｏＰパッケージ
TWI734401B (zh) 電子封裝件
TWI733142B (zh) 電子封裝件
TWI778260B (zh) 封裝堆疊結構及其製法與載板組件
US20230163082A1 (en) Electronic package and manufacturing method thereof
TWI802726B (zh) 電子封裝件及其承載基板與製法
TWI714269B (zh) 電子封裝件及其製法
TWI691041B (zh) 電子封裝件及其封裝基板與製法
TW201719841A (zh) 電子封裝件及其製法
TWI807363B (zh) 半導體封裝件之製法
TWI788230B (zh) 電子封裝件及其製法
TWI773360B (zh) 電子封裝件及其承載結構與製法
TWI824817B (zh) 電子封裝件及其製法
TW202209507A (zh) 電子封裝件及其製法
TW202310218A (zh) 半導體封裝及其製造方法
TW202326985A (zh) 電子封裝件及其製法
TW202414700A (zh) 電子封裝件及其製法
CN111799242A (zh) 封装堆叠结构及其制法与载板组件
TW201810455A (zh) 電子封裝結構及其製法