CN115020369A - 电路板组件及其制造方法和电子设备 - Google Patents

电路板组件及其制造方法和电子设备 Download PDF

Info

Publication number
CN115020369A
CN115020369A CN202110233877.5A CN202110233877A CN115020369A CN 115020369 A CN115020369 A CN 115020369A CN 202110233877 A CN202110233877 A CN 202110233877A CN 115020369 A CN115020369 A CN 115020369A
Authority
CN
China
Prior art keywords
circuit board
layer
chip
board assembly
packaged chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110233877.5A
Other languages
English (en)
Inventor
于超伟
谢振霖
高峰
谢二堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110233877.5A priority Critical patent/CN115020369A/zh
Priority to PCT/CN2022/079026 priority patent/WO2022184131A1/zh
Publication of CN115020369A publication Critical patent/CN115020369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本申请提供一种电路板组件、电子设备、以及电路板组件的制造方法。所述电路板组件包括电路板、转接层和封装芯片，所述转接层包括M个具有第一端和第二端的导电通路，M个导电通路间隔排布，且所有导电通路的第一端朝向相同，所有导电通路的第二端朝向相同，每一个所述第一端与所述电路板电连接，每一个所述第二端与所述封装芯片电连接；M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述M为大于或等于2的整数。本申请提供的电路板组件在制作过程中不易发生翘曲。

Description

电路板组件及其制造方法和电子设备
技术领域
本申请涉及芯片板级互连领域，特别涉及一种电路板组件及其制造方法和电子设备。
背景技术
通讯设备等电子设备均包括电路板组件。电路板组件中承载芯片的封装基板通常通过表面贴装工艺固定于电路板上。但是，现有技术中的封装基板的尺寸较大，较大尺寸的封装基板在表面贴装工艺工程中容易发生翘曲，从而对表面贴装工艺产生较大的弧面影响，降低表面贴装工艺的质量。
发明内容
本申请实施例提供一种电路板组件、包括所述电路板组件的电子设备、以及电路板组件的制造方法，旨在降低电路板组件发生翘曲的风险。
第一方面，本申请提供一种电路板组件。所述电路板组件包括电路板、转接层和封装芯片，所述转接层包括M个具有第一端和第二端的导电通路，M个导电通路间隔排布，且所有导电通路的第一端朝向相同，所有导电通路的第二端朝向相同，每一个所述第一端与所述电路板电连接，每一个所述第二端与所述封装芯片电连接；M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述M为大于或等于2的整数。
可以理解的是，M个第一端的排布形式为多种，例如M个第一端可以以阵列形式排布或非阵列形式排布。M个第二端的排布形式为多种，例如M个第二端可以以阵列形式排布或非阵列形式排布。
可以理解的是，电路板组件包括第一基准面和第二基准面，M个第一端的端面均位于第一基准面，M个第二端的端面均位于第二基准面。M个第一端的排布区域为，在第一基准面上，M个第一端中位于最外围的几个第一端围设形成的区域。M个第二端的排布区域为，在第二基准面上，M个第二端中位于最外围的几个第二端围设形成的区域。下文出现的“排布区域”的解释和上述描述一样，不再赘述。相关技术中的电路板组件的封装芯片直接设于电路板上，在封装、焊接等加工过程中会受材料、加工工艺等影响，热、机应力残留，导致翘曲的发生或焊点开裂的问题。本实施例中的电路板组件通过转接层实现封装芯片和电路板之间的转接，转接层的第一端与电路板电连接，第二端与封装芯片电连接，M个第二端的排布区域的面积小于M个第一端的排布区域的面积。可以理解的是，转接层为扇入型转接层，即扇入型转接层实现了电路板至封装芯片的扇入，相比于封装芯片直接固定于电路板，通过转接层固定于电路板上的封装芯片的尺寸可以做得更小，比如封装芯片的尺寸从100*100mm缩小到80*80mm，从而电路板组件在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件的可靠性。同时，封装芯片的尺寸缩小，可增加其他元器件在电路板上的布局面积，或能够缩小电路板的尺寸，有利于电路板组件的小型化。
一种可能的实现方式中，所述第二端的排布区域的面积小于或等于所述第一端的排布区域的面积的80％，也就是说，封装芯片的尺寸可以缩小到80％或更小，当封装芯片的尺寸缩小至80％或更小时，能够有效降低电路板组件发生翘曲及焊点开裂的风险，提高电路板组件的可靠性。当然，在其他实施例中，M个第二端的排布区域的面积还可以小于M个第一端的排布区域的面积的其他数值。
一种可能的实现方式中，所述转接层的热膨胀系数小于所述电路板的热膨胀系数且大于所述封装芯片的热膨胀系数。转接层缓冲了电路板和封装芯片之间的热膨胀系数差异，能有效降低两者发生失配的风险，降低电路板组件发生翘曲及焊点开裂的风险，提高电路板组件的可靠性。
一种可能的实现方式中，所述转接层还包括缓冲功能层，所述导电通路贯穿所述缓冲功能层，所述第一端和所述第二端分别露出所述缓冲功能层两个相背的表面。缓冲功能层一方面用于固定导电通路，另一方面缓冲功能层在封装芯片固定于转接层时还能缓冲热、机应力，降低电路板组件发生翘曲及焊点开裂的风险。
一种可能的实现方式中，所述缓冲功能层采用绝缘材料。其中，绝缘材料可以为多种，聚丙烯、聚酰亚胺等介质材料。
一种可能的实现方式中，所述缓冲功能层的弹性模量大于或等于200MPa，能够有效缓冲热、机应力，降低电路板组件发生翘曲及焊点开裂的风险。
一种可能的实现方式中，所述封装芯片还包括多个锡球，每一个所述锡球一一对应地与所述第二端电连接。
一种可能的实现方式中，所述电路板组件还包括导接层，所述导接层位于所述转接层和所述封装芯片之间，所述导接层包括缓冲层和嵌设于所述缓冲层的导电介质，所述导电介质电连接在所述第二端和所述封装芯片之间。本实施例通过导接层将封装芯片和转接层连接，将电路板组件中的多个元件固定成一个封装整体，相比于通过锡球实现连接的方案，可靠性和应力均增强，有效降低电路板组件发生翘曲和焊点开裂的风险。
一种可能的实现方式中，所述电路板组件还包括置于所述电路板的多个第一焊盘和置于所述封装芯片的多个第二焊盘，所述导电通路的所述第一端与对应的所述第一焊盘连接，所述导电通路的所述第二端与对应的所述第二焊盘连接。
一种可能的实现方式中，所述封装芯片包括芯片和封装基板，所述芯片安装于所述封装基板，所述封装基板包括背向所述芯片的导接面，所述导接面与所述第二端电连接。
第二方面，本申请还提供一种电路板组件的制造方法。所述制造方法包括：
在电路板的安装面形成转接层，其中，所述转接层包括M个具有第一端和第二端的导电通路，所述M为大于或等于2的整数，M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述第一端与所述电路板电连接；
将封装芯片固定至所述转接层背向所述电路板的一侧并与所述第二端电连接。
本实施例提供的制造方法通过在电路板和封装芯片之间形成转接层，转接层与电路板电连接的M个第二端的排布区域的面积小于转接层与封装芯片电连接的M个第一端的排布区域的面积，可以理解的是，转接层为扇入型转接层，即扇入型转接层实现了电路板至封装芯片的扇入，相比于封装芯片直接固定于电路板，通过转接层固定于电路板上的封装芯片的尺寸可以做得更小，从而电路板组件在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件的可靠性。同时，封装芯片的尺寸缩小，可增加其他元器件在电路板上的布局面积，或能够缩小电路板的尺寸，有利于电路板组件的小型化。
一种可能的实现方式中，形成所述转接层的方法包括：在所述电路板的安装面形成第一缓冲基层；在所述第一缓冲基层上形成露出电路板的第一开口；所述第一开口内形成具有第一端和第二端的导电通路。缓冲功能层一方面用于固定导电通路，另一方面缓冲功能层在封装芯片固定于转接层时还能缓冲热、机应力，降低电路板组件发生翘曲及焊点开裂的风险。
一种可能的实现方式中，所述第一缓冲基层的弹性模量大于或等于200MPa，能够有效缓冲热、机应力，降低电路板组件发生翘曲及焊点开裂的风险。
一种可能的实现方式中，在所述封装芯片电连接所述第二端之前，所述制造方法还包括：在所述转接层背向所述电路板的一侧形成与所述第二端导接的导接层；所述封装芯片电连接所述第二端包括所述封装芯片与所述导接层键合固定。本实施例通过导接层将封装芯片和转接层连接，将电路板组件中的多个元件固定成一个封装整体，相比于通过锡球实现连接的方案，可靠性和应力均增强，有效降低电路板组件发生翘曲和焊点开裂的风险。
一种可能的实现方式中，形成所述导接层的方法包括：在所述转接层背向电路板的一侧形成第二缓冲基层；在所述第二缓冲基层上形成露出所述第二端的第二开口；在所述第二开口内形成与所述第二端导接的导电介质；所述封装芯片与所述导接层键合固定包括所述封装芯片与所述导接层的导电介质键合固定。
一种可能的实现方式中，所述第二端的排布区域的面积小于或等于所述第一端的排布区域的面积的80％，也就是说，封装芯片的尺寸可以缩小到80％或更小，当封装芯片的尺寸缩小至80％或更小时，能够有效降低电路板组件发生翘曲及焊点开裂的风险，提高电路板组件的可靠性。当然，在其他实施例中，M个第二端的排布区域的面积还可以小于M个第一端的排布区域的面积的其他数值。
一种可能的实现方式中，所述转接层的热膨胀系数小于所述电路板的热膨胀系数且大于所述封装芯片的热膨胀系数。转接层缓冲了电路板和封装芯片之间的热膨胀系数差异，能有效降低两者发生失配的风险，降低电路板组件发生翘曲及焊点开裂的风险，提高电路板组件的可靠性。
第三方面，本申请还提供一种电路板组件的制造方法。所述制造方法包括：
在封装芯片上形成转接层，其中，所述转接层包括M个具有第一端和第二端的导电通路，所述M为大于或等于2的整数，M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述第二端与所述封装芯片电连接；
将转接层背向所述封装芯片的一侧固定至电路板，所述第一端与所述电路板电连接。
本实施例提供的制造方法通过在电路板和封装芯片之间形成转接层，转接层与电路板电连接的M个第二端的排布区域的面积小于转接层与封装芯片电连接的M个第一端的排布区域的面积，可以理解的是，转接层为扇入型转接层，即扇入型转接层实现了电路板至封装芯片的扇入，相比于封装芯片直接固定于电路板，通过转接层固定于电路板上的封装芯片的尺寸可以做得更小，从而电路板组件在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件的可靠性。同时，封装芯片的尺寸缩小，可增加其他元器件在电路板上的布局面积，或能够缩小电路板的尺寸，有利于电路板组件的小型化。
第四方面，本申请还提供一种电子设备。所述电子设备包括上述的电路板组件。其中，电子设备例如为通讯设备或者与信息通信技术相关的具有电路板组件的电子设备。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是本申请实施例提供的一种电子设备的结构示意图；
图2是图1所示的电子设备的电路板组件的结构示意图；
图3是图2所示的电路板组件与相关技术的电路板组件的对比示意图；
图4是图3所示的两个电路板组件的翘曲风险示意图；
图5是图2所示的电路板组件的另一实施方式的结构示意图；
图6是图2所示的电路板组件的另一实施方式的结构示意图；
图7是图2所示的电路板组件的另一实施例的结构示意图；
图8是图7所示的电路板组件的另一实施方式的结构示意图；
图9是图2所示的电路板组件的另一实施例的结构示意图；
图10是本申请实施例提供的一种电路板组件的制造方法的流程示意图；
图11是图10所示的制造方法的具体工艺示意图；
图12是本申请实施例提供的另一种电路板组件的制造方法的流程示意图；
图13是图12所示的制造方法的具体工艺示意图；
图14是本申请实施例提供的另一种电路板组件的制造方法的流程示意图；
图15是图14所示的制造方法的具体工艺示意图；
图16是本申请实施例提供的另一种电路板组件的制造方法的流程示意图；
图17是图16所示的制造方法的具体工艺示意图；
图18是图17所示的电路板组件的另一种实施方式的具体工艺示意图；
图19是图17所示的电路板组件的另一种实施方式的具体工艺示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，“连接”可以是可拆卸地连接，也可以是不可拆卸地连接；可以是直接连接，也可以通过中间媒介间接连接。其中，“固定连接”是指彼此连接且连接后的相对位置关系不变。本申请实施例中所提到的方位用语，例如，“上”、“下”、“内”、“外”等，仅是参考附图的方向，因此，使用的方位用语是为了更好、更清楚地说明及理解本申请实施例，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。“多个”是指至少两个。
为方便理解，下面先对本申请所涉及的技术术语进行解释和描述。
热膨胀系数(coefficient of thermal expansion，CTE)，物体在温度升高时长度或体积发生的相对变化量，是物体由于温度改变而有胀缩现象。
扇入型(Fan-in)，晶圆级封装主要分为扇入型(Fan-in)和扇出型(Fan-out)两种，扇入型可以将多个逻辑器件,模拟器件和存储芯片集成到电路板中,能够降低整个封装面积。
可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
下面将参考附图并结合实施例来详细说明本申请。
请参阅图1，图1是本申请实施例提供的一种电子设备的结构示意图。
本申请实施例提供一种电子设备100，电子设备100包括壳体10和电路板组件20，电路板组件20设于壳体10内部，电路板组件20可以理解为有芯片、电路板等电子元件堆叠形成的电路板组件。电路板组件20用于实现电子设备100的处理、存储、控制、运行等功能。电子设备100可以是具有电路板组件20的各类电子设备，例如通信设备、与信息通信技术相关的电子设备、手机、平板、电脑及其他种类的网络类设备等。
请参阅图2，图2是图1所示的电子设备100的电路板组件20的结构示意图。
电路板组件20包括电路板21、转接层22和封装芯片23。转接层22设于电路板21的安装面211，封装芯片23设于转接层22背向电路板21的一侧，也就是说，转接层22连接于电路板21和封装芯片23之间。转接层22包括M个导电通路221，导电通路221包括依次连接的第一端221a、中间段221b和第二端221c。M个导电通路221间隔排布，且所有导电通路221的第一端221a朝向相同，所有导电通路221的第二端221c朝向相同，每一个第一端221a与电路板21电连接，每一个第二端221c与封装芯片23电连接。M个第二端221c的排布区域的面积小于M个第一端221a的排布区域的面积，M为大于或等于2的整数。
可以理解的是，M个第一端221a的排布形式为多种，例如M个第一端221a可以以阵列形式排布或非阵列形式排布。M个第二端221c的排布形式为多种，例如M个第二端221c可以以阵列形式排布或非阵列形式排布。
可以理解的是，电路板组件20包括第一基准面和第二基准面，M个第一端221a的端面均位于第一基准面，M个第二端221c的端面均位于第二基准面。M个第一端221a的排布区域为，在第一基准面上，M个第一端221a中位于最外围的几个第一端221a围设形成的区域。M个第二端221c的排布区域为，在第二基准面上，M个第二端221c中位于最外围的几个第二端221c围设形成的区域。下文出现的“排布区域”和上述解释一样，不再赘述。
请结合参阅图3和图4，图3是图2所示的电路板组件与相关技术的电路板组件的对比示意图。图4是图3所示的两个电路板组件的翘曲风险示意图。其中图4仅代表两个电路板组件翘曲的效果示意，并不是两个电路板组件的实际结构。
相关技术中的电路板组件30的封装芯片33直接设于电路板31上，在封装、焊接等加工过程中会受材料、加工工艺等影响，热、机应力残留，导致翘曲的发生或焊点开裂的问题。本实施例中的电路板组件20通过转接层22实现封装芯片23和电路板21之间的转接，转接层22的第一端221a与电路板21电连接，第二端221c与封装芯片23电连接，M个第二端221c的排布区域的面积小于M个第一端221a的排布区域的面积。可以理解的是，转接层22为扇入型转接层，即扇入型转接层22实现了电路板21至封装芯片23的扇入，相比于封装芯片33直接固定于电路板31，通过转接层22固定于电路板21上的封装芯片23的尺寸可以做得更小，比如封装芯片23的尺寸从100*100mm缩小到80*80mm，从而电路板组件20在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件20的可靠性。同时，封装芯片23的尺寸缩小，可增加其他元器件在电路板21上的布局面积，或能够缩小电路板21的尺寸，有利于电路板组件20的小型化。
可以理解的是，如图2，电路板21包括多个第一焊盘212，多个第一焊盘212排布于电路板21的安装面211，多个第一焊盘212可以设于安装面211的表面，也可以嵌设于安装面211。多个第一焊盘212用于与对应的第一端221a电连接，以实现电路板21与转接层22的电连接。封装芯片23也包括多个第二焊盘235，多个第二焊盘235用于与对应的第二端221c连接，以实现封装芯片23与转接层22的电连接。
虽然封装芯片23的多个第二焊盘235之间的间距可以做小，从而使封装芯片23做的更小，但是电路板21上的多个第一焊盘212之间的间距不能做的像封装芯片23的多个第二焊盘235之间的间距那样小。因此，本申请通过在电路板21和封装芯片23之间设置转接在两者之间的转接层22，能够实现更小尺寸的封装芯片23与电路板21的堆叠，例如多个第二焊盘235之间的间距从1.0mm缩小到0.8mm，降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。
本实施例中，转接层22的热膨胀系数小于电路板21的热膨胀系数且大于封装芯片23的热膨胀系数。可以理解的是，由于电路板21的热膨胀系数和封装芯片23的热膨胀系数之间的差异比较大。例如，电路板21的热膨胀系数为20ppm左右，封装芯片23的热膨胀系数在10ppm～15ppm之间。
在此情况下，将电路板21和封装芯片23之间设置热膨胀系数位于两者之间的转接层22，转接层22的热膨胀系在15ppm～20ppm之间。由于转接层22的热膨胀系数与电路板21的热膨胀系数差异不大，转接层22的热膨胀系数和封装芯片23的热膨胀系数差异也不大，转接层22缓冲了电路板21和封装芯片23之间的热膨胀系数差异，能有效降低转接层22分别与电路板21和封装芯片23之间发生失配的风险，即降低电路板21与封装芯片23的失配风险，降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。
如图2，转接层22还包括缓冲功能层222，导电通路221贯穿缓冲功能层222，中间段221b位于缓冲功能层222内，第一端221a和第二端221c分别露出缓冲功能层222两个相背的表面。第一基准面和第二基准面均与缓冲功能层222的两个相背的表面平行。
本实施例中，缓冲功能层222一方面用于固定导电通路221，另一方面缓冲功能层222在封装芯片23固定于转接层22时还能缓冲热、机应力，降低电路板组件20发生翘曲及焊点开裂的风险。
具体的，缓冲功能层222包括相背设置的第一表面和第二表面。多个第一端221a排布于第一表面，多个第二端221c排布于第二表面。其中，多个第一端221a可以嵌设于第一表面，也可以设于第一表面上。多个第二端221c可以嵌设于第二表面，也可以设于第二表面上。
本实施例中，缓冲功能层222采用绝缘材料，例如聚丙烯(Polypropylene，PP)、聚酰亚胺(Polyimide，PI)等介质材料。缓冲功能层222具有低热膨胀系数和高弹性，其热膨胀系数小于或等于15ppm，弹性模量大于或等于200MPa，在制造堆叠过程的一些工艺中缓冲功能层222能够有效缓冲热、机应力，降低电路板组件20发生翘曲及焊点开裂的风险。
当然，在其他实施例中，缓冲功能层222的热膨胀系数和弹性不限于上述描述，只要能够缓冲功能层222能起到降低电路板组件20发生翘曲及焊点开裂的风险的作用即可。
导电通路221采用导电材料形成，导电材料可以是铜、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。导电通路221中的第一端221a、中间段221b和第二端221c的材料可以相同或不同。
本实施例中，M个第二端221c的排布区域的面积小于或等于M个第一端221a的排布区域的面积的80％，也就是说，封装芯片23的尺寸可以缩小到80％或更小，当封装芯片23的尺寸缩小至80％或更小时，能够有效降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。当然，在其他实施例中，M个第二端221c的排布区域的面积还可以小于M个第一端221a的排布区域的面积的其他数值。
一些实施例中，封装芯片可以是单个芯片，也可以是多个芯片集成于封装基板形成的芯片结构。当封装芯片为单个芯片时，单个芯片电连接至第二端。当封装芯片为多个芯片集成与封装基板形成的芯片结构时，封装基板电连接第二端以实现多个芯片与扇入转接层22的电连接。
本实施例中，如图2，封装芯片23为多个芯片集成于封装基板形成的芯片结构。封装芯片23包括芯片231、芯片转接层232、封装基板233和锡球234。芯片231通过芯片转接层232安装于封装基板233，也就是说，封装基板233、芯片转接层232和芯片231依次堆叠。其中，芯片231的数量可以是一个或多个。封装基板233上还可以设置其他电子元器件。封装基板233包括背向芯片231的导接面2331，第二焊盘235设于导接面2331，锡球234设于封装基板233的导接面2331，并与第二焊盘235导接，以与第二端221c电连接，即，具体的，锡球34的数量为多个，多个锡球234一一对应的与第二端221c电连接，以使实现封装基板233与转接层22之间的电连接。
当然，其他实施例中，封装芯片还可以包括芯片、封装基板和锡球。也就是说，芯片和封装基板之间还可以不设置芯片转接层。或者，其他实施例中，封装芯片还可以通过除锡球以外的其他连接结构实现与第二端之间的导接。
本实施例中，由于封装芯片23的尺寸变小，封装芯片23的锡球234的尺寸也相应变小，比如锡球的直径从0.5mm缩小到0.3mm，也就减小了封装芯片23与电路板21之间的距离。本实施例中，封装芯片23与电路板21之间的距离小于或等于300mm，有效缩小芯片231与电路板21之间的传输路径，降低链路损耗，提升信号质量。
请参阅图5，图5是图2所示的电路板组件的另一实施方式的结构示意图。
在本实施方式中，电路板组件20包括电路板21、转接层22和封装芯片23。封装芯片23包括芯片231、封装基板233和芯片转接层232，芯片231通过芯片转接层232固定于封装基板233上。扇入转接层22的第一端221a通过锡球电连接至对应的电路板21的第一焊盘212，扇入转接层22的第二端221c与封装基板233的第二焊盘235电连接。
请参阅图6，图6是图2所示的电路板组件的另一实施方式的结构示意图。
在本实施方式中，电路板组件20包括电路板21、转接层22和封装芯片23。封装芯片23包括芯片231、封装基板233和芯片转接层232，芯片231通过芯片转接层232固定于封装基板233上。扇入转接层22的第一端221a电连接至对应的电路板21的第一焊盘212，扇入转接层22的第二端221c与封装基板233的第二焊盘235电连接。第一端221a可以通过键合、共晶等方式与第一焊盘212连接固定，第二端211c可以通过键合、共晶等方式与第二焊盘235连接固定。
在其他实施例中，电路板组件还可以包括两个转接层，例如，一个转接层形成于电路板上，一个转接层形成于封装芯片上，两个转接层通过锡球或导接层实现电连接。或者，电路板组件还可以包括多个转接层。
请参阅图7，图7是图2所示的电路板组件的另一实施例的结构示意图。
本实施例与图2所示的实施例大致相同，不同的是，本实施例中的电路板组件20包括导接层24，导接层24代替锡球实现封装基板233与第二端221c的电连接。具体的，导接层24位于转接层22和封装芯片23之间，导接层24包括缓冲层241和嵌设于缓冲层241的导电介质242，导电介质242电连接在第二端221c和封装芯片23的第二焊盘235之间。本实施例通过导接层24将封装芯片23和转接层22连接，将电路板组件20中的多个元件固定成一个封装整体，相比于通过锡球实现连接的方案，可靠性和应力均增强，有效降低电路板组件20发生翘曲和焊点开裂的风险。
具体的，缓冲层241采用绝缘材料，例如聚丙烯(Polypropylene，PP)、聚酰亚胺(Polyimide，PI)等介质材料。缓冲层241可以是液态涂覆后常温或高温或UV固化，也可以是膜材压合。缓冲层241具有低热膨胀系数和高弹性，其热膨胀系数小于或等于15ppm，弹性模量大于或等于200MPa，在制造电路板组件20过程的一些工艺中缓冲层241能够有效缓冲热、机应力，降低电路板组件20发生翘曲及焊点开裂的风险。本实施例中，缓冲层241的材料可以和缓冲功能层222相同或不同。
导电介质242采用包括但限于铜、银、锡等纯金属或金属混合物材料，或者金属与非金属的混合物材料。导电介质242的形状可以是球状、柱状、针状、锥状等。本实施例中导电介质242的尺寸相对于图2所示的锡球234的尺寸更小，能在一定程度上缩短封装芯片23和电路板21之间的链路长度，提高信号质量，还能起到降低电路板组件20发生翘曲和焊点开裂的风险。
请参阅图8，图8是图7所示的电路板组件的另一实施方式的结构示意图。
本实施方式与图7所示的实施方式大致相同，不同在于，本实施方式中的导接层24连接在转接层22和电路板21之间，导接层24的导电介质242电连接在第一焊盘212和第一端221a之间。封装芯片23设于转接层22背向导接层24的一侧，且封装芯片23的第二焊盘235与转接层22的第二端221c电连接。
请参阅图9，图9是图2所示的电路板组件的另一实施例的结构示意图。
本实施例与图8所示的实施例大致相同，不同的是，本实施例通过导接层24实现电路板21和封装芯片23之间的电连接，也就是说，本实施例中的电路板组件20不包括转接层，导接层24代替传统的锡球实现电路板21和封装芯片23之间的电连接。本实施例中，导接层24中的导电介质242的尺寸比锡球更小，能够缩短封装芯片23与电路板21之间的链路，提高信号质量。且导接层24的缓冲层241具有低热膨胀系数和高弹性，其热膨胀系数小于或等于15ppm，弹性模量大于或等于200MPa，在制造电路板组件20过程的一些工艺中缓冲层241能够有效缓冲热、机应力，可靠性和应力均增强，有效降低电路板组件20发生翘曲和焊点开裂的风险。
请参阅图10，图10是本申请实施例提供的一种电路板组件的制造方法的流程示意图。该制造方法用于制造如图2所示的电路板组件，如图10所示，电路板组件的制造方法包括如下的S110～S120。
S110：在电路板21的安装面211形成转接层22。
具体的，请参阅图11，首先制作电路板21，电路板21具体可以通过压合、钻孔、电镀、图形、阻焊和表面处理等工艺形成。电路板21包括安装面211，电路板21的多个第一焊盘212露出安装面211。然后在电路板21的安装面211形成转接层22。具体的，在电路板21的安装面211形成转接层22可以通过两种实施方式。
一种实施方式中，将转接层22直接做在电路板21的安装面211上。
具体的，首先在电路板21的安装面211形成压合第一缓冲基层，其中，第一缓冲基层可以通过压合或涂覆形成。接着在第一缓冲基层上通过激光或机械钻孔形成露出电路板21的第一子开口(图未示)，第一子开口具有M个，M为大于或等于2的整数，多个第一子开口一一对应地露出电路板21的多个第一焊盘212，通过化学铜/电镀铜等方法在第一子开口内形成M个第一端221a，多个第一端221a与对应的电路板21的第一焊盘212电连接。
接着重复上述工艺，在第一端221a背向电路板21的一侧形成又一层第一缓冲基层，在该第一缓冲基层形成M个第一子开口，第一子开口露出多个第一端221a，接着在该第一子开口内形成与第一端221a电连接的中间段221b。
接着再次重复上述工艺，在中间段221b背向电路板21的一侧形成再一层第一缓冲基层，然后在该第一缓冲基层形成M个第一子开口，第一子开口露出多个中间段221b，接着，在该第一子开口内形成与中间段221b电连接的第二端221c，最后通过阻焊及表面处理形成转接层22。
可以理解的是，依次连接的第一端221a、中间段221b和第二端221c形成导电通路221，多层第一缓冲基层经过加工后形成缓冲功能层222。多个第一子开口形成第一开口(图未示)。本实施例中，导电通路221采用导电材料形成，导电材料可以是铜、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。导电通路221中的第一端221a、中间段221b和第二端221c的材料可以相同或不同。
第一缓冲基层采用绝缘材料，例如聚丙烯(Polypropylene，PP)、聚酰亚胺(Polyimide，PI)等介质材料。第一缓冲基层具有低热膨胀系数和高弹性，其热膨胀系数小于或等于15ppm，弹性模量大于或等于200MPa，在后续工艺中缓冲功能层222能够有效缓冲热、机应力，降低电路板组件20发生翘曲及焊点开裂的风险。
当然，在其他实施例中，缓冲功能层222的热膨胀系数和弹性不限于上述描述，只要能够缓冲功能层222能起到降低电路板组件20发生翘曲及焊点开裂的风险的作用即可。
本实施例中，M个第二端221c的排布区域的面积小于M个第一端221a的排布区域的面积，以使后续工艺中与第二端221c电连接的封装芯片23尺寸可以做得更小，从而电路板组件20在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件20的可靠性。同时，封装芯片23的尺寸缩小，可增加其他元器件在电路板21上的布局面积，或能够缩小电路板21的尺寸，有利于电路板组件20的小型化。
示例的，M个第二端221c的排布区域的面积小于或等于M个第一端221a的排布区域的面积的80％，也就是说，封装芯片23的尺寸可以缩小到80％或更小，当封装芯片23的尺寸缩小至80％或更小时，能够有效降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。当然，在其他实施例中，M个第二端221c的排布区域的面积还可以小于M个第一端221a的排布区域的面积的其他数值。
另一种实施方式中，可以先形成转接层，然后将转接层通过键合、热压等工艺形成于电路板的安装面上。
S120：将封装芯片23固定至转接层22背向电路板21的一侧并与第二端221c电连接。
具体的，如图11，本实施例中，封装芯片23为多个芯片231集成于封装基板233形成的芯片231结构。封装芯片23包括芯片231、芯片转接层232、封装基板233和锡球234。芯片231通过芯片转接层232安装于封装基板233，也就是说，封装基板233、芯片转接层232和芯片231依次堆叠。其中，芯片231的数量可以是一个或多个。封装基板233上还可以设置其他电子元器件。封装基板233包括背向芯片231的导接面2331，第二焊盘235设于导接面2331，锡球234设于封装基板233的导接面2331并与第二焊盘235导接。
将封装芯片23固定至转接层22背向电路板21的一侧具体为，将封装芯片23设于转接层22背向电路板21的表面，封装芯片23的锡球234和第二端221c一一对应接触，然后通过回流焊工艺将封装芯片23的锡球234和第二端221c焊接固定，以使锡球234与第二端221c电连接，实现封装基板233与转接层22之间的电连接，以形成电路板组件20。
本实施例中，转接层22的热膨胀系数小于电路板21的热膨胀系数且大于封装芯片23的热膨胀系数。可以理解的是，由于电路板21的热膨胀系数和封装芯片23的热膨胀系数之间的差异比较大。例如，电路板21的热膨胀系数为20ppm左右，封装芯片23的热膨胀系数在10ppm～15ppm之间。
在此情况下，将电路板21和封装芯片23之间设置热膨胀系数位于两者之间的转接层22，转接层22的热膨胀系在15ppm～20ppm之间。由于转接层22的热膨胀系数与电路板21的热膨胀系数差异不大，转接层22的热膨胀系数和封装芯片23的热膨胀系数差异也不大，转接层22缓冲了电路板21和封装芯片23之间的热膨胀系数差异，能有效降低转接层22分别与电路板21和封装芯片23之间发生失配的风险，即降低电路板21与封装芯片23的失配风险，降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。
当然，在其他实施例中，封装芯片还可以是单个芯片，当封装芯片为单个芯片时，单个芯片电连接至第二端。或者，封装芯片还可以包括芯片、封装基板和锡球。也就是说，芯片和封装基板之间还可以不设置芯片转接层。或者，封装芯片还可以通过除锡球以外的其他导电结构实现与转接层之间的电连接。或者，封装基板和转接层之间还填充有缓冲层。或者，封装基板的焊盘之间与转接层的第二端通过键合、共晶等方式固定连接。
本实施例提供的制造方法通过在电路板21和封装芯片23之间形成转接层22，转接层22与电路板21电连接的M个第二端221c的排布区域的面积小于转接层22与封装芯片23电连接的M个第一端221a的排布区域的面积，可以理解的是，转接层22为扇入型转接层，即扇入型转接层22实现了电路板21至封装芯片23的扇入，相比于封装芯片23直接固定于电路板21，通过转接层22固定于电路板21上的封装芯片23的尺寸可以做得更小，从而电路板组件20在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件20的可靠性。同时，封装芯片23的尺寸缩小，可增加其他元器件在电路板21上的布局面积，或能够缩小电路板21的尺寸，有利于电路板组件20的小型化。
请参阅图12，图12是本申请实施例提供的另一种电路板组件的制造方法的流程示意图。该制造方法用于制造如图7所示的电路板组件，如图12所示，电路板组件的制造方法包括如下的S210～S220。
S210：在电路板21的安装面211形成转接层22。
具体的，本步骤和步骤S110相同，请参阅S110，在此不再赘述。
S220：将封装芯片23固定至转接层22背向电路板21的一侧并与第二端221c电连接。
具体的，如图13，本实施例中，封装芯片23为多个芯片231集成于封装基板233形成的芯片231结构。封装芯片23包括芯片231、芯片转接层232和封装基板233。芯片231通过芯片转接层232安装于封装基板233，也就是说，封装基板233、芯片转接层232和芯片231依次堆叠。其中，芯片231的数量可以是一个或多个。封装基板233上还可以设置其他电子元器件。封装基板233包括背向芯片231的导接面2331，第二焊盘235设于导接面2331。
将封装芯片23固定至转接层22背向电路板21的一侧具体为：首先，在转接层22背向电路板21的一侧形成与第二端221c导接的导接层24；形成导接层24的方法具体为，在转接层22背向电路板21的一侧形成第二缓冲基层，在第二缓冲基层上形成露出第二端221c的第二开口(图未示)，形成缓冲层241；在第二开口内形成与第二端221c导接的导电介质242，导电介质242露出缓冲层241；然后，将封装芯片23与导接层24键合固定，也就是，封装芯片23的第二焊盘235与对应的导接层24的导电介质242键合固定，以实现封装芯片23与导接层24之间的电连接，形成电路板组件20。
本实施例中通过导接层24将封装芯片23和转接层22连接形成一体结构，相比于通过锡球连接，可靠性和应力均增强，有效降低电路板组件20发生翘曲和焊点开裂的风险。
具体的，缓冲层241采用绝缘材料，例如聚丙烯(Polypropylene，PP)、聚酰亚胺(Polyimide，PI)等介质材料。缓冲层241可以是液态涂覆后常温或高温或UV固化，也可以是膜材压合。缓冲层241具有低热膨胀系数和高弹性，其热膨胀系数小于或等于15ppm，弹性模量大于或等于200MPa，在制造电路板组件20过程的一些工艺中缓冲层241能够有效缓冲热、机应力，降低电路板组件20发生翘曲及焊点开裂的风险。
导电介质242采用包括但限于铜、银、锡等纯金属或金属混合物材料，或者金属与非金属的混合物材料。导电介质242的形状可以是球状、柱状、针状、锥状等。本实施例中导电介质242的尺寸相对于图2所示的锡球234的尺寸更小，能在一定程度上缩短封装芯片23和电路板21之间的链路长度，提高信号质量，还能起到降低电路板组件20发生翘曲和焊点开裂的风险。
当然，在其他实施例中，也可以在封装芯片上形成导接层，然后再将导接层与转接层键合固定，也就是，导接层的导接介质与对应的第二端键合固定，以实现封装芯片与转接层之间的电连接。
本实施例中，转接层22的热膨胀系数小于电路板21的热膨胀系数且大于封装芯片23的热膨胀系数。可以理解的是，由于电路板21的热膨胀系数和封装芯片23的热膨胀系数之间的差异比较大。例如，电路板21的热膨胀系数为20ppm左右，封装芯片23的热膨胀系数在10ppm～15ppm之间。
在此情况下，将电路板21和封装芯片23之间设置热膨胀系数位于两者之间的转接层22，转接层22的热膨胀系在15ppm～20ppm之间。由于转接层22的热膨胀系数与电路板21的热膨胀系数差异不大，转接层22的热膨胀系数和封装芯片23的热膨胀系数差异也不大，转接层22缓冲了电路板21和封装芯片23之间的热膨胀系数差异，能有效降低转接层22分别与电路板21和封装芯片23之间发生失配的风险，即降低电路板21与封装芯片23的失配风险，降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。
当然，在其他实施例中，封装芯片还可以是单个芯片，当封装芯片为单个芯片时，单个芯片电连接至第二端。或者，封装芯片还可以包括芯片和封装基板。也就是说，芯片和封装基板之间还可以不设置芯片转接层。或者，封装芯片还可以通过除锡球等其他导电结构实现与第二端之间的电连接。或者，封装基板和扇入粘接层之间还填充有缓冲层。
本实施例提供的制造方法通过在电路板21和封装芯片23之间形成转接层22，通过转接层22固定于电路板21上的封装芯片23的尺寸可以做得更小，从而电路板组件20在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件20的可靠性。同时，封装芯片23的尺寸缩小，可增加其他元器件在电路板21上的布局面积，或能够缩小电路板21的尺寸，有利于电路板组件20的小型化。且通过到接触层实现封装芯片23与转接层22之间的连接，将电路板组件20中的多个元件固定成一个封装整体，相比于通过锡球实现连接的方案，可靠性和应力均增强，有效降低电路板组件20发生翘曲和焊点开裂的风险。
请参阅图14，图14是本申请实施例提供的另一种电路板组件的制造方法的流程示意图。该制造方法用于制造如图8所示的电路板组件。如图14所示电路板的制造方法包括如下的S310～S320。
S310：在封装芯片23上形成转接层22。
具体的，如图15，本实施例中，封装芯片23为多个芯片231集成于封装基板233形成的芯片231结构。封装芯片23包括芯片231、芯片转接层232和封装基板233。芯片231通过芯片转接层232安装于封装基板233，也就是说，封装基板233、芯片转接层232和芯片231依次堆叠。其中，芯片231的数量可以是一个或多个。封装基板233上还可以设置其他电子元器件。封装基板233包括背向芯片231的导接面2331，第二焊盘235设于导接面2331。
在封装芯片23的导接面2331形成转接层22，转接层22的第二端221c与封装芯片23的第二焊盘235电连接。具体的，在封装芯片23的导接面2331形成转接层22包括两种实施方式。
一种实施方式中，将转接层22直接做在封装芯片23的导接面2331。具体的，将转接层22做在封装芯片23的导接面2331的操作步骤和将转接层22做在电路板21的操作步骤类似，不在赘述。
另一种实施方式中，可以先形成转接层22，然后将转接层22通过键合、热压等工艺形成于封装芯片23的导接面2331，以使转接层22的第二端221c与对应的第二焊盘235电连接。
本实施例中，转接层22的结构和S210中的转接层22的结构相同。转接层22的第二端221c与封装芯片23的第二焊盘235电连接，M个第二端221c的排布区域的面积小于M个第一端221a的排布区域的面积，第一端221a用于在后续工艺中与电路板21的第一焊盘212电连接，通过转接层22连接在电路板21和封装芯片23之间，从而封装芯片23尺寸可以做得更小，从而电路板组件20在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件20的可靠性。同时，封装芯片23的尺寸缩小，可增加其他元器件在电路板21上的布局面积，或能够缩小电路板21的尺寸，有利于电路板组件20的小型化。
示例的，第二端221c的排布区域的面积小于或等于第一端221a的排布区域的面积的80％，也就是说，封装芯片23的尺寸可以缩小到80％或更小，当封装芯片23的尺寸缩小至80％或更小时，能够有效降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。当然，在其他实施例中，第二端221c的排布区域的还可以小于第一端221a的排布区域的面积的其他数值。
最后，在转接层22的第一端221a形成导接层24，以便于后续工艺中通过导接层24实现转接层22与电路板21之间的电连接。当然，也可以在转接层22的第一端221a形成锡球。
当然，在其他实施例中，封装芯片还可以是单个芯片，当封装芯片为单个芯片时，单个芯片电连接至第二端。或者，封装芯片还可以包括芯片和封装基板。也就是说，芯片和封装基板之间还可以不设置芯片转接层。或者，封装芯片还可以通过除导接层以外的其他导电结构，例如锡球，实现与第二端之间的电连接。
S320：将转接层22背向封装芯片23的一侧固定至电路板21，第一端221a与电路板21电连接。
具体的，如图15，将导接层24背向封装芯片23的一侧设于电路板21的表面，导接层24的导电介质242和电路板21的第一焊盘212一一对应接触，然后通过键合、共晶等工艺将导电介质242和电路板21的第一焊盘212固定，以使导电介质242实现转接层22与电路板21之间的电连接。
在其他实施例中，扇入转接层和电路板之间还可以通过锡球实现连接，转接层和电路板之间还可以填充缓冲层。或者，转接层还可以通过键合、热压等工艺固定至电路板。
本实施例提供的制造方法通过在电路板21和封装芯片23之间形成转接层22，可以理解的是，转接层22为扇入型转接层，即扇入型转接层22实现了电路板21至封装芯片23的扇入，相比于封装芯片23直接固定于电路板21，通过转接层22固定于电路板21上的封装芯片23的尺寸可以做得更小，从而电路板组件20在封装、焊接等加工过程中发生翘曲及焊点开裂的风险更小，提高电路板组件20的可靠性。同时，封装芯片23的尺寸缩小，可增加其他元器件在电路板21上的布局面积，或能够缩小电路板21的尺寸，有利于电路板组件20的小型化。
请参阅图16，图16是本申请实施例提供的另一种电路板组件的制造方法的流程示意图。该制造方法用于制造如图9所示的电路板组件。如图16所示电路板组件的制造方法包括如下的S410～S420。
S410：在电路板21的安装面211形成导接层24。
具体的，请参阅图17，首先制作电路板21，电路板21具体可以通过压合、钻孔、电镀、图形、阻焊和表面处理等工艺形成。电路板21包括安装面211，电路板21的多个第一焊盘212露出安装面211。然后在电路板21的安装面211形成导接层24。
形成导接层24的方法具体为，对电路板21进行清洁后，在电路板21的安装面211形成第二缓冲基层，第二缓冲基层可以通过膜材压合、浆料涂布等不同方式形成于安装面211。膜层压合的具体步骤可以为，将膜材叠合于电路板21的安装面211，然后对膜层进行压合，形成第二缓冲基层。浆料涂布的具体步骤可以为，将浆料涂布于电路板21的安装面211，干燥或固化浆料以形成第二缓冲基层。接着对第二缓冲基层进行激光开口，形成露出第一焊盘212的第二开口，形成缓冲层241，接着在第二开口内形成与第一焊盘212导接的导电介质242，导电介质242可以通过导电浆料印刷或打印形成于第二开口内，然后固化形成，导电介质242露出缓冲层241。
具体的，缓冲层241采用绝缘材料，例如聚丙烯(Polypropylene，PP)、聚酰亚胺(Polyimide，PI)等介质材料。缓冲层241可以是液态涂覆后常温或高温或UV固化，也可以是膜材压合。缓冲层241具有低热膨胀系数和高弹性，其热膨胀系数小于或等于15ppm，弹性模量大于或等于200MPa，在制造电路板组件20过程的一些工艺中缓冲层241能够有效缓冲热、机应力，降低电路板组件20发生翘曲及焊点开裂的风险。
导电介质242采用包括但限于铜、银、锡等纯金属或金属混合物材料，或者金属与非金属的混合物材料。导电介质242的形状可以是球状、柱状、针状、锥状等。
S420：将封装芯片23固定至导接层24背向电路板21的一侧并与导电介质242电连接。
具体的，如图17，本实施例中，封装芯片23为多个芯片231集成于封装基板233形成的芯片231结构。封装芯片23包括芯片231、芯片转接层232和封装基板233。芯片231通过芯片转接层232安装于封装基板233，也就是说，封装基板233、芯片转接层232和芯片231依次堆叠。其中，芯片231的数量可以是一个或多个。封装基板233上还可以设置其他电子元器件。封装基板233包括背向芯片231的导接面2331，第二焊盘235设于导接面2331。
将封装芯片23固定至导接层24背向电路板21的一侧具体为，将封装芯片23设于导接层24背向电路板21的一侧，封装芯片23的第二焊盘235与对应的导电介质242接触，然后通过压合或键合等工艺将封装芯片23与导接层24键合固定，也就是，封装芯片23的第二焊盘235与对应的导接层24的导电介质242键合固定，以实现封装芯片23与导接层24之间的电连接。
本实施例中通过导接层24将封装芯片23和转接层22连接形成一体结构，相比于通过锡球连接，可靠性和应力均增强，有效降低电路板组件20发生翘曲和焊点开裂的风险。
本实施例中，导接层24的热膨胀系数小于电路板21的热膨胀系数且大于封装芯片23的热膨胀系数。可以理解的是，由于电路板21的热膨胀系数和封装芯片23的热膨胀系数之间的差异比较大。例如，电路板21的热膨胀系数为20ppm左右，封装芯片23的热膨胀系数在10ppm～15ppm之间。
在此情况下，将电路板21和封装芯片23之间设置热膨胀系数位于两者之间的导接层24，导接层24的热膨胀系在15ppm～20ppm之间。由于导接层24的热膨胀系数与电路板21的热膨胀系数差异不大，导接层24的热膨胀系数和封装芯片23的热膨胀系数差异也不大，导接层24缓冲了电路板21和封装芯片23之间的热膨胀系数差异，能有效降低导接层24分别与电路板21和封装芯片23之间发生失配的风险，即降低电路板21与封装芯片23的失配风险，降低电路板组件20发生翘曲及焊点开裂的风险，提高电路板组件20的可靠性。
当然，在其他实施例中，封装芯片还可以是单个芯片，当封装芯片为单个芯片时，单个芯片电连接至导电介质。或者，封装芯片还可以包括芯片和封装基板。也就是说，芯片和封装基板之间还可以不设置芯片转接层。
请参阅图18，图18是图17所示的电路板组件的另一种实施方式的具体工艺示意图。
在本实施方式中，电路板21的制作可以通过内层图形、压合、钻孔、化学铜、电镀铜形成，导电介质242可以通过干膜1、曝光1、显影1、蚀刻、去膜、干膜2、曝光2、显影2、凸点电镀、去膜、阻焊喷印和表面处理等步骤形成。或者，导电介质242可以通过干膜1、曝光1、显影1、蚀刻、阻焊、表面处理、光刻胶/干膜、曝光、显影、凸点金属蒸发或溅射和去胶等工艺形成。然后通过对位，缓冲层241预贴，将封装芯片23设于缓冲层241背向电路板21的一侧，封装芯片23的第二焊盘235与对应的导电介质242接触，然后通过热压共晶等工艺将封装芯片23与导接层24键合固定，也就是，封装芯片23的第二焊盘235与对应的导接层24的导电介质242键合固定，以实现封装芯片23与导接层24之间的电连接。
请参阅图19，图19是图17所示的电路板组件的另一种实施方式的具体工艺示意图。
本实施方式与图18所示的实施方式大致相同，不同在于，本实施方式可以将导电介质242形成于封装芯片23的封装基板233上，首先制作封装基板233(与制作电路板21一样的步骤)；接着在封装基板233上形成与封装基板233上第二焊盘235电连接的导电介质242；接着通过芯片231堆叠、对位、热压/键合和塑封等工艺，在封装基板233背向第二焊盘235的一侧堆叠芯片231等器件；然后制作电路板21及在电路板21上形成具有第二开口的缓冲层241，第二开口露出第一焊盘212；最后将封装芯片23上的导电介质242与对应的第二开口中的第一焊盘212接触，通过热压共晶等工艺将导电介质242与对应的第一焊盘212键合固定。
本申请中的保护范围不限于上述所有实施例，上述所有实施例中的任意组合也在本申请的保护范围内，也就是说，上述描述的多个实施例还可根据实际需要任意组合。
以上，仅为本申请的部分实施例和实施方式，本申请的保护范围不局限于此，任何熟知本领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种电路板组件，其特征在于，所述电路板组件包括电路板、转接层和封装芯片，所述转接层包括M个具有第一端和第二端的导电通路，每一个所述第一端与所述电路板电连接，每一个所述第二端与所述封装芯片电连接；
M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述M为大于或等于2的整数。
2.根据权利要求1所述的电路板组件，其特征在于，所述第二端的排布区域的面积小于或等于所述第一端的排布区域的面积的80％。
3.根据权利要求1或2所述的电路板组件，其特征在于，所述转接层的热膨胀系数小于所述电路板的热膨胀系数且大于所述封装芯片的热膨胀系数。
4.根据权利要求1至3中任一项所述的电路板组件，其特征在于，所述转接层还包括缓冲功能层，所述导电通路贯穿所述缓冲功能层，所述第一端和所述第二端分别露出所述缓冲功能层两个相背的表面。
5.根据权利要求4所述的电路板组件，其特征在于，所述缓冲功能层的弹性模量大于或等于200MPa。
6.根据权利要求1至5中任一项所述的电路板组件，其特征在于，所述封装芯片还包括多个锡球，每一个所述锡球一一对应地与所述第二端电连接。
7.根据权利要求1至5中任一项所述的电路板组件，其特征在于，所述电路板组件还包括导接层，所述导接层位于所述转接层和所述封装芯片之间，所述导接层包括缓冲层和嵌设于所述缓冲层的导电介质，所述导电介质电连接在所述第二端和所述封装芯片之间。
8.根据权利要求1至7中任一项所述的电路板组件，其特征在于，所述电路板组件还包括置于所述电路板的多个第一焊盘和置于所述封装芯片的多个第二焊盘，所述导电通路的所述第一端与对应的所述第一焊盘连接，所述导电通路的所述第二端与对应的所述第二焊盘连接。
9.根据权利要求1至8中任一项所述的电路板组件，其特征在于，所述封装芯片包括芯片和封装基板，所述芯片安装于所述封装基板，所述封装基板包括背向所述芯片的导接面，所述导接面与所述第二端电连接。
10.一种电路板组件的制造方法，其特征在于，所述制造方法包括：
在电路板的安装面形成转接层，其中，所述转接层包括M个具有第一端和第二端的导电通路，所述M为大于或等于2的整数，M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述第一端与所述电路板电连接；
将封装芯片固定至所述转接层背向所述电路板的一侧并与所述第二端电连接。
11.根据权利要求10所述的制造方法，其特征在于，形成所述扇入型转接层的方法包括：
在所述电路板的安装面形成第一缓冲基层，所述第一缓冲基层的弹性模量大于或等于200MPa；
在所述第一缓冲基层上形成露出电路板的第一开口；
所述第一开口内形成具有第一端和第二端的导电通路。
12.根据权利要求10或11所述的制造方法，其特征在于，在所述封装芯片电连接所述第二端之前，所述制造方法还包括：
在所述转接层背向所述电路板的一侧形成与所述第二端导接的导接层；
所述封装芯片电连接所述第二端包括所述封装芯片与所述导接层键合固定。
13.根据权利要求10至12中任一项所述的制造方法，其特征在于，所述第二端的排布区域的面积小于或等于所述第一端的排布区域的面积的80％。
14.根据权利要求10至13中任一项所述的制造方法，其特征在于，所述转接层的热膨胀系数小于所述电路板的热膨胀系数且大于所述封装芯片的热膨胀系数。
15.一种电路板组件的制造方法，其特征在于，所述制造方法包括：
在封装芯片上形成转接层，其中，所述转接层包括M个具有第一端和第二端的导电通路，所述M为大于或等于2的整数，M个所述第二端的排布区域的面积小于M个所述第一端的排布区域的面积，所述第二端与所述封装芯片电连接；
将转接层背向所述封装芯片的一侧固定至电路板，所述第一端与所述电路板电连接。
16.一种电子设备，其特征在于，所述电子设备包括权利要求1至9中任一项所述的电路板组件。
CN202110233877.5A 2021-03-03 2021-03-03 电路板组件及其制造方法和电子设备 Pending CN115020369A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110233877.5A CN115020369A (zh) 2021-03-03 2021-03-03 电路板组件及其制造方法和电子设备
PCT/CN2022/079026 WO2022184131A1 (zh) 2021-03-03 2022-03-03 电路板组件及其制造方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110233877.5A CN115020369A (zh) 2021-03-03 2021-03-03 电路板组件及其制造方法和电子设备

Publications (1)

Publication Number Publication Date
CN115020369A true CN115020369A (zh) 2022-09-06

Family

ID=83064405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110233877.5A Pending CN115020369A (zh) 2021-03-03 2021-03-03 电路板组件及其制造方法和电子设备

Country Status (2)

Country Link
CN (1) CN115020369A (zh)
WO (1) WO2022184131A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114364124A (zh) * 2021-11-24 2022-04-15 华为技术有限公司 板级架构、封装模组、电子设备及板级架构的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US11233025B2 (en) * 2017-05-31 2022-01-25 Futurewei Technologies, Inc. Merged power pad for improving integrated circuit power delivery
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114364124A (zh) * 2021-11-24 2022-04-15 华为技术有限公司 板级架构、封装模组、电子设备及板级架构的制作方法
WO2023093314A1 (zh) * 2021-11-24 2023-06-01 华为技术有限公司 板级架构, 封装模组, 电子设备及板级架构的制作方法

Also Published As

Publication number Publication date
WO2022184131A1 (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US8198140B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US7473992B2 (en) Multi-layer interconnection circuit module and manufacturing method thereof
US20050230797A1 (en) Chip packaging structure
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JPWO2007086481A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
KR20090126762A (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US7773388B2 (en) Printed wiring board with component mounting pin and electronic device using the same
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP4528715B2 (ja) 半導体装置及びその製造方法
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
KR20110036450A (ko) 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
WO2022184131A1 (zh) 电路板组件及其制造方法和电子设备
TW201707178A (zh) 用於修復裝置翹曲的方法和結構
JP3589928B2 (ja) 半導体装置
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP2002231765A (ja) 半導体装置
JP3623641B2 (ja) 半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
TWI420989B (zh) 印刷電路板及其製造方法
KR100891652B1 (ko) 반도체 칩 실장용 기판
JPH1154532A (ja) 半導体素子用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination