CN114364124A - 板级架构、封装模组、电子设备及板级架构的制作方法 - Google Patents
板级架构、封装模组、电子设备及板级架构的制作方法 Download PDFInfo
- Publication number
- CN114364124A CN114364124A CN202111403070.8A CN202111403070A CN114364124A CN 114364124 A CN114364124 A CN 114364124A CN 202111403070 A CN202111403070 A CN 202111403070A CN 114364124 A CN114364124 A CN 114364124A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- board
- interposer
- conductive medium
- adapter plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000012790 adhesive layer Substances 0.000 claims description 124
- 239000010410 layer Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 59
- 238000003466 welding Methods 0.000 claims description 33
- 230000001681 protective effect Effects 0.000 claims description 26
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 238000003825 pressing Methods 0.000 claims description 17
- -1 polypropylene Polymers 0.000 claims description 7
- 239000004743 Polypropylene Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000004033 plastic Substances 0.000 claims description 6
- 229920003023 plastic Polymers 0.000 claims description 6
- 229920001155 polypropylene Polymers 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 9
- 230000002829 reductive effect Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000002411 adverse Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 238000012858 packaging process Methods 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 230000001737 promoting effect Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000009766 low-temperature sintering Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Abstract
本申请实施例提供一种板级架构、封装模组、电子设备及板级架构的制作方法，该板级架构通过在转接板的下表面与第一电路板的上表面之间设置第一粘接层和至少一个第一导电介质，其中，第一粘接层用于粘接转接板和第一电路板，至少一个第一导电介质用于电连接转接板和第一电路板，这样，能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
Description
技术领域
本申请实施例涉及集成电路封装技术领域，特别涉及一种板级架构、封装模组、电子设备及板级架构的制作方法。
背景技术
随着科学技术的不断发展，超高速系统架构对信号传输的高速性能提出了越来越高的要求。
目前，印制电路板(Printed circuit board，PCB)和芯片之间是通过锡球来实现电连接，而为了满足板级架构中信号传输的高速性能，一般是通过增大印制电路板的尺寸来实现，但是，过大尺寸的电路板容易超出锡球焊接的能力极限。因此，相关技术中，一般是在印制电路板和芯片之间设置转接板作为桥梁，具体地，印制电路板与转接板之间之间通过锡球焊接以实现电连接，使得高速信号可通过转接板在高速印制电路板和芯片之间顺畅走通。
然而，上述方案中，印制电路板与转接板之间的连接容易发生失效，可靠性较低。
发明内容
本申请实施例提供一种板级架构、封装模组、电子设备及板级架构的制作方法，能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
第一方面，本申请实施例提供一种板级架构，该板级架构至少包括：第一电路板、转接板以及至少一个第一器件；所述转接板位于所述第一电路板的上表面和所述至少一个第一器件的下表面之间，且所述转接板的上表面与所述至少一个第一器件电连接；还包括：第一粘接层以及至少一个第一导电介质；所述第一粘接层和所述至少一个第一导电介质位于所述转接板的下表面与所述第一电路板的上表面之间；所述第一粘接层用于粘接所述转接板和所述第一电路板，所述至少一个第一导电介质用于电连接所述转接板和所述第一电路板。
本申请实施例提供的板级架构，该板级架构通过在转接板的下表面与第一电路板的上表面之间设置第一粘接层和至少一个第一导电介质，第一粘接层用于粘接转接板和第一电路板，以实现转接板和第一电路板之间的固定连接，至少一个第一导电介质用于电连接转接板和第一电路板，以实现转接板和第一电路板之间的电导通。这样，相比于现有技术，取消了高温焊接的工艺，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板和第一电路板之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
在一种可能的实现方式中，所述第一粘接层上设置有至少一个第一通孔，所述至少一个第一通孔沿着所述第一粘接层的厚度方向延伸，所述第一导电介质位于所述第一通孔内；所述第一导电介质的一端与所述第一电路板电连接，所述第一导电介质的另一端与所述转接板电连接。
第一粘接层能够减小第一电路板与转接板在后续封装过程中所产生的应力对第一电路板或转接板的结构本身产生不良影响，从而能够增强第一电路板与转接板之间的抗变形能力。第一导电介质具有导电功能，能到起到实现第一电路板与转接板之间电导通的作用。
在一种可能的实现方式中，所述第一电路板朝向所述转接板的一面上具有至少一个第一导电片，所述转接板朝向所述第一电路板的一面上具有至少一个第二导电片；所述第一导电介质的一端与所述第一导电片电连接，所述第一导电介质的另一端与所述第二导电片电连接。
在一种可能的实现方式中，所述第一粘接层所采用的材料为聚丙烯或塑料。
在一种可能的实现方式中，所述第一导电介质在沿着所述第一粘接层的厚度方向上的长度为200-300um；所述第一导电介质在沿着垂直于所述第一粘接层的厚度方向上的长度为200-300um。
在一种可能的实现方式中，所述转接板与所述第一电路板在预设温度下通过所述第一导电介质压合实现电连接；其中，所述预设温度小于或者等于240摄氏度。
这样，在小于或者等于240摄氏度的预设温度下通过第一导电介质对转接板和第一电路板进行压合时，压合温度较低，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题。
在一种可能的实现方式中，还包括：第二粘接层以及第二导电介质；所述第二粘接层和所述至少一个第二导电介质位于所述转接板的上表面与所述至少一个第一器件的上表面之间；所述第二粘接层用于粘接所述转接板和所述至少一个第一器件，所述至少一个第二导电介质用于电连接所述转接板和所述至少一个第一器件。
第二粘接层用于粘接转接板和至少一个第一器件，以实现转接板和第一器件之间的固定连接，至少一个第二导电介质用于电连接转接板和至少一个第一器件，以实现转接板和第一器件之间的电导通。这样，相比于现有技术，取消了高温焊接的工艺，能够避免第一器件与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板和第一器件之间采用锡球焊接而容易导致焊点开裂的问题，因而能够提高第一器件与转接板之间的连接可靠性。
在一种可能的实现方式中，所述第二粘接层上设置有至少一个第二通孔，所述至少一个第二通孔沿着所述第二粘接层的厚度方向延伸，所述第二导电介质位于所述第二通孔内；所述第二导电介质的一端与所述转接板电连接，所述第二导电介质的另一端与所述第一器件电连接。
第二粘接层能够减小第一器件与转接板在后续封装过程中所产生的应力对第一器件或转接板的结构本身产生不良影响，从而能够增强第一器件与转接板之间的抗变形能力。第二导电介质具有导电功能，能到起到实现第一器件与转接板之间电导通的作用。
在一种可能的实现方式中，所述转接板朝向所述至少一个第一器件的一面上具有至少一个第三导电片，所述至少一个第一器件朝向所述转接板的一面上具有至少一个第四导电片；所述第二导电介质的一端与所述第三导电片电连接，所述第二导电介质的另一端与所述第四导电片电连接。
在一种可能的实现方式中，所述转接板与所述第一器件在预设温度下通过所述第二导电介质压合实现电连接；其中，所述预设温度小于或者等于240摄氏度。
这样，在小于或者等于240摄氏度的预设温度下通过第二导电介质对转接板和第一器件进行压合时，压合温度较低，能够避免第一器件与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，因而能够提高转接板与第一器件之间的连接可靠性，从而能够提高板级架构的整体可靠性。
在一种可能的实现方式中，还包括：至少一个第三导电介质，所述转接板与所述第一器件之间通过所述第三导电介质焊接实现电连接。
在一种可能的实现方式中，所述转接板与所述第一电路板叠层设置。通过将转接板与第一电路板叠层设置，能够相对简化转接板与第一电路板之间电连接的工艺流程，同时也能够降低转接板与第一电路板之间电连接的工艺难度。
在一种可能的实现方式中，所述转接板的至少部分位于所述第一电路板的内部。通过将转接板的至少部分设置在第一电路板的内部，能够减小转接板与第一电路板电连接后的整体体积，从而有助于实现封装结构的小型化，减小该板级架构的占用空间。
在一种可能的实现方式中，所述第一电路板朝向所述第一器件的一侧设置有凹槽，所述转接板位于所述凹槽内。通过在第一电路板朝向第一器件的一侧设置有凹槽，且将转接板设置在该凹槽内，能够减小转接板与第一电路板电连接后的整体体积，从而有助于实现封装结构的小型化，减小该板级架构的占用空间。
在一种可能的实现方式中，所述第一电路板中设有所述凹槽的一面与所述转接板面向所述第一器件的一面相齐平。这样，第一电路板中设有凹槽的一面与转接板面向第一器件的一面相齐平，能够确保第一电路板面向第一器件的一面相对平整，即能够实现转接板面向第一器件的一面与第一电路板面向第一器件的一面共平面，进而能够降低后端与第一器件进行封装时的组装难度。
在一种可能的实现方式中，所述转接板背离所述凹槽的底壁的一侧裸露设置。转接板背离所述凹槽的底壁的一侧裸露设置，能够便于实现后续第一器件与转接板背离所述凹槽的底壁的一侧的连接，缩短第一器件与转接板之间的导通路径。
在一种可能的实现方式中，还包括：第二电路板；所述第二电路板位于第一电路板中设有所述凹槽的一面上；且所述第二电路板与所述凹槽共同围设形成容纳腔，所述转接板位于所述容纳腔内。通过在第一电路板中设有所述凹槽的一面上设置第二电路板，第二电路板与所述凹槽共同围设形成有容纳腔，并将转接板设置在容纳腔内，能够进一步实现第一电路板面向第一器件的一面的表面平整性，另外，有助于实现在沿着第一电路板的厚度方向上的增层，从而有助于提升整个第一电路板的布局密度和空间利用率。
在一种可能的实现方式中，所述第二电路板上与所述转接板相对的区域设置有至少一个沿着所述第二电路板的厚度方向延伸的开口；所述开口内设置有第三导电介质，所述第三导电介质的一端与所述转接板电连接，所述第三导电介质的另一端与所述第二导电介质电连接。这样即可实现转接板与第一器件之间的电连接。
在一种可能的实现方式中，包括：系统级封装模块；所述系统级封装模块包括：所述第一器件以及与所述第一器件电连接的第三电路板；所述第三电路板背离所述第一器件的一面与所述转接板电连接。这样，能够提升第一器件的结构强度，避免第一器件与转接板直接电连接时产生刮伤或损坏，对第一器件的使用性能产生不良影响。
第二方面，本申请实施例提供一种板级架构，该板级架构至少包括：第一电路板、转接板以及至少一个第一器件；所述转接板位于所述第一电路板的上表面和所述至少一个第一器件的下表面之间，且所述转接板的上表面与所述至少一个第一器件电连接；还包括：至少一个第一导电介质以及至少两个第三粘接层；所述至少一个第一导电介质和所述至少两个第三粘接层位于所述转接板的下表面与所述第一电路板的上表面之间；所述至少两个第三粘接层中的至少一者用于粘接所述转接板和所述第一导电介质，所述至少两个第三粘接层中的至少一者用于粘接所述第一电路板和所述第一导电介质。
本申请实施例提供的板级架构，该板级架构通过在转接板的下表面与第一电路板的上表面之间设置至少一个第一导电介质和至少两个第三粘接层，至少两个第三粘接层中的至少一者用于粘接转接板和第一导电介质，至少两个第三粘接层中的至少一者用于粘接第一电路板和第一导电介质，以实现转接板和第一电路板之间的固定连接以及电导通。这样，相比于现有技术，取消了高温焊接的工艺，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板和第一电路板之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
在一种可能的实现方式中，所述第一电路板朝向所述转接板的一面上具有至少一个第一导电片，所述转接板朝向所述第一电路板的一面上具有至少一个第二导电片；所述第一导电介质与所述第一导电片之间以及所述第一导电介质与所述第二导电片之间通过所述第三粘接层实现电连接。
在一种可能的实现方式中，所述第三粘接层所采用的材料为硅胶、银胶或者锡膏。
第三方面，本申请实施例提供一种封装模组，包括：封装体以及如上述任意之一项所述的板级架构。
本申请实施例提供的封装模组，该封装模组包括板级架构，该板级架构通过在转接板的下表面与第一电路板的上表面之间设置第一粘接层和至少一个第一导电介质，第一粘接层用于粘接转接板和第一电路板，以实现转接板和第一电路板之间的固定连接，至少一个第一导电介质用于电连接转接板和第一电路板，以实现转接板和第一电路板之间的电导通。这样，相比于现有技术，取消了高温焊接的工艺，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板和第一电路板之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
第四方面，本申请实施例提供一种电子设备，该电子设备包括上述任意之一所述的封装模组。
通过在电子设备中设置上述封装模组，因封装模组中板级架构的可靠性较高，从而可在电子设备内设置可靠性高的板级架构，这样会优化电子设备的体验效果。与此同时，也保证了电子设备中信号传输的稳定性，确保电子设备的正常工作。
第五方面，本申请实施例提供一种板级架构的制作方法，该板级架构的制作方法至少包括：提供第一电路板、转接板以及至少一个第一器件；将所述转接板的上表面与所述至少一个第一器件的下表面电连接；在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层；在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质。
本申请实施例提供的板级架构的制作方法，该板级架构的制作方法通过在转接板的下表面与第一电路板的上表面之间设置第一粘接层，第一粘接层用于粘接转接板和第一电路板，以实现转接板和第一电路板之间的固定连接，在第一粘接层上设置有至少一个沿着第一粘接层的厚度方向延伸的第一通孔，在第一通孔内设置第一导电介质，至少一个第一导电介质用于电连接转接板和第一电路板，以实现转接板和第一电路板之间的电导通。这样，相比于现有技术，取消了高温焊接的工艺，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板和第一电路板之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
在一种可能的实现方式中，所述在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层，在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质之后，包括：将所述转接板的下表面与所述第一电路板的上表面在预设温度下通过所述第一导电介质压合实现电连接；其中，所述预设温度小于或者等于240摄氏度。
将转接板的下表面与第一电路板的上表面之间通过第一导电介质在小于或者等于240摄氏度的预设温度下进行压合实现电连接，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题。
在一种可能的实现方式中，所述在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层，在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质，包括：在所述第一电路板的一面上设置第一粘接层；在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质；在所述第一粘接层背离所述第一电路板的一面上设置所述转接板。
通过在第一电路板的一面上设置第一粘接层，能够减小第一电路板与转接板在后续封装过程中所产生的应力对第一电路板或转接板的结构本身产生不良影响，从而能够增强第一电路板与转接板之间的抗变形能力。第一导电介质具有导电功能，能到起到实现第一电路板与转接板之间电导通的作用。另外，在第一粘接层背离所述第一电路板的一面上设置转接板，即可实现第一电路板与转接板的封装一体化。
在一种可能的实现方式中，所述在所述第一电路板的一面上设置第一粘接层之后，还包括：在所述第一粘接层背离所述第一电路板的一面上设置保护膜层；所述在所述第一粘接层背离所述第一电路板的一面上设置所述转接板之前，还包括：去除所述保护膜层。
通过在第一粘接层背离第一电路板的一面上设置保护膜层，能够对第一粘接层起到一定的保护作用。通过在第一粘接层背离第一电路板的一面上设置转接板之前，去除保护膜层，能够避免保护膜层对第一导电介质的电连接性能产生干扰或影响。
在一种可能的实现方式中，所述在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层；在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质，包括：在所述转接板的一面上设置第一粘接层；在所述第一粘接层上形成至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，且在所述第一通孔内设置第一导电介质，以形成转接板组件；在所述第一电路板的一面上设置凹槽；将所述转接板组件设置在所述凹槽内；其中，所述第一粘接层与所述凹槽的底壁相贴合，所述转接板背离所述凹槽的底壁的一侧裸露设置。
通过在转接板的一面上设置第一粘接层，能够减小第一电路板与转接板在后续封装过程中所产生的应力对第一电路板或转接板的结构本身产生不良影响，从而能够增强第一电路板与转接板之间的抗变形能力。第一导电介质具有导电功能，能到起到实现第一电路板与转接板之间电导通的作用。另外，通过在第一电路板的一面上设置有凹槽，且将转接板设置在该凹槽内，能够减小转接板与第一电路板电连接后的整体体积，实现第一电路板与转接板的封装一体化，从而有助于实现封装结构的小型化，减小该板级架构的占用空间。转接板背离所述凹槽的底壁的一侧裸露设置，能够便于实现后续第一器件与转接板背离所述凹槽的底壁的一侧的连接，缩短第一器件与转接板之间的导通路径。
在一种可能的实现方式中，所述将所述转接板组件设置在所述凹槽内之后，还包括：提供第二电路板；将所述第二电路板设置在所述第一电路板中设有所述凹槽的一面上，以使得所述第二电路板与所述凹槽共同围设形成容纳腔，所述转接板位于所述容纳腔内。
通过在第一电路板中设有凹槽的一面上设置第二电路板，第二电路板与凹槽共同围设形成有容纳腔，并将转接板设置在容纳腔内，能够进一步实现第一电路板面向第一器件的一面的表面平整性，另外，有助于实现在沿着第一电路板的厚度方向上的增层，从而有助于提升整个第一电路板的布局密度和空间利用率。
在一种可能的实现方式中，所述在所述转接板的一面上设置第一粘接层之后，还包括：在所述第一粘接层背离所述转接板的一面上设置保护膜层；所述将所述转接板组件设置在所述凹槽内之前，还包括：去除所述保护膜层。
通过在第一粘接层背离转接板的一面上设置保护膜层，能够对第一粘接层起到一定的保护作用。通过在将转接板组件设置在凹槽内之前，去除保护膜层，能够避免保护膜层对第一导电介质的电连接性能产生干扰或影响。
附图说明
图1为本申请一实施例提供的板级架构的结构示意图；
图2为本申请一实施例提供的板级架构的结构示意图；
图3为本申请一实施例提供的板级架构中第一电路板和转接板的结构示意图；
图4为本申请一实施例提供的板级架构中第一电路板和转接板的结构示意图；
图5为本申请一实施例提供的板级架构中第一电路板和转接板的结构示意图；
图6为本申请一实施例提供的板级架构中第一电路板和转接板的结构示意图；
图7为本申请一实施例提供的板级架构中第一电路板和转接板的结构示意图；
图8为本申请一实施例提供的板级架构的结构示意图；
图9为本申请一实施例提供的板级架构的结构示意图；
图10为本申请一实施例提供的板级架构的结构示意图；
图11为本申请一实施例提供的板级架构的制作方法的流程示意图；
图12为本申请一实施例提供的板级架构的制作方法的流程示意图；
图13为本申请一实施例提供的板级架构的制作方法的流程示意图；
图14为本申请一实施例提供的板级架构的制作方法的流程示意图；
图15A为本申请一实施例提供的板级架构的制作方法中在第一电路板上设置粘接层的结构示意图；
图15B为本申请一实施例提供的板级架构的制作方法中在粘接层上设置保护膜层的结构示意图；
图15C为本申请一实施例提供的板级架构的制作方法中在粘接层和保护膜层上设置通孔的结构示意图；
图15D为本申请一实施例提供的板级架构的制作方法中在通孔内设置第一导电介质的结构示意图；
图15E为本申请一实施例提供的板级架构的制作方法中在粘接层上设置转接板的结构示意图；
图16为本申请一实施例提供的板级架构的制作方法的流程示意图；
图17为本申请一实施例提供的板级架构的制作方法的流程示意图；
图18A为本申请一实施例提供的板级架构的制作方法中在转接板上设置粘接层的结构示意图；
图18B为本申请一实施例提供的板级架构的制作方法中在粘接层上设置保护膜层的结构示意图；
图18C为本申请一实施例提供的板级架构的制作方法中在粘接层和保护膜层上设置通孔的结构示意图；
图18D为本申请一实施例提供的板级架构的制作方法中在通孔内设置第一导电介质的结构示意图；
图18E为本申请一实施例提供的板级架构的制作方法中在第一电路板上设置凹槽的结构示意图；
图18F为本申请一实施例提供的板级架构的制作方法中将转接板组件设置在凹槽内的结构示意图；
图19为本申请一实施例提供的板级架构的制作方法的流程示意图；
图20A为本申请一实施例提供的板级架构的制作方法中在转接板背离第一导电介质的一面上设置第三电路板的结构示意图；
图20B为本申请一实施例提供的板级架构的制作方法中在第三电路板上设置开口，并在开口内设置导电件的结构示意图；
图21为本申请一实施例提供的板级架构的制作方法的流程示意图；
图22为本申请一实施例提供的板级架构的结构示意图；
图23为本申请一实施例提供的板级架构的结构示意图；
图24为本申请一实施例提供的封装模组的结构示意图；
图25为本申请一实施例提供的封装模组的结构示意图；
图26为本申请一实施例提供的电子设备的结构示意图。
附图标记说明：
100-板级架构； 10-第一电路板； 101-第一导电片；
102-凹槽； 1021-底壁； 1022-侧壁；
1023-间隔； 103-容纳腔； 20-转接板；
201-第二导电片； 202-第三导电片； 30-系统级封装模块；
301-第一器件； 3011-第四导电片； 302-第三电路板；
3021-第五导电片； 401-第一粘接层； 4011-第一通孔；
402-第一导电介质； 403-第三粘接层； 501-第二粘接层；
5011-第二通孔； 502-第二导电介质； 60-保护膜层；
70-第二电路板； 701-开口； 702-导电件；
80-第三导电介质； 90-封装层； 110-封装体；
200-电子设备。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请，下面将结合附图对本申请实施例的实施方式进行详细描述。
印制电路板(Printed circuit boards，PCB)，又称印刷电路板，是电子元器件电气连接的提供者。芯片对于电子设备而言是最为核心的部分，具有逻辑处理与控制整机正常运行的作用，在电子设备中，该芯片主要以板级架构的形式固定在印制电路板上，以起到稳定控制板级架构内部的芯片与外部电路板稳定导通的目的。倒装芯片(Flip Chip)既是一种芯片互联技术，又是一种理想的芯片粘接技术，现已成为高端器件及高密度封装领域中经常采用的封装形式。
目前，为了实现芯片的封装，一般是将芯片与印制电路板电连接。例如，相关技术中，印制电路板和芯片之间是通过锡球焊接来实现电连接，而为了满足印制电路板和芯片之间的信号传输的高速性能，一般是通过增大印制电路板的尺寸来实现，但是，过大尺寸的电路板容易超出锡球焊接的能力极限，且印制电路板与芯片之间的连接可靠性较低。
或者，一般是采用特殊的高速印制电路板，具体地，高速印制电路板与芯片之间通过锡球焊接以实现电连接，使得高速信号可在高速印制电路板和芯片之间顺畅走通。但是，高速印制电路板的成本过高，且印制电路板与芯片之间的连接可靠性仍然较低。
基于此，本申请实施例提供一种板级架构，通过在转接板的下表面与第一电路板的上表面之间设置第一粘接层和至少一个第一导电介质，第一粘接层用于粘接转接板和第一电路板，以实现转接板和第一电路板之间的固定连接，至少一个第一导电介质用于电连接转接板和第一电路板，以实现转接板和第一电路板之间的电导通。这样，相比于现有技术，取消了高温焊接的工艺，能够避免第一电路板与转接板之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板和第一电路板之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板与转接板之间的连接可靠性，从而能够提高板级架构的整体可靠性。
下面结合附图，对该板级架构的具体结构以及该板级架构的制作方法进行详细介绍。
参照图1和图2所示，本申请实施例提供一种板级架构100，该板级架构100可以包括：第一电路板10、转接板20以及至少一个第一器件301，其中，转接板20可以位于第一电路板10的上表面和至少一个第一器件301的下表面之间，而且，转接板20的上表面与至少一个第一器件301电连接。
需要说明的是，在本申请实施例中，第一器件301的数量可以为一个、两个、三个或者更多个，例如，图1中，第一器件301的数量为两个。第一器件301例如可以为芯片、电容、电感或电阻等，本申请实施例对此并不加以限定，也不限于上述示例。
本申请实施例提供的板级架构100还可以包括：第一粘接层401以及至少一个第一导电介质402，具体地，第一粘接层401和至少一个第一导电介质402位于转接板20的下表面与第一电路板10的上表面之间，第一粘接层401用于粘接转接板20和第一电路板10，至少一个第一导电介质402用于电连接转接板20和第一电路板20。
其中，第一粘接层401上可以设置有至少一个第一通孔4011(参见图15C所示)，至少一个第一通孔4011沿着第一粘接层401的厚度方向延伸，第一导电介质402位于第一通孔4011内，第一导电介质402的一端与第一电路板10电连接，第一导电介质402的另一端与转接板20电连接。
第一粘接层401能够减小第一电路板10与转接板20在后续封装过程中所产生的应力对第一电路板10或转接板20的结构本身产生不良影响，从而能够增强第一电路板10与转接板20之间的抗变形能力。第一导电介质402具有导电功能，能到起到实现第一电路板10与转接板20之间电导通的作用。
具体地，在一些实施例中，第一电路板10朝向转接板20的一面上具有至少一个第一导电片101，转接板20朝向第一电路板10的一面上具有至少一个第二导电片201，第一导电介质402的一端与第一导电片101电连接，第一导电介质402的另一端与第二导电片201电连接。示例性地，第一导电片101和第二导电片201可以为焊盘，即第一导电片101可以为第一焊盘，第二导电片201可以为第二焊盘，第一导电介质402的一端与第一电路板10的第一焊盘电连接，第一导电介质402的另一端与转接板20的第二焊盘电连接。
在一些实施例中，转接板20与第一电路板10之间可以是在预设温度下通过第一导电介质402压合实现电连接。
其中，作为一种可选的实施方式，预设温度可以小于或者等于240摄氏度。示例性地，预设温度可以为240摄氏度、230摄氏度、220摄氏度、210摄氏度、200摄氏度或190摄氏度等任意温度，本申请实施例对此并不加以限定。
这里需要说明的是，本申请涉及的数值和数值范围为近似值，受制造工艺的影响，可能会存在一定范围的误差，这部分误差本领域技术人员可以认为忽略不计。
这样，在小于或者等于240摄氏度的预设温度下对转接板20和第一电路板10进行压合时，压合温度相对较低，能够避免第一电路板10与转接板20之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板20和第一电路板10之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板10与第一器件301之间的连接可靠性，从而能够提高板级架构100的整体可靠性。
具体地，在实际应用中，转接板20与第一电路板10之间可以是通过第一导电介质402压合后，低温烧结以实现互连，其中，低温烧结的温度可以小于或者等于240摄氏度。这样，能够实现大尺寸的转接板20与第一电路板10的互连，这样能够避免或减轻现有技术中采用锡球焊接的开裂风险以及翘曲风险。
也就是说，只需使用普通的高温压合机(最高温度约为240℃)即可实现转接板20与第一电路板10的一体化烧结互连，从而能够规避现有技术中转接板20与第一电路板10采用锡球焊接时的可靠性问题。
需要说明的是，在本申请实施例中，第一导电介质402的尺寸可以为200-300um，具体地，第一导电介质402在沿着第一粘接层401的厚度方向上的长度可以为200-300um，第一导电介质402在沿着垂直于第一粘接层401的厚度方向上的长度可以为200-300um。而现有技术中采用锡球焊接时，锡球的尺寸一般为300-500um，因而，在电导率相同的情况下，第一导电介质402的尺寸相对较小，则第一导电介质402的电阻率越低，这样第一导电介质402相对于现有技术中的锡球能够支持更大的通流。
转接板20的尺寸可以大于等于200*200mm，例如转接板20的尺寸可以为200*200mm、210*210mm、240*240mm或230*230mm等，以实现更高密度的电路性能。
另外，转接板20的厚度可以大于等于0.4mm，例如转接板20的厚度可以为0.4mm、0.45mm、0.46mm或0.47mm等，本申请实施例对此并不加以限定。
可以理解的是，在本申请实施例中，第一导电介质402可以为导电银浆、导电铜浆或导电碳浆等其它金属或非金属体系材料中的任意一种或多种。第一粘接层401可以为聚丙烯或塑料等。
在本申请实施例中，第一器件301的数量可以为至少两个，至少两个第一器件301中的其中一者的高速信号可以通过转接板20传递到至少两个第一器件301中的另一者。例如，图1中，第一器件301的数量为两个，两个第一器件301中的其中一者的高速信号则可以通过转接板20传递到两个第一器件301中的另一者，两个第一器件301中的另一者的高速信号也可以通过转接板20传递到两个第一器件301中的其中一者。
这样，各个第一器件301之间通过转接板20传递高速信号，相比于现有技术中各个第一器件301之间通过第一电路板10传递高速信号，在很大程度上减小了高速信号的传输路径，从而降低了高速信号在传递过程中的损耗。
需要说明的是，在一些实施例中，高速信号在通过转接板20时的传输速率可以是大于或者等于100GHz。例如，高速信号在通过转接板20时的传输速率可以为100GHz、110GHz、120GHz或130GHz等，本申请实施例对此并不加以限定。
转接板20可以为有机基板或无机基板，例如，转接板20的材质可以为陶瓷、玻璃或硅等，本申请实施例对此并不加以限定。
另外，容易理解的是，第一电路板10的电源信号可以是通过转接板20传递至第一器件301，而且，电源信号在通过第一电路板10时的传输速率可以小于或者等于10GHz。例如，电源信号在通过第一电路板10时的传输速率可以为10GHz、9GHz、8GHz或7GHz等，本申请实施例对此并不加以限定。
也就是说，第一电路板10可以为普通印制电路板，第一电路板10例如可以为一种可以承载大电流传输和低速信号的有机基板。
第一器件301与第一电路板10之间通过转接板20传递电源信号，即能够实现第一电路板10对第一器件301进行供电，另外各个第一器件301之间通过转接板20传递高速信号，这样，第一器件301与第一电路板10之间走通电源信号，各个第一器件301与转接板20之间走通高速信号，转接板20同时集成高速信号和电源完整性的功能。
而且，高速信号不需要走第一电路板10，只需走转接板20传输信号，这样能够实现电源信号与高速信号的相互分离，从而能够避免电源信号与高速信号之间互相产生不必要的干扰。电源信号与高速信号分离，高速信号的传输路径可以设计的更短，有利于降低损耗和带宽，更好的满足大于等于100G和100A+供电规格要求，同时降低成本。
在本申请实施例中，转接板20的内部可以具有至少一个元器件(图中未示出)。通过在转接板20的内部设置至少一个元器件，能够使得转接板20集成更多结构和功能，以实现性能的进一步提升。
示例性地，至少一个元器件可以为电容器、电阻器、电感器或芯片中的任意一种或多种。也就是说，电容器、电阻器、电感器和芯片均可以集成设置在转接板20内，以确保或提升转接板20的可实现功能。
另外，如图3和图4所示，在本申请实施例中，转接板20与第一电路板10可以是叠层设置。通过将转接板20与第一电路板10叠层设置，能够相对简化转接板20与第一电路板10之间电连接的工艺流程，同时也能够降低转接板20与第一电路板10之间电连接的工艺难度。
其中，图3和图4的区别是，图3中，转接板20的尺寸小于第一电路板10的尺寸，图4中，转接板20的尺寸与第一电路板10的尺寸相同。当然，在其它的一些实施例中，也可以是转接板20的尺寸大于第一电路板10的尺寸，本申请实施例对此并不加以限定。
或者，转接板20的至少部分可以位于第一电路板10的内部。如图5至图7所示，在本申请实施例中，转接板20可以是位于第一电路板10的内部。通过将转接板20设置在第一电路板10的内部，能够减小转接板20与第一电路板10电连接后的整体体积，从而有助于实现封装结构的小型化，减小该板级架构100的占用空间。而且，转接板20的至少部分位于第一电路板10的内部，还能够降低对后端组装和装配的影响。
其中，如图5和图6所示，第一电路板10朝向第一器件301的一侧可以设置有凹槽102，转接板20位于凹槽102内。通过在第一电路板10朝向第一器件301的一侧设置有凹槽102，且将转接板20设置在该凹槽102内，能够减小转接板20与第一电路板10电连接后的整体体积，从而有助于实现封装结构的小型化，减小该板级架构100的占用空间。
而且，在一种可能的实现方式中，转接板20背离凹槽102的底壁1021的一侧可以是裸露设置。转接板20背离凹槽102的底壁1021的一侧裸露设置，能够便于实现后续第一器件301与转接板20背离凹槽102的底壁1021的一侧的连接，缩短第一器件301与转接板20之间的导通路径。
另外，可以理解的是，图5中，转接板20的端部与凹槽102的侧壁1022之间可以具有间隔1023，即转接板20的端部与凹槽102的侧壁1022之间可以不直接接触。而图6中，转接板20的形状与凹槽102的形状相适配，即转接板20可以刚好位于凹槽102内，且与凹槽102的内壁相贴合。
继续参照图5或图6所示，在本申请实施例中，第一电路板10中设有凹槽102的一面可以是与转接板20面向第一器件301的一面相齐平。这样，能够确保第一电路板10面向第一器件301的一面相对平整，即能够实现转接板20面向第一器件301的一面与第一电路板10面向第一器件301的一面共平面，这样无需三维组装，进而能够降低后端与第一器件301进行封装时或者与其它外部器件进行封装时的组装难度。
如图7所示，在本申请实施例提供的板级架构100还可以包括：第二电路板70，其中，第二电路板70位于第一电路板10中设有凹槽102的一面上，而且，第二电路板70与凹槽102共同围设形成容纳腔103，转接板20位于容纳腔103内。
通过在第一电路板10中设有凹槽102的一面上设置第二电路板70，第二电路板70与凹槽102共同围设形成有容纳腔103，并将转接板20设置在容纳腔103内，能够进一步实现第一电路板10面向第一器件301的一面的表面平整性，另外，有助于实现在沿着第一电路板10的厚度方向上的增层，从而有助于提升整个第一电路板10的布局密度和空间利用率。
可以理解的是，在本申请实施例中，参见图9和图10所示，该板级架构100还可以包括：第二粘接层501以及至少一个第二导电介质502，第二粘接层501和至少一个第二导电介质502位于转接板20的上表面与至少一个第一器件301的上表面之间。其中，第二粘接层501用于粘接转接板20和至少一个第一器件301，至少一个第二导电介质502用于电连接转接板20和至少一个第一器件301。
第二粘接层501上可以设置有至少一个第二通孔5011(参见图9所示)，至少一个第二通孔5011沿着第二粘接层501的厚度方向延伸，第二导电介质502位于第二通孔5011内，第二导电介质502的一端与转接板20电连接，第二导电介质502的另一端与第一器件30电连接。
第二粘接层501能够减小第一器件301与转接板20在后续封装过程中所产生的应力对第一器件301或转接板20的结构本身产生不良影响，从而能够增强第一器件301与转接板20之间的抗变形能力。第二导电介质502具有导电功能，能够起到实现第一器件301与转接板20之间电导通的作用。
在本申请实施例中，第二电路板70上与转接板20相对的区域(即容纳腔103朝向第一器件301的一侧)可以设置有至少一个沿着第二电路板70的厚度方向延伸的开口701。开口701内可以设置有导电件702，导电件702的一端与转接板20电连接，导电件702的另一端可以用于与第二导电介质502电连接。这样即可实现转接板20与第一器件301之间的电连接。
另外，需要说明的是，如图8所示，转接板20和第一器件301可以同时集成在第一电路板10的内部，这样，能够进一步提升该板级架构100的集成度。具体地，可以将转接板20和第一器件301先进行封装，然后将封装完成后的转接板20和第一器件301埋入第一电路板10的内部，这样的优势是表面有可以布线和贴装器件，形成更高密度的结构。
示例性地，转接板20与第一器件301可以是在预设温度下通过第二导电介质502压合实现电连接，具体地，转接板20与第一器件301可以是通过第二导电介质502压合后，低温烧结实现互连(参见图9和图10所示)。
其中，作为一种可选的实施方式，预设温度可以小于或者等于240摄氏度。示例性地，预设温度可以为240摄氏度、230摄氏度、220摄氏度、210摄氏度、200摄氏度或190摄氏度等任意温度，本申请实施例对此并不加以限定。
这样，在小于或者等于240摄氏度的预设温度下通过第二导电介质502对转接板20和第一器件301进行压合时，压合温度较低，能够避免第一器件301与转接板20之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，因而能够提高转接板20与第一器件301之间的连接可靠性，从而能够提高板级架构100的整体可靠性。
需要说明的是，在本申请实施例中，第二导电介质502可以为导电银浆、导电铜浆或导电碳浆中的任意一种或多种。第二粘接层501可以为聚丙烯或塑料等。
或者，在其它的一些实施例中，该板级架构100还可以包括：至少一个第三导电介质80，转接板20与第一器件301可以是通过第三导电介质80(参见图1和图2所示)焊接实现电连接，具体地，转接板20与第一器件301可以是通过锡球焊接实现互连。
另外，可以理解的是，转接板20与第一器件301之间的具体组装方式可以参照上述转接板20与第一电路板10之间的组装方式。示例性地，转接板20与第一器件301可以是叠层设置，也可以是第一器件301的至少部分位于转接板20的内部，或者，还可以是转接板20的至少部分位于第一器件301的内部，本申请实施例对此并不加以限定。
在本申请实施例中，如图2或图10所示，该板级架构100还可以包括：系统级封装模块30，其中，系统级封装模块30可以包括：第一器件301以及第三电路板302，其中，第一器件301与第三电路板302电连接，而且，第三电路板302背离第一器件301的一面与转接板20电连接。
这样，能够提升第一器件301的结构强度，避免第一器件301与转接板20直接电连接时产生刮伤或损坏，对第一器件301的使用性能产生不良影响。
在一种可能的实现方式为，该板级架构100还可以包括：封装层90，其中，如图1所示，封装层90可以位于第一器件301背离转接板20的一面上，即封装层90可以位于第一器件301的上表面。或者，如图2所示，封装层90可以位于系统级封装模块30背离转接板20的一面上，即封装层90可以位于系统级封装模块30的上表面，具体地，图2中，第一器件301被包覆在封装层90的内部。
另外，可以理解的是，转接板20朝向至少一个第一器件301的一面上可以具有至少一个第三导电片202，至少一个第一器件301朝向转接板20的一面上可以具有至少一个第四导电片3011，第二导电介质502的一端与第三导电片202电连接，第二导电介质502的另一端与第四导电片3011电连接。
在一些实施例中，第三导电片202和第四导电片3011例如可以为焊盘，即第三导电片202可以为第三焊盘，第四导电片3011可以为第四焊盘。具体地，例如可以是第二导电介质502的一端与转接板20的第三焊盘电连接，第二导电介质502的另一端与第一器件301的第四焊盘电连接(参见图9所示)。
或者，第三电路板302朝向转接板20的一面上可以具有至少一个第五导电片3021，第二导电介质502的一端与第三导电片202电连接，第二导电介质502的另一端与第五导电片3021电连接。第五导电片3021例如可以为焊盘，即第五导电片3021可以为第五焊盘。具体地，例如可以是第二导电介质502的一端与转接板20的第三焊盘电连接，第二导电介质502的另一端与第三电路板302的第五焊盘电连接(参见图10所示)。
在上述实施例的基础上，参照图11所示，本申请实施例还提供一种板级架构100的制作方法，该板级架构100的制作方法至少可以包括：
S101：提供第一电路板10、转接板20以及至少一个第一器件301。
S102：将转接板20的上表面与至少一个第一器件301的下表面电连接。
S103：在转接板20的下表面与第一电路板10的上表面之间设置第一粘接层401，在第一粘接层401上设置有至少一个沿着第一粘接层401的厚度方向延伸的第一通孔4011，在第一通孔4011内设置第一导电介质402。
需要说明的是，S102可以是在S103之前实现。或者，在一些实施例中，S102也可以是在S103之后实现，本申请实施例对S102和S103的执行顺序并不加以限定。
这样，能够避免第一电路板10与转接板20之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题，例如能够避免现有技术中转接板20和第一电路板10之间采用锡球焊接而容易导致焊点开裂的问题。因而，本申请实施例能够提高第一电路板10与第一器件301之间的连接可靠性，从而能够提高板级架构100的整体可靠性。
具体地，如图12所示，在本申请实施例中，在S103之后，该制作方法可以包括：
S104：将转接板20的下表面与第一电路板10的上表面在预设温度下通过第一导电介质402压合实现电连接，其中，预设温度小于或者等于240摄氏度。
将转接板20与第一电路板10之间通过第一导电介质402在小于或者等于240摄氏度的预设温度下进行压合实现电连接，且压合温度较低，能够避免第一电路板10与转接板20之间由于高温焊接而导致连接可靠性降低甚至连接失效的问题。
在本申请实施例中，在S103可以包括以下两种可能的实现方式：
一种可能的实现方式为：如图13或图14所示，S103可以包括：
S1031A：在第一电路板10的一面上设置第一粘接层401。
具体地，如图15A所示，在第一电路板10具有第一导电片101的一面上设置第一粘接层401，以形成图15A所示的结构。其中，第一粘接层401可以为聚丙烯或塑料等。
需要说明的是，为了更好的实现第一粘接层401与第一电路板10的大致对位关系，可以在第一电路板10上做蚀刻对位图形，然后采用熨斗等方式对第一粘接层401的四角熨贴固定对位。
在实际应用场景中，第一粘接层401与第一电路板10之间的预压可以采用压膜机或者真空快压机等设备实现。
S1033A：在第一粘接层401上形成至少一个沿着第一粘接层401的厚度方向延伸的第一通孔4011，且在第一通孔4011内设置第一导电介质402。
如图15C所示，在第一粘接层401上形成至少一个第一通孔4011，第一通孔4011将第一粘接层401分割为多个相互分离的结构。图15D所示，在第一通孔4011内设置第一导电介质402，具体地，第一导电介质402与第一电路板10的第一导电片101电接触。
需要说明的是，可以是采用激光钻孔的方式在第一粘接层401上形成至少一个第一通孔4011，然后可以采用印刷技术将第一导电介质402印刷到第一通孔4011的孔型内。具体地，可以是采用丝网印刷或者钢网印刷等方式将第一导电介质402印刷进入激光钻孔的第一通孔4011内，然后进行预烘烤，蒸发溶剂，并保持第一导电介质402的形态。
S1035A：在第一粘接层401背离第一电路板10的一面上设置转接板20。
具体地，参见图15E所示，在第一粘接层401背离第一电路板10的一面上设置转接板20，这样，转接板20与第一电路板10之间通过第一导电介质402实现电连接。
其中，第一粘接层401能够减小第一电路板10与转接板20在后续封装过程中所产生的应力对第一电路板10或转接板20的结构本身产生不良影响，从而能够增强第一电路板10与转接板20之间的抗变形能力。第一导电介质402具有导电功能，能到起到实现第一电路板10与转接板20之间电导通的作用。另外，在第一粘接层401背离第一电路板10的一面上设置转接板20，即可实现第一电路板10与转接板20的封装一体化。
在本申请实施例中，如图14所示，在S1031A之后，还可以包括：
S1032A：在第一粘接层401背离第一电路板10的一面上设置保护膜层60。
具体地，保护膜层60可以为聚对苯二甲酸乙二醇酯(Polyethyleneterephthalate，PET)等。通过在第一粘接层401背离第一电路板10的一面上设置保护膜层60(参见图15B所示)，能够对第一粘接层401起到一定的保护作用。
在S1033A之后，还可以包括：
S1034A：去除保护膜层60。
在第一粘接层401上形成至少一个第一通孔4011，且在第一通孔4011内设置第一导电介质402之后，去除保护膜层60，能够避免保护膜层60对第一导电介质402的电连接性能产生干扰或影响。
另外，需要说明的是，将转接板20的另一侧与第一电路板10在预设温度下通过第一导电介质402压合实现电连接时，可以首先使用垫板(图中未示出)将转接板20、垫板以及S203后所形成的结构进行对位叠板，以保证转接板20的第二导电片201与第一导电介质402对准，然后再采用高温真空层压机对转接板20和第一电路板10进行压合烧结，以形成一体化结构。一体化结构能够提升由热量或外力所导致的抗变形能力，从而能够降低可靠性风险。
可以理解的是，垫板可以使用特氟龙或酚醛树脂板等，主要的目的是使转接板20和第一电路板10的相对面积一致，压强均匀。另外为了使转接板20和第一电路板10精准对位，还可以通过在转接板20和第一电路板10的四个角上分别设置定位孔，在层压时，通过圆销定位实现对位。
另一种可能的实现方式为：如图16或图17所示，S103可以包括：
S1031B：在转接板20的一面上设置第一粘接层401。
具体地，如图18A所示，在转接板20具有第二导电片201的一面上设置第一粘接层401，以形成图18A所示的结构。第一粘接层401能够减小第一电路板10与转接板20在后续封装过程中所产生的应力对第一电路板10或转接板20的结构本身产生不良影响，从而能够增强第一电路板10与转接板20之间的抗变形能力。
其中，第一粘接层401可以为聚丙烯或塑料等。
在实际应用场景中，第一粘接层401与转接板20之间的预压可以采用压膜机或者真空快压机等设备实现。
S1033B：在第一粘接层401上形成至少一个通孔601，且在通孔601内设置第一导电介质402，以形成转接板组件。
如图18C所示，在第一粘接层401上形成至少一个沿着第一粘接层401的厚度方向延伸的第一通孔4011，第一通孔4011将第一粘接层401分割为多个相互分离的结构。图18D所示，在第一通孔4011内设置第一导电介质402，具体地，第一导电介质402与转接板20的第二导电片201电接触。
需要说明的是，可以是采用激光钻孔的方式在第一粘接层401上形成至少一个第一通孔4011，然后可以采用印刷技术将第一导电介质402印刷到第一通孔4011的孔型内。具体地，可以是采用丝网印刷或者钢网印刷等方式将第一导电介质402印刷进入激光钻孔的第一通孔4011内，然后进行预烘烤，蒸发溶剂，并保持第一导电介质402的形态。
S1035B：在第一电路板10的一面上设置凹槽102。
如图18E所示，在第一电路板10的一面上设置凹槽102。
S1036B：将转接板组件设置在凹槽102内。
其中，如图18F所示，第一粘接层401与凹槽102的底壁1021相贴合，转接板20背离凹槽102的底壁1021的一侧裸露设置。
通过在第一电路板10朝向第一器件301的一侧设置有凹槽102，且将转接板20设置在该凹槽102内，能够减小转接板20与第一电路板10电连接后的整体体积，实现第一电路板10与转接板20的封装一体化，从而有助于实现封装结构的小型化，减小该板级架构100的占用空间。
转接板20背离凹槽102的底壁1021的一侧裸露设置，能够便于实现后续第一器件301与转接板20背离凹槽102的底壁1021的一侧的连接，缩短第一器件301与转接板20之间的导通路径。
可以理解的是，在本申请实施例中，如图17所示，在S1031B之后，还可以包括：
S1032B：在第一粘接层401背离转接板20的一面上设置保护膜层60。
通过在第一粘接层401背离转接板20的一面上设置保护膜层60(如图18B所示)，能够对第一粘接层401起到一定的保护作用。
在S1033B之后，还可以包括：
S1034B：去除保护膜层60。
在第一粘接层401上形成至少一个第一通孔4011，且在第一通孔4011内设置第一导电介质402之后，去除保护膜层60，能够避免保护膜层60对第一导电介质402的电连接性能产生干扰或影响。
另外，需要说明的是，将转接板20的另一侧与第一电路板10在预设温度下通过第一导电介质402压合实现电连接时，可以先将转接板20与第一电路板10进行对位，保证转接板20的第二导电片201与第一导电介质402对准，然后再采用高温真空层压机对转接板20和第一电路板10进行压合烧结，以形成一体化结构。一体化结构能够提升由热量或外力所导致的抗变形能力，从而能够降低可靠性风险。
另外，为了使转接板20和第一电路板10精准对位，还可以通过在转接板20和第一电路板10的四个角上分别设置定位孔，在层压时，通过圆销定位实现对位。
另外，在一种可能的实现方式中，如图19所示，在S1036B之后，还可以包括：
S1037B：提供第二电路板70。
S1038B：将第二电路板70设置在第一电路板10中设有凹槽102的一面上(即转接板20背离凹槽102的底壁1021的一侧)，以使得第二电路板70与凹槽102围设形成容纳腔103，转接板20位于容纳腔103内。
如图20A所示，图20A可以是在图18F的基础上，在转接板20背离凹槽102的底壁1021的一侧设置第二电路板70，第二电路板70与具有凹槽102的第一电路板10共同围设形成用于容置转接板20的容纳腔103。
通过在第一电路板10中设有凹槽102的一面上设置第二电路板70，第二电路板70与凹槽102共同围设形成有容纳腔103，并将转接板20设置在容纳腔103内，能够进一步实现第一电路板10面向第一器件301的一面的表面平整性，另外，有助于实现在沿着第一电路板10的厚度方向上的增层，从而有助于提升整个第一电路板10的布局密度和空间利用率。
另外，如图20B所示，在本申请实施例中，容纳腔103朝向第一器件301的一侧(即第二电路板70上)可以设置有至少一个开口701，开口701内可以设置有导电件702，导电件702的一端与转接板20电连接，导电件702的另一端可以用于与第二导电介质502电连接。
可以理解的是，为了确保第二电路板70的使用性能，还可以在第二电路板70背离第一电路板10的一面上制作外层图形。
可以理解的是，转接板20与至少一个第一器件301之间的具体组装方式可以参照上述转接板20与第一电路板10之间的组装方式。示例性地，转接板20与第一器件301可以是叠层设置，也可以是第一器件301的至少部分位于转接板20的内部，或者，还可以是转接板20的至少部分位于第一器件301的内部，本申请实施例对此并不加以限定。
此外，在本申请实施例中，如图21所示，S101可以包括：
S1011：提供转接板本体。
S1012：在转接板本体内设置至少一个元器件，以形成转接板20。
通过在转接板本体内设置至少一个元器件，能够使得转接板20集成更多结构和功能，以实现性能的进一步提升。
另外，本申请实施例还提供另一种板级架构100，如图22或图23所示，该板级架构100至少可以包括：第一电路板10、转接板20以及至少一个第一器件301，其中，转接板20位于第一电路板10的上表面和至少一个第一器件301的下表面之间，而且，转接板20的上表面与至少一个第一器件301电连接。
在本申请实施例中，该板级架构100还可以包括：至少一个第一导电介质402以及至少两个第三粘接层403，至少一个第一导电介质402和至少两个第三粘接层403位于转接板20的下表面与第一电路板10的上表面之间。至少两个第三粘接层403中的至少一者用于粘接转接板20和第一导电介质402，至少两个第三粘接层403中的至少一者用于粘接第一电路板10和第一导电介质402。
具体地，如图22和图23所示，每个第一导电介质402的上表面和下表面均设置有第三粘接层403，位于第一导电介质402的上表面的第三粘接层403用于粘接转接板20和第一导电介质402，位于第一导电介质402的下表面的第三粘接层403用于粘接第一电路板10和第一导电介质402。
在一些实施例中，第一电路板10朝向转接板20的一面上具有至少一个第一导电片101，转接板20朝向第一电路板10的一面上具有至少一个第二导电片201，第一导电介质402与第一导电片101之间通过第三粘接层403实现电连接，第一导电介质402与第二导电片201之间通过第三粘接层403实现电连接。
需要说明的是，在本申请实施例中，第三粘接层403所采用的材料可以为硅胶、银胶或者锡膏等任意一种具有导电功能的粘接层，本申请实施例对此并不加以限定，也不限于上述示例。
在上述实施例的基础上，本申请实施例还提供一种封装模组，参见图24或图25所示，该封装模组至少可以包括：封装体110以及如上述任意之一实施例中的板级架构100，板级架构100被封装体110所包覆。
具体地，封装体110可以是罩设在板级架构100上，例如封装体110可以罩设在第一电路板10朝向转接板20和第一器件301的一侧，以将第一转接板20和第一器件301包覆在封装体110和第一电路板10所围设形成的空间内，对第一转接板20和第一器件301起到一定的保护作用。
可以理解的是，封装模组可以为系统级封装模块(System In Package，SIP)，也可以为叠层封装模块(Package On Package，POP)，本申请实施例对此并不加以限定。
此外，如图26所示，本申请实施例还提供一种电子设备200，该电子设备200可以包括具有以上任意一种板级架构100的封装模组。
通过在电子设备200中设置上述具有板级架构100的封装模组，因板级架构的可靠性较佳，这样能够增强电子设备200的功能，优化电子设备200的体验效果。与此同时，也保证了电子设备200中信号传输的稳定性，确保电子设备200的正常工作。
需要说明的是，本申请实施例提供的电子设备200可以包括但不限于为手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，简称：UMPC)、手持计算机、对讲机、上网本、POS机、个人数字助理(personal digital assistant，简称：PDA)、可穿戴设备、虚拟现实设备等具有板级架构的移动或固定终端。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。
在本申请实施例或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。在本申请实施例的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请实施例的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“可以包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可可以包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制。尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。
Claims (31)
1.一种板级架构，其特征在于，包括：
第一电路板、转接板以及至少一个第一器件；
所述转接板位于所述第一电路板的上表面和所述至少一个第一器件的下表面之间，且所述转接板的上表面与所述至少一个第一器件电连接；
还包括：第一粘接层以及至少一个第一导电介质；所述第一粘接层和所述至少一个第一导电介质位于所述转接板的下表面与所述第一电路板的上表面之间；所述第一粘接层用于粘接所述转接板和所述第一电路板，所述至少一个第一导电介质用于电连接所述转接板和所述第一电路板。
2.根据权利要求1所述的板级架构，其特征在于，所述第一粘接层上设置有至少一个第一通孔，所述至少一个第一通孔沿着所述第一粘接层的厚度方向延伸，所述第一导电介质位于所述第一通孔内；
所述第一导电介质的一端与所述第一电路板电连接，所述第一导电介质的另一端与所述转接板电连接。
3.根据权利要求1或2所述的板级架构，其特征在于，所述第一电路板朝向所述转接板的一面上具有至少一个第一导电片，所述转接板朝向所述第一电路板的一面上具有至少一个第二导电片；
所述第一导电介质的一端与所述第一导电片电连接，所述第一导电介质的另一端与所述第二导电片电连接。
4.根据权利要求1-3任意之一所述的板级架构，其特征在于，所述第一粘接层所采用的材料为聚丙烯或塑料。
5.根据权利要求1-4任意之一所述的板级架构，其特征在于，所述第一导电介质在沿着所述第一粘接层的厚度方向上的长度为200-300um；
所述第一导电介质在沿着垂直于所述第一粘接层的厚度方向上的长度为200-300um。
6.根据权利要求1-5任意之一所述的板级架构，其特征在于，所述转接板与所述第一电路板在预设温度下通过所述第一导电介质压合实现电连接；
其中，所述预设温度小于或者等于240摄氏度。
7.根据权利要求1-6任意之一所述的板级架构，其特征在于，还包括：第二粘接层以及至少一个第二导电介质；所述第二粘接层和所述至少一个第二导电介质位于所述转接板的上表面与所述至少一个第一器件的上表面之间；
所述第二粘接层用于粘接所述转接板和所述至少一个第一器件，所述至少一个第二导电介质用于电连接所述转接板和所述至少一个第一器件。
8.根据权利要求7所述的板级架构，其特征在于，所述第二粘接层上设置有至少一个第二通孔；所述至少一个第二通孔沿着所述第二粘接层的厚度方向延伸，所述第二导电介质位于所述第二通孔内；
所述第二导电介质的一端与所述转接板电连接，所述第二导电介质的另一端与所述第一器件电连接。
9.根据权利要求8所述的板级架构，其特征在于，所述转接板朝向所述至少一个第一器件的一面上具有至少一个第三导电片，所述至少一个第一器件朝向所述转接板的一面上具有至少一个第四导电片；
所述第二导电介质的一端与所述第三导电片电连接，所述第二导电介质的另一端与所述第四导电片电连接。
10.根据权利要求7-9任意之一所述的板级架构，其特征在于，所述转接板与所述第一器件在预设温度下通过所述第二导电介质压合实现电连接；
其中，所述预设温度小于或者等于240摄氏度。
11.根据权利要求1-6任意之一所述的板级架构，其特征在于，还包括：至少一个第三导电介质；所述转接板与所述第一器件之间通过所述第三导电介质焊接实现电连接。
12.根据权利要求7-11任意之一所述的板级架构，其特征在于，所述转接板与所述第一电路板叠层设置。
13.根据权利要求7-10任意之一所述的板级架构，其特征在于，所述转接板的至少部分位于所述第一电路板的内部。
14.根据权利要求13所述的板级架构，其特征在于，所述第一电路板朝向所述第一器件的一侧设置有凹槽，所述转接板位于所述凹槽内。
15.根据权利要求14所述的板级架构，其特征在于，所述第一电路板中设有所述凹槽的一面与所述转接板面向所述第一器件的一面相齐平。
16.根据权利要求14或15所述的板级架构，其特征在于，所述转接板背离所述凹槽的底壁的一侧裸露设置。
17.根据权利要求14或15所述的板级架构，其特征在于，还包括：第二电路板；所述第二电路板位于第一电路板中设有所述凹槽的一面上；
且所述第二电路板与所述凹槽共同围设形成容纳腔，所述转接板位于所述容纳腔内。
18.根据权利要求17所述的板级架构，其特征在于，所述第二电路板上与所述转接板相对的区域设置有至少一个沿着所述第二电路板的厚度方向延伸的开口；
所述开口内设置有第三导电介质，所述第三导电介质的一端与所述转接板电连接，所述第三导电介质的另一端与所述第二导电介质电连接。
19.根据权利要求1-18任意之一所述的板级架构，其特征在于，包括：系统级封装模块；所述系统级封装模块包括：所述第一器件以及与所述第一器件电连接的第三电路板；
所述第三电路板背离所述第一器件的一面与所述转接板电连接。
20.一种板级架构，其特征在于，至少包括：
第一电路板、转接板以及至少一个第一器件；
所述转接板位于所述第一电路板的上表面和所述至少一个第一器件的下表面之间，且所述转接板的上表面与所述至少一个第一器件电连接；
还包括：至少一个第一导电介质以及至少两个第三粘接层；所述至少一个第一导电介质和所述至少两个第三粘接层位于所述转接板的下表面与所述第一电路板的上表面之间；
所述至少两个第三粘接层中的至少一者用于粘接所述转接板和所述第一导电介质，所述至少两个第三粘接层中的至少一者用于粘接所述第一电路板和所述第一导电介质。
21.根据权利要求20所述的板级架构，其特征在于，所述第一电路板朝向所述转接板的一面上具有至少一个第一导电片，所述转接板朝向所述第一电路板的一面上具有至少一个第二导电片；
所述第一导电介质与所述第一导电片之间以及所述第一导电介质与所述第二导电片之间通过所述第三粘接层实现电连接。
22.根据权利要求20或21所述的板级架构，其特征在于，所述第三粘接层所采用的材料为硅胶、银胶或者锡膏。
23.一种封装模组，其特征在于，包括：封装体以及如权利要求1-22任意之一项所述的板级架构，所述板级架构被所述封装体所包覆。
24.一种电子设备，其特征在于，包括：如权利要求23所述的封装模组。
25.一种板级架构的制作方法，其特征在于，至少包括：
提供第一电路板、转接板以及至少一个第一器件；
将所述转接板的上表面与所述至少一个第一器件的下表面电连接；
在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层，在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质。
26.根据权利要求25所述的板级架构的制作方法，其特征在于，所述在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层，在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质之后，包括：
将所述转接板的下表面与所述第一电路板的上表面在预设温度下通过所述第一导电介质压合实现电连接；
其中，所述预设温度小于或者等于240摄氏度。
27.根据权利要求25或26所述的板级架构的制作方法，其特征在于，所述在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层，在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质，包括：
在所述第一电路板的一面上设置第一粘接层；
在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质；
在所述第一粘接层背离所述第一电路板的一面上设置所述转接板。
28.根据权利要求27所述的板级架构的制作方法，其特征在于，所述在所述第一电路板的一面上设置第一粘接层之后，还包括：
在所述第一粘接层背离所述第一电路板的一面上设置保护膜层；
所述在所述第一粘接层背离所述第一电路板的一面上设置所述转接板之前，还包括：
去除所述保护膜层。
29.根据权利要求25或26所述的板级架构的制作方法，其特征在于，所述在所述转接板的下表面与所述第一电路板的上表面之间设置第一粘接层，在所述第一粘接层上设置有至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，在所述第一通孔内设置第一导电介质，包括：
在所述转接板的一面上设置第一粘接层；
在所述第一粘接层上形成至少一个沿着所述第一粘接层的厚度方向延伸的第一通孔，且在所述第一通孔内设置第一导电介质，以形成转接板组件；
在所述第一电路板的一面上设置凹槽；
将所述转接板组件设置在所述凹槽内；
其中，所述第一粘接层与所述凹槽的底壁相贴合，所述转接板背离所述凹槽的底壁的一侧裸露设置。
30.根据权利要求29所述的板级架构的制作方法，其特征在于，所述将所述转接板组件设置在所述凹槽内之后，还包括：
提供第二电路板；
将所述第二电路板设置在所述第一电路板中设有所述凹槽的一面上，以使得所述第二电路板与所述凹槽共同围设形成容纳腔，所述转接板位于所述容纳腔内。
31.根据权利要求29或30所述的板级架构的制作方法，其特征在于，所述在所述转接板的一面上设置第一粘接层之后，还包括：
在所述第一粘接层背离所述转接板的一面上设置保护膜层；
所述将所述转接板组件设置在所述凹槽内之前，还包括：
去除所述保护膜层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111403070.8A CN114364124A (zh) | 2021-11-24 | 2021-11-24 | 板级架构、封装模组、电子设备及板级架构的制作方法 |
| PCT/CN2022/124093 WO2023093314A1 (zh) | 2021-11-24 | 2022-10-09 | 板级架构, 封装模组, 电子设备及板级架构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111403070.8A CN114364124A (zh) | 2021-11-24 | 2021-11-24 | 板级架构、封装模组、电子设备及板级架构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114364124A true CN114364124A (zh) | 2022-04-15 |
Family
ID=81095293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111403070.8A Pending CN114364124A (zh) | 2021-11-24 | 2021-11-24 | 板级架构、封装模组、电子设备及板级架构的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114364124A (zh) |
| WO (1) | WO2023093314A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023093314A1 (zh) * | 2021-11-24 | 2023-06-01 | 华为技术有限公司 | 板级架构, 封装模组, 电子设备及板级架构的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110299329A (zh) * | 2018-03-21 | 2019-10-01 | 华为技术有限公司 | 一种封装结构及其制作方法、电子设备 |
| US20200120810A1 (en) * | 2017-08-11 | 2020-04-16 | Huawei Technologies Co., Ltd. | Board-level architecture, method for manufacturing board-level architecture, and mobile terminal |
| CN111933590A (zh) * | 2020-09-11 | 2020-11-13 | 甬矽电子(宁波)股份有限公司 | 封装结构和封装结构制作方法 |
| CN111968942A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种转接板侧壁互联射频模组的互联工艺 |
| CN115020369A (zh) * | 2021-03-03 | 2022-09-06 | 华为技术有限公司 | 电路板组件及其制造方法和电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719440A (en) * | 1995-12-19 | 1998-02-17 | Micron Technology, Inc. | Flip chip adaptor package for bare die |
| CN106686886B (zh) * | 2017-01-18 | 2019-11-29 | 维沃移动通信有限公司 | 一种印制电路板及移动终端 |
| CN112736031A (zh) * | 2020-12-23 | 2021-04-30 | 海光信息技术股份有限公司 | 转接板及其制作方法，半导体器件及其制作方法 |
| CN114364124A (zh) * | 2021-11-24 | 2022-04-15 | 华为技术有限公司 | 板级架构、封装模组、电子设备及板级架构的制作方法 |
-
2021
- 2021-11-24 CN CN202111403070.8A patent/CN114364124A/zh active Pending
-
2022
- 2022-10-09 WO PCT/CN2022/124093 patent/WO2023093314A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200120810A1 (en) * | 2017-08-11 | 2020-04-16 | Huawei Technologies Co., Ltd. | Board-level architecture, method for manufacturing board-level architecture, and mobile terminal |
| CN110299329A (zh) * | 2018-03-21 | 2019-10-01 | 华为技术有限公司 | 一种封装结构及其制作方法、电子设备 |
| CN111968942A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种转接板侧壁互联射频模组的互联工艺 |
| CN111933590A (zh) * | 2020-09-11 | 2020-11-13 | 甬矽电子(宁波)股份有限公司 | 封装结构和封装结构制作方法 |
| CN115020369A (zh) * | 2021-03-03 | 2022-09-06 | 华为技术有限公司 | 电路板组件及其制造方法和电子设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023093314A1 (zh) * | 2021-11-24 | 2023-06-01 | 华为技术有限公司 | 板级架构, 封装模组, 电子设备及板级架构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023093314A8 (zh) | 2023-07-27 |
| WO2023093314A1 (zh) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
| EP1761119A1 (en) | Ceramic capacitor | |
| US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
| KR20150033133A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| CN109121285B (zh) | 一种电路板结构及电子设备 | |
| JP2009278064A (ja) | 半導体装置とその製造方法 | |
| CN111293092A (zh) | 一种集成多种塑封技术的超微小化sip封装产品及封装工艺 | |
| EP2273858A1 (en) | Printed circuit board unit and electronic device | |
| CN114364124A (zh) | 板级架构、封装模组、电子设备及板级架构的制作方法 | |
| WO2008050521A1 (fr) | Dispositif de circuit électronique tridimensionnel | |
| US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
| JP2020519028A (ja) | Ｐｃｂ、パッケージ構造、端末及びｐｃｂ加工方法 | |
| KR101555403B1 (ko) | 배선기판 | |
| KR101131289B1 (ko) | 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법 | |
| KR20010015849A (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| KR20190124280A (ko) | 소비자 전자 제품용 메인보드 및 단말기 | |
| CN218450661U (zh) | 电路板、封装结构及电子设备 | |
| CN110856375B (zh) | 热压熔锡焊接电路板及其制作方法 | |
| JP4946056B2 (ja) | 積層型モジュールおよびその製造方法 | |
| CN112543546B (zh) | 具有散热结构的线路板及其制作方法 | |
| CN115020369A (zh) | 电路板组件及其制造方法和电子设备 | |
| US10531558B2 (en) | Electronic module having electromagnetic shielding structure and manufacturing method thereof | |
| CN219811487U (zh) | 封装模组、板对板连接结构及电子设备 | |
| US11191150B2 (en) | Electronic component module and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |