JP4946056B2 - 積層型モジュールおよびその製造方法 - Google Patents
積層型モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP4946056B2 JP4946056B2 JP2006003211A JP2006003211A JP4946056B2 JP 4946056 B2 JP4946056 B2 JP 4946056B2 JP 2006003211 A JP2006003211 A JP 2006003211A JP 2006003211 A JP2006003211 A JP 2006003211A JP 4946056 B2 JP4946056 B2 JP 4946056B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- semiconductor device
- flexible substrate
- hole
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
例えば、特許文献1には、一方の面に素子搭載用の電極パッドが、他方の面に放熱用のメッキ膜が形成され、基板周辺部表裏面にスルーホールにて連結された接続ランド、接続端子を形成したフレキシブル基板に半導体チップを異方性導電部材等により搭載して形成した半導体モジュールを複数枚、放熱配線層を有する、ガラスエポキシ樹脂基板などからなるインターポーザにペーストおよびはんだを用いて積層してなる積層型モジュールが開示されている。
一方で、電子機器の使用形態が多様化したことにより、耐衝撃性を有していることが望まれており、これに対応すべく様々な提案がなされている。
例えば、特許文献2にて提案された従来の半導体装置では、半導体チップを搭載した可撓性を有するフレキシブル基板を、硬質性を有するリジット基板を上下より挟み込む構造をとり、かつフレキシブル基板の半導体チップの搭載領域が上下のリジット基板に対して拘束されないことを特徴としており、この構造により、積層型モジュールに加わる熱的ストレス、機械的ストレスをフレキシブル基板で緩和して半導体チップに直接伝わることを避け、信頼性を向上させることができるとしている。
しかしながら積層型モジュールの大きさは、搭載される電子部品の大きさ・数や回路構成などの制約から規定されうるものであり、より小型・薄型化された機器内部の限られた空間の中から積層型モジュールの収納可能領域を捻出すること自体が非常に困難な状況となりつつあり、積層型モジュールに関しては小型・薄型・軽量化に加え、電子機器への取り付けに際しての柔軟性、例えば変形状態での電子機器への取り付けが可能なるなどの変形耐性を高める必要があった。
さらに積層型モジュールが実装される電子機器においては、搬送時に何らかの衝撃が加えられたり、或いは携帯電話のように利用者が常に持ち歩くような製品であれば、その取り扱い時に誤って落下させたり、曲げなどの外力が加えられるなどの危険性をはらんでおり、このような落下・曲げなどの衝撃に対する耐性が機器本体ひいてはそれを構成する積層型モジュールに求められている。
これに対し、特許文献2にて提案されている半導体装置では、上述の通り、実装部品に対するストレスを軽減できるが、半導体チップが上下のリジット基板に対して拘束されていないことでストレスを緩和する構造を採っているため、フレキシブル基板、リジット基板の間には一定の間隙を確保する必要があり、薄型化に対する阻害要因となりうる。さらに、積層して多層化することが困難な構成であり、高密度な実装を実現することが困難であった。また、特許文献2の半導体装置は、上下に硬質性のリジット基板を配する構成となっており、積層型モジュール全体の変形耐性はリジット基板に支配されるため、この構造では、電子機器への取り付けに際しての柔軟性があり、高い変形耐性を有するとは言い難い。
そして、好ましくは、前記絶縁シートには、下層に存在するフレキシブル基板上或いは絶縁シート上に搭載された半導体デバイスを収容する貫通孔、または、貫通孔および有天井開口が形成されている。
(1)配線パターンおよび半導体デバイス搭載用の電極パッドが形成されたフレキシブル基板上にフリップチップボンディング方式にて半導体デバイスを搭載する工程と、
(2)前工程で搭載された半導体デバイスを収容する貫通孔、または、貫通孔および有天井開口を有し、フレキシブル基板の材料より柔軟性の高い材料からなる絶縁シートを、該半導体デバイスおよび下層の配線パターンを覆うように載置する工程と、
(3)前工程で載置された絶縁シート上に配線パターンおよび半導体デバイス搭載用の電極パッドを形成する工程と、
(4)前工程で配線パターンおよび電極パッドが形成された絶縁シート上にフェースダウンにて半導体デバイスを搭載する工程と、
を有し、必要に応じて前記第(2)の工程から前記第(4)の工程までを繰り返し行うことを特徴とする積層型モジュールの製造方法、が提供される。
[第1の実施の形態]
図1は、本発明に係る積層型モジュールの第1の実施の形態を示す断面図である。また、図2(a)は、本発明の第1の実施の形態の積層型モジュールに用いられる第1の絶縁シートを示す平面図であり、図2(b)は、図2(a)のA−A線での断面図である。また、図3(a)は、本発明の第1の実施の形態の積層型モジュールに用いられる第2の絶縁シートを示す平面図であり、図3(b)は、図3(a)のB−B線での断面図である。
図1に示すように、フレキシブル基板1は基板裏面に複数の外部接続電極2を備え、その外部接続電極2形成個所にはスルーホールが開設されており、スルーホール内壁には層間接続導電膜9aが形成されている。フレキシブル基板の表面側には、配線パターンおよび半導体デバイス搭載用の電極パッドが形成されており、またその裏面には必要な配線パターンが形成されているが、これらの図示は省略されている。フレキシブル基板1上には、半導体デバイス3a、3b、3cが搭載されており、さらにフレキシブル基板1上には図2に示す第1の絶縁シート4aが載置されている。第1の絶縁シート4aは、柔軟性に富む材料により形成されたものであり、フレキシブル基板1に形成されたスルーホールと同一箇所に層間接続用の複数のスルーホール5aを備え、さらにフレキシブル基板1上の半導体デバイス3a、3b、3cの位置に半導体デバイス3a、3b、3cを収容できる大きさの貫通開口6a、6b、6cを備えている。第1の絶縁シート4a上、および第1の絶縁シート4aの貫通開口6a、6b、6cから露出した半導体デバイス3a、3b、3cの背面には、その上に半導体デバイスを搭載するための電極パッド7および配線パターン8が形成されている。第1の絶縁シート4a上の配線パターン8は、スルーホール5a周辺に形成されたランド10まで延設されており、配線パターン8とフレキシブル基板1上の外部接続電極2との間は、第1の絶縁シート4aのスルーホール5aおよびフレキシブル基板1のスルーホールのそれぞれの内壁に形成された層間接続導電膜9b、9aにより電気的に接続されている。また、電極パッド7上には、半導体デバイス3d、3eが搭載され、さらに第1の絶縁シート4a上には、図3に示す第2の絶縁シート4bが載置されている。第2の絶縁シート4bは、第1の絶縁シート4aと同様に、柔軟性に富む材料により形成され、第1の絶縁シート4aのスルーホール5aと同一箇所に層間接続用の複数のスルーホール5bを備え、かつ第1の絶縁シート4a上に搭載された半導体デバイス3d、3eの位置に半導体デバイス3d、3eを収容する大きさの貫通開口6d、6eを備えている。
また、本実施の形態では、フレキシブル基板1に搭載される半導体デバイス3a、3b、3cは樹脂モールディングされ、絶縁されているCSP型のデバイスを想定しているが、あらかじめ背面部のみ絶縁処理を施すことが可能であればベアチップタイプの半導体デバイスであってもよい。また、半導体デバイスと電極パッド間の接続には、はんだボールが有利に用いられているが、これに限定されずAuバンプなどの電極を有するデバイスであってもよい。さらに本実施の形態においては、フレキシブル基板1に搭載される半導体デバイス3a、3b、3cの背面と第1の絶縁シート4aの上面、および第1の絶縁シート4aに搭載される半導体デバイス3d、3eの背面と第2の絶縁シート4bの上面がそれぞれ同一平面を形成する構成となっているが、これは全て取り付け高さが等しくなるように設計されたデバイスを搭載しなければならないという制約を示すものではなく、フレキシブル基板1上或いは第1の絶縁シート4a上に搭載される部品のうち、最も取り付け高さが低いデバイスに合わせて、他の部品背面に研磨などの加工を加えることで実現が可能である。
以上、説明した積層型モジュールの実装構造では、絶縁シート上のみならず、半導体デバイスの背面を配線パターンおよび半導体デバイス実装用の電極パッドの形成領域とすることができるため、積層型モジュールの更なる薄型化・高密度実装化が可能となる。また積層される絶縁シート相互の間隙は、絶縁シート上に形成された配線パターンの厚み相当となるため、積層型モジュールの薄型化が可能となる。さらには半導体デバイスの周囲に配置された柔軟な絶縁シートが緩衝材の役割を果たすことで、落下や曲げに対する半導体デバイス接合部へのダメージを軽減でき、高い信頼性を得ることができる。また変形に対する耐性が高められる(変形されても破壊されたり損傷を受けたりすることがない)ことから、積層型モジュールを変形させた状態で電子機器内部に取り付けることが可能となり、電子機器内部の限られた空間に対する積層型モジュールの取り付け箇所に関する自由度が向上し結果として電子機器の小型化にも寄与できる。
[第2の実施の形態]
本実施の形態の積層型モジュールは、図4に示すように、フレキシブル基板1上に搭載された半導体デバイス3aの背面および側面が、図5に示す第1の絶縁シート4aの有天井開口11aにより覆われているという点で、図1に示した第1の実施の形態の積層型モジュールとは異なっている。本実施の形態の積層型モジュールの他の構成は、図1に示した積層型モジュールの構成と同じであるので、図4および図5に示した構成部材のうちの有天井開口11a以外の構成部材については、図1ないし図3で用いた参照符号と同じ参照符号を付してその説明を省略する。
第1の絶縁シート4aの有天井開口11aは、半導体デバイス3aのフレキシブル基板1上への取り付け高さに相応した深さを有する。
本実施の形態の構造は、
(a)フレキシブル基板上へ搭載される半導体デバイスの取り付け高さがそれぞれ異なり、かつ機能特性上などの問題により、それぞれの半導体デバイスの背面に研磨などの加工を加え、全ての部品の取り付け高さを同一平面上に揃えることができない場合、
(b)機能特性上などの問題により、フレキシブル基板上へ搭載される一部或いは全ての半導体デバイスの背面への絶縁処理を施すことができず、一部或いは全ての半導体デバイスの背面に電極パターンや配線パターンの形成が困難な場合、
(c)フレキシブル基板上に搭載される一部或いは全ての半導体デバイスの振動や衝撃などに対する耐性が著しく弱く、半導体デバイスの背面まで含めた保護が必要とされる場合、
に用いられて好適である。
[第3の実施の形態]
本実施の形態の積層型モジュールは、第1の絶縁シート4a上に搭載された半導体デバイス3dの背面および側面が、図7に示す第2の絶縁シート4bの有天井開口11dにより覆われているという点で、図1に示した第1の実施の形態の積層型モジュールと異なっている。本実施の形態の積層型モジュールの他の構成は、図1に示した積層型モジュールの構成と同じであるので、図6および図7に示した構成部材のうちの有天井開口11d以外の構成部材については、図1ないし図3で用いた参照符号と同じ参照符号を付してその説明を省略する。
第2の絶縁シート4bの有天井開口11dは、半導体デバイス3dの第1の絶縁シート4a上への取り付け高さに相応した深さを有する。
本実施の形態の構造は、
(a)第1の絶縁シート上へ搭載される半導体デバイスの取り付け高さがそれぞれ異なり、かつ機能特性上などの問題により、それぞれの半導体デバイスの背面に研磨などの加工を加え、全ての部品の取り付け高さを同一平面上に揃えることができない場合、
(b)機能特性上などの問題により、第1の絶縁シート上へ搭載される一部或いは全ての半導体デバイスの背面への絶縁処理を施すことができず、一部或いは全ての半導体デバイスの背面に電極パターンや配線パターンの形成が困難な場合、
(c)第1の絶縁シート上に搭載される一部或いは全ての半導体デバイスの振動や衝撃などに対する耐性が著しく弱く、半導体デバイスの背面まで含めた保護が必要とされる場合、
に用いられて好適である。
[第4の実施の形態]
本実施の形態の積層型モジュールは、フレキシブル基板1上に搭載された半導体デバイス3aの背面および側面が図5に示した第1の絶縁シート4aの有天井開口11aにより覆われ、かつ第1の絶縁シート4a上に搭載された半導体デバイス3dの背面および側面が図7に示した第2の絶縁シート4bの有天井開口11dにより覆われているという点で、図1に示した第1の実施の形態の積層型モジュールとは異なっている。本実施の形態の積層型モジュールの他の構成は、図1に示した積層型モジュールの構成と同じであるので、図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
本実施の形態の構造は、
(a)フレキシブル基板および第1の絶縁シート上へ搭載される半導体デバイスの取り付け高さがそれぞれ異なり、かつ機能特性上などの問題により、それぞれの半導体デバイスの背面に研磨などの加工を加え、全ての部品の取り付け高さを同一平面上に揃えることができない場合、
(b)機能特性上などの問題により、フレキシブル基板および第1の絶縁シート上へ搭載される一部或いは全ての半導体デバイスの背面への絶縁処理を施すことができず、一部或いは全ての半導体デバイスの背面に電極パターンや配線パターンの形成が困難な場合、
(c)フレキシブル基板および第1の絶縁シート上に搭載される一部或いは全ての半導体デバイスの振動や衝撃などに対する耐性が著しく弱く、半導体デバイスの背面まで含めた保護が必要とされる場合、
に用いられて好適である。
[第5の実施の形態]
本実施の形態の積層型モジュールは、フレキシブル基板1上に搭載された半導体デバイス3aおよび3cの背面および側面が第1の絶縁シート4aの有天井開口11a、11cにより覆われ、かつ、フレキシブル基板1上に搭載された半導体デバイス3bの背面には配線パターンおよび電極パッドが形成されておらず、かつ、フレキシブル基板1および第1、第2の絶縁シート4a、4bを貫通するスルーホール5の内壁面に連続した層間接続導電膜が形成されている点で、図1に示した第1の実施の形態の積層型モジュールとは異なっている。本実施の形態の積層型モジュールの他の構成は、図1に示した積層型モジュールの構成と同じであるので、図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
本実施の形態の構造は、
(a)フレキシブル基板上へ搭載される半導体デバイスの取り付け高さがそれぞれ異なり、かつ機能特性上などの問題により、それぞれの半導体デバイスの背面に研磨などの加工を加え、全ての部品の取り付け高さを同一平面上に揃えることができない場合、
(b)機能特性上などの問題により、フレキシブル基板へ搭載される一部或いは全ての半導体デバイスの背面への絶縁処理を施すことができず、一部或いは全ての半導体デバイスの背面に電極パターンや配線パターンの形成が困難な場合、
(c)フレキシブル基板上に搭載される一部或いは全ての半導体デバイスの振動や衝撃などに対する耐性が著しく弱く、半導体デバイスの背面まで含めた保護が必要とされる場合、
に用いられて好適である。
[積層型モジュール(第1の実施の形態)の製造方法]
図10に示す製造方法の第1の工程〔図10A(a)〕は、フレキシブル基板1上に半導体デバイスを搭載し、フレキシブル基板1裏面に配された複数の外部接続電極2上に第1の導電性材料12を供給する工程である。まず、裏面に外部接続電極2が、表面に配線パターンおよび電極パッド(図示なし)が形成され、外部接続電極2形成箇所にスルーホールが開設されたフレキシブル基板1に、フリップチップボンディング方式により半導体デバイス3a、3bおよび3cを搭載する。半導体デバイスがCSPタイプのデバイスである場合には、外部端子ははんだボールなどからなるバンプ電極が用いられ、ベアチップである場合には、はんだボールや他の金属(例えばAu)からなるバンプにより外部端子が形成される場合が多いが、いずれの場合であっても通常行われているボンディング法を用いて搭載される。次に、図11に示すように、半導体デバイスが搭載されたフレキシブル基板1を基板台13上に載置し、固定する。そして、フレキシブル基板1の外部接続電極2に対して、シリンジ14およびその先端に取り付けられたノズル15を介して第1の導電性材料12を供給し(いわゆるディスペンス法)、フレキシブル基板1のスルーホール内壁に層間接続導電膜9aを形成する。外部接続電極2上への第1の導電性材料12の供給量は、フレキシブル基板1のスルーホールと外部接続電極2の間で必要とされる接着強度および導通特性に応じて決定され、その量はシリンジ14に供給される空気圧並びにノズル15の内径の選択によって制御することができる。ここで、スルーホール内全体を第1の導電性材料12で満たすようにしてもよい。また第1の導電性材料12は、ディスペンス装置の制御部(図示なし)に予め入力された外部接続電極2のXY座標データに基づき、シリンジ14もしくは基板台13が順次移動し、吐出される自動方式、或いは人手により順次外部接続電極2に吐出する手動方式のいずれによっても供給が可能である。第1の導電性材料としては、低温での焼結が可能な、ナノサイズの金属微粒子を含むナノペーストが有利に用いられる。
この第1の絶縁シート4aを、これに形成されたスルーホール5aと貫通開口6a、6b、6cをそれぞれフレキシブル基板1のスルーホールと半導体デバイス3a、3b、3cに位置合わせして、フレキシブル基板1上に載置し、次いで加熱を行う。ここで加熱は、所定温度に昇温されたオーブンに一定時間静置する方法、或いは所定温度に昇温された炉内をコンベアベルトにて搬送する方法などを用いることができるが、第1の導電性材料12の焼結・硬化特性や半導体デバイス3a、3b、3cの耐熱性などに考慮した加熱手段を選択することが望ましい。
第2の導電性材料16の供給量は、スルーホール5bとスルーホール5bの間や電極パッド7と半導体デバイス3d、3eの外部端子(図示なし)の間で必要とされる接続強度や導通特性、さらには層間接続導電膜9bに必要とされる膜厚および配線パターン8に必要とされる膜厚と線幅によって決定され、印刷マスク18の開口寸法および板厚に加え、印刷時の印刷スキージ19の印圧やスピードなどにより制御することができる。層間接続導電膜9bは、スルーホール5aを充填する導電膜であってもよい。
図3に示すように加工された第2の絶縁シート4bを、第1の絶縁シート4aおよび半導体デバイス3a、3b、3c上に、第2の絶縁シート4bに形成されたスルーホール5bと貫通開口6d、6eをそれぞれ第1の絶縁シート4aのスルーホール5aと半導体デバイス3d、3eに位置合わせして載置する。次いで、加熱を行って第2の導電性材料16を焼結・硬化させ、配線パターン8、ランド10の形成、電極パッド7と半導体デバイス3d、3eの外部端子との接続およびスルーホール5aの層間接続導電膜9aとスルーホール5bの層間接続導電膜9bとの接続を一括して行う。これにより、電気回路が導通した積層型モジュールを完成させることができる。ここで加熱は、所定温度に昇温されたオーブンに一定時間静置する方法、或いは所定温度に昇温された炉内をコンベアベルトにて搬送する方法などを用いることができるが、第2の導電性材料16の焼結・硬化特性や半導体デバイス3a、3b、3c、3d、3eの耐熱性などに考慮した加熱手段を選択することが望ましい。
また第1の導電性材料12および第2の導電性材料16は、それぞれはんだ或いは銀、金、銅などの金属微粒子を含む導電性ペーストなどから選択されるが、各層間接続や半導体デバイス接続さらには配線パターンを構成する上で、電気抵抗や熱伝導などの特性を満足するものであれば、第1の導電性材料12と第2の導電性材料16が同一材料であっても別段支障はない。
さらに、本実施の形態においては、フレキシブル基板1の上に第1の絶縁シート4aおよび第2の絶縁シート4bの2枚の絶縁シートを積層することで構成される積層型モジュールの製造方法を示したが、図10A(c)以降の工程を繰り返し、複数枚の絶縁シートを積層し、さらに多層の積層型モジュールを構成することも可能である。
以上、説明した積層型モジュールの製造方法によれば、例えば、第1の絶縁シート4a上、第1の絶縁シート4aの貫通開口6a、6b、6cから露出した半導体デバイス3a、3b、3cの背面および第1の絶縁シート4aのスルーホール5aへの電極パッド7、配線パターン8、ランド10および層間接続導電膜9bの描画を印刷法にて一括して行うため、積層型モジュールの製造タクト短縮に寄与できるばかりでなく、印刷マスク18の開口パターンに変更を加えることにより、容易に異なる電極パッドや配線パターンなどを描画・形成することが可能であり、積層型モジュールの設計変更や機能追加などに短期間かつ低コストで対応することができる。
尚、上記は先に図1で示した第1の実施の形態積層型モジュールの製造方法を説明したものであるが、図4(第2の実施の形態)、図6(第3の実施の形態)、図8(第4の実施の形態)で示したそれぞれの構造を持つ積層型モジュールのいずれも本実施の形態の製造方法を用いて製造することができる。
[積層型モジュール(第5の実施の形態)の製造方法]
図14に示す製造方法の第1の工程〔図14A(a)〕は、フレキシブル基板1上に半導体デバイスを搭載する工程である。まず、裏面に外部接続電極2が、表面に配線パターンおよび電極パッド(図示なし)が形成されたフレキシブル基板1に、フリップチップボンディング方式により半導体デバイス3a、3bおよび3cを搭載する。このフリップチップボンディングは、図10A(a)を参照して説明した先の製造方法と同様である。ここで、本実施の形態の場合には、半導体デバイス3aおよび3cの取り付け高さは、半導体デバイス3bのそれより低くなされている。
図15(a)、(b)に示されるように、本実施の形態においては、半導体デバイスの背面には配線パターンや電極パッドは形成されない。半導体デバイスの背面に配線パターンなどを形成した場合には半導体デバイスの電気的特性が劣化するときや、絶縁シートから半導体デバイスの背面に渡って連続的に配線パターンの形成した場合には配線パターンの信頼性が確保できないときには、本実施の形態のように半導体デバイスの背面を避けて配線パターンが形成される。
2 外部接続電極
3a、3b、3c、3d、3e 半導体デバイス
4a 第1の絶縁シート
4b 第2の絶縁シート
5、5a、5b スルーホール
6a、6b、6c、6d、6e 貫通開口
7 電極パッド
8 配線パターン
9、9a、9b 層間接続導電膜
10 ランド
11a、11c、11d 有天井開口
12 第1の導電性材料
13 基板台
14 シリンジ
15 ノズル
16 第2の導電性材料
17 基板受け治具
18 印刷マスク
19 印刷スキージ
20a、20b 保護膜
Claims (17)
- 上側表面に配線パターンおよび電極パッドが形成され、かつ前記電極パッド上に半導体デバイスが搭載された、曲げ弾性率が400MPa以上1400MPa以下である絶縁シートを、半導体デバイスが搭載されたフレキシブル基板上に1ないし複数枚積層した積層型モジュールであって、前記絶縁シートの表面から露出している前記半導体デバイスの背面の高さと前記絶縁シートの表面の高さとがほぼ一致していることを特徴とする積層型モジュール。
- 前記絶縁シートには、下層に存在するフレキシブル基板上或いは絶縁シート上に搭載された半導体デバイスを収容する貫通孔、または、貫通孔および有天井開口が形成されていることを特徴とする請求項1に記載の積層型モジュール。
- 上側表面に配線パターンおよび電極パッドが形成され、かつ前記電極パッド上に半導体デバイスが搭載された、フレキシブル基板の材料より柔軟性の高い材料からなる絶縁シートを、半導体デバイスが搭載されたフレキシブル基板上に1ないし複数枚積層した積層型モジュールであって、前記絶縁シートには、下層に存在するフレキシブル基板上或いは絶縁シート上に搭載された半導体デバイスを収容する貫通孔、または、貫通孔および有天井開口が形成されており、前記絶縁シートの表面から露出している前記半導体デバイスの背面の高さと前記絶縁シートの表面の高さとがほぼ一致していることを特徴とする積層型モジュール。
- 前記絶縁シートの曲げ弾性率が400MPa以上1400MPa以下であることを特徴とする請求項3に記載の積層型モジュール。
- 前記絶縁シートおよび前記フレキシブル基板を貫通して導電化されたスルーホールが設けられていることを特徴とする請求項1から4のいずれかに記載の積層型モジュール。
- 前記導電化されたスルーホールは、前記フレキシブル基板の裏面に形成された外部接続電極および前記絶縁シート上に形成された配線パターンと接続されていることを特徴とする請求項5に記載の積層型モジュール。
- 前記絶縁シートの表面から、前記露出している半導体デバイスの背面に渡って連続して配線パターンが形成されていることを特徴とする請求項1から6のいずれかに記載の積層型モジュール。
- (1)配線パターンおよび半導体デバイス搭載用の電極パッドが形成されたフレキシブル基板上にフリップチップボンディング方式にて半導体デバイスを搭載する工程と、
(2)前工程で搭載された半導体デバイスを収容する貫通孔、または、貫通孔および有天井開口を有し、フレキシブル基板の材料より柔軟性の高い材料からなる絶縁シートを、該半導体デバイスおよび下層の配線パターンを覆うように載置する工程と、
(3)前工程で載置された絶縁シート上に配線パターンおよび半導体デバイス搭載用の電極パッドを形成する工程と、
(4)前工程で配線パターンおよび電極パッドが形成された絶縁シート上にフェースダウンにて半導体デバイスを搭載する工程と、
を有し、必要に応じて前記第(2)の工程から前記第(4)の工程までを繰り返し行うことを特徴とする積層型モジュールの製造方法。 - 最上層の半導体デバイスを搭載した後、前記第(2)の工程を行うことを特徴とする請求項8に記載の積層型モジュールの製造方法。
- 前記フレキシブル基板の裏面には外部接続用の外部接続電極が形成されており、かつ、前記フレキシブル基板にはこれを貫通するスルーホールが形成されており、該スルーホールを導電化するための工程が付加されることにより導電化されたスルーホールと前記外部接続電極とが接続されることを特徴とする請求項8に記載の積層型モジュールの製造方法。
- 前記スルーホールを導電化するための工程が導電性材料をディスペンス法を用いて供給することによって行うことを特徴とする請求項10に記載の積層型モジュールの製造方法。
- 前記絶縁シートには、前記フレキシブル基板のスルーホールに該当する位置にスルーホールが設けられており、前記第(3)の工程においては当該絶縁シートのスルーホールをも同時に導電化することを特徴とする請求項10または11に記載の積層型モジュールの製造方法。
- 前記第(3)の工程が、スクリーン印刷法にて導電性材料を塗布することによって行われることを特徴とする請求項8から12のいずれかに記載の積層型モジュールの製造方法。
- 前記第(3)の工程においては、当該絶縁シートの表面から露出している半導体デバイスの背面にも当該絶縁シートの表面から連続した配線パターンが形成されることを特徴とする請求項8から13のいずれかに記載の積層型モジュールの製造方法。
- 前記フレキシブル基板の裏面には外部接続用の外部接続電極が形成されており、最上層の絶縁シートが載置された後、全ての絶縁シートおよび前記フレキシブル基板にスルーホールを形成し、該スルーホールに前記外部接続電極に接続された導電層を形成することを特徴とする請求項8、9、13または14のいずれかに記載の積層型モジュールの製造方法。
- 前記絶縁シートがフッ素系樹脂により形成されていることを特徴とする請求項8から15のいずれかに記載の積層型モジュールの製造方法。
- 前記絶縁シートが、ポリテトラフルオロエチレン、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体またはテトラフルオロエチレン・エチレン共重合体により形成されていることを特徴とする請求項8から15のいずれかに記載の積層型モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003211A JP4946056B2 (ja) | 2006-01-11 | 2006-01-11 | 積層型モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003211A JP4946056B2 (ja) | 2006-01-11 | 2006-01-11 | 積層型モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188920A JP2007188920A (ja) | 2007-07-26 |
JP4946056B2 true JP4946056B2 (ja) | 2012-06-06 |
Family
ID=38343900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006003211A Expired - Fee Related JP4946056B2 (ja) | 2006-01-11 | 2006-01-11 | 積層型モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4946056B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140091440A1 (en) * | 2012-09-29 | 2014-04-03 | Vijay K. Nair | System in package with embedded rf die in coreless substrate |
JP6265693B2 (ja) | 2013-11-12 | 2018-01-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2022075360A (ja) * | 2020-11-06 | 2022-05-18 | 東洋インキScホールディングス株式会社 | 電子デバイスパッケージ及びその製造方法 |
WO2023105770A1 (ja) * | 2021-12-10 | 2023-06-15 | ウルトラメモリ株式会社 | 半導体モジュール及び半導体パッケージ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3375555B2 (ja) * | 1997-11-25 | 2003-02-10 | 松下電器産業株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
JP2002184934A (ja) * | 2000-12-13 | 2002-06-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003197849A (ja) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
JP2003188340A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
JP4509645B2 (ja) * | 2003-05-16 | 2010-07-21 | パナソニック株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
-
2006
- 2006-01-11 JP JP2006003211A patent/JP4946056B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007188920A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP2009152253A (ja) | 半導体装置およびその製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP4528715B2 (ja) | 半導体装置及びその製造方法 | |
KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
US20060108146A1 (en) | Structure of electronic package and method for fabricating the same | |
JP4946056B2 (ja) | 積層型モジュールおよびその製造方法 | |
US20090183906A1 (en) | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
KR20140071561A (ko) | 회로 기판과 이를 구비하는 반도체 패키지 | |
JP2007194516A (ja) | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 | |
CN111755409A (zh) | 半导体封装基板及其制法与电子封装件及其制法 | |
JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2005268701A (ja) | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 | |
US20070284717A1 (en) | Device embedded with semiconductor chip and stack structure of the same | |
JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
US20090039493A1 (en) | Packaging substrate and application thereof | |
JP2006237230A (ja) | 複合配線基板構造体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |