JP2022075360A - 電子デバイスパッケージ及びその製造方法 - Google Patents

電子デバイスパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2022075360A
JP2022075360A JP2020186099A JP2020186099A JP2022075360A JP 2022075360 A JP2022075360 A JP 2022075360A JP 2020186099 A JP2020186099 A JP 2020186099A JP 2020186099 A JP2020186099 A JP 2020186099A JP 2022075360 A JP2022075360 A JP 2022075360A
Authority
JP
Japan
Prior art keywords
electronic device
layer
metal
protective layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020186099A
Other languages
English (en)
Inventor
和規 松戸
Kazunori Matsudo
光晴 日野
Mitsuharu Hino
健次 安東
Kenji Ando
保 奥田
Tamotsu Okuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Artience Co Ltd
Original Assignee
Toyo Ink SC Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Ink SC Holdings Co Ltd filed Critical Toyo Ink SC Holdings Co Ltd
Priority to JP2020186099A priority Critical patent/JP2022075360A/ja
Priority to PCT/JP2021/037468 priority patent/WO2022097425A1/ja
Priority to TW110141378A priority patent/TW202220115A/zh
Publication of JP2022075360A publication Critical patent/JP2022075360A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】新規な電子デバイスパッケージ及びその製造方法を提供する。【解決手段】表面に導電回路が設けられ、電子デバイスが実装された実装基板に、開口を有する絶縁性シートを、開口が電子デバイスの少なくとも天面に位置するように配置して、絶縁保護層を形成する工程を含む電子デバイスパッケージの製造方法等を提供する。【選択図】図１

Description

本発明は、電子デバイスパッケージ及びその製造方法に関する。
ＩＣチップが搭載された基板上に絶縁層及び導電層をこの順に形成し、電磁波からチップを保護する方法が知られている（例えば、特許文献１）。しかし、特許文献１の方法によるとＩＣチップ上で絶縁層の一部を除去するので、デスミア等が発生する恐れがあり、またＩＣチップ上で絶縁層の開口が設けられた部分で導電層が断絶する恐れがあった。
［特許文献１］米国特許７，４４５，９６８公報
本発明の第１の態様においては、表面に導電回路が設けられ、電子デバイスが実装された実装基板に、開口を有する絶縁性シートを、開口が電子デバイスの少なくとも天面に位置するように配置して、絶縁保護層を形成する工程を含む電子デバイスパッケージの製造方法を提供する。
また、第２の態様においては、表面に導電回路が設けられた基板上に電子デバイスが実装された実装基板に、剥離シートと剥離シート上に設けられた金属材料層と金属材料層上に設けられた開口を有する絶縁層とを含む積層体を、開口が電子デバイスの少なくとも天面に位置するように配置して、実装基板上に絶縁層から形成される絶縁保護層と金属材料層から形成される金属含有層とを形成する工程を含む、
電子デバイスパッケージの製造方法を提供する。
また、第３の態様においては、表面に導電回路が設けられた回路基板と、回路基板上に配置された電子デバイスと、回路基板及び電子デバイス上に設けられた絶縁保護層と、を備え、絶縁保護層は、少なくとも電子デバイスの天面の一部において逆テーパー形状の開口が設けられる、電子デバイスパッケージを提供する。
また、第４の態様においては、表面に導電回路が設けられた回路基板と、回路基板上に配置された電子デバイスと、回路基板及び電子デバイス上に設けられた絶縁保護層と、を備え、絶縁保護層は、少なくとも電子デバイスの天面の一部において開口が設けられ、電子デバイスの側面及び電子デバイスの天面との角部分上の絶縁保護層の厚みは、電子デバイスの側面及び回路基板とにより形成される凹部上の絶縁保護層の厚みの１～３０％である、電子デバイスパッケージを提供する。
なお、上記の発明の概要は、本発明の必要な特徴のすべてを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態における、電子デバイスパッケージ１００の一例を示す。 図１の点線Ａ部分の拡大図である（ただし金属含有層４０は不図示）。 図１の点線Ｂ部分の拡大図である（ただし金属含有層４０は不図示）。 本実施形態の変形例における、電子デバイスパッケージ１００を示す。 開口３２ｂの一例を示す（ただし金属含有層４０は不図示）。 開口３２ｂの別の一例を示す（ただし金属含有層４０は不図示）。 本実施形態の電子デバイスパッケージ１００の製造方法のフローの一例を示す。 絶縁性シート３８の一例を示す。 図５のフローにおけるＳ２００の一例を示す。 絶縁保護層３０が形成された実装基板１２の一例を示す。 金属含有シート４６の一例を示す。 金属含有シート４６を用いたＳ３００の一例を示す。 積層体５０を用いた電子デバイスパッケージ１００の製造工程の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
図１は、本実施形態における、電子デバイスパッケージ１００の一例を示す。電子デバイスパッケージ１００は、ＩＣチップ等の電子部品が実装されたパッケージであり、良好な電磁波シールド性と放熱性を有する。電子デバイスパッケージ１００は、回路基板１０と、電子デバイス２０及び電子デバイス２２（以下、単に「電子デバイス２０等」ともいう）と、絶縁保護層３０と、金属含有層４０とを備える。
回路基板１０は、表面に導電回路（不図示）が設けられ、電子デバイス２０等を搭載する。回路基板１０は、プリント配線基板又は実装モジュール基板等であってよい。導電回路は、銅等の導電金属又は導電金属を含む材料により形成された回路であってよい。回路基板１０は、リジッド基板又はフレキシブル基板であってよい。
回路基板１０には、必要に応じて加工がなされていてもよい。例えば、回路基板１０には、印字、マーキング、及び、ダイシング溝等が設けられていてもよい。
電子デバイス２０等は、回路基板１０上に配置され、種々の機能を発揮する。電子デバイス２０等は、例えば、メモリチップ、電源チップ、音源チップ又はＣＰＵチップ等の集積回路、トランジスタ又はダイオード等の能動素子、若しくは、キャパシタ、サーミスタ、インダクタ又は抵抗等の受動素子であってよい。図１の例では、電子デバイス２０は下面ではんだボールを有するＩＣチップであり、電子デバイス２２は受動素子である。電子デバイス２０等は、回路基板１０の導電回路と接続されてよい。電子デバイス２０は半田ボールに代えて、ワイヤボンディング等により回路基板１０と接続されてもよい。
電子デバイス２０等は、回路基板１０上に単数又は複数配置されてよい。例えば、電子デバイス２０等は、回路基板１０上にｎ×ｍ個のアレイ上に形成されてよい（ｎ及びｍは２以上の整数）。
電子デバイス２０等の厚さは２０００μｍ以下であることが望ましい。２０００μｍを超えると絶縁保護層３０及び金属含有層４０を形成する際に回路基板１０との段差で、千切れが生じる恐れがあるためである。また、電子デバイス２０同士の間隔は５０μｍ以上であることが望ましい。間隔が５０μｍ未満となると絶縁保護層３０及び金属含有層４０が十分に形成されない恐れがあるためである。
絶縁保護層３０は、回路基板１０及び電子デバイス２０等上に設けられ、金属含有層４０から回路基板１０及び電子デバイス２０等を絶縁保護する。例えば、絶縁保護層３０は、電子デバイス２０等と、回路基板１０のうち電子デバイス２０等が設けられていない領域上を覆ってよい。
絶縁保護層３０は、電子デバイス２０等の少なくとも一部の領域を覆わなくてよい。例えば、図１に示すように、絶縁保護層３０には、少なくとも電子デバイス２０の天面（図１で上側の面）の一部において開口３２が設けられ、開口３２部分では絶縁保護層３０は電子デバイス２０を覆っていない。開口３２を有することにより、金属含有層４０が電子デバイス２０に直接接することができるので、電子デバイス２０で生じた熱を効率よく放熱することができる。
なお、回路基板１０上の電子デバイス２０等の全てに開口３２を設けてもよいが、一部には開口３２を設けなくてもよい。例えば、図１では電子デバイス２２には開口３２が設けられていない。特に上面に回路や端子等が設けられる電子デバイス２０等に対しては、金属含有層４０との短絡を防ぐために、開口３２を設けなくてよい。
また、開口３２は逆テーパー形状であることが好ましい。すなわち、開口３２の回路基板１０との向き合った面（すなわち図１の下側の面）における幅又は面積は、反対面（すなわち図１の上側の面）における幅又は面積よりも小さくてよい。絶縁保護層３０は順テーパー形状となる。開口３２の断面図が矩形でも順テーパー形状でもなければ、逆テーパー形状と判断してよいが、これに代えて例えば、開口３２の下面から上面に達する面（図１中の線Ｌ）の電子デバイス２０等の主面の法線に対する角度が２０度よりも大きければ逆テーパー形状であるとしてよい。開口３２が逆テーパー形状を有することにより、電子デバイス２０等と絶縁保護層３０との段差により金属含有層４０が千切れにくくなる。
また、絶縁保護層３０は、電子デバイス２０等の角部の厚みが底部の厚みよりも一定程度薄くてよい。例えば、電子デバイス２０等の側面及び電子デバイス２０等の天面との角部分上の絶縁保護層３０の厚みは、電子デバイス２０等の側面及び回路基板１０とにより形成される凹部上の絶縁保護層３０の厚みの１～３０％であってよい。このような厚みとすることにより、電子デバイスパッケージ１００の低背化を達成するとともに電子デバイス２０等の回路基板１０への密着をより高めることができる。加えて絶縁保護層３０を回路基板１０に強固に密着させつつ、金属含有層４０が回路基板１０上の回路と接し短絡することを確実に防ぎ、電子デバイス２０等の角部分で金属含有層４０が千切れることを防ぐことができる。電子デバイス２０等が複数存在する場合、少なくとも１つの電子デバイス２０等の角部における絶縁保護層３０の厚みが前記凹部上の絶縁保護層３０の厚みの１～３０％とすれば、上記効果を少なくとも部分的に得ることができる。
図２は図１の点線Ａ部分の拡大図である（ただし金属含有層４０は不図示）。図２において、電子デバイス２２の側面及び電子デバイス２２の天面との角部分上の絶縁保護層３０の厚みをＤ１として示す。このような角部分は「出隅」ともいう。厚さＤ１は、電子デバイス２２の角部の頂点から測定して最も近く膜厚が薄い部分の絶縁保護層３０の厚さである。なお、電子デバイス２０等の側面上の絶縁保護層３０の厚みは３～２００μｍの範囲内にあってよい。なお、絶縁保護層３０の電子デバイス２０等の天面における厚みは、１０～２００μｍの範囲内にあってよい。
図３は図１の点線Ｂ部分の拡大図である（ただし金属含有層４０は不図示）。図３において、電子デバイス２０等の側面及び回路基板１０とにより形成される凹部上の絶縁保護層３０の厚みをＤ２として示す。このような凹部は「入隅」とも言う。厚さＤ２は、回路基板１０と電子デバイス２２とにより形成される凹部の角から測定して最も膜厚が薄い部分の絶縁保護層３０の厚さである。厚みＤ２を定義する線分（凹部の角から膜厚が薄い部分までの線分）と、回路基板１０の主面とが形成する角度は２０～７０度の範囲であってよい。なお、電子デバイス２０等は、電子デバイス２０のようにチップ本体が半田ボール等により回路基板１０と離隔していることもありえる。そのような場合には、電子デバイス２０の側面から回路基板１０に向かって延伸させた線（面）と、回路基板１０との交わる部分を「回路基板１０と電子デバイス２２とにより形成される凹部」とみなしてよい。回路基板１０上の絶縁保護層３０の厚みは５０～５００μｍの範囲内にあってよい。厚さＤ１及び厚さＤ２等は、電子デバイスパッケージ１００を切断し、その断面を顕微鏡等で観察することにより測定されてよい。
絶縁保護層３０は、回路基板１０と電子デバイス２０等との間の空間に少なくとも一部が入り込んでもよい。例えば、図１で電子デバイス２０は半田ボールにより回路基板１０に実装されており、半田ボールにより回路基板１０と電子デバイス２０との間の空間が形成されている。
絶縁保護層３０は、このような空間の少なくとも一部に入り込んでもよい。絶縁保護層３０がこれらの寸法を有するにより、電子デバイス２０等の放熱性を確保しつつ絶縁保護性を高めることができる。
絶縁保護層３０は、熱硬化性樹脂の硬化物等であってよい。絶縁保護層３０の材料等については後述する。
金属含有層４０は、絶縁保護層及び開口上に設けられ、電子デバイス２０等を外部の電磁波から保護し、及び／又は、電子デバイス２０等から生じた熱を外部に放熱する。金属含有層４０は、金属自体で形成された金属薄膜、又は、導電フィラーが分散された樹脂層であってよい。金属含有層４０の材料などの詳細は後述する。
金属含有層４０の厚みは、導電フィラーを含む熱硬化性樹脂の場合、２～５００μｍであってよく、好ましくは５～１００μｍであってよい。一方、めっき又は蒸着、スパッタの場合、０．０１～１０μｍであってよく、好ましくは０．１～５μｍであってよい。厚みが薄すぎると電磁波遮断効果や放熱効果及び機械的強度が不十分となる恐れがあり、熱すぎると電子デバイスパッケージ１００が必要以上に大型化して嵩張るという問題が生じる。
金属含有層４０に用いられる金属薄膜及び導電フィラーは、導電性及び／又は伝熱性が良好なものが好ましく、例えば、体積低効率が１０－３Ω・ｃｍ以下及び／又は熱伝導率が１０Ｗ／ｍ・Ｋ以上のものであってよい。なお、電子デバイスパッケージ１００において、金属含有層４０は省略されてもよい。
金属含有層４０は、回路基板１０の側面又は上面に露出するグランドパターン及び／又は電子デバイス２０のグランドパターンと接続されていてもよい。
このように本実施形態に係る電子デバイスパッケージ１００によれば、金属含有層４０が電子デバイス２０等を電磁波から保護しつつ、電子デバイス２０等が生じた熱の放熱を図ることができる。ここで、電子デバイスパッケージ１００によれば、絶縁保護層３０の開口３２が逆テーパー形状であるので金属含有層４０を千切れにくくし、金属含有層４０の強度を保つことができる。また、電子デバイス２０等の角部における絶縁保護層３０の厚みが底部、即ち電子デバイス２０等の側面と回路基板１０との角部における絶縁保護層３０の厚みよりも一定程度薄いので、電子デバイスの低背化を達成するとともに、回路基板１０、絶縁保護層３０及び金属含有層４０の相互の接触をより強固に保つことができる。
図４Ａは、本実施形態の変形例における、電子デバイスパッケージ１００を示す。本変形例においては、絶縁保護層３０は電子デバイス２０等の天面の開口３２ａだけではなく、側面の一部において開口３２ｂが設けられる。図示するように、電子デバイス２２に設けられた絶縁保護層３０の開口３２ｂは、天面を全体と、側面の一部（上部分）に達するように設けられている。開口３２ｂが側面まで設けられることで放熱性をより高めることができる。このような大きな開口３２ｂは、電磁波保護の必要性よりも放熱性の必要性が高い電子デバイス２０等（例えば、計算量が多く高温になりやすいＩＣチップ等）に設けられてよい。
なお、開口３２ｂは、図４Ｂに示すように電子デバイス２２の天面全体を覆ってよいが、異なった形態であってもよい。例えば、図４Ｃに示すように、特定の第１平面（例えばＹＺ平面）における断面部では開口３２ｂが電子デバイス２２の天面全体に広がりつつ、第１平面と垂直な第２平面（例えばＸＺ平面）においては開口３２ｂが電子デバイス２２の天面の一部に留まっていてもよい。これにより絶縁保護層３０の電子デバイス２０等との密着性を維持しつつ放熱性及び電磁波シールド性を高めることができる。
図５は、本実施形態の電子デバイスパッケージ１００の製造方法のフローの一例を示す。電子デバイスパッケージ１００は、Ｓ１００～Ｓ３００の少なくとも一部を実行することにより製造されてよい。説明の便宜上Ｓ１００～Ｓ３００をこの順に説明するが、これらの処理は別の順番で実行されてよく、及び／又は、少なくとも一部が並列に実行されてもよい。
Ｓ１００において、絶縁保護層３０を形成するための絶縁性シート３８を製造する。
図６は、絶縁性シート３８の一例を示す。図示するように、絶縁性シート３８は、絶縁層３４及び第１剥離シート３６を有する。これに代えて、第１剥離シート３６を設けずに絶縁層３４自体を絶縁性シート３８としてもよい。
絶縁層３４は後に絶縁保護層３０になる層である。絶縁層３４は、未硬化又は半硬化の熱硬化性樹脂を含むことが好ましく、未硬化又は半硬化の熱硬化性樹脂は後に完全に硬化される。絶縁層３４には、後に開口３２となる部分に対応する開口３３が予め設けられている。開口３３は、レーザー照射、パンチング、ＮＣドリル加工により形成することができる。あるいは、第１剥離シート３６上に、絶縁層３４を形成するための組成物を塗工する際、開口３３を残すように、パターン塗工することによって、開口３３を設けることもできる。
絶縁層３４として、加熱により架橋反応が生じる官能基を１分子中に１つ以上有する熱硬化性樹脂を用いることができる。官能基として、例えば、水酸基、フェノール性水酸基、メトキシメチル基、カルボキシル基、アミノ基、エポキシ基、オキセタニル基、オキサゾリン基、オキサジン基、アジリジン基、チオール基、イソシアネート基、ブロック化イソシアネート基、ブロック化カルボキシル基、及び、シラノール基等のうちの１種類または複数種類を用いてよい。
熱硬化性樹脂の一例として、アクリル系樹脂、マレイン酸系樹脂、ポリブタジエン系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、オキセタン系樹脂、フェノキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、ポリアミドイミド系樹脂、フェノール系樹脂、クレゾール系樹脂、メラミン系樹脂、アルキド系樹脂、アミノ系樹脂、ポリ乳酸系樹脂、オキサゾリン系樹脂、ベンゾオキサジン系樹脂、シリコーン系樹脂、及び、フッ素系樹脂等のうちの１種類または複数種類を用いてよい。
絶縁層３４には、架橋剤が含まれてよい。例えば、架橋剤としてフェノール系硬化剤、アミン系硬化剤、イソシアネート系硬化剤、エポキシ系硬化剤、アジリジン系硬化剤、及び、金属キレート系硬化剤等のうちの１種類または複数種類を用いてよい。
絶縁層３４は、熱可塑性樹脂を更に含んでもよい。熱可塑性樹脂として例えば、ポリエステル、アクリル系樹脂、ポリエーテル、ウレタン系樹脂、スチレンエラストマー、ポリカーボネート、ブタジエンゴム、ポリアミド、エステルアミド系樹脂、ポリイソプレン、およびセルロースから１つ以上を選択することが好ましい。熱可塑性樹脂を含む場合、絶縁層３４中において５～４０重量％の含有量とすることが好ましい。
絶縁層３４には、添加剤が含まれてよい。例えば、添加剤として、放熱フィラー、着色剤（例えば顔料、又は、染料）、難燃剤、充填剤（例えば無機添加剤）、滑剤、ブロッキング防止剤、金属不活性化剤、増粘剤、分散剤、シランカップリング剤、防錆剤、銅害防止剤、還元剤、酸化防止剤、粘着付与樹脂、可塑剤、紫外線吸収剤、消泡剤、及び、レベリング調整剤等のうちの１種類または複数種類を用いてよい。
第１剥離シート３６は後に剥離されて電子デバイスパッケージ１００から除かれるものである。第１剥離シート３６には開口が設けられなくてよいが、開口３３と対応する位置に開口が設けられてもよい。
第１剥離シート３６として、後で剥離可能なフィルム状の剥離基材、又は、クッション性を有する剥離樹脂を用いることができる。第１剥離シート３６は、剥離基材及び／又は剥離樹脂の単層又は複数層で構成されてよい。
剥離基材は、片面又は両面に離型性が付与されたフィルム状の基材である。剥離基材は、１５０℃における引張破断歪が５０％未満のシートであることが望ましい。剥離基材として例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフッ化ビニル、ポリフッ化ビニリデン、硬質ポリ塩化ビニル、ポリ塩化ビニリデン、ナイロン、ポリイミド、ポリスチレン、ポリビニルアルコール、エチレン・ビニルアルコール共重合体、ポリカーボネート、ポリアクリロニトリル、ポリブテン、軟質ポリ塩化ビニル、ポリフッ化ビニリデン、ポリエチレン、ポリプロピレン、ポリウレタン樹脂、エチレン酢酸ビニル共重合体、ポリ酢酸ビニル等のプラスチックシート等、グラシン紙、上質紙、クラフト紙、コート紙等の紙類、各種の不織布、合成紙、金属箔、又は、これらを組み合わせた複合フィルムのうち１又は複数種類を選択したものが挙げられる。
剥離樹脂は、電子デバイス２０等の形状への追従性を有し、離型性も有する樹脂である。つまり、剥離樹脂は、離形性クッション部材は、熱プレス等の後に剥離可能な樹脂である。剥離樹脂は、１５０℃における引張破断歪が５０％以上であることが望ましい。また剥離樹脂は、熱プレス時に溶融することが好ましい。
剥離樹脂として例えば、ポリエチレン、ポリプロピレン、ポリエーテルスルフォン、ポリフェニレンスルフィド、ポリスチレン、ポリメチルペンテン、ポリブチレンテレフタレート、環状オレフィンポリマー、及び、シリコーンのうち１又は複数種類を選択したものが挙げられる。特にポリプロピレン、ポリメチルペンテン、ポリブチレンテレフタレート、シリコーンが埋め込み性と剥離性の両立の観点から好適である。
なお、引張破断歪は以下の方法によって算出してよい。剥離基材および剥離樹脂を幅２００ｍｍ×長さ６００ｍｍの大きさに切断し測定試料とした。測定試料について小型卓上試験機ＥＺ－ＴＥＳＴ（島津製作所社製）を用いて、温度２５℃、相対湿度５０％の条件下で引っ張り試験（試験速度５０ｍｍ／ｍｉｎ）を実施した。得られたＳ－Ｓ曲線（Ｓｔｒｅｓｓ－Ｓｔｒａｉｎ曲線）から引張破断歪（％）を算出した。
絶縁性シート３８の製造方法は、特に限定されないが、例えば、絶縁層３４を形成する上記熱硬化樹脂等の材料を溶媒等に溶解させた組成物を第１剥離シート３６に塗布するか、硬化又は半硬化させた当該組成物を第１剥離シート３６にラミネートする方法等が挙げられる。塗布方法として、例えば、グラビアコート方式、キスコート方式、ダイコート方式、リップコート方式、コンマコート方式、ブレード方式、ロールコート方式、ナイフコート方式、スプレーコート方式、バーコート方式、スピコート方式、ディップコート方式、又は、各種印刷方式等が挙げられる。
次にＳ２００において、電子デバイス２０等の上に絶縁保護層３０を形成する。例えば、まず、実装基板１２を用意する。実装基板１２は、表面に導電回路が設けられた回路基板１０上に、電子デバイス２０等が実装されたものであってよい。実装基板１２に、Ｓ１００で製造した開口３３を有する絶縁性シート３８を、開口３３が電子デバイス２０等の少なくとも天面に位置するように配置する。
図７は、図５のフローにおけるＳ２００の一例を示す。図示するように、開口３３の中心が、開口を設ける予定の電子デバイス２０等（すなわち電子デバイス２０）の天面の中心付近に位置するように、絶縁性シート３８を配置した上で、絶縁性シート３８を実装基板１２に貼り付けてよい。
絶縁性シート３８を配置後に実装基板１２に熱プレスしてよい。熱プレスにより、絶縁性シート３８の絶縁層３４の未硬化又は半硬化の熱硬化性樹脂を硬化することができる。ここで熱硬化性樹脂が完全に硬化した場合には、絶縁性シート３８の絶縁層３４は絶縁保護層３０となる。熱プレスの後に、第１剥離シート３６を絶縁性シート３８から取り除いてよい。なお、熱プレスで熱硬化性樹脂が完全に硬化しない場合には、第１剥離シート３６を取り除いてから更に追加の加熱を行って絶縁層３４の硬化を更に進めて絶縁保護層３０を形成してもよい。
熱プレスは、減圧下又は真空下で行ってよい。これにより、絶縁層３４の実装基板１２への密着度を高めることができる。熱プレスは、１００～２２０℃（好ましくは１２０～１８０℃）において、１～１２０分（好ましくは１～６０分）の条件で行ってよい。追加の加熱を行う場合は、上記熱プレスと同様の温度条件等で行ってよい。
熱プレス等の加熱を行うことにより絶縁層３４の熱硬化性樹脂が硬化前又は硬化中に溶融して電子デバイス２０等の天面でだれ、開口３２に対応する部分においてテーパー形状となる。これにより、逆テーパー形状の開口３２を形成することができる。
図８は、絶縁保護層３０が形成された実装基板１２の一例を示す。説明した通り、絶縁層３４を硬化することにより、逆テーパー形状の開口３２を有する絶縁保護層３０が形成される。
次にＳ３００において、絶縁保護層３０、および、電子デバイス２０等の開口３２に、金属含有層４０を形成する。金属含有層４０は、開口３２の全体、及び、絶縁保護層３０が形成された領域の一部又は全体に形成されてよい。金属含有層４０は、金属含有シート４６から実装基板１２に金属を転写することにより形成されてよい。
図９は、金属含有シート４６の一例を示す。金属含有シート４６は、第２剥離シート４２上に金属材料層４４を形成したものである。
第２剥離シート４２には、第１剥離シート３６と同様のものを用いてよい。
金属材料層４４は、熱硬化性樹脂及び導電フィラーを含む導電ペーストにより形成されてよい。例えば、第２剥離シート４２上に導電ペーストを塗布および溶剤を乾燥することにより、金属材料層４４が形成されてよい。導電ペースト中の熱硬化性樹脂は未硬化又は半硬化状態であることが好ましい。塗布方法として前述した絶縁層３４の組成物の塗布方法やスクリーン印刷等の方法が挙げられる。
熱硬化性樹脂として、絶縁層３４の形成に用いたものと同様のものを使用できる。
導電フィラーとしては、金属粒子、炭素粒子、導電性樹脂粒子等が挙げられる。導電フィラーは、金属粒子を必須成分として含んでよく、これに加えて炭素粒子等の他成分を１種又は複数種類選択して含んでよい。
金属粒子として、例えば、金、白金、銀、銅、ニッケル、アルミニウム、鉄またはそれらの合金等が挙げられるが、価格と導電性の面から銅が好ましい。また、金属粒子として、金属で構成された核体と、この核体を被覆し、核体とは別の金属で構成された被覆層とを備える粒子であってもよい。核体及び被覆層として上記列挙した金属が用いられる。一例として銅で構成された核体と銀で構成された被覆層を有する銀コート銅粒子等が挙げられる。
炭素粒子として、例えば、アセチレンブラック、ケッチェンブラック、ファーネスブラック、カーボンナノチューブ、カーボンナノファイバー、グラファイト、フラーレン、カーボンナノウォール、及び、グラフェン等のうち１種又は複数種類を選択したものが挙げられる。導電性樹脂粒子として、例えば、ポリ（３，４－エチレンジオキシチオフェン）、ポリアセチレン、及び、ポリチオフェン等のうち１種又は複数種類を選択したものが挙げられる。
導電フィラーの平均粒径は、１～１００μｍ程度であるのが好ましく、３～７５μｍ程度であるのがより好ましく、５～５０μｍ程度であるのがさらに好ましい。導電フィラーの平均粒径は、レーザー回折法又は散乱法等により測定でき、例えば、そのフィラー粒子集合体の投影面積に等しい円を仮定したときの直径の平均値が平均粒径として得られる。導電フィラーの平均粒径を前記範囲とすることにより、後に形成される金属含有層４０の電磁波シールド効果をより高めることができる。また、例えば、熱硬化性樹脂と混合する際の流動性が良好となるため、金属含有層４０の成形性が向上する。
導電フィラーの形状は、球状、針状、鱗片状、フレーク状、樹枝状、ブドウ粒状、繊維状、又は、プレート状等のいかなる形状であってもよい。金属材料層４４中の、導電フィラーの含有量は、特に限定されないが、熱硬化性樹脂１００重量部に対して１００～１５００重量部であるのが好ましく、１００～１０００重量部であるのがより好ましい。これにより、導電性粒子の種類によらず、金属含有層４０に必要かつ十分な導電性を付与することができ、かつ電磁波シールド効果を十分に高めることができる。また、熱硬化性樹脂と導電フィラーとを含む組成物の流動性が高まり、金属材料層４４をより形成し易くなることからも好ましい。
金属材料層４４は、熱可塑性樹脂を更に含んでもよい。熱可塑性樹脂として絶縁層３４に使用可能なものと同様のものを使用してよい。
金属材料層４４は、その他の添加剤を含んでよい。例えば、添加剤として、架橋剤、着色剤、難燃剤、充填剤、滑剤、ブロッキング防止剤、金属不活性化剤、増粘剤、分散剤、シランカップリング剤、防錆剤、銅害防止剤、還元剤、酸化防止剤、粘着付与樹脂、可塑剤、紫外線吸収剤、消泡剤、及び、レベリング調整剤等のうちの１種類または複数種類を用いてよい。
架橋剤として、熱硬化性樹脂の官能基と架橋反応する化合物が挙げられる。例えば、架橋剤としてフェノール系硬化剤、アミン系硬化剤、イソシアネート系硬化剤、エポキシ系硬化剤、アジリジン系硬化剤、及び、金属キレート系硬化剤等のうちの１種類または複数種類を用いてよい。
着色剤としては、例えば、有機顔料、カーボンブラック、群青、弁柄、亜鉛華、酸化チタン、黒鉛、及び、染料等のうちの１種類または複数種類を用いてよい。難燃剤としては例えば、ハロゲン含有難燃剤、りん含有難燃剤、窒素含有難燃剤、及び、無機難燃剤等のうちの１種類または複数種類を用いてよい。充填剤としては、例えば、ガラス繊維、シリカ、タルク、及び、セラミック等のうちの１種類または複数種類を用いてよい。
滑剤としては、例えば、脂肪酸エステル、炭化水素樹脂、パラフィン、高級脂肪酸、脂肪酸アミド、脂肪族アルコール、金属石鹸、及び、変性シリコーン等のうちの１種類または複数種類を用いてよい。ブロッキング防止剤としては、例えば、炭酸カルシウム、シリカ、ポリメチルシルセスキオサン、及び、ケイ酸アルミニウム塩等のうちの１種類または複数種類を用いてよい。
なお、金属材料層４４は、金属箔であってもよい。この場合、金属箔は導電フィラーで例示したものと同様の金属をめっき等で第２剥離シート４２上に形成したものであってよい。
図１０は、金属含有シート４６を用いたＳ３００の一例を示す。図示するように、金属含有シート４６の金属材料層４４側を、絶縁保護層３０および電子デバイス２０等の開口３２に配置して、貼り付ける。次に、金属含有シート４６を熱プレスして、金属材料層４４の熱硬化性樹脂を硬化させることにより、金属含有層４０を形成する。その後に、第２剥離シート４２を取り除く。これにより、図１に示すような電子デバイスパッケージ１００が製造される。
熱プレスは、減圧下又は真空下で行ってよい。これにより、金属材料層４４の実装基板１２への密着度を高めることができる。熱プレスは、１００～２２０℃（好ましくは１２０～１８０℃）において、１～１２０分（好ましくは１～６０分）の条件で行ってよい。
なお、Ｓ３００において、金属含有シート４６を用いずに他の方法で金属含有層４０を形成してもよい。例えば、金属含有層４０は、めっき、蒸着、又はスパッタ（以下、「めっき等」ともいう）により金属を堆積することにより形成されてよい。めっき等に用いる金属として例えば、金、白金、銀、銅、ニッケル、アルミニウム、鉄またはそれらの合金が挙げられる。他の例として、金属含有層４０は、導電ペースト（例えば、金属材料層４４に使用可能なもの）を絶縁保護層３０又は（熱プレス前の）絶縁層３４の上に塗工又はスプレー塗布し、これを硬化して形成してもよい。
Ｓ３００の後に必要に応じて、電子デバイスパッケージ１００を個片化する工程を行ってよい。例えば、製品エリアに対応する位置で電子デバイスパッケージ１００をＸ方向及びＹ方向にダイシングし、個別の製品を得てよい。
上記の通り、本実施形態によればＳ１００～Ｓ３００に係るプロセスにより、開口３２を有する絶縁保護層３０を実装基板１２の上に形成する。これにより、開口３２を形成する工程を電子デバイス２０等の上で行う必要がなくなり、デスミア等により電子デバイス２０等が汚染されることがなくなった。また、絶縁保護層３０を熱プレスで形成するので、開口３２が逆テーパー形状となり、その結果、金属含有層４０を千切れにくくし、金属含有層４０の強度を保つという効果を得ることができた。
図１１は、積層体５０を用いた電子デバイスパッケージ１００の製造工程の一例を示す。絶縁性シート３８及び金属含有シート４６を用いて、２回に分けて絶縁保護層３０及び金属含有層４０を順次形成することに代えて、積層体５０を用いて絶縁保護層３０及び金属含有層４０を一度に形成してもよい。
積層体５０は、第３剥離シート４８と第３剥離シート４８上に設けられた金属材料層４４と金属材料層４４上に設けられた開口３３を有する絶縁層３４とを含む。絶縁層３４及び金属材料層４４は、上記で説明した材料及び方法を用いて形成されてよい。第３剥離シート４８は、第１剥離シート３６及び第２剥離シート４２と同様のものを用いてよい。
例えば、図６に示すような絶縁性シート３８（絶縁層３４に開口３３を有する）と、図９に示すような金属含有シート４６を用意しておき、金属含有シート４６の金属材料層４４に、絶縁性シート３８の絶縁層３４を重ね合わせ、第１剥離シート３６を剥がせば、積層体５０を得ることができる。この場合、第２剥離シート４２が第３剥離シート４８となる。
実装基板１２に、積層体５０を、開口３３が電子デバイス２０等の少なくとも天面に位置するように配置する。その後に積層体５０を実装基板１２に熱プレスする。これにより実装基板１２上に絶縁層３４の熱硬化性樹脂が硬化した絶縁保護層３０が形成される。また、絶縁層３４の熱硬化性樹脂が硬化前又は硬化中に溶融して電子デバイス２０等の天面でだれ、開口３３に対応する部分においてテーパー形状となる。これにより、逆テーパー形状の開口３２を形成することができる。
更に金属材料層４４の熱硬化性樹脂が硬化し、金属含有層４０が形成される。その後、第３剥離シート４８が剥離されて取り除かれてよい。
熱プレスは、減圧下又は真空下で行ってよい。これにより、絶縁層３４及び金属材料層４４の実装基板１２への密着度を高めることができる。熱プレスは、１００～２２０℃（好ましくは１２０～１８０℃）において、１～１２０分（好ましくは１～６０分）の条件で行ってよい。
図１１の実施形態によれば、絶縁保護層３０と金属含有層４０とを一度の転写工程で電子デバイス２０等に付与することができる。これにより、電子デバイスパッケージ１００の製造方法における生産性を更に高めることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先だって」等と明示しておらず、また、前の処理の結果生じたものを後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 回路基板
１２ 実装基板
２０ 電子デバイス
２２ 電子デバイス
３０ 絶縁保護層
３２ 開口
３３ 開口
３４ 絶縁層
３６ 第１剥離シート
３８ 絶縁性シート
４０ 金属含有層
４２ 第２剥離シート
４４ 金属材料層
４６ 金属含有シート
４８ 第３剥離シート
５０ 積層体
１００ 電子デバイスパッケージ

Claims (16)

  1. 表面に導電回路が設けられ、電子デバイスが実装された実装基板に、開口を有する絶縁性シートを、前記開口が前記電子デバイスの少なくとも天面に位置するように配置して、絶縁保護層を形成する工程を含む電子デバイスパッケージの製造方法。
  2. 前記絶縁保護層を形成する工程は、前記絶縁性シートを配置後に前記実装基板に熱プレスすることを含む、
    請求項１に記載の製造方法。
  3. 前記絶縁性シートは、未硬化又は半硬化の熱硬化性樹脂を含み、
    前記絶縁保護層を形成する工程は、
    前記熱プレスにより、前記未硬化又は半硬化の熱硬化性樹脂を硬化することを含む、
    請求項２に記載の製造方法。
  4. 前記絶縁性シートは、絶縁層及び第１剥離シートを有し、
    前記熱プレスの後に、前記第１剥離シートを前記絶縁性シートから取り除く工程を更に含む、
    請求項２又は３に記載の製造方法。
  5. 前記絶縁保護層および前記電子デバイスの前記開口に、金属含有層を形成する工程をさらに含む、請求項１から４のいずれか１項に記載の製造方法。
  6. 前記絶縁保護層および前記電子デバイスの前記開口に、金属含有層を形成する工程は、
    第２剥離シート上に金属材料層を形成した金属含有シートの前記金属材料層側を、前記絶縁保護層および前記電子デバイスの前記開口に配置し、
    前記金属含有シートを熱プレスして前記金属含有層を形成し、
    前記第２剥離シートを取り除くことを含む、
    請求項５に記載の製造方法。
  7. 前記金属材料層は、未硬化又は半硬化の熱硬化性樹脂及び導電フィラーを含み、
    前記熱プレスで前記金属材料層の前記未硬化又は半硬化の熱硬化性樹脂を硬化させることにより、前記金属含有層を形成する、
    請求項６に記載の製造方法。
  8. 前記絶縁保護層および前記電子デバイスの前記開口に、金属含有層を形成する工程は、
    前記絶縁保護層および前記電子デバイスの前記開口に、めっき又は蒸着、スパッタ、導電ペーストにより金属を堆積することにより行う、
    請求項５に記載の製造方法。
  9. 表面に導電回路が設けられた基板上に電子デバイスが実装された実装基板に、第３剥離シートと前記第３剥離シート上に設けられた金属材料層と前記金属材料層上に設けられた開口を有する絶縁層とを含む積層体を、前記開口が前記電子デバイスの少なくとも天面に位置するように配置して、前記実装基板上に前記絶縁層から形成される絶縁保護層と前記金属材料層から形成される金属含有層とを形成する工程を含む、
    電子デバイスパッケージの製造方法。
  10. 前記絶縁層は、熱硬化性樹脂を含み、
    前記金属材料層が、熱硬化性樹脂及び導電フィラーを含み、
    前記金属材料層から形成される金属含有層と前記絶縁層から形成される絶縁保護層とを形成する工程は、前記積層体を前記実装基板に配置後に熱プレスすることを含み、
    前記熱プレスの後に、前記第３剥離シートを前記積層体から取り除く工程を更に含む、
    請求項９に記載の製造方法。
  11. 表面に導電回路が設けられた回路基板と、
    前記回路基板上に配置された電子デバイスと、
    前記回路基板及び前記電子デバイス上に設けられた絶縁保護層と、
    を備え、
    前記絶縁保護層は、少なくとも前記電子デバイスの天面の一部において逆テーパー形状の開口が設けられる、
    電子デバイスパッケージ。
  12. 表面に導電回路が設けられた回路基板と、
    前記回路基板上に配置された電子デバイスと、
    前記回路基板及び前記電子デバイス上に設けられた絶縁保護層と、
    を備え、
    前記絶縁保護層は、少なくとも前記電子デバイスの天面の一部において開口が設けられ、
    前記電子デバイスの側面及び前記電子デバイスの天面との角部分上の絶縁保護層の厚みは、前記電子デバイスの側面及び前記回路基板とにより形成される凹部上の絶縁保護層の厚みの１～３０％である、
    電子デバイスパッケージ。
  13. 前記絶縁保護層は、熱硬化性樹脂の硬化物である、
    請求項１１又は１２に記載の電子デバイスパッケージ。
  14. 前記絶縁保護層は、前記電子デバイスの天面及び側面の一部において開口が設けられる、
    請求項１２又は１３に記載の電子デバイスパッケージ。
  15. 前記絶縁保護層及び前記開口上に、金属含有層が形成される、
    請求項１１から１４のいずれか１項に記載の電子デバイスパッケージ。
  16. 前記金属含有層は、導電フィラーが分散された樹脂層、又は、金属薄層である、
    請求項１５に記載の電子デバイスパッケージ。
JP2020186099A 2020-11-06 2020-11-06 電子デバイスパッケージ及びその製造方法 Pending JP2022075360A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020186099A JP2022075360A (ja) 2020-11-06 2020-11-06 電子デバイスパッケージ及びその製造方法
PCT/JP2021/037468 WO2022097425A1 (ja) 2020-11-06 2021-10-08 電子デバイスパッケージ及びその製造方法
TW110141378A TW202220115A (zh) 2020-11-06 2021-11-05 電子器件封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020186099A JP2022075360A (ja) 2020-11-06 2020-11-06 電子デバイスパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022075360A true JP2022075360A (ja) 2022-05-18

Family

ID=81457159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020186099A Pending JP2022075360A (ja) 2020-11-06 2020-11-06 電子デバイスパッケージ及びその製造方法

Country Status (3)

Country Link
JP (1) JP2022075360A (ja)
TW (1) TW202220115A (ja)
WO (1) WO2022097425A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006536A (ja) * 2016-06-30 2018-01-11 東洋インキＳｃホールディングス株式会社 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シート並びに電子機器
JP2018014393A (ja) * 2016-07-20 2018-01-25 東洋インキＳｃホールディングス株式会社 電子素子
JP2018129498A (ja) * 2017-02-10 2018-08-16 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、積層体、電磁波遮蔽シートおよび電子機器
JP2019091866A (ja) * 2017-11-17 2019-06-13 東洋インキＳｃホールディングス株式会社 電子素子の製造方法
JP2020009823A (ja) * 2018-07-04 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020529735A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010044170A1 (en) * 1996-08-08 2001-11-22 Eiji Muramatsu Method for resin coating of semiconductor device, coating resin and liquid crystal display device
JP2006303119A (ja) * 2005-04-19 2006-11-02 Kyocera Chemical Corp 半導体装置の製造方法及び半導体封止用樹脂シート
JP4946056B2 (ja) * 2006-01-11 2012-06-06 日本電気株式会社 積層型モジュールおよびその製造方法
JP5543738B2 (ja) * 2009-08-05 2014-07-09 日東電工株式会社 電子部品封止用のシート状エポキシ樹脂組成物およびそれを用いた電子部品装置
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP2018056285A (ja) * 2016-09-28 2018-04-05 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
JP7282535B2 (ja) * 2019-01-28 2023-05-29 株式会社ダイセル ファンアウトパッケージ封止用シート状プリプレグ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006536A (ja) * 2016-06-30 2018-01-11 東洋インキＳｃホールディングス株式会社 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シート並びに電子機器
JP2018014393A (ja) * 2016-07-20 2018-01-25 東洋インキＳｃホールディングス株式会社 電子素子
JP2018129498A (ja) * 2017-02-10 2018-08-16 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、積層体、電磁波遮蔽シートおよび電子機器
JP2020529735A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法
JP2019091866A (ja) * 2017-11-17 2019-06-13 東洋インキＳｃホールディングス株式会社 電子素子の製造方法
JP2020009823A (ja) * 2018-07-04 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW202220115A (zh) 2022-05-16
WO2022097425A1 (ja) 2022-05-12

Similar Documents

Publication Publication Date Title
JP6447216B2 (ja) 離型フィルムおよび成型品の製造方法
TWI807011B (zh) 電磁波屏蔽片
CN113196895B (zh) 电子零件搭载基板及电子机器
JP6299933B2 (ja) プリント回路基板製造用離型フィルムおよび成型品の製造方法
JP6176578B2 (ja) 電子部品モジュールの製造方法
JP6575123B2 (ja) 離型フィルムおよび成型品の製造方法
JP5597422B2 (ja) 接着フィルム付き電子部品の製造方法および実装体の製造方法
JP6313165B2 (ja) 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
JP7232996B2 (ja) 電子部品搭載基板および電子機器
TWI802757B (zh) 電磁波遮蔽片以及電子零件搭載基板
JP6607331B1 (ja) 電子部品搭載基板および電子機器
WO2022097425A1 (ja) 電子デバイスパッケージ及びその製造方法
JP2018197001A (ja) プリント配線板の製造方法に用いられるシート状積層体
WO2023095697A1 (ja) 保護シート、電子デバイスパッケージ及びその製造方法
KR20170096050A (ko) Cof형 반도체 패키지 및 액정 표시 장치
CN112930378B (zh) 电磁波屏蔽膜、电磁波屏蔽膜的制造方法及屏蔽印制线路板的制造方法
JP2005056968A (ja) 半導体装置の製造方法
JP6451801B1 (ja) 電磁波シールド電子機器の製造方法、および前記電磁波シールド電子機器の製造方法に用いられる電磁波シールドフィルム
JP2022040177A (ja) 電子部品搭載基板および電子機器
JP2017183376A (ja) フレキシブル基板、フレキシブル回路基板および支持体レスフレキシブル回路基板の製造方法
JP2011155065A (ja) 半導体ウェハ加工用接着フィルム及びその製造方法
TW202225358A (zh) 附間隔件之切晶接著膜
JP2023046646A (ja) 離型フィルム及び成型品の製造方法
JP2023046645A (ja) 成型品の製造方法
JP2005150630A (ja) 半導体装置製造用接着フィルム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221013

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221101

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221108

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221223

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230104

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230418