JP2019091866A - 電子素子の製造方法 - Google Patents

電子素子の製造方法 Download PDF

Info

Publication number
JP2019091866A
JP2019091866A JP2017221526A JP2017221526A JP2019091866A JP 2019091866 A JP2019091866 A JP 2019091866A JP 2017221526 A JP2017221526 A JP 2017221526A JP 2017221526 A JP2017221526 A JP 2017221526A JP 2019091866 A JP2019091866 A JP 2019091866A
Authority
JP
Japan
Prior art keywords
electromagnetic wave
electronic
insulating
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017221526A
Other languages
English (en)
Inventor
和規 松戸
Kazunori Matsudo
和規 松戸
努 早坂
Tsutomu Hayasaka
努 早坂
保 奥田
Tamotsu Okuda
保 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Artience Co Ltd
Original Assignee
Toyo Ink SC Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Ink SC Holdings Co Ltd filed Critical Toyo Ink SC Holdings Co Ltd
Priority to JP2017221526A priority Critical patent/JP2019091866A/ja
Publication of JP2019091866A publication Critical patent/JP2019091866A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子部品からの発熱の除去が容易であり、薄型で信頼性の高い電子素子、および、十分な電磁波シールド効果を発揮するとともに電磁波シールド層の短絡を防止し電子素子の製造方法を提供すること。【解決手段】実装面を備える配線基板と、該配線基板の前記実装面上に実装された電子部品とを備える電子基板、該電子基板上に設けられ、前記電子部品を包含する絶縁保護層、該絶縁保護層上に設けられ、前記電子部品を包含する電磁波シールド層、および該電磁波シールド層に接触させて電磁波シールド層を接地するグランド部を有する電子素子の製造方法であって、前記絶縁保護層を、絶縁性の材料により形成する第1工程、および前記絶縁保護層上に、前記電磁波シールド層を、導電性の材料により形成する第2工程を備える電子素子の製造方法により解決される。【選択図】 図1

Description

本発明は、複数の電子部品を、絶縁保護膜、および電磁波シールド層で包含する電子素子の製造方法に関する。
スマートフォン等の電子機器では、配線基板上に搭載された電子部品を、例えば、電磁波等から保護するために、導電性を有する箱状のシールド缶を、電子部品を覆うように配線基板上に設けることが行われている(例えば、特許文献1、2参照)。
特開2001−345592号公報 特開2002−237542号公報
しかしながら、かかるシールド缶は、一般に金属で構成されるため、サイズを小さくする(特に、薄型化する)のに限界がある。したがって、シールド缶を配線基板に設置してなる電子素子、さらには電子素子を組み込んだ電子機器の更なる薄型化への要求に対応することができないという問題がある。
また、金属製のシールド缶は、硬質であり、その柔軟性がないか極めて低い。このため、シールド缶を配線基板に設置(接合)する際に、電子部品が破損するのを防止すべく、シールド缶と電子部品との間に、一定のサイズを備える間隙を設ける必要がある。このことも、電子素子の薄型化への障害となっている。
加えて、近年のデータ処理量速度が高速化し電子素子の発熱がより問題となっているが、かかる電子素子では、前記間隙を設けることにより、電子部品の発熱を効率的に除去し難いという問題もある。
本発明は、上記の問題を解決するためになされたもので、十分な電磁波シールド効果を有し、且つ電子部品からの発熱の除去が容易であり、電子素子の薄型化が可能な電子素子の製造方法を提供することを目的とする。
このような目的は、以下の本発明により達成される。
本発明の電子素子の製造方法は、実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える電子基板、該電子基板上に設けられ、前記電子部品を包含する絶縁保護層、該絶縁保護層上に設けられ、前記電子部品を包含する電磁波シールド層、および該電磁波シールド層に接触させて電磁波シールド層を接地するグランド部を有する電子部品の製造方法であって、前記絶縁保護層を、絶縁性の材料により形成する第1工程、および前記絶縁保護層上に、前記電磁波シールド層を、導電性の材料により形成する第2工程を備えることを特徴とする。
本発明の電子素子の製造方法によれば、電子部品上に、薄く柔軟性に優れた絶縁保護層を、電子部品の外形に正確に追従して密着被覆することができる。さらに、電磁波シールド層も、絶縁保護層の外面に密着被覆することができる。この結果、短絡することなく電子部品全域を3次元的に電磁波シールドすることができる。加えて、絶縁保護層、及び電磁波シールド層が電子部品を覆うように密着して形成されることで、耐衝撃性および耐湿熱環境耐性が向上し信頼性の高い電子素子を提供することができる。
また、電子部品と電磁波シールド層の間隔を狭めることが可能になり、電子素子を薄型化し、密着した絶縁保護層、及び電磁波シールド層を介して、電子部品の発熱を効率よく除去することもできる。
第1実施形態に係る電子素子の構成を示す分解斜視図である。 第1実施形態に係る電子素子の構成(電子基板に接合した状態)を示す縦断面図(図1中のA−A線断面図)の1例である。 第1実施形態に係る電子素子の構成(電子基板に接合した状態)を示す縦断面図(図1中のA−A線断面図)の1例である。 第1実施形態に係る電子素子の構成(電子基板に接合した状態)を示す縦断面図(図1中のA−A線断面図)の1例である。 第1実施形態に係る電子素子の製造工程断面図である。 第1実施形態に係る電子素子の製造工程断面図である。 第2実施形態に係る電子素子の構成を示す分解斜視図である。 第2実施形態に係る電子素子の構成(電子基板に接合した状態)を示す縦断面図(図7中のA’−A’線断面図)の1例である。 第3実施形態に係る電子素子の構成を示す分解斜視図である。 第3実施形態に係る電子素子の構成(電子基板に接合した状態)を示す縦断面図(図9中のA’’−A’’線断面図)の1例である。 第4実施形態に係る電子素子の製造工程時の模式的斜視図である。 第4実施形態に係る電子素子の製造工程時の模式的斜視図である。 第4実施形態に係る電子素子の製造工程時の模式的斜視図である。 第4実施形態に係る電子素子の製造工程時の模式的斜視図である。 第4実施形態に係る電子素子の製造工程時の模式的斜視図である。
以下、本発明の電子素子の製造方法を添付図面に示す好適な実施形態に基づいて詳細に説明する。
<第1実施形態>
第1実施形態について、図1〜6を用いて説明する。
図1は、第1実施形態に係る電子素子の構成を示す分解斜視図であり、図2〜図4は、第1実施形態に係る電子素子の構成例(電子基板に接合した状態)を示す縦断面図(図1中のA−A線断面図)である。
図5、図6は、第1実施形態に係る電子素子の製造工程断面図である。
なお、以下では、説明の都合上、図中の上側を「上」、下側を「下」とする。
図1〜6においては、絶縁性の部材として絶縁性シート材、導電性の部材として導電性シート材を用いた例を用いて説明するが、これらに限定されない。
まず、本発明に係る電子素子の構成要素について説明する。
(電子素子)
本発明に係る電子素子は、実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える電子基板、該電子基板上に設けられ、前記電子部品を包含する絶縁保護層、該絶縁保護層上に設けられ、前記電子部品を包含する電磁波シールド層、および該電磁波シールド層に接触させて電磁波シールド層を接地するグランド部を有する。
すなわち、図2においては、実装面101を備える配線基板110と、該配線基板110の前記実装面上に実装された複数の電子部品120とを備える電子基板100、該電子基板100上に設けられ、前記電子部品120を包含する絶縁保護層3h、該絶縁保護層3h上に設けられ、前記電子部品120を包含する電磁波シールド層2h、および該電磁波シールド層2hの周辺の帯状の露出領域2haに接触させて電磁波シールド層を接地するグランド部113を有する電子素子10である。
このとき、グランド部は、配線基板110の実装面101側に設けられたグランド配線113を含み、前記電磁波シールド層2hと前記グランド配線113とを接触させて前記電磁波シールド層2hを接地される。
また、図3においては、実装面101を備える配線基板110と、該配線基板110の前記実装面上に実装された複数の電子部品120とを備える電子基板100、該電子基板100上に設けられ、前記電子部品120を包含する絶縁保護層3h、該絶縁保護層3h上に設けられ、前記電子部品120を包含する電磁波シールド層2h、および該電磁波シールド層2hに接触させて電磁波シールド層を接地するグランド部(グランド配線)113Gを有する電子素子10である。
このとき、グランド部は、配線基板110の側面に設けられたグランド配線113Gを含み、絶縁保護層3hは、平面視で前記電磁波シールド層2hよりも小さいサイズを備え、前記電磁波シールド層2hは、前記絶縁保護層3hから露出する露出領域2hbにおいて、前記グランド配線113Gに接触させて前記電磁波シールド層2hを接地される。
また、図4においては、実装面101を備える配線基板110と、該配線基板110の前記実装面上に実装された複数の電子部品120とを備える電子基板100、該電子基板100上に設けられ、前記電子部品120を包含する絶縁保護層3h、該絶縁保護層3h上に設けられ、前記電子部品120を包含する電磁波シールド層2h、および該電磁波シールド層2hに接触させて電磁波シールド層を接地するグランド部113Xを有する電子素子10である。
《電子基板》
電子基板は、実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える。
電子基板100としては、例えば、フレキシブルプリント基板、リジッドプリント基板、リジッドフレキシルブル基板等が挙げられる。
電子基板100は、配線基板110と、この配線基板110の実装面101上に実装された複数の電子部品(半導体チップ)120とを備えている。
図2においては、配線基板110は、基板111と、この基板111上に形成された配線112およびグランド配線(グランド部)113とで構成されている。配線112の一端部は、電源に接続され、他端部は電子部品120の端子に接続されている。
グランド配線113は、配線112を避けるようにして配線基板110の周囲に点状、枠状、または電子部品120の間に点状、直線状に形成され、接地されている。本実施形態では、図1に示すように、このグランド配線113により、実装面101が第1〜第3の実装領域101a〜101cに区画されている。これらの実装領域101a〜101cには、それぞれ、所定の電子部品120が実装されている。このとき、配線基板上は、電子部品を有する複数の実装領域を備える。
電子部品120は、配線基板110の実装面101上に実装された複数の半導体チップ、コンデンサ、トランジスタ等であり、制限されない。
なお、図3においては、配線基板110は、基板111と、この基板111上に形成された配線112、および基板111の側面に形成されたグランド配線(グランド部)113Gとで構成されている。
《絶縁保護層》
絶縁保護層は、電子基板上に設けられ、前記電子部品を包含する。
絶縁保護層は、後述する絶縁性の材料により形成する工程により製造される。絶縁保護膜は電磁波シールド層が電子部品の接続端子と接触し短絡することを防止するための層である。
本実施形態では、図1に示すように、実装面101(配線基板110)の第1の実装領域101aに対応する第1の絶縁層3aと、第2の実装領域101bに対応する第2の絶縁層3bと、第3の実装領域101cに対応する第3の絶縁層3cとが設けられる。
第1〜第3の絶縁層3a〜3c(以下、これらを総称して、単に「絶縁層3」と言うこともある。)は、図6に示すように、それぞれ、平面視で電磁波シールド層2hよりも小さく、かつ、1つ以上の半導体チップ120を包含するサイズを備えている。かかる構成により、電磁波シールド層2の下面は、第1〜第3の絶縁層3a〜3cから露出する帯状の露出領域2haが形成されている。したがって、この露出領域2haは、配線基板110のグランド配線113の形状に対応する形状をなしている。電磁波シールド層2を配線基板110に接合した状態で、露出領域2haがグランド配線113に接触し、電磁波シールド層2hが接地される。すなわち、電磁波シールド層2hの露出領域2haは、電磁波シールド層2hを配線基板110に接続(接合)する接続部(接合部)を構成する。
絶縁層3の平均厚さは、特に限定されないが、電磁波シールド層2hの平均厚さを100としたときに50〜200程度の割合であるのが好ましく、75〜150程度の割合であるのがより好ましい。具体的には、絶縁層3の平均厚さは、1〜1000μm程度であるのが好ましく、3〜200μm程度であるのがより好ましい。これにより、絶縁層3は、十分な絶縁性を維持しつつ、絶縁層3に電子基板100の表面に対する優れた追従性を付与することができる。
また、半導体チップ120からの放熱を促進させる観点からは、図2に示すように、絶縁層3と半導体チップ120の表面とが密着していることが好ましい。なお、絶縁層3を半導体チップ120の表面に密着させるためには、絶縁層3を電子基板100に接合する際に、柔軟性のあるクッション材を挟んで加熱圧着したり、加熱圧着時を減圧下または真空下で行うようにすればよい。
また、絶縁層3の下面(半導体チップ120との接触面)は、平滑面で構成されても、粗面で構成されてもよい。絶縁層3の下面(電子基板100側の面)を平滑面で構成すると、絶縁層3と半導体チップ120の表面との接触面積を増大させることができ、放熱効果を向上することができる。一方、絶縁層3の下面を粗面で構成すると、絶縁層3と半導体チップ120の表面との接触面積を若干減少させることができ、電子基板100のリサイクル時に、半導体チップ120から絶縁層3をより容易に除去することができるようになる。
《電磁波シールド層》
電磁波シールド層は、絶縁保護層上に設けられ、前記電子部品を包含するとともに、グランド部と接触させて接地される。
電磁波シールド層は、後述する導電性の材料により形成する工程により製造される。電磁波シールド層は、電子部品から発せられるノイズを遮蔽するとともに外部からのノイズの侵入をカットするための層である。
電磁波シールド層は、導電性を有していればよく、本願における導電性とは、シート抵抗値が1Ω/□以下であることをいう。
電磁波シールド層平均厚さは、特に限定されないが、2〜500μm程度であるのが好ましく、5〜100μm程度であるのがより好ましい。電磁波シールド層の平均厚さを前記範囲とすることにより電磁波シールド層の機械的強度の低下を防止しつつ、電磁波シールド層の薄型化を図ることができる。
また、電磁波シールド層が樹脂として硬化性樹脂を含有する場合、電磁波シールド層2hの露出領域2haを配線基板110のグランド配線113に接触させた後、硬化性樹脂を硬化させることにより、その硬化物により当該接触部分において電磁波シールド層2hと電子基板100とを接合(固定)することができる。
なお、加熱圧着を減圧下または真空下で行うことにより、絶縁保護膜3hの電子部品120の表面への密着度が高まる。その結果、電磁波シールド層2hによる電磁波シールド効果のみならず、良好な放熱効果も発揮される。
さらに、電磁波シールド層2hが熱硬化性樹脂を含有し、かつ半硬化状態である場合、前記加熱加圧により、熱硬化性樹脂が硬化して、その硬化物により電磁波シールド層2hの露出領域2haがグランド配線113に強固に接合される。また、熱硬化性樹脂の硬化により、電磁波シールド層2自体の機械的強度も向上する。また、電磁波シールド層2hが光硬化性樹脂を含有する場合、前記加熱圧着後、電磁波シールド層2hの露出領域2hに光(活性放射線)を照射する。これにより、光硬化性樹脂が硬化して、その硬化物により電磁波シールド層2hの露出領域2haがグランド配線113に強固に接合される。さらに、電磁波シールド層2hが金属膜で構成される場合、前記加熱圧着に先立って、グランド配線113上にろう材(半田)を設けるようにすることで、電磁波シールド層2hの露出領域2haがグランド配線113にろう材を介して強固に接合される。
電磁波シールド層2hは、絶縁保護膜3と接する反対の面に保護層を設けることが好ましい。これにより電磁波シールド層をひっかき等の外部の衝撃から保護することができる。保護層とは、ハードコート層、外部からの応力や衝撃を吸収するクッション層、印刷層等であってもよく、これらの層を組み合わせた積層体であってもよい。
《グランド部》
グランド部は、電磁波シールド層に接触させて電磁波シールド層を接地する役割をはたし、電磁波シールド層2hを接地(基準電位に接続)することができればよく、その形態や形状は、特に限定されるものではない。
図2においては、グランド部が、配線基板の実装面側に設けられたグランド配線を有する場合の例を示す。
具体的には、配線基板110が、基板111と、この基板111上に形成された配線112およびグランド配線113を有し、グランド配線113が、グランド部となる。
グランド配線113は、配線112を避けるようにして配線基板110の周囲に枠状、または半導体チップ120の間に点状、直線状に形成される。
また、配線基板の前記実装面は、前記グランド配線により区画され、所定の前記電子部品を実装する複数の実装領域を備える構成でもよい。
図1に示すように、このグランド配線113により、実装面101が第1〜第3の実装領域101a〜101cに区画されている。これらの実装領域101a〜101cには、それぞれ、所定の半導体チップ120が実装されている。
図3においては、グランド部が、配線基板の側面に設けられたグランド配線を有する場合の例を示す。
具体的には、配線基板110が、基板111と、この基板111上に形成された配線112、およびこの基板111の側面に形成されたグランド配線113Gを有し、グランド配線113Gが、グランド部となる。そして、電磁波シールド層2hの露出領域2haを電子基板100の側面まで延長させて該側面を被覆する。これにより、延長領域2hbがグランド配線113Gと接触して、電磁波シールド層2hが電子基板100に固定される。
図4においては、グランド部材113Xを電磁波シールド層2hの上面に設けた第1実施形態の変形例を示す縦断面図である。
具体的には、電磁波シールド層2の上面(電子部品120と反対側の面)に、導電性を有するグランド部材113Xが接触配置される。このグランド部材113Xは、接地機能を有する機器本体、または該機器本体を通じて或は直接接地する機能を有する導電性部材等、電磁波シールド層2hに接触配置することで該導電層を接地し、電位差を0にすることができるものであれば、どのようなものであってもよい。
このような、図4に示す電子素子10は、配線基板110上にグランド配線を設ける必要がなく、このため、グランド配線の敷設領域分だけ配線基板を小型化でき、その結果、電子素子の小型化を可能とする。
また、電子部品の表面を覆う電磁波シールド層2hの上面をグランド部材113Xに接触させているので、電子部品120からの放熱は電磁波シールド層2hからグランド部材113Xを通じて迅速に行われ、信頼性が高く、十分な電磁波シールド効果を発揮することができる。
グランド部材113Xは、たとえば金属製の筐体や、筐体のプラスチック部に形成された金属部であり、電磁波シールド層とグランド部材113Xを導電性のガスケット、導電性接着材、導電性粘着剤等を介して接地することが好ましい。
(電子素子の製造方法)
続いて、本発明に係る電子素子の製造方法について説明する。
本発明の電子素子の製造方法は、電子基板上に、絶縁保護層を、絶縁性の材料により形成する第1工程、および前記絶縁保護層上に、電磁波シールド層を、導電性の材料により形成する第2工程を備える。
本実施形態における電子素子の製造方法を、図5及び図6を用いて説明する。
《第1工程》
第1工程は、電子基板上に、絶縁保護層を、絶縁性の材料により形成する工程である。
この前記絶縁保護層を、絶縁性の材料により形成する第1工程は、
(i)絶縁性シート材を、電子基板上に積層後、加熱圧着して絶縁保護層を形成する工程、および
(ii)絶縁性樹脂組成物を、電子基板上に塗布後、前記絶縁性樹脂組成物を硬化させて絶縁保護層を形成する工程、
のいずれか一方であることが好ましい。
(i)絶縁性シート材を、電子基板上に積層後、加熱圧着して絶縁保護層を形成する工程
絶縁性の材料として、絶縁性シート材を用いる場合、加熱圧着による熱及びキュアによって絶縁性シート材が本硬化(Cステージ)し、電子部品及び電子基板上に絶縁保護層を形成する。
絶縁性の部材として絶縁性シート材を用いた例を図5により示す。
本実施形態は、平面視で基板の全領域に絶縁性シート材3により絶縁保護膜3hを形成する方法であり、図5(1a)に示すように、実装面101を備える配線基板110と、該配線基板110の前記実装面上に実装された複数の電子部品120とを備える電子基板100上に、少なくとも平面視で電子基板100よりも大きいサイズの絶縁性シート材3を配置し、加熱圧着することにより、絶縁性シート材3が半導体チップ120の表面に密着し、電子部品120を包含する絶縁保護層3を形成する。
その後、図5(1b)に示すように、第2工程において形成される電磁波シールド層が、グランド部と接続できるように、不要な部分の絶縁保護層30aは除去され、図5(1c)に示す、電子基板上に設けられ、電子部品を包含する絶縁保護層が形成される。
加熱圧着の加熱温度は、100℃以上であることが好ましく、より好ましくは110℃以上、さらに好ましくは120℃以上である。また、上限値としては、電子部品の耐熱性に依存するが、220℃であることが好ましく、200℃であることがより好ましく、180℃であることがさらに好ましい。
加熱圧着時間は、電子部品の耐熱性、導電性シートに用いる絶縁性樹脂、および生産工程等に応じて設定できる。絶縁性樹脂として熱硬化性樹脂を用いる場合には、1分〜2時間程度の範囲が好適である。なお加熱圧着時間は、1分〜1時間程度がより好ましい。この加熱圧着により熱硬化性樹脂は、硬化する。但し、熱硬化性樹脂は、流動が可能であれば加熱圧着前に部分的に硬化あるいは実質的に硬化が完了していてもよい。
加熱圧着する装置として、熱プレス機、真空熱プレス機、クイックプレス機、真空圧空成形機、コンプレッションモールド装置等を用いることが好ましい。
[絶縁性シート材]
絶縁性シート材は、非導電性のシート材であって、例えば、後述する絶縁性樹脂組成物をシート化することで得ることができる。絶縁性シート材3は未硬化(Aステージ)または半硬化状態(Bステージ)であり、加熱圧着による熱及びキュアによって本硬化(Cステージ)し、絶縁保護層を形成する。
絶縁性樹脂組成物を剥離シート上に塗工した後、半硬化、硬化または固化させて用いても良い。
絶縁性シート材を形成する方法は、絶縁性樹脂組成物を剥離シート上に塗工・乾燥をすることで形成できる。または、絶縁性樹脂組成物を例えばTダイのような押出成形機により、シート状に押し出すことで形成できる。
絶縁性樹脂組成物を塗工する方法としては、例えば、グラビアコート方式、キスコート方式、ダイコート方式、リップコート方式、コンマコート方式、ブレード方式、ロールコート方式、ナイフコート方式、スプレーコート方式、バーコート方式、スピコート方式、ディップコート方式等を使用することができる。
[絶縁性樹脂組成物]
絶縁性樹脂組成物は、絶縁性樹脂および硬化剤を含有する。
絶縁性樹脂としては、例えば、熱可塑性樹脂、硬化性樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。また、硬化性樹脂としては、例えば、熱硬化性樹脂、光硬化性樹脂、嫌気硬化性樹脂、反応硬化性樹脂等が挙げられるが、熱硬化性樹脂および光硬化性樹脂のうちの少なくとも一方が好ましい。絶縁性樹脂として、硬化性樹脂、特に、熱硬化性樹脂および光硬化性樹脂のうちの少なくとも一方を用いることによる効果は、後に説明する。
熱可塑性樹脂としては、例えば、ポリオレフィン系樹脂、ビニル系樹脂、スチレン・アクリル系樹脂、ジエン系樹脂、テルペン系樹脂、石油系樹脂、セルロース系樹脂、ポリアミド系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、ポリカーボネート系樹脂、フッ素系樹脂等が挙げられる。
熱硬化性樹脂としては、加熱による架橋反応に利用できる官能基を1分子中に1つ以上有する樹脂であればよい。この官能基としては、例えば、水酸基、フェノール性水酸基、メトキシメチル基、カルボキシル基、アミノ基、エポキシ基、オキセタニル基、オキサゾリン基、オキサジン基、アジリジン基、チオール基、イソシアネート基、ブロック化イソシアネート基、ブロック化カルボキシル基、シラノール基等が挙げられる。
かかる熱硬化性樹脂の具体例としては、例えば、アクリル系樹脂、マレイン酸系樹脂、ポリブタジエン系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、オキセタン系樹脂、フェノキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、ポリアミドイミド系樹脂、フェノール系樹脂、クレゾール系樹脂、メラミン系樹脂、アルキド系樹脂、アミノ系樹脂、ポリ乳酸系樹脂、オキサゾリン系樹脂、ベンゾオキサジン系樹脂、シリコーン系樹脂、フッ素系樹脂等が挙げられる。
また、熱硬化性樹脂を用いる場合、絶縁性シート材3は、熱硬化性樹脂の他、必要に応じて、上記官能基と反応し化学的架橋を形成する樹脂または低分子化合物のような硬化剤を含むことが好ましい。このような硬化剤としては、特に限定されないが、例えば、フェノールノボラック樹脂等のフェノール系硬化剤、ジシアンジアミド、芳香族ジアミン等のアミン系硬化剤のような比較的高温で硬化反応を進行させ得る硬化剤、イソシアネート系硬化剤、エポキシ系硬化剤、アジリジン系硬化剤、金属キレート系硬化剤等の比較的低温(例えば、120℃以下)で硬化反応を進行させ得る硬化剤が挙げられる。
なお、これらの硬化剤のうちの1種を単独で用いてもよく、2種以上を組み合わせて用いるようにしてもよい。硬化剤の種類、それらの組み合わせおよび含有量等を適宜選択することにより、電子基板100に積層する前(使用前)の絶縁性シート材3の硬化の程度(完全硬化状態または半硬化状態)、流動性の程度(固体状態またはゲル状態)および粘着性の程度(高粘着性、低粘着性または非粘着性)のうちの少なくとも1つを制御することができる。
光硬化性樹脂としては、光により架橋反応を起こす不飽和結合を1分子中に1つ以上有する樹脂であればよい。光硬化性樹脂の具体例としては、例えば、アクリル系樹脂、マレイン酸系樹脂、ポリブタジエン系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、エポキシ系樹脂、オキセタン系樹脂、フェノキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、フェノール系樹脂、アルキド系樹脂、アミノ系樹脂、ポリ乳酸系樹脂、オキサゾリン系樹脂、ベンゾオキサジン系樹脂、シリコーン系樹脂、フッ素系樹脂等が挙げられる。
絶縁性樹脂組成物は、さらに、溶剤、着色剤(顔料、染料)、難燃剤、充填剤(無機添加剤)、滑剤、ブロッキング防止剤、金属不活性化剤、増粘剤、分散剤、シランカップリング剤、防錆剤、銅害防止剤、還元剤、酸化防止剤、粘着付与樹脂、可塑剤、紫外線吸収剤、消泡剤、レベリング調整剤等を含有してもよい。
(ii)絶縁性樹脂組成物を、電子基板上に塗布後、前記絶縁性樹脂組成物を硬化させて絶縁保護層を形成する工程
絶縁性の材料として、絶縁性樹脂組成物を用いる場合、組成物を塗布後、前記絶縁性樹脂組成物を硬化させ、電子部品及び電子基板上に絶縁保護層を形成する。
絶縁性樹脂組成物としては、絶縁性シート材を形成するために用いた組成物と同じものを用いることができる。
絶縁樹脂組成物を塗布する方法は、高い段差部にある電子部品を絶縁保護する場合に有効である。また、絶縁シートを用いる工法と比べて、熱プレス装置を導入するコストを削減できる他、熱プレス時の加圧による電子部品の損傷リスクを抑えることができる。
《第2工程》
第2工程は、前記絶縁保護層上に、電磁波シールド層を、導電性の材料により形成する工程である。
電磁波シールド層を導電性の材料により形成する方法としては、導電ペーストを塗工した後乾燥キュアする方法、蒸着、スパッタ、メッキ等によって金属膜を形成する方法、及び導電スプレーを塗布する方法、少なくとも樹脂及び導電性粒子を含み、導電性を有する導電性シート材を用い、電磁波シールド層を形成する方法等が挙げられる。
導電性シート材を用いる方法は、絶縁保護層上に導電性シート材を積層し加熱圧着することで樹脂が硬化して電磁波シールド層を形成する方法であり、簡便で溶剤が揮発する工程や廃液処理する工程がないためコスト及び環境安全性の点から好ましい。
図6においては、導電性の部材として導電性シート材を用いた例である。
本実施形態では、例えば、図6に示すように、電磁波シールド層を形成する。
図6(2a)に示すように、基板111上に形成された配線112およびグランド配線(グランド部)113とで構成されている場合、絶縁保護層上に、電子部品を包含するように導電性シート材2を配置し、加熱圧着することで、電磁波シールド層2hを形成する。このとき、絶縁保護膜3より外部に露出する電磁波シールド層2hの露出領域2haがグランド配線113に接触して、電磁波シールド層2hが電子基板100に固定(接合)される。これにより、電子素子10が得られる。
なお、グランド部が、配線基板110の側面に設けられたグランド配線113Gを含む場合には、絶縁保護層3hは、平面視で電磁波シールド層2hよりも小さいサイズを備え、電磁波シールド層2hは、前記絶縁保護層3hから露出する露出領域2hbにおいて、グランド配線113Gに接触させて電磁波シールド層2hを接地される。
[導電性シート材]
本願における導電性とは、シート抵抗値が1Ω/□以下であることを言う。導電性シート材は絶縁保護層上に積層され、熱圧着されて硬化することで電磁波シールド層となる。電磁波シールド層も同様にシート抵抗値が1Ω/□以下でありシート抵抗値をこの領域とすることで十分な電磁波シールド性を発現することができる。導電性シート材2が熱圧着されて形成された本実施形態の電磁波シールド層2hは、図2に示すように樹脂21の固化物または硬化物と導電性粒子22とを含む樹脂層で構成されていることが好ましい。このときの樹脂は、絶縁性樹脂組成物で説明した樹脂を用いることができる。
導電性シート材を形成する方法は、樹脂と導電性粒子とを含む導電性樹脂組成物を剥離シート上に塗工・乾燥をすることで形成できる。または、導電性樹脂組成物を例えばTダイのような押出成形機により、シート状に押し出すことで形成できる。
導電性樹脂組成物を塗工する方法としては、例えば、グラビアコート方式、キスコート方式、ダイコート方式、リップコート方式、コンマコート方式、ブレード方式、ロールコート方式、ナイフコート方式、スプレーコート方式、バーコート方式、スピコート方式、ディップコート方式等を使用することができる。
なお、導電性シート材2は、これらの樹脂層と、金属層との膜の組み合わせであってもよく、2種以上の異なる樹脂層の組み合わせであってもよい。樹脂層は粘着性を有してもよい。
また、導電性シート材2を金属層で構成する場合、この金属層は、導電性粒子22において挙げる金属粒子と同様の金属を用いて形成することができる。
また、導電性シート材2は、導電性を等方導電性と設定することが好ましいが、金属層を積層する形態の場合異方導電性に設定することができる。なお、等方導電性とは、導電性シート材2がその厚さ方向および面方向に導電性を有することを言い、異方導電性とは、導電性シート材2がその厚さ方向のみに導電性を有することを言う。
本実施形態の導電性シート材2では、このような樹脂21の固化物または硬化物に導電性粒子22が分散されている。かかる構成により、導電性シート材2は、電磁波シールド効果を発揮する。導電性粒子22としては、例えば、金属粒子、炭素粒子、導電性樹脂粒子等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
金属粒子を構成する金属としては、例えば、金、白金、銀、銅、ニッケル、アルミニウム、鉄またはそれらの合金、あるいは、ITO、ATO等が挙げられるが、価格と導電性の面から銅が好ましい。また、金属粒子は、金属で構成された核体と、この核体を被覆し、金属で構成された被覆層とを備える粒子であってもよい。かかる金属粒子としては、例えば、銅で構成された核体を、銀で構成された被覆層で被覆してなる銀コート銅粒子等が挙げられる。
また、炭素粒子を構成する炭素としては、例えば、アセチレンブラック、ケッチェンブラック、ファーネスブラック、カーボンナノチューブ、カーボンナノファイバー、グラファイト、フラーレン、グラフェン等が挙げられる。また、導電性樹脂粒子を構成する導電性樹脂としては、例えば、ポリ(3,4−エチレンジオキシチオフェン)、ポリアセチレン、ポリチオフェン等が挙げられる。
導電性粒子22の平均粒径は、1〜100μm程度であるのが好ましく、3〜75μm程度であるのがより好ましく、5〜50μm程度であるのがさらに好ましい。導電性粒子22の平均粒径を前記範囲とすることにより、導電性シート材2中の導電性粒子22の充填率を向上することができる。このため、導電性シート材2の電磁波シールド効果をより高めることができる。また、例えば、樹脂21と混合して樹脂組成物を調製した際に、その流動性が良好となるため、導電性シート材2への成形性が向上する。
また、導電性粒子22の形状は、球状、針状、フレーク状、樹枝状等のいかなる形状であってもよい。なお、導電性粒子22の平均粒径は、一般的なレーザー回折法、散乱法などにより測定して求めることができ、その微粒子集合体の投影面積に等しい円を仮定したときの直径の平均値を平均粒径とすることができる。
導電性粒子22の導電性シート材2中の含有量は、特に限定されないが、樹脂21の100重量部に対して100〜1500重量部であるのが好ましく、100〜1000重量部であるのがより好ましい。導電性粒子22の導電性シート材2中の含有量を前記範囲とすることにより、導電性粒子22の種類によらず、導電性シート材2に必要かつ十分な導電性を付与することができ、導電性シート材2の電磁波シールド効果を十分に高めることができる。また、樹脂21と導電性粒子22とを含む樹脂組成物の流動性が高まり、導電性シート材2をより形成し易くなることからも好ましい。
また、導電性シート材2の平均厚さは、2〜500μm程度であるのが好ましく、5〜100μm程度であるのがより好ましい。導電性シート材2の平均厚さを前記範囲とすることにより、導電性シート材2の機械的強度の低下を防止しつつ、導電性シート材2の薄型化を図ることができる。
なお、導電性シート材2は、例えば、着色剤(顔料、染料)、難燃剤、充填剤(無機添加剤)、滑剤、ブロッキング防止剤、金属不活性化剤、増粘剤、分散剤、シランカップリング剤、防錆剤、銅害防止剤、還元剤、酸化防止剤、粘着付与樹脂、可塑剤、紫外線吸収剤、消泡剤、レベリング調整剤等を含有してもよい。
着色剤としては、例えば、有機顔料、カーボンブラック、群青、弁柄、亜鉛華、酸化チタン、黒鉛等が挙げられる。難燃剤としては、例えば、ハロゲン含有難燃剤、りん含有難燃剤、窒素含有難燃剤、無機難燃剤等が挙げられる。充填剤としては、例えば、ガラス繊維、シリカ、タルク、セラミック等が挙げられる。
また、滑剤としては、例えば、脂肪酸エステル、炭化水素樹脂、パラフィン、高級脂肪酸、脂肪酸アミド、脂肪族アルコール、金属石鹸、変性シリコーン等が挙げられる。ブロッキング防止剤としては、例えば、炭酸カルシウム、シリカ、ポリメチルシルセスキオキサン、ケイ酸アルミニウム塩等が挙げられる。
このような、本発明の第1実施形態により得られた電子素子10は、電子部品(半導体チップ)120からの発熱の除去が容易であり、薄型で、かつ、高い信頼性を備えており、例えば、スマートフォンなどの携帯電話、パソコン、タブレット端末、LED照明、有機EL照明、液晶テレビ、有機ELテレビ、デジタルカメラ、デジタルビデオカメラ、自動車などの車載部品等に使用することができる。
<第2実施形態>
次に、第1実施形態とは異なる製造方法の一例について説明する。第2実施形態に係る製造方法は、以下の点を除く基本的な構造および製造方法が上記第1実施形態と同様である。即ち、第2実施形態においては、あらかじめ配線基板上の対応する実装領域の大きさに対応してカットされ、平面視で電磁波シールド層より小さいサイズを備える絶縁性シート材を用いて、絶縁保護層を形成する点で、第1実施形態と相違する。なお、以降の図において、同一の要素部材には同一の符号を付し、適宜その説明を省略する。
図7は、第2実施形態に係る電子素子の構成を示す分解斜視図であり、図8は、第2実施形態に係る電子素子の製造工程における第1工程の縦断面図(図7中のA’−A’線断面図)である。
第2実施形態では、あらかじめ絶縁性シート材を、配線基板上の対応する実装領域の大きさに対応してカットしておき、平面視で電磁波シールド層より小さいサイズを備える絶縁性シート材を用いて、絶縁保護層を形成する。
この方法では、図8(1a’)に示すように、実装面101を備える配線基板110と、該配線基板110の前記実装面上に実装された複数の電子部品120とを備える電子基板100上に、平面視で電磁波シールド層より小さいサイズを備える絶縁性シート材3’を配置し、加熱圧着による熱及びキュアによって本硬化(Cステージ)することにより、絶縁性シート材3’が半導体チップ120の表面に密着し、電子部品120を包含する絶縁保護層3’hを形成する。
第2実施形態においては、あらかじめ配線基板上の対応する実装領域の大きさに対応してカットされ、平面視で電磁波シールド層より小さいサイズを備えてなる絶縁シートを用いることで、第1実施形態における工程図5(1b’)の、不要な絶縁領域を除去する工程を省くことができる。
<第3実施形態>
第3実施形態に係る製造方法は、以下の点を除く基本的な構造および製造方法が上記第1実施形態と同様である。即ち、第3実施形態においては、絶縁性シート材が、電磁波シールド層の領域内に開口部を有し、該開口部を介して、前記導電層と前記グランド配線とを接触させて前記導電層を接地する点で、第1実施形態と相違する。なお、以降の図において、同一の要素部材には同一の符号を付し、適宜その説明を省略する。
図9は、第3実施形態に係る電子素子の構成を示す分解斜視図であり、図10は、第3実施形態に係る電子素子の製造工程における第1工程の断面図(図9中のA’’−A’’線断面図)である。
第3実施形態では、開口部を有する絶縁性シート材3’’を用い、図10(1a’’)に示すように、実装面101を備える配線基板110と、該配線基板110の前記実装面上に実装された複数の電子部品120とを備える電子基板100上に、絶縁性シート材3’’を配置し、加熱圧着による熱及びキュアによって本硬化(Cステージ)することにより、絶縁性シート材3’’が半導体チップ120の表面に密着し、電子部品120を包含する絶縁保護層3’’hを形成する。
このとき、開口部30は、電磁波シールド層の領域内であって、電磁波シールド層と、グランド部とが、接続できる部位に形成される。
その後、第2工程において、導電性の材料により電磁波シールド層2hを形成することで、開口部30に流入した電磁波シールド層とグランド部とが接地されるとともに、電磁波シールド層2hを配線基板110に接続(接合)することができる。
なお、第3実施形態の変形例として、絶縁性シート材が、あらかじめ開口部を有する場合だけでなく、絶縁性シート材3を電子基板100に積層して絶縁保護膜3を形成した後に、グランド配線(グランド部)113に対向してレーザー等で絶縁保護膜3’’hに開口部30を形成してもよい。また、絶縁性樹脂組成物を用い、電磁波シールド層と、グランド部とが、接続できる部位に開口部を有するよう、塗布、印刷等行ってもよい。
<第4実施形態>
第4実施形態に係る製造方法は、以下の点を除く基本的な構造および製造方法が上記第1実施形態と同様である。即ち、第4実施形態においては、電子素子の製造方法として、複数の電子素子を有する電子素子支持基板から、多数の電子素子を同時に得る点で、第1実施形態と相違する。なお、以降の図において、同一の要素部材には同一の符号を付し、適宜その説明を省略する。
図11〜15は、第4実施形態に係る電子素子の製造工程時の模式的斜視図を示す。
図11に示すように、本実施形態に係る電子素子支持基板は、電子素子10を、図11の例においては基板20上に2×4個アレイ状に配置されている。電子素子10の個数、配置、形状および種類は任意である。アレイ状に電子素子10を配置する態様に代えて、電子素子10を任意の位置に配置してもよい。
第4実施形態に係る電子素子の製造方法例は、まず、図11及び図12に示すように、実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える電子基板100上に、絶縁性シート材を用いて、電子部品上に配置し、加熱圧着する。
その後、図13に示すように、第2工程において形成される電磁波シールド層が、グランド部と接続するための不要部分(不図示)の除去ともに、個片化するための、各電子基板間の不要な絶縁保護膜を除去して溝部300を形成し、電子基板上に設けられ、電子部品を包含する絶縁保護層とする。
絶縁性シート材が、第2実施形態に示すような、あらかじめ配線基板上の対応する実装領域の大きさに対応してカットされ、平面視で電磁波シールド層より小さいサイズを備える絶縁性シート材である場合や、第3実施形態に示すような、絶縁性シート材が、電磁波シールド層の領域内に開口部を有し、開口部を介して、前記導電層と前記グランド配線とを接触させて前記導電層を接地できる場合には、グランド接地用の絶縁保護層の除去は不要であり、個片化するための、各電子基板間の不要な絶縁保護膜を除去した溝部300を形成すればよい。
なお、平面視で一枚の絶縁性シート材を用いるのではなく、電子素子毎の領域にあわせたサイズにカットされた絶縁性シート材を用いる場合、電磁波シールド層が、グランド部と接続するための不要部分の除去工程は不要である。
すなわち、本実施形態では、絶縁保護層を、複数の前記電子基板上に、絶縁性の材料により形成する第1工程が、
(I)縦横アレイ状に配置された電子基板全体に絶縁保護層を形成した後、電子基板間の不要な絶縁保護層を除去する工程、および
(II)縦横アレイ状に配置された個々の電子基板毎に絶縁保護層を形成する工程
のいずれか一方であることが好ましい。
これが、電子基板上に、絶縁保護層を、絶縁性の材料により形成する第1工程である。
続いて、図13に示すように、絶縁保護膜3上に、導電性シート材2を用いて電磁波シールド層2hを、絶縁保護層上に形成する。
図13に示すように、絶縁保護膜3h上に導電性シート材を配置して加熱圧着すると、電子基板間の溝部300に電磁波シールド層が流入し、電子基板100を包含した各絶縁保護膜3hを電磁波シールド層2hによって包含することができる。
ここで、グランド部が、配線基板の実装面側に設けられたグランド配線を有する場合には、電磁波シールド層2hの露出領域を配線基板のグランド配線に接触させた後、硬化性樹脂を硬化させることにより、その硬化物により当該接触部分において電磁波シールド層2hと電子基板100とを接合(固定)することができる。
また、グランド部が、配線基板の側面に設けられたグランド配線を有する場合には、電磁波シールド層2hの露出領域を、電子基板100の側面まで延長させて、グランド配線を有する側面を被覆する。これにより、延長領域がグランド配線と接触して、電磁波シールド層2と電子基板100とを接合(固定)することができる。
これが、前記絶縁保護層上に、電磁波シールド層を、導電性の材料により形成する第2工程である。
次いで、図14に示すように、電磁波シールド層2hを切断工具500によって電子部品間の溝部300に沿って切断することにより、図15に示す、支持基板400上に絶縁保護膜3hと電磁波シールド層2hとで被覆され個片化された電子素子10が同時に複数個得られる。
これが、電子基板間で前記電磁波シールド層を切断することにより、個片化された電子素子を形成する第3工程である。
また、グランド部113は、電磁波シールド層2hを接地(基準電位に接続)することができればよく、その形態や形状は、特に限定されるものではない。
また、導電性シート材2および絶縁性シート材3は、電子基板に接合(積層)する際に、若干引き伸ばされる箇所も存在するが、各部の厚さを平均値(平均厚さ)として規定した場合、その値は、電子基板に接合する前後においてほぼ等しい。
本発明電子素子の製造方法によれば、電子基板に実装された電子部品を絶縁性シート材または液状の絶縁性樹脂組成物で包含して絶縁保護膜3hを形成し、この絶縁保護膜を導電性シート材を加熱圧着処理した電磁波シールド層2hで包含するものであるから、電気部品と絶縁保護膜、絶縁保護膜3hと電磁波シールド層2hの密着性がよく、電子部品からの発熱の除去が容易であり、薄型で信頼性の高い電子素子を提供することができる。
すなわち、実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える電子基板、該電子基板上に設けられ、前記電子部品を包含する絶縁保護層、該絶縁保護層上に設けられ、前記電子部品を包含する電磁波シールド層、および該電磁波シールド層に接触させて電磁波シールド層を接地するグランド部を有する電子素子の製造方法であって、
支持基板上に、複数の前記電子基板を縦横アレイ状に配置し、前記絶縁保護層を、複数の前記電子基板上に、絶縁性の材料により形成する第1工程、
前記絶縁保護層上に、前記電磁波シールド層を、導電性の材料により形成する第2工程、および
前記電子基板間で前記電磁波シールド層を切断することにより、個片化された電子素子を形成する第3工程を備える電子素子の製造方法であることが好ましい。
また、本発明電子素子の製造方法における絶縁保護膜3hおよび電磁波シールド層2hはそれぞれ薄く柔軟性に優れているので、比較的低い加熱温度および押圧力で半導体チップ(電子部品)の表面に密着する。この結果、高い加熱圧着によって半導体チップを損傷する恐れがなく、半導体チップからの放熱が効果的に行われ、薄型で信頼性の優れた電子素子を得ることができる。
また、平面視で絶縁性シート材3より大きいサイズの導電性シート材2を用いた場合は、配線基板110の実装面全体を、導電性シート材2を加熱圧着処理した電磁波シールド層2hで覆うことができ、電磁シールド効果に優れた電子素子10を得ることができる。
また、平面視で絶縁性シート材3と同じまたは小さいサイズの導電性シート材2を用いた場合は、絶縁保護膜3hが電磁波シールド層2hと配線基板110との間に位置することになり、電磁波シールド層2hの短絡を防止して、信頼性の高い電子素子10を得ることができる。
本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属しえることは言うまでもない。また、上記実施形態は、互いに好適に組み合わせられる。
2 導電性シート材
2ha 露出領域
2hb 延長領域
2h 電磁波シールド層
3 絶縁性シート材
3a 第1の絶縁性シート材
3b 第2の絶縁性シート材
3c 第3の絶縁性シート材
3h 絶縁保護層
10 電子素子
21 樹脂
22 導電性粒子
30 開口部
30a 除去部
100 電子基板
101 実装面
101a 第1の実装領域
101b 第2の実装領域
101c 第3の実装領域
110 配線基板
111 基板
112 配線
113 グランド配線
120 電子部品(半導体チップ)
300 溝部
400 支持基板
500 切断工具

Claims (8)

  1. 実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える電子基板、
    該電子基板上に設けられ、前記電子部品を包含する絶縁保護層、
    該絶縁保護層上に設けられ、前記電子部品を包含する電磁波シールド層、および
    該電磁波シールド層に接触させて電磁波シールド層を接地するグランド部
    を有する電子素子の製造方法であって、
    前記絶縁保護層を、絶縁性の材料により形成する第1工程、および
    前記絶縁保護層上に、前記電磁波シールド層を、導電性の材料により形成する第2工程
    を備える電子素子の製造方法。
  2. 導電性の材料が、導電性シート材である、請求項1記載の電子素子の製造方法。
  3. 絶縁保護層を、絶縁性の材料により形成する第1工程が、
    (i)絶縁性シート材を、電子基板上に積層後、加熱圧着して絶縁保護層を形成する工程、および
    (ii)絶縁性樹脂組成物を、電子基板上に塗布後、前記絶縁性樹脂組成物を硬化させて絶縁保護層を形成する工程、
    のいずれか一方であることを特徴とする請求項1または2記載の電子素子の製造方法。
  4. 前記グランド部は、前記配線基板の実装面側に設けられたグランド配線を含み、
    前記絶縁保護層は、前記電磁波シールド層の領域内に開口部を有し、
    該開口部を介して、前記電磁波シールド層と前記グランド配線とを接触させて前記電磁波シールド層を接地する
    請求項1〜3いずれか1項記載の電子素子の製造方法。
  5. 前記配線基板の前記実装面は、前記グランド配線により区画され、所定の前記電子部品を実装する複数の実装領域を備え、
    前記少なくとも1つの絶縁保護層は、前記各実装領域に対応して設けられた絶縁層を有する請求項4記載の電子素子の製造方法。
  6. 前記グランド部は、前記配線基板の側面に設けられたグランド配線を含み、
    前記絶縁保護層は、平面視で前記電磁波シールド層よりも小さいサイズを備え、
    前記電磁波シールド層は、前記絶縁保護層から露出する露出領域において、前記グランド配線に接触させて前記電磁波シールド層を接地する
    請求項1〜3いずれか1項記載の電子素子の製造方法。
  7. 実装面を備える配線基板と、該配線基板の前記実装面上に実装された複数の電子部品とを備える電子基板、
    該電子基板上に設けられ、前記電子部品を包含する絶縁保護層、
    該絶縁保護層上に設けられ、前記電子部品を包含する電磁波シールド層、および
    該電磁波シールド層に接触させて電磁波シールド層を接地するグランド部
    を有する電子素子の製造方法であって、
    支持基板上に、複数の前記電子基板を縦横アレイ状に配置し、
    前記絶縁保護層を、複数の前記電子基板上に、絶縁性の材料により形成する第1工程、
    前記絶縁保護層上に、前記電磁波シールド層を、導電性の材料により形成する第2工程、および
    前記電子基板間で前記電磁波シールド層を切断することにより、個片化された電子素子を形成する第3工程
    を備える電子素子の製造方法。
  8. 前記絶縁保護層を、複数の前記電子基板上に、絶縁性の材料により形成する第1工程は、
    (I)縦横アレイ状に配置された電子基板全体に絶縁保護層を形成した後、電子基板間の不要な絶縁保護層を除去する工程、および
    (II)縦横アレイ状に配置された個々の電子基板毎に絶縁保護層を形成する工程
    のいずれか一方であることを特徴とする請求項7記載の電子素子の製造方法。
JP2017221526A 2017-11-17 2017-11-17 電子素子の製造方法 Pending JP2019091866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017221526A JP2019091866A (ja) 2017-11-17 2017-11-17 電子素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017221526A JP2019091866A (ja) 2017-11-17 2017-11-17 電子素子の製造方法

Publications (1)

Publication Number Publication Date
JP2019091866A true JP2019091866A (ja) 2019-06-13

Family

ID=66837500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017221526A Pending JP2019091866A (ja) 2017-11-17 2017-11-17 電子素子の製造方法

Country Status (1)

Country Link
JP (1) JP2019091866A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022097425A1 (ja) * 2020-11-06 2022-05-12 東洋インキScホールディングス株式会社 電子デバイスパッケージ及びその製造方法
WO2023286748A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法
WO2023007987A1 (ja) * 2021-07-29 2023-02-02 富士フイルム株式会社 電子デバイス及びその製造方法
WO2023033007A1 (ja) * 2021-09-02 2023-03-09 富士フイルム株式会社 電子デバイス及びその製造方法
WO2023189291A1 (ja) * 2022-03-29 2023-10-05 富士フイルム株式会社 プリント回路板の製造方法
CN118471832A (zh) * 2024-07-12 2024-08-09 威海嘉瑞光电科技股份有限公司 一种集成电路装置及其制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327270A (ja) * 1992-05-22 1993-12-10 Sharp Corp 回路基板の電磁シールド方法
JPH08236980A (ja) * 1995-02-28 1996-09-13 Yamaha Corp シールド基板及びその製造方法
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
JP2002334954A (ja) * 2001-05-08 2002-11-22 Tdk Corp 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
US20130082367A1 (en) * 2011-09-30 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2015130484A (ja) * 2013-12-03 2015-07-16 東洋インキScホールディングス株式会社 電子素子およびシート材
JP2017045931A (ja) * 2015-08-28 2017-03-02 東洋インキScホールディングス株式会社 電子部品モジュールの製造方法
JP6183568B1 (ja) * 2017-02-10 2017-08-23 東洋インキScホールディングス株式会社 部品搭載基板の製造方法
JP2017195278A (ja) * 2016-04-20 2017-10-26 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きプリント配線板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327270A (ja) * 1992-05-22 1993-12-10 Sharp Corp 回路基板の電磁シールド方法
JPH08236980A (ja) * 1995-02-28 1996-09-13 Yamaha Corp シールド基板及びその製造方法
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
JP2002334954A (ja) * 2001-05-08 2002-11-22 Tdk Corp 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
US20130082367A1 (en) * 2011-09-30 2013-04-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2015130484A (ja) * 2013-12-03 2015-07-16 東洋インキScホールディングス株式会社 電子素子およびシート材
JP2017045931A (ja) * 2015-08-28 2017-03-02 東洋インキScホールディングス株式会社 電子部品モジュールの製造方法
JP2017195278A (ja) * 2016-04-20 2017-10-26 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きプリント配線板
JP6183568B1 (ja) * 2017-02-10 2017-08-23 東洋インキScホールディングス株式会社 部品搭載基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022097425A1 (ja) * 2020-11-06 2022-05-12 東洋インキScホールディングス株式会社 電子デバイスパッケージ及びその製造方法
JP2022075360A (ja) * 2020-11-06 2022-05-18 東洋インキScホールディングス株式会社 電子デバイスパッケージ及びその製造方法
WO2023286748A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法
WO2023007987A1 (ja) * 2021-07-29 2023-02-02 富士フイルム株式会社 電子デバイス及びその製造方法
WO2023033007A1 (ja) * 2021-09-02 2023-03-09 富士フイルム株式会社 電子デバイス及びその製造方法
WO2023189291A1 (ja) * 2022-03-29 2023-10-05 富士フイルム株式会社 プリント回路板の製造方法
CN118471832A (zh) * 2024-07-12 2024-08-09 威海嘉瑞光电科技股份有限公司 一种集成电路装置及其制造方法

Similar Documents

Publication Publication Date Title
JP2019091866A (ja) 電子素子の製造方法
KR102150258B1 (ko) 전자 소자 및 시트재
CN105555010B (zh) 电磁波屏蔽膜、柔性印刷布线板以及它们的制造方法
JP6410064B2 (ja) 導電性微粒子および導電性シート
CN105451529B (zh) 电磁波屏蔽膜、柔性印刷布线板以及它们的制造方法
JP6255816B2 (ja) 電磁波シールドシートおよびプリント配線板
WO2013129437A1 (ja) 接続体の製造方法、及び異方性導電接着剤
JP2019216156A (ja) 電磁波シールドシート、部品搭載基板、および電子機器
JP6368711B2 (ja) 形状保持シールドフィルム、及びこの形状保持シールドフィルムを備えた形状保持型シールドフレキシブル配線板
TWI802757B (zh) 電磁波遮蔽片以及電子零件搭載基板
JP7010323B2 (ja) 電子素子
KR20170096050A (ko) Cof형 반도체 패키지 및 액정 표시 장치
JP6747129B2 (ja) 電子素子
JP6566008B2 (ja) 電磁波シールドシートおよびプリント配線板
TW201940021A (zh) 電磁波屏蔽膜及屏蔽印刷配線板
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
KR20200002953A (ko) 접착제 조성물 및 접속체의 제조 방법
JP2020057759A (ja) 電磁波シールドシート、および電子部品搭載基板
WO2016111124A1 (ja) 絶縁放熱シート、ヒートスプレッターおよび電子機器
JP7099365B2 (ja) 電磁波シールドシート、部品搭載基板、および電子機器
JP2019046947A (ja) 電磁波シールド用フィルムの製造方法
WO2022158450A1 (ja) 導電性部材、電子装置の製造方法、接続構造体、及び、電子装置
JP2010239153A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712