JP2010239153A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010239153A
JP2010239153A JP2010143627A JP2010143627A JP2010239153A JP 2010239153 A JP2010239153 A JP 2010239153A JP 2010143627 A JP2010143627 A JP 2010143627A JP 2010143627 A JP2010143627 A JP 2010143627A JP 2010239153 A JP2010239153 A JP 2010239153A
Authority
JP
Japan
Prior art keywords
adhesive layer
anisotropic conductive
insulating adhesive
width
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010143627A
Other languages
English (en)
Other versions
JP5459099B2 (ja
Inventor
Masahiro Iiyama
昌弘 飯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2010143627A priority Critical patent/JP5459099B2/ja
Publication of JP2010239153A publication Critical patent/JP2010239153A/ja
Application granted granted Critical
Publication of JP5459099B2 publication Critical patent/JP5459099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】異方性導電フィルムに良好な仮貼り性を付与し、しかも良好な接続信頼性を付与できる、半導体チップの接続方法を提供する。
【解決手段】配線基板に仮貼りされる異方性導電フィルム１０は、剥離フィルム１の幅をＷ１、絶縁性接着層２の幅をＷ２、そして異方性導電接着層３の幅をＷ３としたとき、絶縁性接着層の幅及び異方性導電接着層の幅の相互関係は、剥離フィルム１の幅Ｗ１＞絶縁性接着層２の幅Ｗ２＞異方性導電接着層３の幅Ｗ３、を満足する。
【選択図】図３

Description

本発明は、配線基板の電極と半導体チップとを異方性導電接続して半導体装置を製造する方法に関する。
配線基板の電極と半導体チップのバンプとを異方性導電接続するために使用されている異方性導電フィルムは、通常、ベースフィルムとカバーフィルムとの間に異方性導電接着層を挟持した構造の長尺フィルムである。このような異方性導電フィルムは、幅広の長尺フィルムを所定の狭い幅にスリットし、ロール状に巻き回して保存している。このため、ベースフィルムとカバーフィルムとの間から異方性導電接着層がはみ出し、カバーフィルムを円滑に引き剥がせない場合や、カバーフィルムを引き剥がした異方性導電フィルムを配線基板に仮貼りした際に、ベースフィルムだけを引き剥がすことができず、異方性導電接着層も一緒に引き剥がしてしまい、良好な仮貼り性を実現することが難しいという問題があった。また、うまく仮貼りできた場合であっても、異方性導電接着層の幅方向端部のはみ出した部分はベースフィルムで押圧されていないため、接続信頼性に欠ける場合があるという問題もあった。
そこで、ベースフィルムとカバーフィルムとの間に挟持する異方性導電接着層として、粘度が３０℃で１０８ｍＰａ・ｓｅｃ以下のものを使用し、幅広の異方性導電フィルムをスリットすることにより、異方性導電接着層の幅方向の縁端部が、ベースフィルムとカバーフィルムとの幅方向の縁端部よりも５０μｍ以上後退した異方性導電フィルムが提案されている（特許文献１）。この異方性導電フィルムによれば、異方性導電接着層がカバーフィルムやベースフィルムからはみ出していないので、カバーフィルムを容易に引き剥がすことができ、しかも、カバーフィルムを引き剥がした異方性導電フィルムを配線基板に仮貼りする際に、異方性導電接着層の端部が必ずベースフィルムで覆われているので、ベースフィルム上から加熱ボンダーで押圧したときに異方性導電接着層の端部まで、配線基板にしっかりと押圧することができ、しかもベースフィルムを容易に引き剥がすことができるので良好な仮貼り性と良好な接続信頼性を実現することができる。
特開２００４−２６２１６１号公報
ところで、特許文献１に記載の異方性導電フィルムを使用して異方性導電接続を行う場合、異方性導電接続されるべき対象である配線基板と半導体チップとの間には、単層の異方性導電接着層が存在するだけである。この場合、異方性導電接着層の層厚が薄くなっても、導電粒子が半導体チップのバンプと配線基板の電極との間に存在する限り、異方性導電接続には致命的な不都合がないものの、半導体チップと配線基板との間の空間を異方性導電接着剤で十分に満たすことができず、半導体チップと配線基板との間の接着強度が不十分になるという問題があった。他方、層厚が厚すぎると、十分な接着強度が得られる反面、ショートし易くなるという問題があった。
そこで、配線基板に半導体チップを実装するために使用する異方性導電フィルムに対し、異方性導電接着層を厚くしなくてもアンダーフィル剤として機能させるべく、ベースフィルムと異方性導電接着層との間に絶縁性接着層を配設することが試みられている。しかし、特許文献１には、ベースフィルムと絶縁性接着層と異方性導電接着層との幅方向の大小関係に関する記載はなく、異方性導電接着層に絶縁性接着層が積層された異方性導電フィルムについて、良好な仮貼り性と接続信頼性を実現するために必要なその大小関係を明らかにすることが求められている。
本発明の目的は、以上の従来の技術の問題点を解決することであり、配線基板の電極と半導体チップのバンプとを、ベースフィルム上に絶縁性接着層と異方性導電接着層とが積層された異方性導電フィルムで異方性導電接続して半導体装置を製造する際に、異方性導電フィルムに良好な仮貼り性を付与し、しかも半導体装置に良好な接続信頼性を付与できるように当該半導体装置を製造できるようにすることである。
本発明者は、剥離フィルム上に絶縁性接着層、更に異方性導電接着層が積層されてなる異方性導電フィルムの当該剥離フィルムの幅、当該絶縁性接着層の幅及び当該異方性導電接着層の幅がこの順で小さくなるようにすることにより、上述の目的を達成できること
を見出し、本発明を完成させるに至った。
即ち、本発明は、配線基板の電極と半導体チップのバンプとが異方性導電接続されてなる半導体装置の製造方法であって、
剥離フィルム上に絶縁性接着層及び異方性導電接着層がこの順で積層されてなる異方性導電フィルムを、その異方性導電接着層側から配線基板の電極上に載置し、ボンダーで押圧して仮貼りする工程、
配線基板に仮貼りされた異方性導電フィルムから剥離フィルムを剥離し、絶縁性接着層を露出させる工程、及び
露出した絶縁性接着層上から、半導体チップの表面に形成されたバンプを、配線基板の電極に対して位置合わせし、加熱しながら、半導体チップの裏面側からボンダーで押圧して異方性導電接続する工程
を有し、該異方性導電フィルムの剥離フィルムの幅、絶縁性接着層の幅及び異方性導電接着層の幅の相互関係が以下の式（１）を満足することを特徴とする製造方法、並びにこの製造方法で得られた半導体装置を提供する。
Figure 2010239153
本発明の半導体装置の製造方法においては、配線基板に半導体チップを異方性導電接続するために使用する異方性導電フィルムとして、剥離フィルム上に絶縁性接着層及び異方性導電接着層がこの順で積層されてなる異方性導電フィルムであって、剥離フィルムの幅、絶縁性接着層の幅及び異方性導電接着層の幅がこの順で小さくなっている異方性導電フィルムを使用する。このため、異方性導電フィルムに良好な仮貼り性を付与し、しかも半導体装置に良好な接続信頼性を付与できる。
図１は、本発明の製造方法の説明図である。 図２は、本発明の製造方法の説明図である。 図３は、本発明の製造方法に使用する異方性導電フィルムの断面図である。 図４は、本発明の製造方法に使用する異方性導電フィルムの断面図である。 図５は、本発明の製造方法に使用する異方性導電フィルムの断面図である。 図６は、本発明の製造方法の説明図である。 図７は、本発明の製造方法の説明図である。 図８は、本発明の製造方法の説明図である。 図９は、本発明の半導体装置の断面図である。
本発明の製造方法は、配線基板の電極と半導体チップのバンプとが異方性導電接続されてなる半導体装置の製造方法であり、仮貼り工程、絶縁性接着層露出工程、及び異方性導電接続工程を有する。これらの工程について以下に詳細に説明する。
＜仮貼り工程＞
本発明の半導体装置の製造方法は、図１に示すように、まず、剥離フィルム１上に絶縁性接着層２及び異方性導電接着層３がこの順で積層されている異方性導電フィルム１０を、その異方性導電接着層３側から配線基板２０の電極２１上に載置し、図２に示すように、必要に応じて加熱しながらボンダー３０で押圧して仮貼りする。加熱は、ボンダー３０自体で行うこともでき、あるいは配線基板２０を支持する加熱ステージ（図示せず）から加熱してもよい。
本発明において、配線基板２０、電極２１、ボンダー３０として、公知の配線基板、電極、ボンダーを適用することができる。例えば、配線基板２０としては、ガラス基板、セラミックス基板、ポリイミドフレキシブル基板、ガラスエポキシ基板等が挙げられ、電極２１としては、銅電極、アルミ電極、銀電極、金電極、ＩＴＯ電極等が挙げられ、これらには必要に応じて電解あるいは無電解ニッケルメッキ、ハンダメッキ、金メッキ等を施すことができる。
ボンダー３０の押圧面は、ステンレススチールなどの金属面であってもよいが、特開平２００５−３２９５２号公報、同２００６−２４５５４号公報のそれぞれの請求項１に記載の実装方法に適用されている熱圧着ヘッドのように、弾性体であってもよい。弾性体を使用した場合には、異方性導電フィルムの異方性導電接着層をその端部までしっかりと仮貼りすることが可能となり、また、後述する異方性導電接続の際には、半導体チップと配線基板との間からはみ出た絶縁性接着剤も加熱加圧することができ、接続信頼性を向上させることができる。
本発明で使用する異方性導電フィルム１０は、図３に示すように、通常、剥離フィルム１上に絶縁性接着層２及び異方性導電接着層３がこの順で積層され、保存時には必要により更にカバーフィルム（図示せず）が積層されていてもよい。この異方性導電フィルム１０は、剥離フィルム１の幅をＷ１、絶縁性接着層２の幅をＷ２、そして異方性導電接着層３の幅をＷ３としたとき、以下の式（１）を満足するものである。これにより、異方性導電フィルムを仮貼りする際に、異方性導電接着層３の末端まで、配線基板にしっかりと仮貼りすることができる。
Figure 2010239153
また、剥離フィルム１、絶縁性接着層２及び異方性導電接着層３の各層の中心線Ｌが、図３のように一致していることが配線基板に対して均等、且つ良好に仮貼りする点で好ましい。
ここで、絶縁性接着層２で覆われていない剥離フィルム１の端部部分の幅ΔＷ１は、狭すぎると仮貼り時に絶縁性接着層の端部が仮貼りされ難くなる傾向があり、広すぎると狭額縁のパネルに仮貼りし難くなる傾向があるので、好ましくは５０〜３０００μｍである。また、異方性導電接着層３で覆われていない絶縁性接着層２の端部部分の幅ΔＷ２は、狭すぎると絶縁性接着層の接着力が低下する傾向があり、広すぎるとそれに付随してΔＷ１が広くなった場合には狭額縁のパネルに仮貼りし難くなる傾向があるので、好ましくは１０〜１０００μｍである。また、絶縁性接着層２の厚みをｔ２、異方性導電接着層３の厚みをｔ３としたとき、ΔＷ１、ΔＷ２、ｔ２及びｔ３は、以下の式（２）、（３）を同時に満足することが好ましい。
Figure 2010239153
また、絶縁性接着層２の日本工業規格（ＪＩＳ Ｋ７２４４−１０）による３０℃での溶融粘度は、異方性導電接着層３の３０℃での溶融粘度よりも低いことが好ましい。これにより、仮貼り時に絶縁性接着層の端部までしっかりと密着させることができ、また、異方性導電接続後の接続信頼性を向上させることができる。
このような関係の下、絶縁性接着層２の３０℃での溶融粘度は、低すぎるとベースフィルムを剥離し難くなる（重くなる）ため、結果的に良好な仮貼りが困難になる傾向があり、高すぎると接着力が低下するため、結果的に良好な仮貼りが困難になる傾向があるので、好ましくは１．０×１０３〜１．０×１０５ｍＰａ・ｓ、より好ましくは１．０×１０３〜１．０×１０４ｍＰａ・ｓである。
一方、異方性導電接着層３の３０℃での溶融粘度は、低すぎるとカバーフィルムもしくはベースフィルムの裏面より剥離し難くなるため、結果的に良好な仮貼りが困難になる傾向があり、高すぎるとリールの巻きズレが起き易くなる傾向があるので、好ましくは１．０×１０３〜１．０×１０６ｍＰａ・ｓ、より好ましくは１．０×１０４〜１．０×１０５ｍＰａ・ｓである。
また、絶縁性接着層２の３０℃での溶融粘度と異方性導電接着層３の３０℃での溶融粘度との差は、小さすぎると良好な仮貼りが困難になる傾向があり、大きすぎると巻き回しの条件の変動により意図した特性を実現できないことが懸念されるので、好ましくは３．０〜１．０×１０２ｍＰａ・ｓである。
図４は、本発明に適用できる他の態様の異方性導電フィルムの例であり、絶縁性接着層２が、剥離フィルム１側に配置された第１の絶縁性接着層２ａと、異方性導電接着層３側に配置された第２の絶縁性接着層２ｂとから構成されている例である。このように絶縁性接着層２を多層化することにより、絶縁性接着層２が単層の場合に比べ、異方性導電接着層３の端部が、より十分に仮貼りされるという効果が得られる。
図４の多層化した異方性導電フィルム１０は、剥離フィルム１の幅をＷ１、第１の絶縁性接着層２ａの幅をＷ２ａ、第２の絶縁性接着層２ｂの幅をＷ２ｂ、そして異方性導電接着層３の幅をＷ３としたとき、以下の式（４）を満足するものである。これにより、異方性導電フィルムを仮貼りする際に、異方性導電接着層３の末端まで配線基板にしっかりと仮貼りすることができる。
Figure 2010239153
また、図４の態様の場合も、剥離フィルム１、第１の絶縁性接着層２ａ、第２の絶縁性接着層２ｂ、異方性導電接着層３の各層の中心線Ｌが、図４のように一致していることが、配線基板に対して均等且つ良好に仮貼りできる点で好ましい。
ここで、第１の絶縁性接着層２ａで覆われていない剥離フィルム１の端部部分の幅ΔＷ１は、狭すぎると仮貼り時に絶縁性接着層２の端部が仮貼りされ難くなる傾向があり、広すぎると狭額縁のパネルに仮貼りし難くなる傾向があるので、好ましくは５０〜３０００μｍである。また、第２の絶縁性接着層２ｂで覆われていない第１の絶縁性接着層２ａの端部部分の幅ΔＷ２ａと、異方性導電接着層３で覆われていない第２の絶縁性接着層２ｂの端部部分の幅ΔＷ２ｂとの和が、狭すぎると絶縁性接着層２の接着力が低下する傾向があり、広すぎるとそれに付随してΔＷ１が広くなった場合には狭額縁のパネルに仮貼りし難くなる傾向があるので、好ましくは１０〜１０００μｍである。
また、図４の態様の場合、第１の絶縁性接着層２ａの３０℃での溶融粘度が、第２の絶縁性接着層２ｂの３０℃での溶融粘度より低く、第２の絶縁性接着層２ｂの３０℃での溶融粘度が、異方性導電接着層３の３０℃での溶融粘度より低いことが好ましい。これにより、仮貼り時に絶縁性接着層の端部までしっかり密着させることができ、また、異方性導電接続後の接続信頼性を向上させることができる。
このような関係の下、第１の絶縁性接着層２ａの３０℃での溶融粘度は、低すぎるとベースフィルムが剥離し難くなる（重くなる）ので、結果的に良好な仮貼りが困難になる傾向があり、高すぎると接着力が低下するため、結果的に良好な仮貼りが困難になる傾向があるので、好ましくは１．０×１０３〜１．０×１０５ｍＰａ・ｓ、より好ましくは１．０×１０３〜１．０×１０４ｍＰａ・ｓである。
第２の絶縁性接着層２ｂの３０℃での溶融粘度は、低すぎると第１の絶縁性接着層２ａの３０℃での溶融粘度との差が縮まり密着の効果が薄くなり、結果的に良好な仮貼りが困難になる傾向があり、高すぎると接着力が低下するので、結果的に良好な仮貼りが困難になる傾向があるので、好ましくは１．０×１０３〜１．０×１０５ｍＰａ・ｓ、より好ましくは１．０×１０３〜１．０×１０４ｍＰａ・ｓである。
一方、異方性導電接着層３の３０℃での溶融粘度は、低すぎるとカバーフィルムもしくはベースフィルムの裏面より剥離し難くなり、良好な仮貼りが困難になる傾向があり、高すぎるとリールでの巻きズレが起き易くなる傾向があるので、好ましくは１．０×１０３〜１．０×１０６ｍＰａ・ｓ、より好ましくは１．０×１０４〜１．０×１０５ｍＰａ・ｓである。
また、第１の絶縁性接着層２ａの３０℃での溶融粘度と第２の絶縁性接着層２ｂの３０℃での溶融粘度との差は、小さすぎると良好な仮貼りが困難になる傾向があり、大きすぎると巻き回しの条件の変動により意図した特性を実現できないことが懸念されるので、好ましくは３．０〜１．０×１０２ｍＰａ・ｓである。
また、第２の絶縁性接着層２ｂの３０℃での溶融粘度と異方性導電接着層３の３０℃での溶融粘度との差は、小さすぎると良好な仮貼りが困難になる傾向があり、大きすぎると巻き回しの条件の変動により意図した特性を実現できないことが懸念されるので、好ましくは３．０〜１．０×１０２ｍＰａ・ｓである。
図５は、本発明に適用できる別の態様の異方性導電フィルムの例であり、絶縁性接着層２が、剥離フィルム１の平面上で、第２の絶縁性接着層２ｂとその両端部に配置された第１の絶縁性接着層２ａとを有する例である。これにより、３０℃での溶融粘度の低い第１の絶縁性接着層２ａが両端部に存在することから、良好な仮貼り性が得られると言う効果が得られる。なお、図５の態様において、第２の絶縁性接着層２ｂと第１の絶縁性接着層２ａとは、連続的に一体化されていることが取扱性の点から好ましいが、それらの両層を一体化させなくてもよい。
図５の異方性導電フィルム１０は、剥離フィルム１の幅をＷ１、第１の絶縁性接着層２ａの幅をＷ２ａ、第２の絶縁性接着層２ｂの幅をＷ２ｂ、そして異方性導電接着層３の幅をＷ３としたとき、以下の式（５）を満足するものである。これにより、異方性導電フィルムを仮貼りする際に、異方性導電接着層３の末端まで配線基板にしっかりと仮貼りすることができる。
Figure 2010239153
また、図５の態様の場合、剥離フィルム１、第２の絶縁性接着層２ｂ、異方性導電接着層３の各層の中心線Ｌが、図５のように一致していることが配線基板に対して均等且つ良好に仮貼りできる点で好ましい。
ここで、第１の絶縁性接着層２ａ及び第２の絶縁性接着層２ｂで覆われていない剥離フィルム１の端部部分の幅ΔＷ１は、狭すぎると仮貼り時に絶縁性接着層の端部が仮貼りされ難くなる傾向があり、広すぎると狭額縁のパネルに仮貼りし難くなる傾向があるので、好ましくは５０〜３０００μｍである。また、異方性導電接着層３で覆われていない第１の絶縁性接着層２ａの端部部分の幅ΔＷ２ａが、狭すぎると絶縁性接着層２の接着力が低下する傾向があり、広すぎるとそれに付随してΔＷ１が広くなった場合には狭額縁のパネルに仮貼りし難くなる傾向があるので、好ましくは１０〜１０００μｍである。
また、図５の態様の場合、第１の絶縁性接着層２ａの３０℃での溶融粘度が、第２の絶縁性接着層２ｂの３０℃での溶融粘度より低く、第２の絶縁性接着層２ｂの３０℃での溶融粘度が、異方性導電接着層３の３０℃での溶融粘度より低いことが好ましい。これにより、仮貼り時に絶縁性接着層の端部までしっかりと密着し、異方性導電接続後の接続信頼性を向上させることができる。
このような関係の下、第１の絶縁性接着層２ａの３０℃での溶融粘度は、低すぎるとベースフィルムが剥離し難くなり（重くなり）、結果的に良好な仮貼りが困難になる傾向があり、高すぎると接着力が低下し、結果的に良好な仮貼りが困難になる傾向があるので、好ましくは１．０×１０３〜１．０×１０５ｍＰａ・ｓ、より好ましくは１．０×１０３〜１．０×１０４ｍＰａ・ｓである。
第２の絶縁性接着層２ｂの３０℃での溶融粘度は、低すぎるとベースフィルムの剥離が重くなる傾向があり、高すぎると第１の絶縁性接着層２ａに追従することができなくなる傾向があるので、好ましくは１．０×１０３〜１．０×１０６ｍＰａ・ｓ、より好ましくは１．０×１０３〜１．０×１０４ｍＰａ・ｓである。
一方、異方性導電接着層３の３０℃での溶融粘度は、低すぎるとカバーフィルムもしくはベースフィルムの裏面より剥離し難くなり、良好な仮貼りが困難になる傾向があり、高すぎるとリールでの巻きズレが起き易くなる傾向があるので、好ましくは１．０×１０３〜１．０×１０６ｍＰａ・ｓ、より好ましくは１．０×１０４〜１．０×１０５ｍＰａ・ｓである。
なお、第１の絶縁性接着層２ａの３０℃での溶融粘度と第２の絶縁性接着層２ｂの３０℃での溶融粘度との差は、小さすぎると良好な仮貼りが困難になる傾向があり、大きすぎると仮貼り加圧時に第２の絶縁性接着層２ｂが第１の絶縁性接着層２ａの変形に追従することができず、結果的に良好な仮貼りが困難になる傾向があるので、好ましくは３．０〜１．０×１０２ｍＰａ・ｓである。
また、第２の絶縁性接着層２ｂの３０℃での溶融粘度と異方性導電接着層３の３０℃での溶融粘度との差は、小さすぎると良好な仮貼りが困難になる傾向があり、大きすぎると巻き回しの条件の変動により意図した特性を実現できないことが懸念されるので、好ましくは３．０〜１．０×１０２ｍＰａ・ｓである。
以上説明した異方性導電フィルム１０を構成する剥離フィルム１、絶縁性接着層２（２ａ、２ｂ）、異方性導電接着層３は、それぞれ公知のものを採用することができる。
例えば、剥離フィルム１として、剥離処理したポリエチレンテレフタレートフィルムを挙げることができる。
また、絶縁性接着層２（２ａ、２ｂ）としては、液状、ペースト状或いはフィルム状の熱硬化型エポキシ系接着剤を使用することができる。そのような熱硬化型エポキシ系接着剤は、膜形成樹脂、液状エポキシ樹脂（硬化成分）、硬化剤、シランカップリング剤、無機フィラー等から構成することができる。また、更に、導電粒子を配合することにより、異方性導電接着剤とすることができ、それから異方性導電接着層３を形成することができる。これらの構成成分は、接着層に求める特性等に応じて公知のものから適宜選択して使用することができる。
膜形成樹脂としては、フェノキシ樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、飽和ポリエステル樹脂、ウレタン樹脂、ブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリオレフィン樹脂等を挙げることができ、これらの２種以上を併用することができる。これらの中でも、成膜性、加工性、接続信頼性の観点から、フェノキシ樹脂を好ましく使用することができる。
液状エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、それらの変性エポキシ樹脂、脂環式エポキシ樹脂などを挙げることができ、これらの２種以上を併用することができる。
硬化剤としては、ポリアミン、イミダゾール等のアニオン系硬化剤やスルホニウム塩などのカチオン系硬化剤、フェノール系硬化剤等の潜在性硬化剤を挙げることができる。
シランカップリング剤としては、エポキシ系シランカップリング剤、アクリル系シランカップリング剤等を挙げることができる。これらのシランカップリング剤は、主としてアルコキシシラン誘導体である。
導電粒子としては、異方性導電接着剤に従来用いられているものの中から適宜選択して使用することができる。例えばニッケル、コバルト、銀、銅、金、パラジウムなどの金属粒子、金属被覆樹脂粒子などを挙げることができ、これらの２種以上を併用することができる。
無機フィラーとしては、異方性導電接着剤に従来用いられているものの中から適宜選択して使用することができる。例えばシリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等を用いることができる。無機フィラーの含有量を調整することにより、異方性導電接着剤の流動性を制御し、粒子捕捉率を向上させることができる。また、ゴム成分なども接合体の応力を緩和させる目的で、適宜使用することができる。
熱硬化型エポキシ系接着剤には、必要に応じて、充填剤、軟化剤、促進剤、老化防止剤、着色剤（顔料、染料）、有機溶剤、イオンキャッチャー剤などを配合することができる。
このような異方性導電フィルム１０は、剥離フィルム１に、熱硬化型エポキシ系接着剤等の絶縁性接着層形成用組成物を常法により塗布し乾燥して絶縁性接着層２を形成した後、更に異方性導電接着層形成用組成物を常法により塗布し乾燥して異方性導電接着層３を形成し、更に必要によりカバーフィルム（図示せず）を積層することにより作成することができる。なお、剥離フィルム１に異方性導電接着層を形成し、続いて絶縁性接着層を形成し、カバーフィルム（図示せず）を積層してもよい。また、剥離フィルム１に絶縁性接着層２を形成し、それとは別にカバーフィルムあるいは別の剥離フィルムに異方性導電接着層３を形成しておき、それらをラミネートすることにより絶縁性接着層２と異方性導電接着層３を積層させてもよい。
＜絶縁性接着層露出工程＞
次に、図６に示すように、配線基板２０に仮貼りされた異方性導電フィルム１０から剥離フィルム１を公知の手法により剥離し、絶縁性接着層２を露出させる。
＜異方性導電接続工程＞
次に、図７に示すように、露出した絶縁性接着層２上から、半導体チップ４０の表面に形成されたバンプ４１を、配線基板２０の電極２１に対して位置合わせし、図８に示すように、加熱しながら、半導体チップ４０の裏面側からボンダー３０で押圧して異方性導電接続する。これにより図９に示す半導体装置１００が得られる。この半導体装置も本願発明の一つの態様である。
なお、半導体チップ４０、バンプ４１としては、公知のものを適用することができる。
本発明の半導体装置の製造方法においては、配線基板に半導体チップを異方性導電接続するために使用する異方性導電フィルムとして、剥離フィルム上に絶縁性接着層及び異方性導電接着層がこの順で積層されてなる異方性導電フィルムであって、剥離フィルムの幅、絶縁性接着層の幅及び異方性導電接着層の幅がこの順で小さくなっている異方性導電フィルムを使用する。このため、異方性導電フィルムに良好な仮貼り性を付与し、しかも半導体装置に良好な接続信頼性を付与できる。従って、本発明は、半導体装置の製造に有用である。
１ 剥離フィルム
２ 絶縁性接着層
２ａ 第１の絶縁性接着層
２ｂ 第２の絶縁性接着層
３ 異方性導電接着層
１０ 異方性導電フィルム
２０ 配線基板
２１ 電極
３０ ボンダー
４０ 半導体チップ
４１ バンプ
１００ 半導体装置

Claims (4)

  1. 配線基板の電極と半導体チップのバンプとが異方性導電接続されてなる半導体装置の製造方法であって、
    剥離フィルム上に絶縁性接着層及び異方性導電接着層がこの順で積層されてなる異方性導電フィルムを、その異方性導電接着層側から配線基板の電極上に載置し、ボンダーで押圧して仮貼りする工程、
    配線基板に仮貼りされた異方性導電フィルムから剥離フィルムを剥離し、絶縁性接着層を露出させる工程、及び
    露出した絶縁性接着層上から、半導体チップの表面に形成されたバンプを、配線基板の電極に対して位置合わせし、加熱しながら、半導体チップの裏面側からボンダーで押圧して異方性導電接続する工程
    を有し、該異方性導電フィルムの剥離フィルムの幅、絶縁性接着層の幅及び異方性導電接着層の幅の相互関係が以下の式（１）
    Figure 2010239153
     を満足することを特徴とする製造方法。
  2. 異方性導電フィルムの絶縁性接着層が、剥離フィルム側に配置された第１の絶縁性接着層と、異方性導電接着層側に配置された第２の絶縁性接着層とが積層されたものであり、第１の絶縁性接着層の３０℃での溶融粘度が第２の絶縁性接着層の３０℃での溶融粘度よりも低く、且つ第１の絶縁性接着層の幅が第２の絶縁性接着層の幅以上の大きさである請求項１記載の製造方法。
  3. 異方性導電フィルムの絶縁性接着層が、剥離フィルム平面上で、第２の絶縁性接着層とその両端部に配置された第１の絶縁性接着層とを有し、第１の絶縁性接着層の３０℃での溶融粘度が第２の絶縁性接着層の３０℃での溶融粘度よりも低い請求項１記載の製造方法。
  4. 請求項１〜３のいずれかの製造方法により製造された半導体装置。
JP2010143627A 2010-06-24 2010-06-24 半導体装置の製造方法 Expired - Fee Related JP5459099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010143627A JP5459099B2 (ja) 2010-06-24 2010-06-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143627A JP5459099B2 (ja) 2010-06-24 2010-06-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010239153A true JP2010239153A (ja) 2010-10-21
JP5459099B2 JP5459099B2 (ja) 2014-04-02

Family

ID=43093160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143627A Expired - Fee Related JP5459099B2 (ja) 2010-06-24 2010-06-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5459099B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052130A1 (ja) * 2014-09-30 2016-04-07 デクセリアルズ株式会社 異方性導電フィルム、及び接続方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197487A (ja) * 1997-09-25 1999-04-09 Toshiba Corp 実装方法及びその装置及び異方性導電シート
JP2006339160A (ja) * 2006-06-02 2006-12-14 Hitachi Chem Co Ltd 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法
JP2007027483A (ja) * 2005-07-19 2007-02-01 Seiko Instruments Inc 回路装置および表示装置および異方性導電膜
WO2008029580A1 (fr) * 2006-08-29 2008-03-13 Hitachi Chemical Company, Ltd. Ruban conducteur anisotrope et procédé de fabrication correspondant, structure connectée et procédé de connexion de membre de circuit en utilisant le ruban
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197487A (ja) * 1997-09-25 1999-04-09 Toshiba Corp 実装方法及びその装置及び異方性導電シート
JP2007027483A (ja) * 2005-07-19 2007-02-01 Seiko Instruments Inc 回路装置および表示装置および異方性導電膜
JP2006339160A (ja) * 2006-06-02 2006-12-14 Hitachi Chem Co Ltd 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法
WO2008029580A1 (fr) * 2006-08-29 2008-03-13 Hitachi Chemical Company, Ltd. Ruban conducteur anisotrope et procédé de fabrication correspondant, structure connectée et procédé de connexion de membre de circuit en utilisant le ruban
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052130A1 (ja) * 2014-09-30 2016-04-07 デクセリアルズ株式会社 異方性導電フィルム、及び接続方法

Also Published As

Publication number Publication date
JP5459099B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
TWI655266B (zh) Conductor connecting member, connection structure and solar battery module
TWI540048B (zh) 異方性導電膜、接合體及連接方法
JP4636183B2 (ja) 異方導電性接着剤組成物、異方導電性フィルム、回路部材の接続構造、及び、被覆粒子の製造方法
JP5690648B2 (ja) 異方性導電フィルム、接続方法及び接続構造体
TW200810243A (en) Conducting particles placement sheet and anisotropic conductive film
JP2007182062A (ja) 多層異方性導電フィルム
JP2013182823A (ja) 接続体の製造方法、及び異方性導電接着剤
JP2005200521A (ja) 接着フィルム、接着フィルムの製造方法
CN103004294B (zh) 电子部件的表面安装方法以及安装有电子部件的基板
JP6505423B2 (ja) 実装体の製造方法、及び異方性導電フィルム
WO2016151898A1 (ja) 接続シート、フレキシブルフラットケーブル、フレキシブルフラットケーブルの接続構造及びフレキシブルフラットケーブルの接続方法
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
JP5459099B2 (ja) 半導体装置の製造方法
JP5024117B2 (ja) 回路部材の実装方法
TW201544316A (zh) 異向性導電膜及其製造方法
JP5723138B2 (ja) リール体及びその製造方法、接着フィルムの平坦化方法
JP2015135748A (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法、及び接続構造体の製造装置
JP5720748B2 (ja) 半導体チップの製造方法
JP2012054564A (ja) 接続方法及び接続構造体並びに接続構造体の製造方法
JP6064399B2 (ja) 回路接続部材、それを用いた回路接続方法及び回路接続構造体
KR101883912B1 (ko) 반도체 칩의 제조 방법
JP2008124029A (ja) 接続部材
JP2014220899A (ja) フラットケーブルの分岐構造、分岐フラットケーブル及び分岐フラットケーブルの製造方法
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees