JP6313165B2 - 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法 - Google Patents

熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP6313165B2
JP6313165B2 JP2014175772A JP2014175772A JP6313165B2 JP 6313165 B2 JP6313165 B2 JP 6313165B2 JP 2014175772 A JP2014175772 A JP 2014175772A JP 2014175772 A JP2014175772 A JP 2014175772A JP 6313165 B2 JP6313165 B2 JP 6313165B2
Authority
JP
Japan
Prior art keywords
sealing
separator
sealing sheet
sheet
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014175772A
Other languages
English (en)
Other versions
JP2016050240A (ja
Inventor
智絵 飯野
智絵 飯野
豪士 志賀
豪士 志賀
石井　淳
淳 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55399420&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6313165(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2014175772A priority Critical patent/JP6313165B2/ja
Priority to SG11201701445PA priority patent/SG11201701445PA/en
Priority to US15/506,884 priority patent/US20170278716A1/en
Priority to CN201580046113.8A priority patent/CN106795418B/zh
Priority to CN201910870833.6A priority patent/CN110600434A/zh
Priority to EP15836357.2A priority patent/EP3187561B1/en
Priority to PCT/JP2015/072379 priority patent/WO2016031521A1/ja
Priority to TW104127979A priority patent/TWI709642B/zh
Publication of JP2016050240A publication Critical patent/JP2016050240A/ja
Publication of JP6313165B2 publication Critical patent/JP6313165B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Sealing Material Composition (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Description

本発明は、封止用シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法に関する。
従来、基板などに固定された１又は複数の半導体チップ上に封止用シートを配置し、その後、加熱下で加圧することにより半導体チップを封止用シートに埋め込む半導体装置の製造方法が知られている（例えば、特許文献１参照）。
特開２００６−１９７１４号公報
上述したような封止用シートは、使用される際には、吸着コレットにより持ち上げられ、搬送されることがある。しかしながら、持ち上げ時、搬送時等において、吸着コレットから封止用シートが落下するおそれがあった。一方で、封止用シートが硬すぎると半導体チップを好適に埋め込むことができないといった問題が発生する。
本発明は上述した課題に鑑みてなされたものであり、その目的は、搬送時等に吸着コレットから落下することを防止でき、且つ、半導体チップを好適に埋め込むことが可能な封止用シート、及び、セパレータ付き封止用シートを提供することにある。また、当該封止用シート、及び、当該セパレータ付き封止用シートを用いて製造された半導体装置を提供することにある。また、当該セパレータ付き封止用シートを用いた半導体装置の製造方法を提供することにある。
本発明者らは、前記課題について鋭意研究した。その結果、封止用シートの厚みと貯蔵弾性率Ｇ’との積が一定の範囲内にあれば、搬送時等に吸着コレットから封止用シートが落下することができ、且つ、半導体チップを封止用シートの好適に埋め込むことができることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る封止用シートは、
厚みｔ［ｍｍ］と５０℃における貯蔵弾性率Ｇ’［Ｐａ］との積αが、下記式１を満たすことを特徴とする。
式１ ： ３００≦α≦１．５×１０５
まず、厚みに関しては、薄いほど撓み易い一方、厚いほど撓み難い。また、貯蔵弾性率に関しては、値が小さいほど軟らかく撓み易い一方、値が大きいほど硬く撓み難い。従って、封止用シートの厚みが薄い場合には、ある程度、貯蔵弾性率を大きくしなければ、撓んでしまう。一方、封止用シートの厚みが厚い場合には、貯蔵弾性率があまり大きくなくても、撓まない。このように、封止用シートの厚みと貯蔵弾性率とは、撓みに関して密接に関連していることを本発明者らは見出した。そして、厚みと貯蔵弾性率との積αを３００以上とすれば、搬送時等に封止用シートが撓んで落下することを防止することが可能であることを本発明者らは見出した。
また、貯蔵弾性率が高すぎると撓みを抑制することはできるものの、半導体チップを埋め込むことができない。そこで、通常、封止用シートとして使用される厚みを考慮して、厚みと貯蔵弾性率との積αを１．５×１０５以下とすれば、好適に半導体チップを封止用シートに埋め込むことができることを本発明者らは見出した。
以上より、本発明の封止用シートによれば、厚みｔ［ｍｍ］と５０℃における貯蔵弾性率Ｇ’［Ｐａ］との積αが、上記式１を満たす範囲内にあるため、搬送時等に吸着コレットから封止用シートが落下することができ、且つ、半導体チップを封止用シートの好適に埋め込むことができる。
なお、貯蔵弾性率Ｇ’の測定温度について、搬送時の温度、すなわち、室温（２５℃）ではなく、５０℃としたのは、２５℃では測定誤差が大きくなるため、測定誤差が少なく且つ室温に近い温度を採用したことによる。
また、本発明に係るセパレータ付き封止用シートは、
前記封止用シートと、前記封止用シートの少なくとも一方の面に積層されたセパレータとを備え、
２５℃における曲げ弾性率Ｅ［Ｎ／ｍｍ２］と前記封止用シートの面積Ａ［ｍｍ２］との積βが、下記式２を満たすことを特徴とする。
式２ ： ４．０×１０６≦β≦１．７×１０９
面積に関しては、面積が大きいほど撓みやすくなり小さくなるほど撓みにくい。曲げ弾性率に関しては、値が小さいほど軟らかく撓み易い一方、値が大きいほど硬く撓み難い。従って、封止用シートの面積が大きい場合には、ある程度、曲げ弾性率を大きくしなければ、撓んでしまう。一方、封止用シートの面積が小さい場合には、曲げ弾性率があまり大きくなくても、撓まない。そして、厚みと曲げ弾性率との積βを４．０×１０６以上とすれば、搬送時等に封止用シートが撓んで落下することを防止することが可能である。また、面積が大きな場合には曲げ弾性率をある程度大きくする必要があるが、適切な範囲を超えた高い曲げ弾性率の時には埋まり込み性に問題が発生する。よってβの範囲を１．７×１０９以下にすることによって樹脂シートを変形、撓ませることなく好適に半導体チップを封止用シートに埋め込むことができる。
また、本発明に係る半導体装置は、前記封止用シートを用いて製造されたことを特徴とする。
前記封止用シートは、上記式１を満たすため、搬送時等に吸着コレットから落下することが抑制されている。また、前記封止用シートを用いているため、半導体チップが好適に封止用シートに埋め込まれている。そのため、製造される半導体装置は、歩留りが向上している。
また、本発明に係る半導体装置は、前記セパレータ付き封止用シートを用いて製造されたことを特徴とする。
前記セパレータ付き封止用シートは、上記式１を満たすため、搬送時等に吸着コレットから落下することが抑制されている。また、前記セパレータ付き封止用シートを用いているため、半導体チップが好適に封止用シートに埋め込まれている。そのため、製造される半導体装置は、歩留りが向上している。
前記構成において、前記封止用シートは、面積Ａが４００００ｍｍ２以上であることが好ましい。
また、前記構成において、前記セパレータ付き封止用シートは、前記封止用シートの面積Ａが４００００ｍｍ２以上であることが好ましい。
前記封止用シートは、上記式１を満たすため、撓みが抑制されている。従って、前記封止用シートの面積Ａを４００００ｍｍ２以上という大面積としても搬送時等に吸着コレットから落下することが抑制できる。
また、本発明に係る半導体装置の製造方法は、
半導体チップが支持体上に固定された積層体を準備する工程Ａと、
前記セパレータ付き封止用シートを準備する工程Ｂと、
前記セパレータ付き封止用シートを、前記積層体の前記半導体チップ上に配置する工程Ｃと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｄとを有することを特徴とする。
前記構成によれば、前記封止用シートは、上記式１を満たすため、搬送時等に吸着コレットから落下することが抑制されている。従って、当該セパレータ付き封止用シートを用いて製造される半導体装置の歩留りを向上させることができる。
本発明によれば、搬送時等に吸着コレットから落下することを防止でき、且つ、半導体チップを好適に埋め込むことが可能な封止用シート、及び、セパレータ付き封止用シートを提供することができる。また、当該封止用シート、及び、当該セパレータ付き封止用シートを用いて製造された半導体装置を提供することができる。また、当該セパレータ付き封止用シートを用いた半導体装置の製造方法を提供することができる。
本実施形態に係る両面セパレータ付き封止用シートの断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。ただし、本発明はこれらの実施形態のみに限定されるものではない。
（セパレータ付き封止用シート）
図１は、本実施形態に係るセパレータ付き封止用シートの断面模式図である。図１に示すように、セパレータ付き封止用シート１０は、封止用シート４０と、封止用シート４０の一方の面に積層されたセパレータ４１ａと、封止用シート４０の他方の面に積層されたセパレータ４１ｂとを備える。セパレータ４１ａ及びセパレータ４１ｂは、本発明のセパレータに相当する。
なお、本実施形態では、本発明のセパレータ付き封止用シートが、封止用シートの両面にセパレータが積層された場合、すなわち、両面セパレータ付き封止用シートについて説明するが、本発明のセパレータ付き封止用シートは、この例に限定されず、封止用シートの一方の面にのみセパレータが積層された場合、すなわち、片面セパレータ付き封止用シートであってもよい。
また、本実施形態では、セパレータ付き封止用シートについて説明するが、本発明は、セパレータが積層されていない封止用シートの単体であってもよい。なお、セパレータが積層されていない封止用シートとしては、例えば、セパレータ付き封止用シート１０においてセパレータ４１ａ及びセパレータ４１ｂが積層されていない形態（封止用シート４０の単体）を挙げることができる。
（封止用シート）
封止用シート４０は、厚みｔ［ｍｍ］と５０℃における貯蔵弾性率Ｇ’［Ｐａ］との積αが、下記式１を満たす。
式１ ： ３００≦α≦１．５×１０５
前記積αの下限値は、４００が好ましく、５００がより好ましい。また、前記積αの上限値は、１．４×１０５が好ましく、１．３×１０５がより好ましい。前記積αが、上記式１を満たす範囲内にあるため、搬送時等に吸着コレットから封止用シートが落下することを抑制でき、且つ、半導体チップを封止用シートの好適に埋め込むことができる。
封止用シート４０の前記厚みｔは、０．０５ｍｍ以上１．３ｍｍ以下であることが好ましく、０．１ｍｍ以上１．０ｍｍ以下であることがより好ましい。前記厚みｔを０．０５ｍｍ以上とすることにより半導体チップを好適に埋め込むことができる。一方、前記厚みｔを１．３ｍｍ以下とすることにより、製造される半導体装置の厚みを薄くすることができる。
なお、封止用シートの厚みとは、２５箇所をランダムに測定し、その測定厚さの平均値をいう。
封止用シート４０の前記貯蔵弾性率Ｇ’は、４００Ｐａ以上１８００００Ｐａ以下であることが好ましく、６００Ｐａ以上１７００００Ｐａ以下であることがより好ましい。前記貯蔵弾性率Ｇ’を４００Ｐａ以上とすることにより、樹脂流れを抑制し、半導体チップの埋め込み時の厚みコントロールを良好とすることができる。一方、前記貯蔵弾性率Ｇ’を１８００００Ｐａ以下とすることにより、良好に半導体チップを埋め込むことができる。
なお、前記貯蔵弾性率Ｇ’は、封止用シート成型後、且つ、熱硬化前の貯蔵弾性率をいう。前記貯蔵弾性率Ｇ’の測定方法は実施例記載の方法による。前記貯蔵弾性率Ｇ’［Ｐａ］は、無機充填剤（フィラー）の充填量、粒子径を変更するなど、封止用シート４０を構成する組成を変えることによりコントロールすることができる。
封止用シート４０は、熱硬化前の厚みｔ［ｍｍ］と熱硬化後の２５℃における貯蔵弾性率Ｅ’［Ｐａ］との積γが、１２０００００以上であることが好ましく、１５０００００以上であることがより好ましい。厚みに関して、薄いほど外部からの衝撃に弱い一方、厚いほど外部からの衝撃に強い。また、熱硬化後の貯蔵弾性率に関しては、値が小さいほど軟らかく外部からの衝撃に弱い一方、一方、値が大きいほど硬く外部からの衝撃に強い。従って、封止用シートの厚みが薄い場合には、ある程度、熱硬化後の貯蔵弾性率が小さくても、外部からの衝撃等から好適に半導体チップを保護することができる。一方、封止用シートの厚みが薄い場合には、熱硬化後の貯蔵弾性率をある程度大きくしなければ、外部からの衝撃等から好適に半導体チップを保護することができない。このように、封止用シートの厚みと熱硬化後の貯蔵弾性率とは、封止後の半導体チップ保護性に関して、密接に関連していることを本発明者らは見出した。そして、前記積γを１２０００００以上とすれば、熱硬化後の封止用シート４０は良好な硬さを有し、その結果、外部からの衝撃等から好適に半導体チップを保護することができることを本発明者らは見出した。
以上より、前記積γを１２０００００以上とすれば、外部からの衝撃等から好適に半導体チップを保護することができる。
封止用シート４０の平面視での面積Ａは、４００００ｍｍ２以上であることが好ましい。より好ましくは、７０６５０ｍｍ２以上であり、さらに好ましくは、９００００ｍｍ２以上である。封止用シート４０は、上記式１を満たすため、撓みが抑制されている。従って、封止用シート４０の面積Ａを４００００ｍｍ２以上という大面積としても搬送時等に吸着コレットから落下することが抑制できる。また、大面積で使用できれば生産効率が向上する点で優れる。また、前記面積Ａは、大きいほど好ましいが、搬送時等に吸着コレットから落下し難くできる点で、例えば、５６２５００ｍｍ２以下であり、好ましくは、５０００００ｍｍ２以下である。
また、封止用シート４０の平面視での形状は、特に限定されないが、矩形や円形とすることができる。なかでも、各辺の長さが２００ｍｍ以上且つ各辺の長さが７５０ｍｍ以下の矩形が好ましい。なお、全ての辺の長さが２００ｍｍの場合、前記面積Ａは、４００００ｍｍ２となり全ての辺の長さが７５０ｍｍの場合、前記面積Ａは、５６２５００ｍｍ２となる。
封止用シート４０の構成材料は、エポキシ樹脂、及び、硬化剤としてのフェノール樹脂を含むことが好ましい。これにより、良好な熱硬化性が得られる。
前記エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
前記フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
前記フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
封止用シート４０中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２．５重量％以上が好ましく、３．０重量％以上がより好ましい。２．５重量％以上であると、半導体チップ２３、半導体ウエハ２２などに対する接着力が良好に得られる。封止用シート４０中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましく、１０重量％以下がより好ましい。２０重量％以下であると、吸湿性を低減できる。
封止用シート４０は、熱可塑性樹脂を含んでもよい。これにより、未硬化時のハンドリング性や、硬化物の低応力性が得られる。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。なかでも、低応力性、低吸水性という観点から、スチレン−イソブチレン−スチレンブロック共重合体が好ましい。
封止用シート４０中の熱可塑性樹脂の含有量は、１．５重量％以上、２．０重量％以上とすることができる。１．５重量％以上であると、柔軟性、可撓性が得られる。封止用シート４０中の熱可塑性樹脂の含有量は、６重量％以下が好ましく、４重量％以下がより好ましい。４重量％以下であると、半導体チップ２３や半導体ウエハ２２との接着性が良好である。
封止用シート４０は、無機充填剤を含むことが好ましい。
前記無機充填剤は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。
シリカとしては、シリカ粉末が好ましく、溶融シリカ粉末がより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末が好ましい。なかでも、平均粒径が１０〜３０μｍの範囲のものが好ましく、１５〜２５μｍの範囲のものがより好ましい。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
封止用シート４０中の前記無機充填剤の含有量は、封止用シート４０全体に対して、７５〜９５重量％であることが好ましく、より好ましくは、７８〜９５重量％である。前記無機充填剤の含有量が封止用シート４０全体に対して７５重量％以上であると、熱膨張率を低く抑えられることにより，熱衝撃よる機械的な破壊を抑制することができる。一方、前記無機充填剤の含有量が封止用シート４０全体に対して９５重量％以下であると、柔軟性、流動性、接着性がより良好となる。
封止用シート４０は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物；２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物；などが挙げられる。なかでも、混練時の温度上昇によっても硬化反応が急激に進まず、封止用シート４０を良好に作製できるという理由から、２−フェニル−４，５−ジヒドロキシメチルイミダゾールが好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
封止用シート４０は、難燃剤成分を含むことが好ましい。これにより、部品ショートや発熱などにより発火した際の、燃焼拡大を低減できる。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン系難燃剤などを用いることができる。
少量でも難燃効果を発揮するという観点から、ホスファゼン系難燃剤に含まれるリン元素の含有率は、１２重量％以上であることが好ましい。
封止用シート４０中の難燃剤成分の含有量は、全有機成分（無機フィラーを除く）中、１０重量％以上が好ましく、１５重量％以上がより好ましい。１０重量％以上であると、難燃性が良好に得られる。封止用シート４０中の熱可塑性樹脂の含有量は、３０重量％以下が好ましく、２５重量％以下がより好ましい。３０重量％以下であると、硬化物の物性低下（具体的には、ガラス転移温度や高温樹脂強度などの物性の低下）が少ない傾向がある。
封止用シート４０は、シランカップリング剤を含むことが好ましい。シランカップリング剤としては特に限定されず、３−グリシドキシプロピルトリメトキシシランなどが挙げられる。
封止用シート４０中のシランカップリング剤の含有量は、０．１〜３重量％が好ましい。０．１重量％以上であると、硬化物の強度が十分得られ吸水率を低くできる。３重量％以下であると、アウトガス量を低くできる。
封止用シート４０は、着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。着色された封止用シート４０は、優れたマーキング性を有しているので、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報（文字情報、図形情報など）を、優れた視認性で視認することが可能になる。更に、封止用シート４０は、製品別に色分けすることも可能である。封止用シート４０を有色にする場合（無色・透明ではない場合）、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
封止用シート４０を着色する際には、目的とする色に応じて、色材（着色剤）を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は２種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
なお、封止用シート４０には、上記の各成分以外に必要に応じて、他の添加剤を適宜配合できる。
封止用シート４０の製造方法は特に限定されないが、封止用シート４０を形成するための樹脂組成物の混練物を調製し、得られた混練物を塗工する方法や、得られた混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに封止用シート４０を作製できるので、半導体チップ２３が揮発した溶剤により影響を受けることを抑制することができる。
具体的には、後述の各成分をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物を塗工又は塑性加工によりシート状にする。混練条件として、温度は、上述の各成分の軟化点以上であることが好ましく、例えば３０〜１５０℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃である。時間は、例えば１〜３０分間、好ましくは５〜１５分間である。
混練は、減圧条件下（減圧雰囲気下）で行うことが好ましい。これにより、脱気できるとともに、混練物への気体の侵入を防止できる。減圧条件下の圧力は、好ましくは０．１ｋｇ／ｃｍ２以下、より好ましくは０．０５ｋｇ／ｃｍ２以下である。減圧下の圧力の下限は特に限定されないが、例えば、１×１０−４ｋｇ／ｃｍ２以上である。
混練物を塗工して封止用シート４０を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塗工することが好ましい。塗工方法としては特に制限されず、バーコート法、ナイフコート法，スロットダイ法等を挙げることができる。塗工時の温度としては、上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
混練物を塑性加工して封止用シート４０を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などなどが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
なお、封止用シート４０は、適当な溶剤に封止用シート４０を形成するための樹脂等を溶解、分散させてワニスを調整し、このワニスを塗工して得ることもできる。
両面セパレータ付き封止用シート１０においては、両面セパレータ付き封止用シート１０の２５℃における曲げ弾性率Ｅ［Ｎ／ｍｍ２］と封止用シート４０の面積Ａ［ｍｍ２］との積βが、下記式２を満たすことが好ましい。
式２ ： ４．０×１０６≦β≦１．７×１０９
前記積βの下限値は、１．０×１０７が好ましく、５．０×１０７がより好ましい。また、前記積βの上限値は、１．５×１０９が好ましく、１．０×１０９がより好ましい。前記積βが、上記式２を満たす範囲内にあると、両面セパレータ付き封止用シート１０の撓みを抑制しつつ、半導体チップへの樹脂の埋まり込み性も良好となる。
両面セパレータ付き封止用シート１０の２５℃における曲げ弾性率Ｅは、１００Ｎ／ｍｍ２以上３０００Ｎ／ｍｍ２以下であることが好ましく、２００Ｎ／ｍｍ２以上５００Ｎ／ｍｍ２以下であることがより好ましい。前記曲げ弾性率Ｅを１００Ｎ／ｍｍ２以上とすることにより、樹脂流れを抑制し、半導体チップの埋め込み時の厚みコントロールを良好とすることができる。一方、前記曲げ弾性率Ｅを３０００Ｎ／ｍｍ２以下とすることにより、良好に半導体チップを埋め込むことができる。
なお、前記曲げ弾性率Ｅは、封止用シート成型後、且つ、熱硬化前の曲げ弾性率をいう。前記曲げ弾性率の測定方法は実施例記載の方法による。前記曲げ弾性率Ｅ［Ｐａ］は、無機充填剤（フィラー）の充填量、粒子径を変更するなど、封止用シート４０を構成する組成を変えることによりコントロールすることができる。
（セパレータ）
セパレータ４１ａ及びセパレータ４１ｂとしては、封止用シート４０と一体となり、セパレータ付き封止用シート１０として前記積βが前記式２を満たすように選択されることが好ましい。特に、封止用シート４０と一体となり、セパレータ付き封止用シート１０として２５℃における前記曲げ弾性率Ｅが前記数値範囲内となるように選択されることが好ましい。
なお、本実施形態では、本発明のセパレータ付き封止用シート１０が両面セパレータ付き封止用シートである場合について説明している。そのため、本発明の「セパレータ付き封止用シートの２５℃における曲げ弾性率Ｅ」は、セパレータ４１ａ、セパレータ４１ｂ、及び、封止用シート４０が一体となったセパレータ付き封止用シート１０全体の２５℃における曲げ弾性率に相当するものとして説明している。ただし、本発明のセパレータ付き封止用シートが、片面セパレータ付き封止用シートである場合、本発明の「セパレータ付き封止用シートの２５℃における曲げ弾性率Ｅ」は、封止用シートと、前記封止用シートのいずれか一方の面に積層されたセパレータとが一体となった片面セパレータ付き封止用シート全体の２５℃における曲げ弾性率に相当する。
セパレータ４１ａ及びセパレータ４１ｂを構成する具体的な材料としては、例えば、紙などの紙系基材；布、不織布、フェルト、ネットなどの繊維系基材；金属箔、金属板などの金属系基材；プラスチックシートなどのプラスチック系基材；ゴムシートなどのゴム系基材；発泡シートなどの発泡体や、これらの積層体［特に、プラスチック系基材と他の基材との積層体や、プラスチックシート同士の積層体など］等の適宜な薄葉体を用いることができる。本発明では、プラスチック系基材を好適に用いることができる。前記プラスチック系基材の素材としては、例えば、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、エチレン−プロピレン共重合体等のオレフィン系樹脂；エチレン−酢酸ビニル共重合体（ＥＶＡ）、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体等のエチレンをモノマー成分とする共重合体；ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリブチレンテレフタレート（ＰＢＴ）等のポリエステル；アクリル系樹脂；ポリ塩化ビニル（ＰＶＣ）；ポリウレタン；ポリカーボネート；ポリフェニレンスルフィド（ＰＰＳ）；ポリアミド（ナイロン）、全芳香族ポリアミド（アラミド）等のアミド系樹脂；ポリエーテルエーテルケトン（ＰＥＥＫ）；ポリイミド；ポリエーテルイミド；ポリ塩化ビニリデン；ＡＢＳ（アクリロニトリル−ブタジエン−スチレン共重合体）；セルロース系樹脂；シリコーン樹脂；フッ素樹脂などが挙げられる。セパレータ４１ａは単層であってもよく２種以上の複層でもよい。なお、セパレータ４１ａの製造方法としては、従来公知の方法により形成することができる。
セパレータ４１ａ及びセパレータ４１ｂは、剥離処理されてもよく、離型処理されてなくてもよい。
前記離型処理に用いられる離型剤としては、フッ素系離型剤、長鎖アルキルアクリレート系離型剤、シリコーン系離型剤等を挙げることができる。なかでも、シリコーン系離型剤が好ましい。
セパレータ４１ａ及びセパレータ４１ｂの厚さは、特に限定されないが、大面積になった場合に生じやすいと思われる撓み防止の観点から５０μｍ以上が好ましく、７５μｍ以上であることがより好ましい。また、セパレータの剥離し易さの観点から、３００μｍ以下であることが好ましく、２００μｍ以下であることがより好ましい。
セパレータ４１ｂの厚さは、特に限定されないが、セパレータ剥離時のハンドリング性の観点から１０μｍ以上が好ましく、２５μｍ以上であることがより好ましい。また、セパレータの剥離し易さの観点から、２００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。
次に、両面セパレータ付き封止用シート１０を用いた半導体装置の製造方法について説明する。
（半導体装置の製造方法）
本実施の形態に係る半導体装置の製造方法について、図２〜図１０を参照しながら以下に説明する。図２〜図１０は、本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。以下ではまず、いわゆるＦａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）と呼称される半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、
半導体チップが仮固定材上に仮固定された積層体を準備する工程Ａと、
セパレータ付き封止用シートを準備する工程Ｂと、
前記セパレータ付き封止用シートを前記積層体の前記半導体チップ上に配置する工程Ｃと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｄとを少なくとも含む。
［積層体準備工程］
図２に示すように、本実施形態に係る半導体装置の製造方法では、まず、半導体チップ５３が仮固定材６０上に仮固定された積層体５０を準備する（工程Ａ）。積層体５０は、例えば、以下の仮固定材準備工程と半導体チップ仮固定工程とにより得られる。
＜仮固定材準備工程＞
仮固定材準備工程では、支持基材６０ｂ上に熱膨張性粘着剤層６０ａが積層された仮固定材６０を準備する（図２参照）。なお、熱膨張性粘着剤層に代えて、放射線硬化型粘着剤層を用いることもできる。本実施形態では、熱膨張性粘着剤層を備える仮固定材６０について説明する。ただし、支持基材上に熱膨張性粘着剤層が積層された仮固定材については、特開２０１４−０１５４９０号公報等に詳細に記載されているので、以下では、簡単に説明することとする。
（熱膨張性粘着剤層）
熱膨張性粘着剤層６０ａは、ポリマー成分と、発泡剤とを含む粘着剤組成物により形成することができる。ポリマー成分（特にベースポリマー）としては、アクリル系ポリマー（「アクリルポリマーＡ」と称する場合がある）を好適に用いることができる。アクリルポリマーＡとしては、（メタ）アクリル酸エステルを主モノマー成分として用いたものが挙げられる。前記（メタ）アクリル酸エステルとしては、例えば、（メタ）アクリル酸アルキルエステル（例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、ｓｅｃ−ブチルエステル、ｔ−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、２−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数１〜３０、特に炭素数４〜１８の直鎖状又は分岐鎖状のアルキルエステル等）及び（メタ）アクリル酸シクロアルキルエステル（例えば、シクロペンチルエステル、シクロヘキシルエステル等）などが挙げられる。これらの（メタ）アクリル酸エステルは単独で又は２種以上を併用してもよい。
なお、前記アクリルポリマーＡは、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記（メタ）アクリル酸エステルと共重合可能な他の単量体成分に対応する単位を含んでいてもよい。
アクリルポリマーＡの重量平均分子量は、特に制限されないが、好ましくは３５万〜１００万、更に好ましくは４５万〜８０万程度である。
熱膨張性粘着剤層６０ａは、前述のように、熱膨張性を付与するための発泡剤を含有している。そのため、仮固定材６０の熱膨張性粘着剤層６０ａ上に封止体５８が形成された状態で（図６参照）、任意な時に仮固定材６０を少なくとも部分的に加熱して、該加熱された熱膨張性粘着剤層６０ａの部分に含有されている発泡剤を発泡及び／又は膨張させることにより、熱膨張性粘着剤層６０ａが少なくとも部分的に膨張し、この熱膨張性粘着剤層６０ａの少なくとも部分的な膨張により、該膨張した部分に対応した粘着面（封止体５８との界面）が凹凸状に変形して、該熱膨張性粘着剤層６０ａと封止体５８との接着面積が減少し、これにより、両者間の接着力が減少し、封止体５８を仮固定材６０から剥離させることができる（図７参照）。
（発泡剤）
熱膨張性粘着剤層６０ａにおいて用いられている発泡剤としては、特に制限されず、公知の発泡剤から適宜選択することができる。発泡剤は単独で又は２種以上組み合わせて使用することができる。発泡剤としては、熱膨張性微小球を好適に用いることができる。
（熱膨張性微小球）
熱膨張性微小球としては、特に制限されず、公知の熱膨張性微小球（種々の無機系熱膨張性微小球や、有機系熱膨張性微小球など）から適宜選択することができる。熱膨張性微小球としては、混合操作が容易である観点などより、マイクロカプセル化されている発泡剤を好適に用いることができる。このような熱膨張性微小球としては、例えば、イソブタン、プロパン、ペンタンなどの加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた微小球などが挙げられる。前記殻は、熱溶融性物質や熱膨張により破壊する物質で形成される場合が多い。前記殻を形成する物質として、例えば、塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホンなどが挙げられる。
熱膨張性粘着剤層の厚さは、特に制限されず、接着力の低減性などにより適宜に選択することができ、例えば、５μｍ〜３００μｍ（好ましくは２０μｍ〜１５０μｍ）程度である。
なお、熱膨張性粘着剤層は単層、複層の何れであってもよい。
本実施形態では、熱膨張性粘着剤層には、各種添加剤（例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていても良い。
（支持基材）
支持基材６０ｂは、仮固定材６０の強度母体となる薄板状部材である。支持基材６０ｂの材料としては取り扱い性や耐熱性等を考慮して適宜選択すればよく、例えばＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料、ガラスやシリコンウェハ等を用いることができる。これらの中でも、耐熱性や強度、再利用可能性等の観点から、ＳＵＳプレートが好ましい。
支持基材６０ｂの厚さは目的とする強度や取り扱い性を考慮して適宜選択することができ、好ましくは１００〜５０００μｍであり、より好ましくは３００〜２０００μｍである。
（仮固定材の形成方法）
仮固定材６０は、支持基材６０ｂ上に熱膨張性粘着剤層６０ａを形成することにより得られる。熱膨張性粘着剤層は、例えば、粘着剤と、発泡剤（熱膨張性微小球など）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤、発泡剤（熱膨張性微小球など）、および必要に応じて溶媒やその他の添加剤を含む混合物を、支持基材６０ｂ上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して熱膨張性粘着剤層を形成し、これを支持基材６０ｂ上に転写（移着）する方法などにより、熱膨張性粘着剤層を形成することができる。
（熱膨張性粘着剤層の熱膨張方法）
本実施形態では、熱膨張性粘着剤層は、加熱により熱膨張させることができる。加熱処理方法としては、例えば、ホットプレート、熱風乾燥機、近赤外線ランプ、エアードライヤーなどの適宜な加熱手段を利用して行うことができる。加熱処理時の加熱温度は、熱膨張性粘着剤層中の発泡剤（熱膨張性微小球など）の発泡開始温度（熱膨張開始温度）以上であればよいが、加熱処理の条件は、発泡剤（熱膨張性微小球など）の種類等による接着面積の減少性、支持基材、半導体チップを含む封止体等の耐熱性、加熱方法（熱容量、加熱手段等）などにより適宜設定できる。一般的な加熱処理条件としては、温度１００℃〜２５０℃で、１秒間〜９０秒間（ホットプレートなど）または５分間〜１５分間（熱風乾燥機など）である。なお、加熱処理は使用目的に応じて適宜な段階で行うことができる。また、加熱処理時の熱源としては、赤外線ランプや加熱水を用いることができる場合もある。
＜半導体チップ仮固定工程＞
半導体チップ仮固定工程では、準備した仮固定材６０上に複数の半導体チップ５３をその回路形成面５３ａが仮固定材６０に対向するように配置し、仮固定する（図２参照）。半導体チップ５３の仮固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
半導体チップ５３の配置のレイアウトや配置数は、仮固定材６０の形状やサイズ、目的とするパッケージの生産数などに応じて適宜設定することができ、例えば、複数行で、かつ複数列のマトリックス状に整列させて配置することができる。積層体５０（仮固定材６０）の平面視での形状及びサイズとしては、特に限定されないが、セパレータ付き封止用シート１０と同じとすることができる。以上、積層体準備工程の一例を示した。
［両面セパレータ付き封止用シートを準備する工程］
また、本実施形態に係る半導体装置の製造方法では、両面セパレータ付き封止用シート１０（図１参照）を準備する（工程Ｂ）。
［両面セパレータ付き封止用シートを持ち上げる工程］
工程Ｂの後、図３に示すように、両面セパレータ付き封止用シート１０を、セパレータ４１ａを介して吸着コレット１９により持ち上げる。なお、両面セパレータ付き封止用シート１０のセパレータ４１ａと封止用シート１１との界面、及び、封止用シート１１とセパレータ４１ｂとの界面は、自重によって剥離しない程度の剥離力で貼り付いている。
本実施形態において、封止用シート４０は、厚みｔ［ｍｍ］と５０℃における貯蔵弾性率Ｇ’［Ｐａ］との積αが上記式１を満たすため、封止用シート４０が撓んで吸着コレット１９と両面セパレータ付き封止用シート１０との間に隙間ができることが抑制できる。その結果、吸着コレット１９から両面セパレータ付き封止用シート１０が落下することが抑制されている。
［両面セパレータ付き封止用シートからセパレータを剥離する工程］
次に、両面セパレータ付き封止用シート１０からセパレータ４１ｂを剥離する。なお、両面セパレータ付き封止用シート１０のセパレータ４１ａと封止用シート４０との界面での剥離力は、セパレータ４１ｂの剥離の際に剥離しない程度の剥離力で貼り付いている。
［封止用シートと積層体とを配置する工程］
次に、図４に示すように、下側加熱板６２上に積層体５０を半導体チップ５３が仮固定された面を上にして配置するとともに、積層体５０の半導体チップ５３が仮固定された面上にセパレータ４１ａ付きの封止用シート４０を配置する（工程Ｃ）。この工程においては、下側加熱板６２上にまず積層体５０を配置し、その後、積層体５０上にセパレータ４１ａ付きの封止用シート４０を配置してもよく、積層体５０上にセパレータ４１ａ付きの封止用シート４０を先に積層し、その後、積層体５０とセパレータ４１ａ付きの封止用シート４０とが積層された積層物を下側加熱板６２上に配置してもよい。
［封止体を形成する工程］
次に、図５に示すように、下側加熱板６２と上側加熱板６４とにより熱プレスして、半導体チップ５３を封止用シート４０に埋め込み、半導体チップ５３が封止用シート４０に埋め込まれた封止体５８を形成する（工程Ｄ）。封止用シート４０は、半導体チップ５３及びそれに付随する要素を外部環境から保護するための封止樹脂として機能することとなる。これにより、仮固定材６０上に仮固定されている半導体チップ５３が封止用シート４０に埋め込まれた封止体５８が得られる。
具体的に、半導体チップ５３を封止用シート４０に埋め込む際の熱プレス条件としては、温度が、好ましくは４０〜１５０℃、より好ましくは６０〜１２０℃であり、圧力が、例えば、０．１〜１０ＭＰａ、好ましくは０．５〜８ＭＰａであり、時間が、例えば０．３〜１０分間、好ましくは０．５〜５分間である。また、熱プレス方法としては、平行平板プレスやロールプレスが挙げられる。なかでも、平行平板プレスが好ましい。
これにより、半導体チップ５３が封止用シート４０に埋め込まれた半導体装置を得ることができる。また、封止用シート４０の半導体チップ５３及び仮固定材６０への密着性および追従性の向上を考慮すると、減圧条件下においてプレスすることが好ましい。
前記減圧条件としては、圧力が、例えば、０．１〜５ｋＰａ、好ましくは、０．１〜１００Ｐａであり、減圧保持時間（減圧開始からプレス開始までの時間）が、例えば、５〜６００秒であり、好ましくは、１０〜３００秒である。
［他のセパレータ剥離工程］
次に、もう一方のセパレータ４１ａを剥離する（図６参照）。
［熱硬化工程］
次に、封止用シート４０を熱硬化させる。具体的には、例えば、仮固定材６０上に仮固定されている半導体チップ５３が封止用シート４０に埋め込まれた封止体５８全体を加熱する。
熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは１８０分以下、より好ましくは１２０分以下である。また、必要に応じて加圧してもよく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
［熱膨張性粘着剤層剥離工程］
次に、図７に示すように、仮固定材６０を加熱して熱膨張性粘着剤層６０ａを熱膨張させることにより、熱膨張性粘着剤層６０ａと封止体５８との間で剥離を行う。あるいは、支持基材６０ｂと熱膨張性粘着剤層６０ａとの界面で剥離を行い、その後、熱膨張性粘着剤層６０ａと封止体５８との界面で熱膨張による剥離を行うという手順も好適に採用することができる。いずれも場合であっても、熱膨張性粘着剤層６０ａ加熱して熱膨張させその粘着力を低下させることで、熱膨張性粘着剤層６０ａと封止体５８との界面での剥離を容易に行うことができる。熱膨張の条件としては、上述の「熱膨張性粘着剤層の熱膨張方法」の欄の条件を好適に採用することができる。特に、熱膨張性粘着剤層は、前記熱硬化工程における加熱では剥離せず、この熱膨張性粘着剤層剥離工程における加熱において剥離する構成であることが好ましい。
［封止用シートを研削する工程］
次に、必要に応じて、図８に示すように、封止体５８の封止用シート４０を研削して半導体チップ５３の裏面５３ｃを表出させる。封止用シート４０を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。
（再配線形成工程）
本実施形態ではさらに、封止体５８の半導体チップ５３の回路形成面５３ａに再配線６９を形成する再配線形成工程を含むことが好ましい。再配線形成工程では、上記仮固定材６０の剥離後、上記露出した半導体チップ５３と接続する再配線６９を封止体５８上に形成する（図９参照）。
再配線の形成方法としては、例えば、露出している半導体チップ５３上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線６９を形成することができる。
かかる後に、再配線６９及び封止体５８上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
（バンプ形成工程）
次いで、形成した再配線６９上にバンプ６７を形成するバンピング加工を行ってもよい（図９参照）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。
（ダイシング工程）
最後に、半導体チップ５３、封止用シート４０及び再配線６９などの要素からなる積層体のダイシングを行う（図１０参照）。これにより、チップ領域の外側に配線を引き出した半導体装置５９を得ることができる。
上述した実施形態では、本発明の「積層体」が、「半導体チップ５３が仮固定材６０上に仮固定された積層体５０」である場合について説明した。しかしながら、本発明における「積層体」は、この例に限定されず、ある程度の強度を有する支持体に半導体チップが固定されたものであればよい。すなわち、「積層体」が、「半導体チップが支持体上に固定された積層体」であればよい。本発明における「積層体」の他の例としては、例えば、「半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体」（いわゆる、チップオンウエハ）や、「半導体チップが有機基板に搭載された積層体」を挙げることができる。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
実施例で使用した成分について説明する。
エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｐ．軟化点８０℃）
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
シランカップリング剤：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
熱可塑性樹脂：三菱レイヨン株式会社製のＪ−５８００（アクリルゴム系応力緩和剤）
フィラー：電気化学工業社製のＦＢ−９４５４ＦＣ（溶融球状シリカ粉末、平均粒子径１７．６μｍ）
カーボンブラック：三菱化学社製の＃２０（粒子径５０ｎｍ）
［封止用シートの作製］
（実施例１〜１２、比較例１〜８）
表１に記載の配合比に従い、各成分を配合し、ロール混練機により６０〜１２０℃、１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、製造例１〜５に係る混練物（樹脂組成物Ａ〜Ｅ）を調製した。
次いで、得られた樹脂組成物を、平板プレス法により、シート状に形成した。樹脂組成物の種類、シートの厚さ、及び、面積の組み合わせは、表２の通りとした。以上により、実施例１〜１２、比較例１〜８に係る封止用シートを得た。なお、本実施例では、面積２５００００ｍｍ２は、縦５００ｍｍ×横５００ｍｍとし、面積４００００ｍｍ２は、縦２００ｍｍ×横２００ｍｍとしている。
［両面セパレータ付き封止用シートの作製］
上記にて作製した各封止用シートの両面に、三菱樹脂株式会社製のシリコーン離形処理済みＭＲＵ−５０（本発明のセパレータに相当、厚さ５０μｍ）を貼り付けた。これにより、実施例１〜１２、比較例１〜８に係る両面セパレータ付き封止用シートを得た。
Figure 0006313165
［封止用シートの５０℃における貯蔵弾性率Ｇ’の測定］
粘弾性測定装置ＡＲＥＳ（レオメトリックス・サイエンティフィック社製）を用い、実施例１〜１２、比較例１〜８に係る封止用シートの５０℃における貯蔵弾性率Ｇ’を測定した。測定条件は、以下の通りとした。その際の５０℃の値を５０℃における貯蔵弾性率Ｇ’とした。結果を表２に示す。なお、測定は、実施例１〜１２、比較例１〜８と組成を同じとし、厚さを１ｍｍとした封止用シートを平板プレスにて作成した後、２５ｍｍφの形状に加工して行なった。
＜貯蔵弾性率Ｇ’の測定条件＞
測定温度：４０〜１３０℃
昇温速度：１０℃／ｍｉｎ
プレートタイプ：パラレルプレート、２５ｍｍφ
周波数：１Ｈｚ
ひずみ量：１０％
サンプルサイズ：２５ｍｍφ×厚さ１ｍｍ
［セパレータ付き封止用シートの２５℃における曲げ弾性率Ｅの測定］
測定オートグラフ（島津製作所製）を用い、実施例１〜１２、比較例１〜８に係るセパレータ付き封止用シートの２５℃における曲げ弾性率Ｅを測定した。測定条件は、以下の通りとした。結果を表２に示す。なお、測定は、封止用シートに両面にセパレータをつけたままの状態で行なった。
＜曲げ弾性率Ｅの測定条件＞
測定温度：２５℃
サンプルサイズ：１０ｍｍ幅×厚み５ｍｍ
ストローク：５ｍｍ/ｍｉｎ
［封止用シートの熱硬化後の２５℃における貯蔵弾性率Ｅ’の測定］
実施例、比較例に係る封止用シートを１５０℃で１時間加熱し、熱硬化させた。次に、フィルム粘弾性測定装置ＲＳＡ−３（ティー・エイ・インスツルメンツ社製）を用い、実施例１〜１２、比較例１〜８に係る封止用シートの熱硬化後の２５℃における貯蔵弾性率Ｅ’を測定した。測定条件は、以下の通りとした。結果を表２に示す。
＜貯蔵弾性率Ｅ’の測定条件＞
測定温度：−２０〜３００℃
昇温速度：１０℃／ｍｉｎ
測定モード：引張
周波数：１Ｈｚ
ひずみ量：０．０５％
サンプルサイズ：縦２０ｍｍ×横１ｍｍ×厚さ０．０５ｍｍ
［ハンドリング性評価］
実施例１〜１２、比較例１〜８の両面セパレータ付き封止用シートを、片側の離型処理フィルムを介して吸着コレットにより持ち上げ、もう片側の離型処理フィルムを剥離した時の封止用シートの落下の有無を確認した。落下せず、且つ、目視にて樹脂の変形や割れが無い場合を○、落下したり、樹脂変形や割れ・ひびが発見された場合を×とした。結果を表２に示す。
なお、吸着コレットとしては、以下のものを用いた。また吸着条件は、以下の通りとした。
＜吸着条件＞
吸着パッド３０ｍｍφ×８個
真空度−６０ｋＰａ
［埋め込み性評価］
まず、縦２００ｍｍ×横２００ｍｍ×厚さ１．１ｍｍのガラスプレートを準備した。このガラスプレート上に仮固定材（日東電工株式会社製REVALPHA No.3195V）をラミネーターにて貼付た。さらに、その上に縦７ｍｍ×横７ｍｍ×厚さ０．４ｍｍのチップを縦１３個×横１３個のマトリックス状に配置した。チップ実装間隔（チップの端とチップの端との間隔）は、１６ｍｍとした。このガラスキャリアに厚み０．６ｍｍに予めシート化した封止用シートを積層し真空プレス装置（装置名：ＶＡＣＵＵＭ ＡＣＥ、ミカドテクノス社製）を用いて熱プレスした。次に、６０℃のホットプレート上にて不要樹脂を取り除くトリミングを行った。その後、１５０℃１時間の加熱処理を行い、樹脂を硬化させた。その後、１８５℃の熱板上で仮止め材を剥離し封止体を得た。
得られた封止体のチップ露出面のチップと樹脂の境界部分の顕微鏡観察（装置名：ＶＨＸ−２０００、キーエンス社製）を行い、チップ端部に未充填領域もしくは空気の噛み込み痕が観察された場合を埋め込み性×、観察されなかった場合を埋め込み性○として評価した。結果を表２に示す。
Figure 0006313165
１０ 両面セパレータ付き封止用シート
４０ 封止用シート
４１ａ、４１ｂ セパレータ
５０ 積層体
５３ 半導体チップ
５８ 封止体
５９ 半導体装置
６０ 仮固定材

Claims (7)

  1. 厚みｔ［ｍｍ］と５０℃における貯蔵弾性率Ｇ’［Ｐａ］との積αが、下記式１を満たすことを特徴とする熱硬化性の封止用樹脂シート。
    式１ ： ３００≦α≦１．５×１０５
  2. 請求項１に記載の封止用樹脂シートと、前記封止用樹脂シートの少なくとも一方の面に積層されたセパレータとを備えたセパレータ付き封止用シートであって、
    ２５℃における曲げ弾性率Ｅ［Ｎ／ｍｍ２］と前記封止用樹脂シートの面積Ａ［ｍｍ２］との積βが、下記式２を満たすことを特徴とするセパレータ付き封止用シート。
    式２ ： ４．０×１０６≦β≦１．７×１０９
  3. 請求項１に記載の封止用樹脂シートを用いて製造された半導体装置。
  4. 請求項２に記載のセパレータ付き封止用シートを用いて製造された半導体装置。
  5. 前記封止用樹脂シートの面積Ａが４００００ｍｍ２以上であることを特徴とする請求項１に記載の封止用樹脂シート。
  6. 前記封止用樹脂シートの面積Ａが４００００ｍｍ２以上であることを特徴とする請求項２に記載のセパレータ付き封止用シート。
  7. 半導体チップが支持体上に固定された積層体を準備する工程Ａと、
    請求項２に記載のセパレータ付き封止用シートを準備する工程Ｂと、
    前記セパレータ付き封止用シートを、前記積層体の前記半導体チップ上に配置する工程Ｃと、
    前記半導体チップを前記封止用樹脂シートに埋め込み、前記半導体チップが前記封止用樹脂シートに埋め込まれた封止体を形成する工程Ｄとを有することを特徴とする半導体装置の製造方法。
JP2014175772A 2014-08-29 2014-08-29 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法 Active JP6313165B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2014175772A JP6313165B2 (ja) 2014-08-29 2014-08-29 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
CN201910870833.6A CN110600434A (zh) 2014-08-29 2015-08-06 密封用片、带隔片的密封用片、半导体装置、及半导体装置的制造方法
US15/506,884 US20170278716A1 (en) 2014-08-29 2015-08-06 Sealing sheet, sealing sheet with separator, semiconductor device, and production method for semiconductor device
CN201580046113.8A CN106795418B (zh) 2014-08-29 2015-08-06 密封用片、带隔片的密封用片、半导体装置、及半导体装置的制造方法
SG11201701445PA SG11201701445PA (en) 2014-08-29 2015-08-06 Sealing sheet, sealing sheet with separator, semiconductor device, and production method for semiconductor device
EP15836357.2A EP3187561B1 (en) 2014-08-29 2015-08-06 Sealing sheet with a separator and production method for semiconductor device
PCT/JP2015/072379 WO2016031521A1 (ja) 2014-08-29 2015-08-06 封止用シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
TW104127979A TWI709642B (zh) 2014-08-29 2015-08-26 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014175772A JP6313165B2 (ja) 2014-08-29 2014-08-29 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016050240A JP2016050240A (ja) 2016-04-11
JP6313165B2 true JP6313165B2 (ja) 2018-04-18

Family

ID=55399420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014175772A Active JP6313165B2 (ja) 2014-08-29 2014-08-29 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20170278716A1 (ja)
EP (1) EP3187561B1 (ja)
JP (1) JP6313165B2 (ja)
CN (2) CN110600434A (ja)
SG (1) SG11201701445PA (ja)
TW (1) TWI709642B (ja)
WO (1) WO2016031521A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643666A (zh) * 2016-08-24 2019-04-16 东丽工程株式会社 安装方法和安装装置
JP7030825B2 (ja) * 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
CN109686854A (zh) * 2017-10-19 2019-04-26 京东方科技集团股份有限公司 封装结构及封装方法、电子装置及封装薄膜回收方法
DE102018103149B4 (de) 2017-11-15 2024-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen integrierter Schaltungsvorrichtungen und zugehöriges Herstellungsverfahren
KR102461568B1 (ko) * 2018-10-22 2022-10-31 도요보 가부시키가이샤 디바이스 연결체의 제조 방법 및 디바이스 연결체
CN113517205A (zh) * 2020-04-27 2021-10-19 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11699663B2 (en) 2020-04-27 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme design for wafer singulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470887B2 (ja) * 2003-12-11 2010-06-02 日立化成工業株式会社 封止用エポキシ樹脂成形材料および電子部品装置
JP5101931B2 (ja) * 2007-06-13 2012-12-19 日東電工株式会社 熱硬化型接着シート
JP5309886B2 (ja) * 2007-10-22 2013-10-09 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置の製造方法及び半導体装置
US8484759B2 (en) * 2009-08-17 2013-07-09 Ut-Battelle, Llc Spatially resolved quantitative mapping of thermomechanical properties and phase transition temperatures using scanning probe microscopy
WO2011129200A1 (ja) * 2010-04-13 2011-10-20 三菱樹脂株式会社 透明両面粘着シート
JP2012241063A (ja) * 2011-05-17 2012-12-10 Nitto Denko Corp 半導体装置製造用の接着シート
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP5943898B2 (ja) * 2012-11-29 2016-07-05 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法

Also Published As

Publication number Publication date
CN110600434A (zh) 2019-12-20
JP2016050240A (ja) 2016-04-11
US20170278716A1 (en) 2017-09-28
EP3187561A4 (en) 2017-09-20
EP3187561A1 (en) 2017-07-05
WO2016031521A1 (ja) 2016-03-03
TW201619341A (zh) 2016-06-01
TWI709642B (zh) 2020-11-11
CN106795418A (zh) 2017-05-31
EP3187561B1 (en) 2019-10-09
SG11201701445PA (en) 2017-03-30
CN106795418B (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
JP6313165B2 (ja) 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
US9382455B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
US9434865B2 (en) Adhesive composition, an adhesive sheet and a production method of a semiconductor device
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
JP6484061B2 (ja) 電子部品パッケージの製造方法
TW201205660A (en) Film for flip chip type semiconductor back surface, and dicing tape-integrated film for semiconductor back surface
WO2021172410A1 (ja) 熱硬化性樹脂フィルム、複合シート、及び第１保護膜付き半導体チップの製造方法
TW201532151A (zh) 半導體封裝之製造方法
JPWO2019098329A1 (ja) 熱硬化性樹脂フィルム及び第１保護膜形成用シート
TW201513195A (zh) 半導體封裝件之製造方法
US10128131B2 (en) Sealing sheet with separators on both surfaces, and method for manufacturing semiconductor device
WO2016080116A1 (ja) 半導体装置の製造方法
WO2016117268A1 (ja) 封止用シート
JP2015103649A (ja) 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置の製造方法、及び、半導体装置
JP6302801B2 (ja) 封止用シート
JP6677966B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TWI822962B (zh) 具第1保護膜之工件加工物的製造方法
JP2023020205A (ja) 半導体素子封止用積層体、及び、半導体装置の製造方法
JP2008247937A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171226

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6313165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250