TW201619341A - 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法 - Google Patents

密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201619341A
TW201619341A TW104127979A TW104127979A TW201619341A TW 201619341 A TW201619341 A TW 201619341A TW 104127979 A TW104127979 A TW 104127979A TW 104127979 A TW104127979 A TW 104127979A TW 201619341 A TW201619341 A TW 201619341A
Authority
TW
Taiwan
Prior art keywords
sealing
sheet
separator
semiconductor wafer
semiconductor device
Prior art date
Application number
TW104127979A
Other languages
English (en)
Other versions
TWI709642B (zh
Inventor
Chie Iino
Goji Shiga
Jun Ishii
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55399420&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201619341(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201619341A publication Critical patent/TW201619341A/zh
Application granted granted Critical
Publication of TWI709642B publication Critical patent/TWI709642B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本發明之課題在於提供一種密封用片材，其可防止搬送等時自吸附嘴掉落之情況，且可適宜地將半導體晶片嵌入。 一種密封用片材，其厚度t[mm]與50℃下之儲存模數G'[Pa]之乘積α滿足300≦α≦1.5×105。

Description

密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法
本發明係關於一種密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法。
先前，已知於基板等上所固定之1個或複數個半導體晶片上配置密封用片材，其後，於加熱下進行加壓，藉此將半導體晶片嵌入密封用片材的半導體裝置之製造方法(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-19714號公報
如上所述之密封用片材於使用時有利用吸附嘴進行提起、搬送之情形。然而，於提起、搬送等時，有密封用片材自吸附嘴掉落之虞。另一方面，若密封用片材過硬，則會發生難以適宜地將半導體晶片嵌入之問題。
本發明係鑒於上述問題而成者，其目的在於提供一種可防止搬送等時自吸附嘴掉落之情況，且可適宜地將半導體晶片嵌入之密封用片材、及附隔離件之密封用片材。又，目的在於提供一種使用該密封用片材、及該附隔離件之密封用片材所製造之半導體裝置。又，目的 在於提供一種使用該附隔離件之密封用片材的半導體裝置之製造方法。
本發明者等人對上述問題進行了努力研究。結果發現，若密封用片材之厚度與儲存模數G'之乘積為一定範圍內，則於搬送等時密封用片材可自吸附嘴掉落，且可適宜地將半導體晶片嵌入密封用片材，從而完成本發明。
即，本發明之密封用片材之特徵在於：其厚度t[mm]與50℃下之儲存模數G'[Pa]之乘積α滿足下述式1。
式1：300≦α≦1.5×105
本發明者等人發現，首先，厚度越薄，越容易彎曲，另一方面，厚度越厚，越難彎曲。又，儲存模數之值越小，越軟而越容易彎曲，另一方面，值越大，越硬而越難彎曲。因此，於密封用片材之厚度較薄之情形時，若不以某程度增大儲存模數，則會彎曲。另一方面，於密封用片材之厚度較厚之情形時，即便儲存模數不甚大，亦不會彎曲。如此，密封用片材之厚度及儲存模數與彎曲密切相關。而且，本發明者等人發現，若將厚度與儲存模數之乘積α設為300以上，則可防止於搬送等時密封用片材彎曲而掉落。
又，本發明者等人發現，若儲存模數過高，則雖然可抑制彎曲，但無法嵌入半導體晶片。因此，考慮到通常作為密封用片材而使用時之厚度，若將厚度與儲存模數之乘積α設為1.5×105以下，則可適宜地將半導體晶片嵌入密封用片材。
據此，根據本發明之密封用片材，由於厚度t[mm]與50℃下之儲存模數G'[Pa]之乘積α為滿足上述式1之範圍內，故而搬送等時密封用片材可自吸附嘴掉落，且可適宜地將半導體晶片嵌入密封用片材。
再者，關於儲存模數G'之測定溫度，設為50℃而非搬送時之溫 度、即室溫(25℃)之原因在於，由於在25℃下測定誤差增大，故而採用測定誤差較小且接近室溫之溫度。
又，本發明之附隔離件之密封用片材之特徵在於：其係具備上述密封用片材、積層於上述密封用片材之至少一面之隔離件者，並且25℃下之彎曲模數E[N/mm2]與上述密封用片材之面積A[mm2]之乘積β滿足下述式2。
式2：4.0×106≦β≦1.7×109
關於面積，面積越大變得越容易彎曲，面積越小變得越難彎曲。彎曲模數之值越小，越軟而越容易彎曲，另一方面，值越大，越硬而越難彎曲。因此，於密封用片材之面積較大之情形時，若不以某程度增大彎曲模數，則會彎曲。另一方面，於密封用片材之面積較小之情形時，即便彎曲模數不甚大，亦不會彎曲。而且，若將厚度與彎曲模數之乘積β設為4.0×106以上，則搬送等時可防止密封用片材彎曲而掉落。又，於面積較大之情形時，需以某程度增大彎曲模數，但於超過適當範圍之較高彎曲模數時，嵌入性會產生問題。因此，藉由將β之範圍設為1.7×109以下，可在不使樹脂片材發生變形、彎曲之情況下適宜地將半導體晶片嵌入密封用片材。
又，本發明之半導體裝置之特徵在於：其係使用上述密封用片材而製造。
上述密封用片材由於滿足上述式1，故而會抑制搬送等時自吸附嘴掉落之情況。又，由於使用上述密封用片材，故而適宜地將半導體晶片嵌入密封用片材。因此，所製造之半導體裝置於良率方面提昇。
又，本發明之半導體裝置之特徵在於：其係使用上述附隔離件之密封用片材而製造。
上述附隔離件之密封用片材由於滿足上述式1，故而會抑制搬送 等時自吸附嘴掉落之情況。又，由於使用上述附隔離件之密封用片材，故而適宜地將半導體晶片嵌入密封用片材。因此，所製造之半導體裝置於良率方面提昇。
於上述構成中，上述密封用片材較佳為面積A為40000mm2以上。
又，於上述構成中，上述附隔離件之密封用片材之上述密封用片材較佳為面積A為40000mm2以上。
上述密封用片材由於滿足上述式1，故而會抑制彎曲。因此，即便將上述密封用片材之面積A設為40000mm2以上之大面積，亦可抑制搬送等時自吸附嘴掉落之情況。
又，本發明之半導體裝置之製造方法之特徵在於具有如下步驟：步驟A，其準備於支持體上固定有半導體晶片之積層體；步驟B，其準備上述附隔離件之密封用片材；步驟C，其將上述附隔離件之密封用片材配置於上述積層體之上述半導體晶片上；及步驟D，其將上述半導體晶片嵌入上述密封用片材，而形成於上述密封用片材中嵌入有上述半導體晶片之密封體。
根據上述構成，上述密封用片材由於滿足上述式1，故而會抑制搬送等時自吸附嘴掉落之情況。因此，可提昇使用該附隔離件之密封用片材所製造之半導體裝置之良率。
根據本發明，可提供可防止搬送等時自吸附嘴掉落之情況，且可適宜地將半導體晶片嵌入之密封用片材、及附隔離件之密封用片材。又，可提供使用該密封用片材、及該附隔離件之密封用片材所製造之半導體裝置。又，可提供使用該附隔離件之密封用片材的半導體 裝置之製造方法。
10‧‧‧附隔離件之密封用片材
19‧‧‧吸附嘴
40‧‧‧密封用片材
41a‧‧‧隔離件
41b‧‧‧隔離件
50‧‧‧積層體
53‧‧‧半導體晶片
53a‧‧‧電路形成面
53c‧‧‧半導體晶片53之背面
58‧‧‧密封體
59‧‧‧半導體裝置
60‧‧‧暫時固定材
60a‧‧‧熱膨脹性黏著劑層
60b‧‧‧支持基材
62‧‧‧下側加熱板
64‧‧‧上側加熱板
67‧‧‧凸塊
69‧‧‧再配線
圖1係本實施形態之兩面附隔離件之密封用片材之剖視模式圖。
圖2係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖3係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖4係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖5係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖6係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖7係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖8係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖9係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
圖10係用於說明本實施形態之半導體裝置之製造方法之剖視模式圖。
以下，參照圖式對本發明之實施形態進行說明。但是，本發明並非僅限定於該等實施形態者。
(附隔離件之密封用片材)
圖1係本實施形態之附隔離件之密封用片材之剖視模式圖。如圖 1所示，附隔離件之密封用片材10具備密封用片材40、積層於密封用片材40之一面之隔離件41a、及積層於密封用片材40之另一面之隔離件41b。隔離件41a及隔離件41b相當於本發明之隔離件。
再者，於本實施形態中，針對本發明之附隔離件之密封用片材，對在密封用片材之兩面積層有隔離件之情形、即兩面附隔離件之密封用片材進行說明，但本發明之附隔離件之密封用片材並不限定於該例，亦可為僅於密封用片材之一面積層有隔離件之情形、即單面附隔離件之密封用片材。
又，於本實施形態中，對附隔離件之密封用片材進行說明，但本發明亦可為未積層隔離件之密封用片材之單獨體。再者，作為未積層隔離件之密封用片材，例如可列舉於附隔離件之密封用片材10中，未積層隔離件41a及隔離件41b之形態(密封用片材40之單獨體)。
(密封用片材)
關於密封用片材40，其厚度t[mm]與50℃下之儲存模數G'[Pa]之乘積α滿足下述式1。
式1：300≦α≦1.5×105
上述乘積α之下限值較佳為400，更佳為500。又，上述乘積α之上限值較佳為1.4×105，更佳為1.3×105。由於上述乘積α為滿足上述式1之範圍內，故而可抑制於搬送等時密封用片材自吸附嘴掉落之情況，且可適宜地將半導體晶片嵌入密封用片材。
密封用片材40之上述厚度t較佳為0.05mm以上且1.3mm以下，更佳為0.1mm以上且1.0mm以下。藉由將上述厚度t設為0.05mm以上，可適宜地將半導體晶片嵌入。另一方面，藉由將上述厚度t設為1.3mm以下，可減小所製造之半導體裝置之厚度。
再者，密封用片材之厚度係指隨機測定25處時該測定厚度之平均值。
密封用片材40之上述儲存模數G'較佳為400Pa以上且180000Pa以下，更佳為600Pa以上且170000Pa以下。藉由將上述儲存模數G'設為400Pa以上，可抑制樹脂流動，而將嵌入半導體晶片時之厚度控制為良好。另一方面，藉由將上述儲存模數G'設為180000Pa以下，可良好地將半導體晶片嵌入。
再者，上述儲存模數G'係指密封用片材成型後且熱硬化前之儲存模數。上述儲存模數G'之測定方法係採用實施例所記載之方法。上述儲存模數G'[Pa]可藉由變更無機填充劑(填料)之填充量、粒徑等方式，改變構成密封用片材40之組成而進行控制。
本發明者等人發現，密封用片材40較佳為熱硬化前之厚度t[mm]與熱硬化後之25℃下之儲存模數E'[Pa]之乘積γ為1200000以上，更佳為1500000以上。厚度越薄，對於來自外部之衝擊之抵抗力越弱，另一方面，厚度越厚，對於來自外部之衝擊之抵抗力越強。又，熱硬化後之儲存模數之值越小，越軟而對於來自外部之衝擊之抵抗力越弱，另一方面，該值越大，越硬而對於來自外部之衝擊之抵抗力越強。因此，於密封用片材之厚度較薄之情形時，即便以某程度減小熱硬化後之儲存模數，亦可適宜地保護半導體晶片使之不受來自外部之衝擊等所影響。另一方面，於密封用片材之厚度較薄之情形時，若不以某程度增大熱硬化後之儲存模數，則無法適宜地保護半導體晶片使之不受來自外部之衝擊等所影響。如此，密封用片材之厚度及熱硬化後之儲存模數與密封後之半導體晶片保護性密切相關。而且，本發明者等人發現，若將上述乘積γ設為1200000以上，則熱硬化後之密封用片材40具有良好之硬度，結果可適宜地保護半導體晶片使之不受來自外部之衝擊等所影響。
據此，若將上述乘積γ設為1200000以上，則可適宜地保護半導體晶片使之不受來自外部之衝擊等所影響。
密封用片材40於俯視下之面積A較佳為40000mm2以上。更佳為70650mm2以上，進而較佳為90000mm2以上。密封用片材40由於滿足上述式1，故而會抑制彎曲。因此，即便將密封用片材40之面積A設為40000mm2以上之大面積，亦可抑制搬送等時自吸附嘴掉落之情況。又，若可以大面積使用，則於生產效率提昇之方面優異。又，上述面積A越大越好，就搬送等時可難以自吸附嘴掉落之方面而言，例如為562500mm2以下，較佳為500000mm2以下。
又，密封用片材40於俯視下之形狀並無特別限定，可設為矩形或圓形。其中，較佳為各邊之長度為200mm以上且各邊之長度為750mm以下之矩形。再者，於所有邊之長度為200mm之情形時，上述面積A成為40000mm2，於所有邊之長度為750mm之情形時，上述面積A成為562500mm2。
較佳為密封用片材40之構成材料包含環氧樹脂、及作為硬化劑之酚樹脂。藉此，獲得良好之熱硬化性。
作為上述環氧樹脂，並無特別限定。例如可使用三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、改性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、苯酚酚醛清漆型環氧樹脂、苯氧基樹脂等各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
就確保環氧樹脂於硬化後之韌性及環氧樹脂之反應性之觀點而言，較佳為環氧當量150~250且軟化點或熔點為50~130℃之常溫下為固形者，其中，就可靠性之觀點而言，更佳為三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂。
上述酚樹脂只要為會與環氧樹脂引起硬化反應者，則無特別限定。例如使用苯酚酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該 等酚樹脂可單獨使用，亦可併用2種以上。
作為上述酚樹脂，就與環氧樹脂之反應性之觀點而言，較佳為使用羥基當量為70~250且軟化點為50~110℃者，其中就硬化反應性較高之觀點而言，可適宜地使用苯酚酚醛清漆樹脂。又，就可靠性之觀點而言，亦可適宜地使用苯酚芳烷基樹脂或聯苯芳烷基樹脂之類的低吸濕性者。
關於環氧樹脂與酚樹脂之調配比率，就硬化反應性之觀點而言，較佳為以相對於環氧樹脂中之環氧基1當量，酚樹脂中之羥基之合計成為0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
密封用片材40中之環氧樹脂及酚樹脂之合計含量較佳為2.5重量%以上，更佳為3.0重量%以上。若為2.5重量%以上，則良好地獲得對半導體晶片23、半導體晶圓22等之接著力。密封用片材40中之環氧樹脂及酚樹脂之合計含量較佳為20重量%以下，更佳為10重量%以下。若為20重量%以下，則可降低吸濕性。
密封用片材40亦可包含熱塑性樹脂。藉此，獲得未硬化時之處理性或硬化物之低應力性。
作為上述熱塑性樹脂，可列舉：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸系樹脂、PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)或PBT(polybutylene terephthalate，聚對苯二甲酸丁二酯)等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯嵌段共聚物等。該等熱塑性樹脂可單獨使用，或併用2種以上。其中，就低應力性、低吸水性之觀點而言，較佳為苯乙烯-異丁烯-苯乙烯嵌段共聚物。
密封用片材40中之熱塑性樹脂之含量可設為1.5重量%以上，2.0重量%以上。若為1.5重量%以上，則獲得柔軟性、可撓性。密封用片材40中之熱塑性樹脂之含量較佳為6重量%以下，更佳為4重量%以下。若為4重量%以下，則與半導體晶片23或半導體晶圓22之接著性良好。
較佳為密封用片材40包含無機填充劑。
上述無機填充劑並無特別限定，可使用先前公知之各種填充劑，例如可列舉：石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼之粉末。該等可單獨使用，亦可併用2種以上。其中，就可良好地降低線膨脹係數之理由而言，較佳為二氧化矽、氧化鋁，更佳為二氧化矽。
作為二氧化矽，較佳為二氧化矽粉末，更佳為熔融二氧化矽粉末。作為熔融二氧化矽粉末，可列舉：球狀熔融二氧化矽粉末、破碎熔融二氧化矽粉末，就流動性之觀點而言，較佳為球狀熔融二氧化矽粉末。其中，平均粒徑較佳為10~30μm之範圍，更佳為15~25μm之範圍。
再者，平均粒徑例如可藉由使用自母集團任意抽出之試樣，使用雷射繞射散射式粒度分佈測定裝置進行測定而導出。
關於密封用片材40中之上述無機填充劑之含量，相對於密封用片材40整體，較佳為75~95重量%，更佳為78~95重量%。若上述無機填充劑之含量相對於密封用片材40整體為75重量%以上，則藉由控制熱膨脹率降低，可抑制因熱衝擊引起之機械性破壞。另一方面，若上述無機填充劑之含量相對於密封用片材40整體為95重量%以下，則柔軟性、流動性、接著性變得更良好。
較佳為密封用片材40包含硬化促進劑。
作為硬化促進劑，只要為使環氧樹脂與酚樹脂之硬化進行者， 則無特別限定，例如可列舉：三苯基膦、四苯基硼酸四苯基鏻等有機磷系化合物；2-苯基-4,5-二羥甲基咪唑、2-苯基-4-羥甲基-5-甲基咪唑等咪唑系化合物等。其中，就即便混練時之溫度上升，硬化反應亦不急遽進行，而可良好地製作密封用片材40之理由而言，較佳為2-苯基-4,5-二羥甲基咪唑。
硬化促進劑之含量相對於環氧樹脂及酚樹脂之合計100重量部，較佳為0.1~5重量部。
較佳為密封用片材40包含阻燃劑成分。藉此，可降低因零件短路或發熱等情況引起著火時之燃燒擴大。作為阻燃劑組成成分，例如可使用：氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物；磷腈系阻燃劑等。
就即便為少量亦發揮出阻燃效果之觀點而言，較佳為磷腈系阻燃劑所含之磷元素之含有率為12重量%以上。
密封用片材40中之阻燃劑成分之含量於全部有機成分(無機填料除外)中較佳為10重量%以上，更佳為15重量%以上。若為10重量%以上，則良好地獲得阻燃性。密封用片材40中之熱塑性樹脂之含量較佳為30重量%以下，更佳為25重量%以下。若為30重量%以下，則有硬化物之物性降低(具體而言，為玻璃轉移溫度或高溫樹脂強度等物性之降低)較少之傾向。
較佳為密封用片材40包含矽烷偶合劑。作為矽烷偶合劑，並無特別限定，可列舉3-縮水甘油氧基丙基三甲氧基矽烷等。
密封用片材40中之矽烷偶合劑之含量較佳為0.1~3重量%。若為0.1重量%以上，則可充分地獲得硬化物之強度，降低吸水率。若為3重量%以下，則可降低釋氣量。
密封用片材40較佳為經著色。藉此，可發揮出優異之標記性及外觀性，能夠製成具有附加價值之外觀之半導體裝置。經著色之密封 用片材40由於具有優異之標記性，故而可施加標記，賦予文字資訊或圖形資訊等各種資訊。尤其是可藉由控制著色之顏色，利用優異之視認性視認藉由標記所賦予之資訊(文字資訊、圖形資訊等)。進而，密封用片材40亦可根據製品類別而分別著色。於使密封用片材40成為有色之情形時(並非無色、透明之情形)，作為藉由著色所呈現之顏色，並無特別限制，例如較佳為黑色、藍色、紅色等深色，尤其適宜為黑色。
於將密封用片材40著色時，可根據設為目的之顏色而使用色料(著色劑)。作為此種色料，可適宜地使用黑色系色料、藍色系色料、紅色系色料等各種深色系色料，尤其適宜為黑色系色料。作為色料，亦可為顏料、染料等中之任一種。色料可單獨使用，或組合2種以上而使用。再者，作為染料，亦可使用酸性染料、反應染料、直接染料、分散染料、陽離子染料等中之任一形態之染料。又，顏料之形態亦無特別限制，可自公知顏料中適當選擇而使用。
再者，密封用片材40中，除了上述各成分以外，視需要亦可適當調配其他添加劑。
密封用片材40之製造方法並無特別限定，較佳為製備用以形成密封用片材40之樹脂組合物之混練物，並塗佈所獲得之混練物之方法，或將所獲得之混練物塑性加工為片材狀之方法。藉此，由於可不使用溶劑而製作密封用片材40，故而可抑制半導體晶片23受到揮發溶劑影響之情況。
具體而言，藉由利用研磨輥、加壓式捏合機、擠壓機等公知之混練機對下述各成分進行熔融混練，而製備混練物，藉由塗佈或塑性加工所獲得之混練物而將其製成片材狀。作為混練條件，溫度較佳為上述各成分之軟化點以上，例如30~150℃，若考慮環氧樹脂之熱硬化性，則較佳為40~140℃，進而較佳為60~120℃。時間例如為1~ 30分鐘，較佳為5~15分鐘。
混練較佳為於減壓條件下(減壓環境下)進行。藉此，可進行脫氣，並且可防止氣體侵入混練物中之情況。減壓條件下之壓力較佳為0.1kg/cm2以下，更佳為0.05kg/cm2以下。減壓下之壓力之下限並無特別限定，例如為1×10-4kg/cm2以上。
於塗佈混練物而形成密封用片材40之情形時，熔融混練後之混練物較佳為不進行冷卻而直接以高溫狀態進行塗佈。作為塗佈方法，並無特別限制，可列舉棒式塗佈法、刮塗法、狹縫式模具法等。作為塗佈時之溫度，較佳為上述各成分之軟化點以上，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，較佳為50~140℃，進而較佳為70~120℃。
於對混練物進行塑性加工而形成密封用片材40之情形時，對於熔融混練後之混練物，較佳為不進行冷卻而直接以高溫狀態進行塑性加工。作為塑性加工方法並無特別限制，可列舉平板加壓法、T模擠壓法、螺桿模具擠壓法、輥壓延法、輥混練法、吹脹擠壓法、共擠壓法、壓延成形法等等。作為塑性加工溫度，較佳為上述各成分之軟化點以上，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，較佳為50~140℃，進而較佳為70~120℃。
再者，密封用片材40亦可將用以形成密封用片材40之樹脂等溶解、分散至適當之溶劑中而製備清漆，並塗佈該清漆而獲得。
於兩面附隔離件之密封用片材10中，較佳為兩面附隔離件之密封用片材10於25℃下之彎曲模數E[N/mm2]與密封用片材40之面積A[mm2]之乘積β滿足下述式2。
式2：4.0×106≦β≦1.7×109
上述乘積β之下限值較佳為1.0×107，更佳為5.0×107。又，上述乘積β之上限值較佳為1.5×109，更佳為1.0×109。若上述乘積β為滿足上 述式2之範圍內，則可抑制兩面附隔離件之密封用片材10之彎曲，並且樹脂對半導體晶片之嵌入性亦變得良好。
兩面附隔離件之密封用片材10於25℃下之彎曲模數E較佳為100N/mm2以上且3000N/mm2以下，更佳為200N/mm2以上且500N/mm2以下。藉由將上述彎曲模數E設為100N/mm2以上，可抑制樹脂流動，將嵌入半導體晶片時之厚度控制為良好。另一方面，藉由將上述彎曲模數E設為3000N/mm2以下，可良好地將半導體晶片嵌入。
再者，上述彎曲模數E係指密封用片材成型後且熱硬化前之彎曲模數。上述彎曲模數之測定方法係基於實施例所記載之方法。上述彎曲模數E[Pa]可藉由變更無機填充劑(填料)之填充量、粒徑等，改變構成密封用片材40之組成而進行控制。
(隔離件)
作為隔離件41a及隔離件41b，與密封用片材40成為一體，作為附隔離件之密封用片材10較佳為以上述乘積β滿足上述式2之方式進行選擇。尤其是作為與密封用片材40成為一體的附隔離件之密封用片材10，較佳為以25℃下之上述彎曲模數E成為上述數值範圍內之方式進行選擇。
再者，於本實施形態中，對本發明之附隔離件之密封用片材10為兩面附隔離件之密封用片材之情形進行說明。因此，將本發明之「附隔離件之密封用片材於25℃下之彎曲模數E」係作為相當於隔離件41a、隔離件41b、及密封用片材40成為一體之附隔離件之密封用片材10整體於25℃下之彎曲模數者進行說明。其中，於本發明之附隔離件之密封用片材為單面附隔離件之密封用片材之情形時，本發明之「附隔離件之密封用片材於25℃下之彎曲模數E」係相當於密封用片材與積層於上述密封用片材之任一面之隔離件成為一體之單面附隔離件之密封用片材整體於25℃下之彎曲模數。
作為構成隔離件41a及隔離件41b之具體材料，例如可使用：紙等紙系基材；布、不織布、毛氈、網狀物等纖維系基材；金屬箔、金屬板等金屬系基材；塑膠片材等塑膠系基材；橡膠片材等橡膠系基材；發泡片材等發泡體或該等之積層體[尤其是塑膠系基材與其他基材之積層體或塑膠片材類之積層體等]等適當之薄頁體。於本發明中，可適宜地使用塑膠系基材。作為上述塑膠系基材之素材，例如可列舉聚乙烯(PE)、聚丙烯(PP)、乙烯-丙烯共聚物等烯烴系樹脂；乙烯-乙酸乙烯酯共聚物(EVA)、離子聚合物樹脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(無規、交替)共聚物等以乙烯作為單體成分之共聚物；聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸丁二酯(PBT)等聚酯；丙烯酸系樹脂；聚氯乙烯(PVC)；聚胺基甲酸酯；聚碳酸酯；聚苯硫醚(PPS)；聚醯胺(尼龍)、全芳香族聚醯胺(芳族聚醯胺)等醯胺系樹脂；聚醚醚酮(PEEK)；聚醯亞胺；聚醚醯亞胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纖維素系樹脂；聚矽氧樹脂；氟樹脂等。隔離件41a可為單層，亦可為2種以上之複層。再者，作為隔離件41a之製造方法，可藉由先前公知之方法而形成。
隔離件41a及隔離件41b可進行剝離處理，亦可進行脫模處理。
作為上述脫模處理所使用之脫模劑，可列舉：氟系脫模劑、丙烯酸長鏈烷基酯系脫模劑、聚矽氧系脫模劑等。其中，較佳為聚矽氧系脫模劑。
隔離件41a及隔離件41b之厚度並無特別限定，就防止於成為大面積之情形時認為易產生之彎曲之觀點而言，較佳為50μm以上，更佳為75μm以上。又，就容易進行隔離件之剝離之觀點而言，較佳為300μm以下，更佳為200μm以下。
隔離件41b之厚度並無特別限定，就剝離隔離件時之處理性之觀 點而言，較佳為10μm以上，更佳為25μm以上。又，就隔離件之剝離容易性之觀點而言，較佳為200μm以下，更佳為100μm以下。
其次，對使用兩面附隔離件之密封用片材10之半導體裝置之製造方法進行說明。
(半導體裝置之製造方法)
以下，參照圖2~圖10對本實施之形態之半導體裝置之製造方法進行說明。圖2~圖10係說明本實施形態之半導體裝置之製造方法之剖視模式圖。以下，首先對稱為所謂扇出(Fan-out)型晶圓級封裝(WLP)之半導體裝置之製造方法進行說明。
本實施形態之半導體裝置之製造方法至少包括如下步驟：步驟A，其準備於暫時固定材上暫時固定有半導體晶片之積層體；步驟B，其準備附隔離件之密封用片材；步驟C，其將上述附隔離件之密封用片材配置於上述積層體之上述半導體晶片上；及步驟D，其將上述半導體晶片嵌入上述密封用片材，而形成於上述密封用片材中嵌入有上述半導體晶片之密封體。
[積層體準備步驟]
如圖2所示，於本實施形態之半導體裝置之製造方法中，首先準備於暫時固定材60上暫時固定有半導體晶片53之積層體50(步驟A)。積層體50係藉由例如以下之暫時固定材準備步驟與半導體晶片暫時固定步驟而獲得。
<暫時固定材準備步驟>
於暫時固定材準備步驟中，準備於支持基材60b上積層有熱膨脹性黏著劑層60a之暫時固定材60(參照圖2)。再者，亦可使用放射線硬化型黏著劑層代替熱膨脹性黏著劑層。於本實施形態中，對具備熱膨 脹性黏著劑層之暫時固定材60進行說明。其中，關於在支持基材上積層有熱膨脹性黏著劑層之暫時固定材，由於在日本專利特開2014-015490號公報等中有詳細記載，故而以下進行簡單說明。
(熱膨脹性黏著劑層)
熱膨脹性黏著劑層60a可藉由包含聚合物成分與發泡劑之黏著劑組合物而形成。作為聚合物成分(尤其是基礎聚合物)，可適宜地使用丙烯酸系聚合物(存在稱為「丙烯酸聚合物A」之情形)。作為丙烯酸聚合物A，可列舉將(甲基)丙烯酸酯作為主單體成分而使用者。作為上述(甲基)丙烯酸酯，例如可列舉：(甲基)丙烯酸烷基酯(例如，甲酯、乙酯、丙酯、異丙酯、丁酯、異丁酯、第二丁酯、第三丁酯、戊酯、異戊酯、己酯、庚酯、辛酯、2-乙基己酯、異辛酯、壬酯、癸酯、異癸酯、十一烷基酯、十二烷基酯、十三烷基酯、十四烷基酯、十六烷基酯、十八烷基酯、二十烷基酯等烷基之碳數1~30、尤其是碳數4~18之直鏈狀或支鏈狀之烷基酯等)及(甲基)丙烯酸環烷基酯(例如，環戊酯、環己酯等)等。該等(甲基)丙烯酸酯可單獨使用，或亦可併用2種以上。
再者，上述丙烯酸聚合物A以凝聚力、耐熱性、交聯性等之改質為目的，視需要亦可包含對應於可與上述(甲基)丙烯酸酯共聚合之其他單體成分的單元。
丙烯酸聚合物A之重量平均分子量並無特別限制，較佳為35萬~100萬，更佳為45萬~80萬左右。
熱膨脹性黏著劑層60a如上所述含有用以賦予熱膨脹性之發泡劑。因此，藉由在暫時固定材60之熱膨脹性黏著劑層60a上形成有密封體58之狀態下(參照圖6)，於任意時間對暫時固定材60之至少一部分進行加熱，使該經加熱之熱膨脹性黏著劑層60a之部分所含之發泡劑進行發泡及/或膨脹，而使熱膨脹性黏著劑層60a至少部分地膨脹， 藉由使該熱膨脹性黏著劑層60a至少部分地膨脹，該膨脹之部分所對應之黏著面(密封體58之界面)發生凹凸狀變形，該熱膨脹性黏著劑層60a與密封體58之接著面積減少，藉此兩者間之接著力減小，而可使密封體58自暫時固定材60剝離(參照圖7)。
(發泡劑)
作為熱膨脹性黏著劑層60a中所使用之發泡劑，並無特別限制，可自公知發泡劑適當選擇。發泡劑可單獨使用，或組合2種以上而使用。作為發泡劑，可適宜地使用熱膨脹性微小球。
(熱膨脹性微小球)
作為熱膨脹性微小球，並無特別限制，可自公知之熱膨脹性微小球(各種無機系熱膨脹性微小球或有機系熱膨脹性微小球等)適當選擇。作為熱膨脹性微小球，就混合操作容易之觀點而言等，可適宜地使用微膠囊化之發泡劑。作為此種熱膨脹性微小球，例如可列舉：使異丁烷、丙烷、戊烷等藉由加熱容易氣化膨脹之物質內包於具有彈性之殼內而成之微小球等。上述殼由熱熔融性物質或會因熱膨脹而破壞之物質所形成之情形較多。作為形成上述殼之物質，例如可列舉：偏二氯乙烯-丙烯腈共聚物、聚乙烯醇、聚乙烯丁醛、聚甲基丙烯酸甲酯、聚丙烯腈、聚偏二氯乙烯、聚碸等。
熱膨脹性黏著劑層之厚度並無特別限制，可根據接著力之降低性等而適當選擇，例如為5μm~300μm(較佳為20μm~150μm)左右。
再者，熱膨脹性黏著劑層可為單層、複層之任一者。
於本實施形態中，熱膨脹性黏著劑層中亦可包含各種添加劑(例如，著色劑、增黏劑、增量劑、填充劑、黏著賦予劑、塑化劑、防老化劑、抗氧化劑、界面活性劑、交聯劑等)。
(支持基材)
支持基材60b係成為暫時固定材60之強度母體之薄板狀構件。作為支持基材60b之材料，考慮操作性或耐熱性等而適當選擇即可，可使用例如SUS等之金屬材料、聚醯亞胺、聚醯胺醯亞胺、聚醚醚酮、聚醚碸等塑膠材料、玻璃或矽晶圓等。該等中，就耐熱性或強度、可再利用性等之觀點而言，較佳為SUS板。
支持基材60b之厚度可考慮目標強度或操作性而適當選擇，較佳為100~5000μm，更佳為300~2000μm。
(暫時固定材之形成方法)
暫時固定材60係藉由在支持基材60b上形成熱膨脹性黏著劑層60a而獲得。熱膨脹性黏著劑層可混合例如黏著劑、發泡劑(熱膨脹性微小球等)，視需要混合溶劑或其他添加劑等，並利用形成片材狀之層之慣用方法而形成。具體而言，例如可藉由如下方法而形成熱膨脹性黏著劑層：將包含黏著劑、發泡劑(熱膨脹性微小球等)，及視需要包含溶劑或其他添加劑之混合物塗佈於支持基材60b上之方法；於適當之隔離件(剝離紙等)上塗佈上述混合物而形成熱膨脹性黏著劑層，將其轉印(轉黏)至支持基材60b上之方法等。
(熱膨脹性黏著劑層之熱膨脹方法)
於本實施形態中，熱膨脹性黏著劑層可藉由加熱而熱膨脹。作為加熱處理方法，例如可利用加熱板、熱風乾燥機、近紅外線燈、空氣乾燥機等適當之加熱方法而進行。加熱處理時之加熱溫度為熱膨脹性黏著劑層中之發泡劑(熱膨脹性微小球等)之發泡開始溫度(熱膨脹開始溫度)以上即可，加熱處理之條件可根據取決於發泡劑(熱膨脹性微小球等)之種類等之接著面積減少性、包含支持基材、半導體晶片之密封體等之耐熱性、加熱方法(熱容量、加熱方法等)等而適當設定。作為一般之加熱處理條件，為溫度100℃~250℃，1秒鐘~90秒鐘(加熱板等)或5分鐘~15分鐘(熱風乾燥機等)。再者，加熱處理可根據使 用目的於適當階段進行。又，作為加熱處理時之熱源，亦有可使用紅外線燈或加熱水之情形。
<半導體晶片暫時固定步驟>
於半導體晶片暫時固定步驟中，於所準備之暫時固定材60上以其電路形成面53a與暫時固定材60對向之方式配置複數個半導體晶片53，而進行暫時固定(參照圖2)。半導體晶片53之暫時固定可使用倒裝晶片接合機或黏晶機等公知裝置。
半導體晶片53之配置之佈局或配置數量可根據暫時固定材60之形狀或尺寸、目標之封裝之生產數量等而適當設定，例如可排列為複數列且複數行之矩陣狀而配置。作為積層體50(暫時固定材60)於俯視下之形狀及尺寸，並無特別限定，可設為與附隔離件之密封用片材10相同。以上，揭示積層體準備步驟之一例。
[準備兩面附隔離件之密封用片材之步驟]
又，於本實施形態之半導體裝置之製造方法中，準備兩面附隔離件之密封用片材10(參照圖1)(步驟B)。
[提起兩面附隔離件之密封用片材之步驟]
於步驟B之後，如圖3所示，隔著隔離件41a利用吸附嘴19提起兩面附隔離件之密封用片材10。再者，兩面附隔離件之密封用片材10之隔離件41a與密封用片材11之界面、及密封用片材11與隔離件41b之界面係以不會因自身重量而剝離之程度之剝離力進行貼附。
於本實施形態中，由於密封用片材40之厚度t[mm]與50℃下之儲存模數G'[Pa]之乘積α滿足上述式1，故而密封用片材40彎曲可抑制吸附嘴19與兩面附隔離件之密封用片材10之間形成間隙之情況。結果抑制兩面附隔離件之密封用片材10自吸附嘴19掉落之情況。
[自兩面附隔離件之密封用片材剝離隔離件之步驟]
其次，自兩面附隔離件之密封用片材10剝離隔離件41b。再者， 關於兩面附隔離件之密封用片材10之隔離件41a與密封用片材40之界面之剝離力，以剝離隔離件41b時不會剝離之程度之剝離力進行貼附。
[配置密封用片材與積層體之步驟]
其次，如圖4所示，於下側加熱板62上使暫時固定有半導體晶片53之面朝上而配置積層體50，並且於暫時固定有積層體50之半導體晶片53之面上配置附隔離件41a之密封用片材40(步驟C)。於該步驟中，可先於下側加熱板62上配置積層體50，其後於積層體50上配置附隔離件41a之密封用片材40，亦可先使附隔離件41a之密封用片材40積層於積層體50上，其後將積層有積層體50與附隔離件41a之密封用片材40之積層物配置於下側加熱板62上。
[形成密封體之步驟]
其次，如圖5所示，利用下側加熱板62與上側加熱板64進行熱加壓，將半導體晶片53嵌入密封用片材40，而形成於密封用片材40中嵌入有半導體晶片53之密封體58(步驟D)。密封用片材40變得作為用以自外部環境保護半導體晶片53及其附隨之元件之密封樹脂而發揮功能。藉此，獲得暫時固定於暫時固定材60上之於密封用片材40中嵌入有半導體晶片53之密封體58。
具體而言，作為將半導體晶片53嵌入密封用片材40時之熱加壓條件，溫度較佳為40~150℃，更佳為60~120℃，壓力例如為0.1~10MPa，較佳為0.5~8MPa，時間例如為0.3~10分鐘，較佳為0.5~5分鐘。又，作為熱加壓方法，可列舉平行平板加壓或輥加壓。其中，較佳為平行平板加壓。
藉此，可獲得於密封用片材40中嵌入有半導體晶片53之半導體裝置。又，若考慮密封用片材40對半導體晶片53及暫時固定材60之密接性及追隨性之提昇，則較佳為於減壓條件下進行加壓。
作為上述減壓條件，壓力例如為0.1~5kPa，較佳為0.1~100Pa，減壓保持時間(自減壓開始至加壓開始之時間)例如為5~600秒，較佳為10~300秒。
[其他隔離件剝離步驟]
其次，剝離另一隔離件41a(參照圖6)。
[熱硬化步驟]
其次，使密封用片材40熱硬化。具體而言，例如對暫時固定於暫時固定材60上之於密封用片材40中嵌入有半導體晶片53之密封體58整體進行加熱。
作為熱硬化處理之條件，加熱溫度較佳為100℃以上，更佳為120℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下。加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為180分鐘以下，更佳為120分鐘以下。又，視需要亦可進行加壓，較佳為0.1MPa以上，更佳為0.5MPa以上。另一方面，上限較佳為10MPa以下，更佳為5MPa以下。
[熱膨脹性黏著劑層剝離步驟]
其次，如圖7所示，藉由對暫時固定材60進行加熱，使熱膨脹性黏著劑層60a熱膨脹，而於熱膨脹性黏著劑層60a與密封體58之間進行剝離。或者，亦可適宜地採用在支持基材60b與熱膨脹性黏著劑層60a之界面進行剝離，其後於熱膨脹性黏著劑層60a與密封體58之界面進行因熱膨脹引起之剝離的順序。於任一情形時，均可藉由對熱膨脹性黏著劑層60a進行加熱使之熱膨脹而降低其黏著力，從而容易進行熱膨脹性黏著劑層60a與密封體58之界面之剝離。作為熱膨脹之條件，可適宜地採用上述「熱膨脹性黏著劑層之熱膨脹方法」之欄之條件。尤其是熱膨脹性黏著劑層較佳為於上述熱硬化步驟之加熱下不剝離，於該熱膨脹性黏著劑層剝離步驟之加熱中剝離之構成。
[研磨密封用片材之步驟]
其次，視需要如圖8所示，研磨密封體58之密封用片材40，使半導體晶片53之背面53c露出。作為研磨密封用片材40之方法，並無特別限定，例如可列舉使用高速旋轉之磨石之研磨法。
(再配線形成步驟)
於本實施形態中，較佳為進而包括於密封體58之半導體晶片53之電路形成面53a上形成再配線69之再配線形成步驟。於再配線形成步驟中，剝離上述暫時固定材60後，於密封體58上形成與上述露出之半導體晶片53連接之再配線69(參照圖9)。
作為再配線之形成方法，例如可利用真空成膜法等公知方法於露出之半導體晶片53上形成金屬籽晶層，藉由半加成法等公知方法而形成再配線69。
其後，亦可於再配線69及密封體58上形成聚醯亞胺或PBO等之絕緣層。
(凸塊形成步驟)
繼而，亦可於所形成之再配線69上進行形成凸塊67之凸塊製作加工(參照圖9)。凸塊製作加工可藉由焊料球或焊料鍍敷等公知方法而進行。
(切割步驟)
最後，進行包含半導體晶片53、密封用片材40及再配線69等要素之積層體之切割(參照圖10)。藉此，可獲得將配線引出至晶片區域外側之半導體裝置59。
於上述實施形態中，對本發明之「積層體」為「於暫時固定材60上暫時固定有半導體晶片53之積層體50」之情形進行說明。然而，本發明之「積層體」並不限定於該例，亦可為於具有某程度之強度之支持體上固定有半導體晶片者。即，「積層體」亦可為「於支持體上固定有半 導體晶片之積層體」。作為本發明之「積層體」之其他例，例如可列舉「於半導體晶圓之電路形成面上倒裝晶片接合有半導體晶片之積層體」(所謂晶圓覆晶封裝)或「於有機基板上搭載有半導體晶片之積層體」。
[實施例]
以下，使用實施例對本發明進行詳細說明，但本發明只要不超出其主旨，則不限定於以下之實施例。又，於各例中，份只要無特別記載，則均為重量基準。
對實施例所使用之成分進行說明。
環氧樹脂：新日鐵化學(股份)製造之YSLV-80XY(雙酚F型環氧樹脂，環氧當量200g/ep.軟化點80℃)
酚樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之酚樹脂，羥基當量203g/eq.軟化點67℃)
矽烷偶合劑：信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥甲基咪唑)
熱塑性樹脂：三菱麗陽股份有限公司製造之J-5800(丙烯酸系橡膠系應力緩和劑)
填料：電氣化學工業公司製造之FB-9454FC(熔融球狀二氧化矽粉末，平均粒徑17.6μm)
碳黑：三菱化學公司製造之#20(粒徑50nm)
[密封用片材之製作] (實施例1~12、比較例1~8)
根據表1所記載之調配比而調配各成分，利用輥混練機於60~120℃、10分鐘、減壓條件下(0.01kg/cm2)進行熔融混練，而製備製造例1~5之混練物(樹脂組合物A~E)。
繼而，藉由平板加壓法將所獲得之樹脂組合物形成為片材狀。樹脂組合物之種類、片材之厚度、及面積之組合如表2所示。藉此，獲得實施例1~12、比較例1~8之密封用片材。再者，於本實施例中，面積250000mm2設為長500mm×寬500mm，面積40000mm2設為長200mm×寬200mm。
[兩面附隔離件之密封用片材之製作]
於上述所製作之各密封用片材之兩面貼附三菱樹脂股份有限公司製造之經聚矽氧脫模處理之MRU-50(相當於本發明之隔離件，厚度50μm)。藉此，獲得實施例1~12、比較例1~8之兩面附隔離件之密封用片材。
[密封用片材於50℃下之儲存模數G'之測定]
使用黏彈性測定裝置ARES(Rheometric Scientific公司製造)，測定實施例1~12、比較例1~8之密封用片材於50℃下之儲存模數G'。測定條件如以下所述。將此時之50℃之值設為50℃下之儲存模數G'。將結果示於表2。再者，藉由平板加壓而製作組成設為與實施例1~12、比較例1~8相同，厚度設為1mm之密封用片材後，加工為25mm 之形狀，並進行測定。
<儲存模數G'之測定條件>
測定溫度：40~130℃
升溫速度：10℃/min
板類型：平行板、25mm
頻率：1Hz
應變量：10%
樣品尺寸：25mm ×厚度1mm
[附隔離件之密封用片材於25℃下之彎曲模數E之測定]
使用測定自動立體測圖儀(島津製作所製造)，測定實施例1~12、比較例1~8之附隔離件之密封用片材於25℃下之彎曲模數E。測定條件如以下所述。將結果示於表2。再者，測定係於密封用片材之兩面附隔離件之狀態下直接進行。
<彎曲模數E之測定條件>
測定溫度：25℃
樣品尺寸：10mm寬×厚度5mm
行程：5mm/min
[密封用片材於熱硬化後於25℃下之儲存模數E'之測定]
於150℃下對實施例、比較例之密封用片材加熱1小時，使之熱硬化。其次，使用薄膜黏彈性測定裝置RSA-3(TA Instruments公司製造)，測定實施例1~12、比較例1~8之密封用片材於熱硬化後於25℃下之儲存模數E'。測定條件如下所述。將結果示於表2。
<儲存模數E'之測定條件>
測定溫度：-20~300℃
升溫速度：10℃/min
測定模式：拉伸
頻率：1Hz
應變量：0.05%
樣品尺寸：長20mm×寬1mm×厚度0.05mm
[處理性評價]
隔著單側之脫模處理薄膜利用吸附嘴提起實施例1~12、比較例1~8之兩面附隔離件之密封用片材，確認剝離另一側之脫模處理薄膜時密封用片材是否掉落。於未掉落且藉由目測未見樹脂變形或破裂之情形時，設為○，於掉落或可見樹脂變形或破裂、皸裂之情形時，設為×。將結果示於表2。
再者，吸附嘴係使用以下者。又，吸附條件如下所述。
<吸附條件>
吸附墊30mm ×8個
真空度-60kPa
[嵌入性評價]
首先，準備長200mm×寬200mm×厚度1.1mm之玻璃板。使用貼合機將暫時固定材(日東電工股份有限公司製造REVALPHA No.3195V)貼附於該玻璃板上。進而，於其上矩陣狀配置長13個×寬13個之長7mm×寬7mm×厚度0.4mm之晶片。晶片安裝間距(晶片之端與晶片之端之間距)設為16mm。於該玻璃載體上積層厚度0.6mm之預先片材化之密封用片材，使用真空加壓裝置(裝置名：VACUUM ACE、MIKADOTECHNOS公司製造)進行熱加壓。其次，於60℃之加熱板上進行去除無用樹脂之修整。其後，進行150℃ 1小時之加熱處理，使樹脂硬化。其後，於185℃之熱板上剝離暫時固定材而獲得密封體。
進行所獲得之密封體之晶片露出面之晶片與樹脂之邊界部分之顯微鏡觀察(裝置名：VHX-2000、KEYENCE公司製造)，於晶片端部觀察到未填充區域或空氣之侵入痕跡之情形時將嵌入性設為×，於未 觀察到之情形時，將嵌入性設為○而進行評價。將結果示於表2。
10‧‧‧附隔離件之密封用片材
40‧‧‧密封用片材
41a‧‧‧隔離件
41b‧‧‧隔離件

Claims (7)

  1. 一種密封用片材，其特徵在於：厚度t[mm]與50℃下之儲存模數G'[Pa]之乘積α滿足下述式1，式1：300≦α≦1.5×105。
  2. 一種附隔離件之密封用片材，其特徵在於：其係具有如請求項1之密封用片材、與積層於上述密封用片材之至少一面之隔離件者，並且25℃下之彎曲模數E[N/mm2]與上述密封用片材之面積A[mm2]之乘積β滿足下述式2，式2：4.0×106≦β≦1.7×109。
  3. 一種半導體裝置，其係使用如請求項1之密封用片材而製造。
  4. 一種半導體裝置，其係使用如請求項2之附隔離件之密封用片材而製造。
  5. 如請求項1之密封用片材，其中上述密封用片材之面積A為40000mm2以上。
  6. 如請求項2之附隔離件之密封用片材，其中上述密封用片材之面積A為40000mm2以上。
  7. 一種半導體裝置之製造方法，其特徵在於具有如下步驟：步驟A，其準備於支持體上固定有半導體晶片之積層體；步驟B，其準備如請求項2之附隔離件之密封用片材；步驟C，其將上述附隔離件之密封用片材配置於上述積層體之上述半導體晶片上；及步驟D，其將上述半導體晶片嵌入上述密封用片材，而形成於上述密封用片材中嵌入有上述半導體晶片之密封體。
TW104127979A 2014-08-29 2015-08-26 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法 TWI709642B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014175772A JP6313165B2 (ja) 2014-08-29 2014-08-29 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
JP2014-175772 2014-08-29

Publications (2)

Publication Number Publication Date
TW201619341A true TW201619341A (zh) 2016-06-01
TWI709642B TWI709642B (zh) 2020-11-11

Family

ID=55399420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127979A TWI709642B (zh) 2014-08-29 2015-08-26 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法

Country Status (7)

Country Link
US (1) US20170278716A1 (zh)
EP (1) EP3187561B1 (zh)
JP (1) JP6313165B2 (zh)
CN (2) CN106795418B (zh)
SG (1) SG11201701445PA (zh)
TW (1) TWI709642B (zh)
WO (1) WO2016031521A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723209B (zh) * 2016-08-24 2021-04-01 日商東麗工程股份有限公司 安裝方法及安裝裝置
TWI738947B (zh) * 2017-02-09 2021-09-11 美商英帆薩斯邦德科技有限公司 接合結構與形成接合結構的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686854A (zh) * 2017-10-19 2019-04-26 京东方科技集团股份有限公司 封装结构及封装方法、电子装置及封装薄膜回收方法
DE102018103149B4 (de) 2017-11-15 2024-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen integrierter Schaltungsvorrichtungen und zugehöriges Herstellungsverfahren
WO2020084981A1 (ja) * 2018-10-22 2020-04-30 東洋紡株式会社 デバイス連結体の製造方法、及び、デバイス連結体
US11699663B2 (en) 2020-04-27 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation scheme design for wafer singulation
CN113517205A (zh) * 2020-04-27 2021-10-19 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470887B2 (ja) * 2003-12-11 2010-06-02 日立化成工業株式会社 封止用エポキシ樹脂成形材料および電子部品装置
JP5101931B2 (ja) * 2007-06-13 2012-12-19 日東電工株式会社 熱硬化型接着シート
JP5309886B2 (ja) * 2007-10-22 2013-10-09 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置の製造方法及び半導体装置
US8484759B2 (en) * 2009-08-17 2013-07-09 Ut-Battelle, Llc Spatially resolved quantitative mapping of thermomechanical properties and phase transition temperatures using scanning probe microscopy
EP2559746A4 (en) * 2010-04-13 2013-09-18 Mitsubishi Plastics Inc CLEAR DOUBLE-SIDED ADHESIVE SHEET
JP2012241063A (ja) * 2011-05-17 2012-12-10 Nitto Denko Corp 半導体装置製造用の接着シート
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP5943898B2 (ja) * 2012-11-29 2016-07-05 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723209B (zh) * 2016-08-24 2021-04-01 日商東麗工程股份有限公司 安裝方法及安裝裝置
TWI738947B (zh) * 2017-02-09 2021-09-11 美商英帆薩斯邦德科技有限公司 接合結構與形成接合結構的方法

Also Published As

Publication number Publication date
EP3187561B1 (en) 2019-10-09
US20170278716A1 (en) 2017-09-28
EP3187561A1 (en) 2017-07-05
CN106795418A (zh) 2017-05-31
JP6313165B2 (ja) 2018-04-18
TWI709642B (zh) 2020-11-11
SG11201701445PA (en) 2017-03-30
EP3187561A4 (en) 2017-09-20
CN110600434A (zh) 2019-12-20
CN106795418B (zh) 2019-10-15
JP2016050240A (ja) 2016-04-11
WO2016031521A1 (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
TWI709642B (zh) 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
TWI616476B (zh) Thermosetting resin sheet and method of manufacturing electronic component package
JP6484061B2 (ja) 電子部品パッケージの製造方法
TWI618200B (zh) 半導體元件用密封片材、半導體裝置及半導體裝置之製造方法
JP6066856B2 (ja) 半導体装置の製造方法、及び、封止用シート
US20160237288A1 (en) Sheet for sealing and method for manufacturing semiconductor device
TW201542746A (zh) 黏晶薄膜、附有切割片之黏晶薄膜、半導體裝置、及半導體裝置之製造方法
TW201532151A (zh) 半導體封裝之製造方法
TW201513195A (zh) 半導體封裝件之製造方法
US20170040287A1 (en) Electronic component device production method and electronic component sealing sheet
TW201513196A (zh) 半導體封裝件之製造方法
US10128131B2 (en) Sealing sheet with separators on both surfaces, and method for manufacturing semiconductor device
TW201624578A (zh) 半導體裝置之製造方法
TW201635446A (zh) 密封用片材
WO2015015980A1 (ja) 半導体装置の製造方法
US10074582B2 (en) Sealing sheet
WO2015053081A1 (ja) 半導体装置の製造方法
TW201618959A (zh) 附分隔件之密封用片材、及半導體裝置之製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法