TW201618959A - 附分隔件之密封用片材、及半導體裝置之製造方法 - Google Patents

附分隔件之密封用片材、及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201618959A
TW201618959A TW104134386A TW104134386A TW201618959A TW 201618959 A TW201618959 A TW 201618959A TW 104134386 A TW104134386 A TW 104134386A TW 104134386 A TW104134386 A TW 104134386A TW 201618959 A TW201618959 A TW 201618959A
Authority
TW
Taiwan
Prior art keywords
sealing
sheet
separator
semiconductor wafer
semiconductor device
Prior art date
Application number
TW104134386A
Other languages
English (en)
Other versions
TWI715541B (zh
Inventor
Goji Shiga
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201618959A publication Critical patent/TW201618959A/zh
Application granted granted Critical
Publication of TWI715541B publication Critical patent/TWI715541B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

本發明之課題係提供一種可使所製造之半導體裝置外觀良好的附分隔件之密封用片材。 解決手段上，本發明之附分隔件之密封用片材係具備分隔件及業已積層於分隔件上之密封用片材；其中分隔件之與密封用片材相接的面經胺基醇酸系脫模劑處理過。

Description

附分隔件之密封用片材、及半導體裝置之製造方法 技術領域
本發明係有關於附分隔件之密封用片材、及半導體裝置之製造方法。
背景技術
習知，半導體裝置之製造方法已知有將經固定於基板等上之1片或多片半導體晶片利用密封樹脂密封後，將密封體切削成以半導體裝置為單位的封裝體之方法。所述密封樹脂例如已知有由熱硬化性樹脂構成之密封用片材(例如參照專利文獻1)。而所述密封用片材通常在使用前係被分隔件覆蓋著。
先前技術文獻 專利文獻
專利文獻1：日本特開2006-19714號公報
發明概要
習知，利用上述方法製造半導體裝置時，係於密封用片材之相反另一側的面上附有分隔件的狀態下將半導 體晶片埋入密封用片材中。之後再剝離分隔件，接著使密封用片材熱硬化。
然，依該順序製成半導體裝置時，卻有半導體裝置的外觀(特別是密封用片材表面)受損的情況。
本發明即是鑑於上述課題而成者，目的在於提供可使所製造之半導體裝置外觀良好的附分隔件之密封用片材、及半導體裝置之製造方法。
本發明人等針對半導體裝置外觀受損的原因積極進行研究。結果發現若在剝離分隔件後就使密封用片材熱硬化，則會使熱硬化後的密封片材外觀受損。然後還發現了若能在熱硬化後剝離分隔件則可使半導體裝置外觀良好。並且，本發明人等積極研究結果發現，若分隔件有經胺基醇酸系脫模劑處理過，則在熱硬化後可容易自密封用片材剝離分隔件，而完成了本發明。
亦即，本發明係一種附分隔件之密封用片材，特徵在於具備：分隔件，及業已積層於前述分隔件上之密封用片材；其中前述分隔件之與前述密封用片材相接的面經胺基醇酸系脫模劑處理過。
依據前述構成，分隔件之與密封用片材相接的面係經胺基醇酸系脫模劑處理過。因此，於使密封用片材熱硬化後可容易自密封用片材剝離分隔件。而其結果，例如 於半導體晶片上配置該附分隔件之密封用片材後，將半導體晶片埋入密封用片材中，而形成前述密封用片材中埋有前述半導體晶片的密封體(下述步驟C)，故可在附有分隔件之狀態下使前述密封體的密封用片材熱硬化(下述步驟D)。依此，可抑制密封用片材在熱硬化時之表面粗糙。又，因分隔件之與密封用片材相接的面經胺基醇酸系脫模劑處理過，故於熱硬化後可容易自密封用片材剝離分隔件(下述步驟E)。因即便在熱硬化後亦可容易自密封用片材剝離分隔件，故若使用該附分隔件之密封用片材，可製得表面粗糙經抑制之外觀良好的半導體裝置。
前述構成中，前述密封用片材與前述分隔件經於150℃下加熱1小時後之剝離強度宜小於0.4N/100mm寬。
若前述密封用片材與前述分隔件經於150℃下加熱1小時後之剝離強度小於0.4N/100mm寬，則於使密封用片材熱硬化後可更容易自密封用片材剝離分隔件。
前述構成中，前述密封用片材宜含有環氧樹脂。
本發明人等發現經胺基醇酸系脫模劑處理過的分隔件與含有環氧樹脂之密封用片材之間的剝離強度在加熱後仍低一事。也就是說，若密封用片材含有環氧樹脂，可使其在加熱後與前述分隔件之剝離強度更為降低。
又，本發明之半導體裝置之製造方法，特徵在於具有以下步驟：步驟A，準備一半導體晶片經固定於支持體上之積層體； 步驟X，準備一前述附分隔件之密封用片材；步驟B，於前述積層體之前述半導體晶片上配置前述附分隔件之密封用片材；步驟C，將前述半導體晶片埋入前述密封用片材中，而形成一前述密封用片材中埋有前述半導體晶片之密封體；步驟D，使前述密封體之前述密封用片材熱硬化；及步驟E，於前述步驟D後剝離前述分隔件。
根據前述構成，在半導體晶片上配置前述附分隔件之密封用片材後，將半導體晶片埋入密封用片材中，而形成前述密封用片材中埋有前述半導體晶片的密封體(步驟C)。然後，在附有分隔件的狀態下使前述密封體的密封用片材熱硬化(步驟D)。因為是在附有分隔件的狀態下使密封用片材熱硬化，故可在密封用片材熱硬化時抑制表面粗糙。然後，在熱硬化後自密封用片材剝離分隔件(步驟E)。因分隔件之與密封用片材相接的面經胺基醇酸系脫模劑處理過，故於熱硬化後可容易自密封用片材剝離分隔件。且即便是熱硬化後亦可容易自密封用片材剝離分隔件，故可製得表面粗糙經抑制之外觀良好的半導體裝置。
依據本發明，可提供一種可使所製造之半導體裝置外觀良好之附分隔件之密封用片材。
10‧‧‧附分隔件之密封用片材
11‧‧‧密封用片材
16‧‧‧分隔件
20‧‧‧積層體
22‧‧‧半導體晶圓(支持體)
22a‧‧‧電路形成面
22b‧‧‧電極
22c‧‧‧孔洞
23‧‧‧半導體晶片
23a‧‧‧電路形成面
23b‧‧‧凸塊
23c‧‧‧背面
24‧‧‧樹脂片材
27‧‧‧配線層
27a‧‧‧配線
27b‧‧‧凸塊
28‧‧‧密封體
29‧‧‧半導體裝置
32‧‧‧下側加熱板
34‧‧‧上側加熱板
圖1係本實施形態之附分隔件之密封用片材的截面示意圖。
圖2係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖3係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖4係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖5係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖6係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖7係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖8係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖9係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖10係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖11係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
用以實施發明之形態
以下將一邊參照圖式一邊說明本發明之實施形態。惟，本發明不僅限於該等實施形態。
(附分隔件之密封用片材)
如圖1所示，附分隔件之密封用片材10具有積層有分隔件16與密封用片材11之構成。
(分隔件)
分隔件16例如可舉塑膠薄膜(例如聚對酞酸乙二酯(PET)薄膜、聚乙烯薄膜、聚丙烯薄膜)、不織布、紙等。前述基材可為單層亦可為2種以上的多層。
分隔件16之與密封用片材11相接的面經胺基醇酸系脫模劑處理過。因此，於使密封用片材11熱硬化後可自容易密封用片材11剝離分隔件16。
分隔件16的厚度並無特別限定，但以分隔件剝離時的操作性觀點來看宜為10μm以上，且以25μm以上為佳。又，以分隔件容易剝離之觀點來看，以200μm以下為佳，100μm以下更佳。
分隔件16平面視下的尺寸及形狀並無特別限定，而如本實施形態，可製成與密封用片材11平面視下的尺寸及形狀相同(參照圖1)。又，分隔件16平面視下的尺寸及形狀亦可具有比密封用片材11更大的尺寸及形狀。
分隔件16之與密封用片材11的接觸面亦可經進行過浮雕加工。若經進行過浮雕加工則可更提升步驟D後的外觀。
(密封用片材)
密封用片材11的構成材料宜含有熱硬化性樹脂，且其中以含有環氧樹脂及作為硬化劑的酚樹脂為宜。藉此可獲 得良好的熱硬化性。又，若密封用片材11含有環氧樹脂則在加熱後可更降低與分隔件16的剝離強度。
前述環氧樹脂並無特別限定。例如可使用三苯甲烷型環氧樹脂、甲酚酚醛型環氧樹脂、聯苯型環氧樹脂、改質雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改質雙酚F型環氧樹脂、雙環戊二烯型環氧樹脂、酚醛型環氧樹脂、苯氧樹脂等各種環氧樹脂。該等環氧樹脂可單獨使用亦可併用2種以上。
從確保環氧樹脂硬化後的靭性及環氧樹脂的反應性觀點來看，宜為環氧當量150~250且軟化點或融點為50~130℃之在常溫下為固體者，其中從可靠性觀點來看則以三苯甲烷型環氧樹脂、甲酚酚醛型環氧樹脂、聯苯型環氧樹脂更佳。
前述酚樹脂若為可在與環氧樹脂之間引發硬化反應者則無特別限定。例如可使用酚醛樹脂、烷基苯酚樹脂、聯苯芳烷基樹脂、雙環戊二烯型酚樹脂、甲酚酚醛樹脂、可溶酚醛樹脂等。該等酚樹脂可單獨使用亦可併用2種以上。
從與環氧樹脂的反應性觀點來看，前述酚樹脂宜使用羥基當量為70~250且軟化點為50~110℃者，其中從硬化反應性高的觀點來看，宜使用酚醛樹脂。又，從可靠性觀點來看宜使用如烷基苯酚樹脂或聯苯芳烷基樹脂之低吸濕性者。
環氧樹脂與酚樹脂的摻混比例從硬化反應性的 觀點來看，宜摻混成相對於環氧樹脂中的環氧基1當量，酚樹脂中的羥基合計為0.7~1.5當量，更宜為0.9~1.2當量。
密封用片材11中的環氧樹脂及酚樹脂的合計含量宜為2.5重量%以上，且以3.0重量%以上為佳。若為2.5重量%以上，則可獲得對半導體晶片23、半導體晶圓22等有良好的接著力。密封用片材11中的環氧樹脂及酚樹脂的合計含量宜為20重量%以下，且以10重量%以下為佳。若在20重量%以下則可降低吸濕性。
密封用片材11亦可含有熱可塑性樹脂。藉此可獲得未硬化時的操作性及硬化物的低應力性。
前述熱可塑性樹脂可舉天然橡膠、丁基橡膠、異戊二烯橡膠、氯平橡膠、乙烯-酢酸乙烯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸樹脂、熱可塑性聚醯亞胺樹脂、6-耐隆及6,6-耐隆等聚醯胺樹脂、苯氧樹脂、丙烯酸樹脂、PET及PBT等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯嵌段共聚物等。該等熱可塑性樹脂可單獨使用亦可併用2種以上。其中以低應力性、低吸水性的觀點來看，宜為苯乙烯-異丁烯-苯乙烯嵌段共聚物。
密封用片材11中的熱可塑性樹脂含量可設為1.5重量%以上、2.0重量%以上。若在1.5重量%以上則可獲得柔軟性、可撓性。密封用片材11中的熱可塑性樹脂含量宜在6重量%以下，且以4重量%以下為佳。若在4重量%以下則可獲得與半導體晶片23或與半導體晶圓22之良好的接著 性。
密封用片材11宜含有無機填充劑。
前述無機填充劑並無特別限定，可使用習知公知的各種填充劑，例如可舉石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼之粉末。該等可單獨使用亦可併用2種以上。其中以可良好地降低線膨張係數的理由來看，宜為二氧化矽、氧化鋁，且以二氧化矽為佳。
二氧化矽宜為二氧化矽粉末，且以熔融二氧化矽粉末為佳。熔融二氧化矽粉末可舉球狀熔融二氧化矽粉末、碎裂熔融二氧化矽粉末，且以流動性觀點來看宜為球狀熔融二氧化矽粉末。其中宜為平均粒徑在10~30μm之範圍者，且以15~25μm之範圍者為佳。
此外，平均粒徑例如可使用自母集團任意抽出之試料，並使用雷射繞射散射型粒度分布測定裝置進行測定藉此得出。
密封用片材11中的前述無機填充劑含量相對於密封用片材11整體宜為75~95重量%，且以78~95重量%為佳。前述無機填充劑含量若相對於密封用片材11整體在75重量%以上的話，則可藉由降低熱膨張率來抑制因熱衝撃導致的機械性破壞。另一方面，前述無機填充劑含量若相對於密封用片材11整體在95重量%以下的話，則柔軟性、流動性、接著性會更加良好。
密封用片材11宜含有硬化促進劑。
硬化促進劑只要為可促進環氧樹脂與酚樹脂之硬化者則無特別限定，例如可舉三苯膦、四苯基鏻四苯硼酸鹽等有機磷系化合物；2-苯基-4,5-二羥甲咪唑、2-苯基-4-甲基-5-羥甲咪唑等咪唑系化合物等。其中以即便捏合時溫度上昇而硬化反應亦不會激烈進行而可良好地製作密封用片材11之理由來看，宜為2-苯基-4,5-二羥甲咪唑。
硬化促進劑的含量相對於環氧樹脂及酚樹脂之合計100重量份宜為0.1~5重量份。
密封用片材11亦可含阻燃劑成分。藉此可在因零件短路或發熱等導致起火時降低燃燒擴大。阻燃劑組成分例如可使用氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合金屬氫氧化物等各種金屬氫氧化物；磷腈系阻燃劑等。
密封用片材11宜含有矽烷耦合劑。矽烷耦合劑並無特別限定，可舉3-環氧丙氧丙基三甲氧基矽烷等。
密封用片材11中的矽烷耦合劑含量宜為0.1~3重量%。若在0.1重量%以上則可充分獲得硬化物的強度而可降低吸水率。而在3重量%以下的話可降低釋氣量。
密封用片材11宜含有顏料或染料。顏料並無特別限定而可舉碳黑等。
密封用片材11中的顏料或染料含量宜為0.1~2重量%。若在0.1重量%以上則可獲得良好的識別性。而在2重量%以下的話，可確保硬化後密封用片材的強度。
此外，密封用片材11中除上述各成分外還可因應 需要適宜摻混其他添加劑。
密封用片材11的厚度並無特別限定，然以作為密封用片材使用之觀點及為了可適宜埋入半導體晶片23之觀點來看，例如宜設為50μm~2000μm、且以70μm~1200μm為佳、100μm~700μm更佳。
密封用片材11的大小及形狀並無特別限定，然宜為俯視時於半導體晶圓22(積層體)上可在不超出之狀態下積層。例如密封用片材11的大小及形狀可製成為在俯視時與半導體晶圓22(積層體)俯視時的大小及形狀相同，或製成比其更大的形狀。
附分隔件之密封用片材10中，在150℃下加熱1小時後的密封用片材11與分隔件16的剝離強度Z1宜在剝離角度180°、剝離速度300mm/分之條件下為小於0.4N/100mm寬，且以小於0.35N/100mm寬更佳，更宜小於0.3N/100mm寬。前述剝離強度Z1若小於0.4N/100mm，則使密封用片材11熱硬化後可更容易自密封用片材11剝離分隔件16。此外，前述剝離強度Z1宜越小越好，然例如在0.01N/100mm寬以上。
密封用片材11的製造方法並無特別限定，宜可調製用來形成密封用片材11的樹脂組成物之捏合物，並使用塗布所製得捏合物之方法或使用將所製得捏合物進行塑性加工成片材狀之方法。藉此，可不使用溶劑即可製作密封用片材11，故可抑制因半導體晶片23揮發之溶劑所致之影響。
具體而言，將後述各成分利用混合輥、加壓式揑揉機、押出機等公知捏合機進行熔融捏合來調製捏合物，並將所製得捏合物進行塗布或塑性加工製成片材狀。捏合條件其溫度宜在上述各成分的軟化點以上，例如在30~150℃，而若考慮到環氧樹脂的熱硬化性則宜為40~140℃、且以60~120℃為佳。時間則例如為1~30分鐘、且以5~15分鐘為宜。
捏合宜在減壓條件下(減壓氣體環境下)進行。藉此可在脫氣的同時防止氣體侵入捏合物。減壓條件下的壓力宜在0.1kg/cm2以下、且以0.05kg/cm2以下為宜。減壓下的壓力下限並無特別限定，例如在1×10-4kg/cm2以上。
當將捏合物利用塗布來形成密封用片材11時，熔融捏合後的捏合物宜不進行冷卻直接在高溫狀態下進行塗布。塗布方法並無特別限定，可舉棒塗法、刀塗法、狹縫式模塗法等。塗布時的溫度宜在上述各成分的軟化點以上，而若考慮到環氧樹脂的熱硬化性及成形性則例如在40~150℃、且以50~140℃為佳、70~120℃更佳。
當將捏合物利用塑性加工來形成密封用片材11時，熔融捏合後的捏合物宜不進行冷卻直接在高溫狀態下進行塑性加工。塑性加工方法並無特別限定，而可舉平板壓製法、T模擠壓法、螺紋模擠壓法、輥軋法、輥捏合法、吹脹擠壓法、共擠壓法、壓延成形法(calendering)等。塑性加工溫度宜在上述各成分的軟化點以上，而若考慮到環氧樹脂的熱硬化性及成形性則例如在40~150℃、且以50~ 140℃為佳、70~120℃更佳。
此外，密封用片材11可將用來形成密封用片材11的樹脂等溶解、分散於適當的溶劑中來調製清漆並塗布該清漆來製得。
以上已就附分隔件之密封用片材10進行說明。
接著，針對使用附分隔件之密封用片材10之半導體裝置之製造方法進行說明。
本實施形態之半導體裝置之製造方法，包含以下步驟： 步驟A，準備一半導體晶片經進行倒裝晶片安裝於半導體晶圓的電路形成面上的積層體； 步驟B，於前述積層體之前述半導體晶片上配置密封用片材與保護薄膜； 步驟C，將前述半導體晶片埋入前述密封用片材中，而形成一前述密封用片材中埋有前述半導體晶片之密封體； 步驟D，使前述密封體之前述密封用片材熱硬化；及 步驟E，於前述步驟D後剝離前述保護薄膜。
亦即，於本實施形態中，本發明的「半導體晶片經固定於支持體上的積層體」，係針對「半導體晶片經進行倒裝晶片安裝於半導體晶圓的電路形成面上的積層體」的情況進行說明。本實施形態亦為晶片疊晶圓方式(chip on wafer)的半導體裝置之製造方法。
圖2~圖11係用來說明本實施形態之半導體裝置之製造方法的截面示意圖。
[準備步驟]
本實施形態之半導體裝置之製造方法中，首先，準備一半導體晶片23經進行倒裝晶片安裝於半導體晶圓22的電路形成面22a上的積層體20(步驟A)。而於第1實施形態中，半導體晶圓22相當於本發明的「支持體」。積層體20則例如可依下述而製得。
如圖2所示，首先，準備一片或多片具有電路形成面23a的半導體晶片23及具有電路形成面22a的半導體晶圓22。此外，以下係就將多片半導體晶片進行倒裝晶片安裝於半導體晶圓上之情況進行說明。半導體晶圓22(支持體)在俯視時的形狀及尺寸可製成與密封用片材11在俯視時的大小及形狀相同，例如可製成為直徑在200mm以上的圓形。
接著，如圖3所示，將半導體晶片23進行倒裝晶片安裝於半導體晶圓22的電路形成面22a上。將半導體晶片23搭載至半導體晶圓22上可使用倒裝晶片接合器或固晶機等公知裝置。具體而言，係將形成於半導體晶片23之電路形成面23a上的凸塊23b與形成於半導體晶圓22之電路形成面22a上的電極22b作電性連接。藉此可製得多片半導體晶片23經安裝於半導體晶圓22上之積層體20。此時，半導體晶片23之電路形成面23a上亦可黏附有底部填充劑用之樹脂片材24。而於此情況下將半導體晶片23進行倒裝晶片安裝於半導體晶圓22上的話，則可利用樹脂密封半導體晶片23與半導體晶圓22之間的間隙。此外，有關將黏附有底部填充劑用之樹脂片材24的半導體晶片23進行倒裝晶片安裝於 半導體晶圓22之方法，例如日本特開2013-115186號公報等已有揭示，故在此省略詳細說明。
[準備附分隔件之密封用片材的步驟]
又，本實施形態之半導體裝置之製造方法中，係準備一預先積層有密封用片材11與分隔件16之附分隔件之密封用片材10(參照圖1)(步驟X)。
[於積層體上配置附分隔件之密封用片材的步驟]
於步驟A及步驟X後，如圖4所示，將積層體20以安裝有半導體晶片23之面朝上來配置在下側加熱板32上，並將附分隔件之密封用片材11配置在積層體20之半導體晶片23上，以使半導體晶片23與密封用片材11相接(步驟B)。於該步驟中，可先於下側加熱板32上配置積層體20，之後再於積層體20上配置附分隔件之密封用片材11，亦可先於積層體20上積層附分隔件之密封用片材11，之後再將經積層有積層體20與附分隔件之密封用片材11之積層物配置於下側加熱板32上。
[形成密封體的步驟]
接著，如圖5所示，利用下側加熱板32與上側加熱板34進行熱壓製將半導體晶片23埋入密封用片材11中，而形成密封用片材11中埋有半導體晶片23之密封體28(步驟C)。
將半導體晶片23埋入密封用片材11中時的熱壓製條件，例如溫度為40~100℃、且宜為50~90℃，而壓力為0.1~10MPa、且宜為0.5~8MPa，時間為0.3~10分鐘、 且宜為0.5~5分鐘。藉此可製得密封用片材11中埋有半導體晶片23之半導體裝置。又，若考慮到密封用片材11對半導體晶片23及半導體晶圓22的密著性及追隨性的提升，則宜在減壓條件下進行壓製。
前述減壓條件中，例如壓力為0.1~5kPa、且宜為0.1~100Pa，而減壓保持時間(自減壓開始至壓製開始為止的時間)例如為5~600秒、且以10~300秒為佳。
[修整步驟]
於步驟C後，如圖6所示，可因應需要將因步驟C而朝面方向被壓出的樹脂(密封用片材11)切斷，並去除多出之部分。
[熱硬化步驟]
接著，使密封用片材11熱硬化(步驟D)。具體而言，例如係加熱密封用片材11中埋有半導體晶圓22上經安裝有半導體晶片23的密封體28整體。
熱硬化處理的條件中，加熱溫度宜為100℃以上、且以120℃以上為佳。另一方面，加熱溫度的上限宜在200℃以下、且以在180℃以下為佳。加熱時間宜為10分鐘以上、且以30分鐘以上為佳。另一方面，加熱時間的上限宜在180分鐘以下、且以在120分鐘以下為佳。此時宜進行加壓，且宜在0.1MPa以上、以在0.5MPa以上更佳。另一方面，上限宜在10MPa以下、且以在5MPa以下更佳。
[離型襯紙剝離步驟]
接著，如圖7所示，將分隔件16剝離(步驟E)。因分隔 件16之與密封用片材11相接的面經胺基醇酸系脫模劑處理過，故於熱硬化後可容易自密封用片材11剝離。
[研削密封用片材的步驟]
接著，如圖8所示，研削密封體28之密封用片材11使半導體晶片23的背面23c露出。研削密封用片材11之方法並無特別限定，例如可舉使用可高速旋轉的研磨石之研磨法。
[形成配線層的步驟]
接著，研削半導體晶圓22之與搭載有半導體晶片23之側相反之側的面而形成孔洞(Via)22c後(參照圖9)，形成具有配線27a之配線層27(參照圖10)。研削半導體晶圓22之方法並無特別限定，例如可舉使用可高速旋轉的研磨石之研磨法。配線層27上亦可形成自配線27a突出的凸塊27b。形成配線層27的方法可適用半加成法或減成法等習知公知之電路基板或中介板的製造技術，因此在此省略詳細說明。
[切削步驟]
接下來，如圖11所示，切削半導體晶片23之背面23c呈露出狀態的密封體28。藉此而製得以半導體晶片23為單位之半導體裝置29。
[基板安裝步驟]
亦可因應需要對半導體裝置29進行安裝其他用途的基板(未圖示)之基板安裝步驟。對半導體裝置29安裝其他用途之基板可使用倒裝晶片接合器或固晶機等公知裝置。
以上，依據本實施形態之半導體裝置之製造方法，係於半導體晶片23上配置附分隔件之密封用片材10 後，將半導體晶片23埋入密封用片材11中，而形成密封用片材11中埋有半導體晶片23的密封體28(步驟C)。然後，在附有分隔件16之狀態下使密封體28之密封用片材11熱硬化(步驟D)。因為係在附有分隔件16之狀態下使密封用片材11熱硬化，故可抑制密封用片材11在熱硬化時的表面粗糙。然後，於熱硬化後自密封用片材11剝離分隔件16(步驟E)。因分隔件16之與密封用片材11相接的面經胺基醇酸系脫模劑處理過，故於熱硬化後可容易自密封用片材11剝離分隔件16。因即便於熱硬化後亦可容易自密封用片材11剝離分隔件16，故可製得表面粗糙經抑制之外觀良好的半導體裝置29。
於上述實施形態中，係針對利用下側加熱板32與上側加熱板34進行熱壓製將半導體晶片23埋入密封用片材11中，來形成密封用片材11中埋有半導體晶片23之密封體28的情況進行了說明。亦即，係就利用平板壓製將半導體晶片埋入密封用片材中之情況進行了說明。然，本發明中形成前述密封用片材中埋有前述半導體晶片的密封體之步驟C並不限於此例。例如亦可利用使用模具的壓縮成形。
上述實施形態中係就具備附分隔件之密封用片材的密封用片材為1層構成的情況進行了說明，但本發明密封用片材之層構成並不限於此例，亦可為2層以上。
上述實施形態中，係就本發明之半導體裝置之製造方法，亦即晶片疊晶圓方式的半導體裝置之製造方法的情況進行了說明。也就是本發明之「半導體晶片經固定於 支持體上的積層體」，係針對「半導體晶片經進行倒裝晶片安裝於半導體晶圓的電路形成面上的積層體」的情況進行了說明。然，本發明半導體裝置之製造方法並不限於此例。本發明之支持體可為暫固定材，而在步驟D(使密封體之密封用片材熱硬化的步驟)後被去除。
亦即，其他實施形態之半導體裝置之製造方法包含以下步驟：步驟A，準備一半導體晶片經暫時固定於暫固定材上之積層體；步驟B，於前述積層體之前述半導體晶片上配置密封用片材與保護薄膜；步驟C，將前述半導體晶片埋入前述密封用片材中，而形成前述密封用片材中埋有前述半導體晶片之密封體；步驟D，使前述密封體之前述密封用片材熱硬化；及步驟E，於前述步驟D後剝離前述保護薄膜。
於此情況時，亦可於半導體晶片露出的部分(電路形成面)形成再配線。藉此可製造被稱為Fan-out(扇出)型晶圓級封裝(WLP)之半導體裝置。前述暫固定材例如可舉習知公知之含發泡劑的熱剝離片材。而關於前述熱剝離片材例如因在日本特開2009-040930號公報等中以熱膨張性黏著劑層作了詳細記載，故在此省略說明。
此外，本發明並不限定於實施形態，在不違反本發明主旨範圍內，各步驟可進行可不進行。又，在不違反本發明主旨範圍內，不論以何種順序進行皆可。
實施例
以下將利用實施例詳細說明本發明，但只要不超出本發明主旨，本發明並不限於以下實施例。又，各例中，「份」只要沒有特別註記即指重量基準。
<密封用片材之製作>
(實施例1)
摻混環氧樹脂A(商品名「YSLV-80XY」、新日鐵化學社製)100份、環氧樹脂B(商品名「Epikote828」、三菱化學(股)製、雙酚A型環氧樹脂、環氧當量185g/eq)97份、酚樹脂(商品名「MEH-7500-3S」、明和化成社製)90份、無機填充劑A(商品名「FB-9454FC」、電氣化學工業社製)2894份、無機填充劑B(商品名「FB-5SDC」、電氣化學工業社製、熔融球狀二氧化矽、平均粒徑5μm)99份、矽烷耦合劑(商品名「KBM-403」、信越化學社製)3份、碳黑(商品名「#20」、三菱化學社製)7份及硬化促進劑(商品名「2PHZ-PW」、四國化成工業社製)3份，並用輥捏合機依序在60℃下加熱2分鐘、在80℃下加熱2分鐘、在120℃下加熱6分鐘，合計10分鐘，然後在減壓條件下(0.01kg/cm2)進行熔融捏合而調製出捏合物。接著，將所製得捏合物在120℃的條件下利用狹縫式模塗法塗佈於分隔件上形成片材狀，而製出厚度500μm的密封用片材A。上述分隔件係使用了表面經胺基醇酸系脫模劑進行離型處理之厚度為50μm的聚對酞酸乙二酯薄膜(商品名「PET-50-SHP-AO」、股份有限公司FUJICO社製)。之後，於密封用片材A的露出面側貼合該分隔件而製成雙面 附分隔件之密封用片材A。
(實施例2)
摻混環氧樹脂A(商品名「YSLV-80XY」、新日鐵化學社製)100份、酚樹脂(商品名「MEH-7851-SS」、明和化成社製)85份、熱可塑性樹脂(商品名「SIBSTAR 072T」、Kaneka社製)84份、無機填充劑A(商品名「FB-9454FC」、電氣化學工業社製)2254份、矽烷耦合劑(商品名「KBM-403」、信越化學社製)2份、碳黑(商品名「#20」、三菱化學社製)8份及硬化促進劑(商品名「2PHZ-PW」、四國化成工業社製)3份，並用輥捏合機依序在60℃下加熱2分鐘、在80℃下加熱2分鐘、在120℃下加熱6分鐘，合計10分鐘，然後在減壓條件下(0.01kg/cm2)進行熔融捏合而調製出捏合物。接著，將所製得捏合物在120℃的條件下利用狹縫式模塗法塗佈於分隔件上形成片材狀，而製出厚度500μm的密封用片材B。上述分隔件係使用了表面經胺基醇酸系脫模劑進行離型處理之厚度為50μm的聚對酞酸乙二酯薄膜(商品名「PET-50-SHP-AO」、股份有限公司FUJICO社製)。之後，於密封用片材B的露出面側貼合該分隔件而製成雙面附分隔件之密封用片材B。
(實施例3)
環氧樹脂A(商品名「YSLV-80XY」、新日鐵化學社製)100份、環氧樹脂B(商品名「Epikote828」、三菱化學(股)製、雙酚A型環氧樹脂、環氧當量185g/eq)169份、酚樹脂(商品名「MEH-7851-SS」、明和化成社製)169份、熱可塑性樹脂 (商品名「SIBSTAR 072T」、Kaneka社製)96份、無機填充劑A(商品名「FB-9454FC」、電氣化學工業社製)4685份、無機填充劑B(商品名「FB-5SDC」、電氣化學工業社製、熔融球狀二氧化矽、平均粒徑5μm)145份、矽烷耦合劑(商品名「KBM-403」、信越化學社製)9份、碳黑(商品名「#20」、三菱化學社製)11份及硬化促進劑(商品名「2PHZ-PW」、四國化成工業社製)5份，並用輥捏合機依序在60℃下加熱2分鐘、在80℃下加熱2分鐘、在120℃下加熱6分鐘，合計10分鐘，然後在減壓條件下(0.01kg/cm2)進行熔融捏合而調製出捏合物。接著，將所製得捏合物在120℃的條件下利用狹縫式模塗法塗佈於分隔件上形成片材狀，而製出厚度500μm的密封用片材C。上述分隔件係使用了表面經胺基醇酸系脫模劑進行離型處理之厚度為50μm的聚對酞酸乙二酯薄膜(商品名「PET-50-SHP-AO」、股份有限公司FUJICO社製)。之後，於密封用片材C的露出面側貼合該分隔件而製成雙面附分隔件之密封用片材C。
(實施例4)
摻混環氧樹脂A(商品名「YSLV-80XY」、新日鐵化學社製)100份、酚樹脂(商品名「H-4」、明和化成社製)55份、無機填充劑A(商品名「FB-5SDC」、電氣化學工業社製)473份、矽烷耦合劑(商品名「KBM-403」、信越化學社製)0.2份、碳黑(商品名「#20」、三菱化學社製)1份及硬化促進劑(商品名「2E4MZ-A」、四國化成工業社製)2份，並用輥捏合機依序在60℃下加熱2分鐘、在80℃下加熱2分鐘、在120℃下 加熱6分鐘，合計10分鐘，然後在減壓條件下(0.01kg/cm2)進行熔融捏合而調製出捏合物。接著，將所製得捏合物在120℃的條件下利用狹縫式模塗法塗佈於分隔件上形成片材狀，而製出厚度500μm的密封用片材D。上述分隔件係使用了表面經胺基醇酸系脫模劑進行離型處理之厚度為50μm的聚對酞酸乙二酯薄膜(商品名「PET-50-SHP-AO」、股份有限公司FUJICO社製)。之後，於密封用片材D的露出面側貼合該分隔件而製成雙面附分隔件之密封用片材D。
(比較例1)
除了分隔件係使用經聚矽氧離型處理之厚度為50μm的聚對酞酸乙二酯薄膜外，以與實施例1相同方式製得雙面附分隔件之密封用片材E。
(比較例2)
除了分隔件係使用經聚矽氧離型處理之厚度為50μm的聚對酞酸乙二酯薄膜外，以與實施例2相同方式製得雙面附分隔件之密封用片材F。
(比較例3)
除了分隔件係使用經聚矽氧離型處理之厚度為50μm的聚對酞酸乙二酯薄膜外，以與實施例3相同方式製得雙面附分隔件之密封用片材G。
(比較例4)
除了分隔件係使用經聚矽氧離型處理之厚度為50μm的聚對酞酸乙二酯薄膜外，以與實施例4相同方式製得雙面附分隔件之密封用片材H。
(剝離強度測定用試樣之製作)
將製出之雙面附分隔件之密封用片材A~H的單側分隔件剝離，並配置於寬100mm、長200mm、厚度：780μm之矽晶圓上。此時，係在矽晶圓之面與密封用片材之面相接觸之狀態下進行配置。接著，利用真空壓製裝置(商品名「VACUUM ACE」、Mikado Technos社製)依以下條件進行熱壓製，而製得矽晶圓與密封用片材之積層物(矽晶圓的厚度：780μm、密封用片材的厚度：300μm、合計厚度：1080μm)。之後，用150℃的熱風式乾燥機加熱1小時，而製得剝離強度測定用試樣。
<熱壓製條件>
真空壓力：10Pa
壓製壓力：1.0MPa
壓製溫度：密封用片材成為最低熔融黏度的溫度
壓製時間：60秒
<密封用片材成為最低熔融黏度的溫度的測定方法>
利用動態黏彈性測定裝置(TA Instruments社製、ARES)測定密封用片材的最低熔融黏度(測定條件：直徑25mm的板片、間隙1mm、昇溫速度10℃/min、頻率數1Hz、應變量10%、以10℃/min於溫度範圍50℃至150℃為止作昇溫測定)。令此時最低的值為最低熔融黏度。
(於150℃下加熱1小時後之密封用片材與分隔件的剝離強度Z1的測定)
自剝離強度測定用試樣的密封用片材剝離分隔件，並 測定剝離強度Z1。具體而言係依下述條件進行剝離，並測定此時荷重的最大荷重(排除測定初期的高峰值之荷重的最大值)，且將該最大荷重作為密封用片材與分隔件與之剝離強度(N/100mm寬)求出。此外，於150℃下加熱1小時的熱硬化係假設為使密封用片材熱硬化之步驟D。即，於150℃下熱硬化1小時後之剝離強度測定用試樣係假設為步驟D後之狀態。並於表1、表2顯示結果。此外，比較例1~4因無法自密封用片材剝離分隔件，故不顯示測得值。
(剝離力的測定條件)
使用裝置：Autograph AGS-K(島津製作所社製)
溫度：23℃
剝離角度：180°
引張速度：300mm/min
(剝離性評価)
上述剝離強度Z1的測定中，可剝離分隔件的情況評估為○，不可剝離的情況評估為×。並於表1、2顯示結果。
10‧‧‧附分隔件之密封用片材
11‧‧‧密封用片材
16‧‧‧分隔件

Claims (4)

  1. 一種附分隔件之密封用片材，特徵在於具備：分隔件，及業已積層於前述分隔件上之密封用片材；其中前述分隔件之與前述密封用片材相接的面經胺基醇酸系脫模劑處理過。
  2. 如請求項1之附分隔件之密封用片材，其中前述密封用片材與前述分隔件經於150℃下加熱1小時後之剝離強度小於0.4N/100mm寬。
  3. 如請求項1之附分隔件之密封用片材，其中前述密封用片材含有環氧樹脂。
  4. 一種半導體裝置之製造方法，特徵在於具有以下步驟：步驟A，準備一半導體晶片經固定於支持體上之積層體；步驟X，準備一如請求項1至3中任一項之附分隔件之密封用片材；步驟B，於前述積層體之前述半導體晶片上配置前述附分隔件之密封用片材；步驟C，將前述半導體晶片埋入前述密封用片材中，而形成一前述密封用片材中埋有前述半導體晶片之密封體；步驟D，使前述密封體之前述密封用片材熱硬化；及 步驟E，於前述步驟D後剝離前述分隔件。
TW104134386A 2014-11-17 2015-10-20 附分隔件之密封用片材、及半導體裝置之製造方法 TWI715541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-232820 2014-11-17
JP2014232820A JP6677966B2 (ja) 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201618959A true TW201618959A (zh) 2016-06-01
TWI715541B TWI715541B (zh) 2021-01-11

Family

ID=56013675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134386A TWI715541B (zh) 2014-11-17 2015-10-20 附分隔件之密封用片材、及半導體裝置之製造方法

Country Status (6)

Country Link
JP (1) JP6677966B2 (zh)
KR (1) KR102370954B1 (zh)
CN (1) CN107004608A (zh)
SG (1) SG11201703904YA (zh)
TW (1) TWI715541B (zh)
WO (1) WO2016080117A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6676593B2 (ja) * 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003105279A (ja) * 2001-09-28 2003-04-09 Sliontec Corp 光感応性両面粘着テープ・シート及びその製造方法
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
JP5104034B2 (ja) * 2007-05-23 2012-12-19 日立化成工業株式会社 異方導電接続用フィルム及びリール体
JP5343502B2 (ja) * 2008-10-08 2013-11-13 ダイニック株式会社 自己粘着性フィルム及びその製造方法
JP2011068822A (ja) * 2009-09-28 2011-04-07 Hitachi Kasei Polymer Co Ltd セパレータ付き接着フィルム
JP5918943B2 (ja) * 2011-08-10 2016-05-18 味の素株式会社 半導体パッケージの製造方法
JP5521111B2 (ja) * 2011-09-29 2014-06-11 三井化学株式会社 接着性組成物、及びこれを用いた画像表示装置
TW201341199A (zh) * 2011-12-12 2013-10-16 Nitto Denko Corp 積層片材以及使用積層片材之半導體裝置之製造方法
KR20160020587A (ko) * 2012-01-20 2016-02-23 아사히 가세이 이-매터리얼즈 가부시키가이샤 수지 조성물, 적층체, 다층 프린트 배선판 및 다층 플렉시블 배선판 및 그 제조 방법
JP2013157408A (ja) * 2012-01-27 2013-08-15 Nitto Denko Corp 発光ダイオード装置およびその製造方法
US20130237017A1 (en) * 2012-03-08 2013-09-12 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP5301023B2 (ja) * 2012-11-01 2013-09-25 リンテック株式会社 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016094575A (ja) 2016-05-26
JP6677966B2 (ja) 2020-04-08
SG11201703904YA (en) 2017-06-29
TWI715541B (zh) 2021-01-11
CN107004608A (zh) 2017-08-01
WO2016080117A1 (ja) 2016-05-26
KR102370954B1 (ko) 2022-03-07
KR20170084015A (ko) 2017-07-19

Similar Documents

Publication Publication Date Title
TWI589662B (zh) A film adhesive, a semiconductor package using a film adhesive, and a method of manufacturing the same
TW201521162A (zh) 中空型電子裝置密封用樹脂薄片及中空型電子裝置封裝體之製造方法
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
TW201532151A (zh) 半導體封裝之製造方法
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
TW201535543A (zh) 半導體封裝件之製造方法
TW201619341A (zh) 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法
TW201621000A (zh) 樹脂組合物、半導體裝置之製造方法及半導體裝置
TW201532211A (zh) 半導體封裝之製造方法
TW201624578A (zh) 半導體裝置之製造方法
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW201626517A (zh) 密封用片材、及半導體裝置
TW201618959A (zh) 附分隔件之密封用片材、及半導體裝置之製造方法
WO2014188826A1 (ja) 電子部品装置の製造方法
WO2016035577A1 (ja) 封止用シート
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
TW201508843A (zh) 電子零件裝置之製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TWI625832B (zh) Resin sheet for electronic component sealing and method of manufacturing electronic component package
TW201504293A (zh) 附分隔件之樹脂片材、電子零件裝置之製造方法及電子零件裝置
TW201501216A (zh) 電子零件裝置之製造方法