JP2016094575A - セパレータ付き封止用シート、及び、半導体装置の製造方法 - Google Patents

セパレータ付き封止用シート、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP2016094575A
JP2016094575A JP2014232820A JP2014232820A JP2016094575A JP 2016094575 A JP2016094575 A JP 2016094575A JP 2014232820 A JP2014232820 A JP 2014232820A JP 2014232820 A JP2014232820 A JP 2014232820A JP 2016094575 A JP2016094575 A JP 2016094575A
Authority
JP
Japan
Prior art keywords
separator
sealing sheet
sealing
sheet
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014232820A
Other languages
English (en)
Other versions
JP6677966B2 (ja
Inventor
豪士 志賀
Goshi Shiga
豪士 志賀
智絵 飯野
Chie Iino
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2014232820A priority Critical patent/JP6677966B2/ja
Priority to PCT/JP2015/079163 priority patent/WO2016080117A1/ja
Priority to CN201580062102.9A priority patent/CN107004608A/zh
Priority to KR1020177007630A priority patent/KR102370954B1/ko
Priority to SG11201703904YA priority patent/SG11201703904YA/en
Priority to TW104134386A priority patent/TWI715541B/zh
Publication of JP2016094575A publication Critical patent/JP2016094575A/ja
Application granted granted Critical
Publication of JP6677966B2 publication Critical patent/JP6677966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】製造される半導体装置の外観を良好とすることが可能なセパレータ付き封止用シートの提供。
【解決手段】セパレータ１６と、セパレータ１６上に積層された封止用シート１１とを備え、セパレータ１６は、封止用シート１１と接する面がアミノアルキド系離型剤で処理されており、１５０℃で１時間加熱後の封止用シート１１とセパレータ１６との剥離強度が０．４Ｎ／１００ｍｍ幅未満であり、封止用シート１１は、エポキシ樹脂を含むセパレータ付き封止用シート１０。
【選択図】図１

Description

本発明は、セパレータ付き封止用シート、及び、半導体装置の製造方法に関する。
従来、半導体装置の製造方法としては、基板などに固定された１又は複数の半導体チップを封止樹脂にて封止した後、封止体を半導体装置単位のパッケージとなるようにダイシングするという方法が知られている。このような封止樹脂としては、例えば、熱硬化性樹脂で構成される封止用シートが知られている（例えば、特許文献１参照）。このような封止用シートは、通常、使用される前はセパレータで覆われている。
特開２００６−１９７１４号公報
従来、上述した方法により半導体装置を製造する場合、封止用シートの反対側の面にセパレータがついたままの状態で、封止用シートに半導体チップを埋め込む。その後、セパレータを剥離し、続いて、封止用シートを熱硬化させている。
しかしながら、この手順により半導体装置を製造した場合、半導体装置の外観（特に、封止用シートの表面）が損なわれる場合がある。
本発明は上述した課題に鑑みてなされたものであり、その目的は、製造される半導体装置の外観を良好とすることが可能なセパレータ付き封止用シート、及び、半導体装置の製造方法を提供することにある。
本発明者らは、半導体装置の外観が損なわれる原因について鋭意研究した。その結果、セパレータを剥離してから封止用シートを熱硬化させると、熱硬化後の封止シートの外観が損なわれることを見出した。そして、熱硬化後に、セパレータを剥離できれば、半導体装置の外観が良好となることを見出した。さらに、本発明者らは、鋭意研究した結果、セパレータがアミノアルキド系離型剤で処理されていると、熱硬化後に封止用シートからセパレータを容易に剥離できることを見出し、本発明を完成させるに至った。
すなわち、本発明は、セパレータ付き封止用シートであって、
セパレータと、
前記セパレータ上に積層された封止用シートとを備え、
前記セパレータは、前記封止用シートと接する面がアミノアルキド系離型剤で処理されていることを特徴とする。
前記構成によれば、セパレータの、封止用シートと接する面がアミノアルキド系離型剤で処理されている。従って、封止用シートを熱硬化させた後に、封止用シートからセパレータを容易に剥離できる。その結果、例えば、半導体チップ上に、当該セパレータ付き封止用シートを配置した後、半導体チップを封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成し（下記工程Ｃ）、セパレータがついたままの状態で前記封止体の封止用シートを熱硬化させることができる（下記工程Ｄ）。これにより、封止用シートの熱硬化時の表面荒れを抑制することができる。また、セパレータの、封止用シートと接する面がアミノアルキド系離型剤で処理されているため、熱硬化後に、セパレータを封止用シートから容易に剥離できる（下記工程Ｅ）。熱硬化後であっても、セパレータを封止用シートから容易に剥離できるため、当該セパレータ付き封止用シートを使用すれば、表面荒れが抑制され、外観が良好な半導体装置を得ることができる。
前記構成においては、１５０℃で１時間加熱後の前記封止用シートと前記セパレータとの剥離強度が０．４Ｎ／１００ｍｍ幅未満であることが好ましい。
１５０℃で１時間加熱後の前記封止用シートと前記セパレータとの剥離強度が０．４Ｎ／１００ｍｍ幅未満であれば、封止用シートを熱硬化させた後に、より容易にセパレータを封止用シートから剥離することができる。
前記構成において、前記封止用シートは、エポキシ樹脂を含むことが好ましい。
本発明者らは、アミノアルキド系離型剤で処理されたセパレータと、エポキシ樹脂を含む封止用シートとの間の剥離強度が、加熱後においても低いことを見出した。すなわち、封止用シートがエポキシ樹脂を含むと、加熱後における、前記セパレータとの剥離強度をより低くすることができる。
また、本発明に係る半導体装置の製造方法は、
半導体チップが支持体上に固定された積層体を準備する工程Ａと、
前記セパレータ付き封止用シートを準備する工程Ｘと、
前記積層体の前記半導体チップ上に、前記セパレータ付き封止用シートを配置する工程Ｂと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｃと、
前記封止体の前記封止用シートを熱硬化させる工程Ｄと、
前記工程Ｄの後に、前記セパレータを剥離する工程Ｅとを含むことを特徴とする。
前記構成によれば、半導体チップ上に、前記セパレータ付き封止用シートを配置した後、半導体チップを封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する（工程Ｃ）。そして、セパレータがついたままの状態で前記封止体の封止用シートを熱硬化させる（工程Ｄ）。セパレータがついたままの状態で封止用シートを熱硬化させるため、封止用シートの熱硬化時の表面荒れを抑制することができる。そして、熱硬化後に、セパレータを封止用シートから剥離する（工程Ｅ）。セパレータの、封止用シートと接する面がアミノアルキド系離型剤で処理されているため、熱硬化後に、セパレータを封止用シートから容易に剥離できる。熱硬化後であっても、セパレータを封止用シートから容易に剥離できるため、表面荒れが抑制され、外観が良好な半導体装置を得ることができる。
本発明によれば、製造される半導体装置の外観を良好とすることが可能なセパレータ付き封止用シートを提供することができる。
本実施形態に係るセパレータ付き封止用シートの断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。ただし、本発明はこれらの実施形態のみに限定されるものではない。
（セパレータ付き封止用シート）
図１に示すように、セパレータ付き封止用シート１０は、セパレータ１６と封止用シート１１とが積層された構成を有する。
（セパレータ）
セパレータ１６としては、例えば、プラスチックフィルム（例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンフィルム、ポリプロピレンフィルム）、不織布、紙などが挙げられる。前記基材は単層であってもよく２種以上の複層でもよい。
セパレータ１６は、封止用シート１１と接する面がアミノアルキド系離型剤で処理されている。従って、封止用シート１１を熱硬化させた後に、封止用シート１１からセパレータ１６を容易に剥離できる。
セパレータ１６の厚さとしては、特に限定されないが、セパレータ剥離時のハンドリング性の観点から１０μｍ以上が好ましく、２５μｍ以上であることがより好ましい。また、セパレータの剥離し易さの観点から、２００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。
セパレータ１６の平面視での大きさ及び形状は、特に限定されないが、本実施形態のように、封止用シート１１の平面視での大きさ及び形状と同様とすることができる（図１参照）。また、セパレータ１６の平面視での大きさ及び形状は、封止用シート１１よりも大きい大きさ及び形状としてもよい。
セパレータ１６は、封止用シート１１との接触面にエンボス加工が施されていてもよい。エンボス加工が施されていると、工程Ｄの後の外観をより向上させることができる。
（封止用シート）
封止用シート１１の構成材料としては、熱硬化性樹脂を含むことが好ましく、なかでも、エポキシ樹脂、及び、硬化剤としてのフェノール樹脂を含むことが好ましい。これにより、良好な熱硬化性が得られる。また、封止用シート１１がエポキシ樹脂を含むと、加熱後における、セパレータ１６との剥離強度をより低くすることができる。
前記エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
前記フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
前記フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
封止用シート１１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２．５重量％以上が好ましく、３．０重量％以上がより好ましい。２．５重量％以上であると、半導体チップ２３、半導体ウエハ２２などに対する接着力が良好に得られる。封止用シート１１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましく、１０重量％以下がより好ましい。２０重量％以下であると、吸湿性を低減できる。
封止用シート１１は、熱可塑性樹脂を含んでもよい。これにより、未硬化時のハンドリング性や、硬化物の低応力性が得られる。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。なかでも、低応力性、低吸水性という観点から、スチレン−イソブチレン−スチレンブロック共重合体が好ましい。
封止用シート１１中の熱可塑性樹脂の含有量は、１．５重量％以上、２．０重量％以上とすることができる。１．５重量％以上であると、柔軟性、可撓性が得られる。封止用シート１１中の熱可塑性樹脂の含有量は、６重量％以下が好ましく、４重量％以下がより好ましい。４重量％以下であると、半導体チップ２３や半導体ウエハ２２との接着性が良好である。
封止用シート１１は、無機充填剤を含むことが好ましい。
前記無機充填剤は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。
シリカとしては、シリカ粉末が好ましく、溶融シリカ粉末がより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末が好ましい。なかでも、平均粒径が１０〜３０μｍの範囲のものが好ましく、１５〜２５μｍの範囲のものがより好ましい。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
封止用シート１１中の前記無機充填剤の含有量は、封止用シート１１全体に対して、７５〜９５重量％であることが好ましく、より好ましくは、７８〜９５重量％である。前記無機充填剤の含有量が封止用シート１１全体に対して７５重量％以上であると、熱膨張率を低く抑えられることにより，熱衝撃よる機械的な破壊を抑制することができる。一方、前記無機充填剤の含有量が封止用シート１１全体に対して９５重量％以下であると、柔軟性、流動性、接着性がより良好となる。
封止用シート１１は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物；２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物；などが挙げられる。なかでも、混練時の温度上昇によっても硬化反応が急激に進まず、封止用シート１１を良好に作製できるという理由から、２−フェニル−４，５−ジヒドロキシメチルイミダゾールが好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
封止用シート１１は、難燃剤成分を含んでいてもよい。これにより、部品ショートや発熱などにより発火した際の、燃焼拡大を低減できる。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン系難燃剤などを用いることができる。
封止用シート１１は、シランカップリング剤を含むことが好ましい。シランカップリング剤としては特に限定されず、３−グリシドキシプロピルトリメトキシシランなどが挙げられる。
封止用シート１１中のシランカップリング剤の含有量は、０．１〜３重量％が好ましい。０．１重量％以上であると、硬化物の強度が十分得られ吸水率を低くできる。３重量％以下であると、アウトガス量を低くできる。
封止用シート１１は、顔料又は染料を含むことが好ましい。顔料としては特に限定されず、カーボンブラックなどが挙げられる。
封止用シート１１中の顔料又は染料の含有量は、０．１〜２重量％が好ましい。０．１重量％以上であると、良好なマーキング性が得られる。２重量％以下であると、硬化後の封止用シートの強度を確保することができる。
なお、封止用シート１１には、上記の各成分以外に必要に応じて、他の添加剤を適宜配合できる。
封止用シート１１の厚さは、特に限定されないが、封止用シートとして使用する観点、及び、半導体チップ２３を好適に埋め込みできる観点から、例えば、５０μｍ〜２０００μｍ、好ましくは、７０μｍ〜１２００μｍ、より好ましくは１００μｍ〜７００μｍとすることができる。
封止用シート１１の大きさ及び形状は、特に限定されないが、平面視したときに、半導体ウエハ２２（積層体）上に、はみ出ない態様で積層できる形状であることが好ましい。例えば、封止用シート１１の大きさ及び形状は、平面視で半導体ウエハ２２（積層体）の平面視での大きさ及び形状と同様、又は、それよりも大きい形状とすることができる。
セパレータ付き封止用シート１０において、１５０℃で１時間加熱後の封止用シート１１とセパレータ１６との剥離強度Ｚ１は、剥離角度１８０°、剥離速度３００ｍｍ／分の条件で、０．４Ｎ／１００ｍｍ幅未満であることが好ましく、０．３５Ｎ／１００ｍｍ幅未満であることがより好ましく、０．３Ｎ／１００ｍｍ幅未満であることかさらに好ましい。前記剥離強度Ｚ１が、０．４Ｎ／１００ｍｍ未満であれば、封止用シート１１を熱硬化させた後に、より容易にセパレータ１６を封止用シート１１から剥離することができる。なお、前記剥離強度Ｚ１は、小さいほど好ましいが、例えば、０．０１Ｎ／１００ｍｍ幅以上である。
封止用シート１１の製造方法は特に限定されないが、封止用シート１１を形成するための樹脂組成物の混練物を調製し、得られた混練物を塗工する方法や、得られた混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに封止用シート１１を作製できるので、半導体チップ２３が揮発した溶剤により影響を受けることを抑制することができる。
具体的には、後述の各成分をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物を塗工又は塑性加工によりシート状にする。混練条件として、温度は、上述の各成分の軟化点以上であることが好ましく、例えば３０〜１５０℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃である。時間は、例えば１〜３０分間、好ましくは５〜１５分間である。
混練は、減圧条件下（減圧雰囲気下）で行うことが好ましい。これにより、脱気できるとともに、混練物への気体の侵入を防止できる。減圧条件下の圧力は、好ましくは０．１ｋｇ／ｃｍ２以下、より好ましくは０．０５ｋｇ／ｃｍ２以下である。減圧下の圧力の下限は特に限定されないが、例えば、１×１０−４ｋｇ／ｃｍ２以上である。
混練物を塗工して封止用シート１１を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塗工することが好ましい。塗工方法としては特に制限されず、バーコート法、ナイフコート法，スロットダイ法等を挙げることができる。塗工時の温度としては、上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
混練物を塑性加工して封止用シート１１を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などなどが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
なお、封止用シート１１は、適当な溶剤に封止用シート１１を形成するための樹脂等を溶解、分散させてワニスを調整し、このワニスを塗工して得ることもできる。
以上、セパレータ付き封止用シート１０について説明した。
次に、セパレータ付き封止用シート１０を用いた半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、
半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体を準備する工程Ａと、
前記積層体の前記半導体チップ上に、封止用シートと保護フィルムとを配置する工程Ｂと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｃと、
前記封止体の前記封止用シートを熱硬化させる工程Ｄと、
前記工程Ｄの後に、前記保護フィルムを剥離する工程Ｅとを含む。
すなわち、本実施形態では、本発明における「半導体チップが支持体上に固定された積層体」が、「半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体」である場合について説明する。本実施形態は、いわゆる、チップオンウエハ方式の半導体装置の製造方法である。
図２〜図１１は、本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
［準備工程］
本実施形態に係る半導体装置の製造方法では、まず、半導体チップ２３が半導体ウエハ２２の回路形成面２２ａにフリップチップボンディングされた積層体２０を準備する（工程Ａ）。第１実施形態において、半導体ウエハ２２は、本発明の「支持体」に相当する。積層体２０は、例えば、以下のようにして得られる。
図２に示すように、まず、回路形成面２３ａを有する１又は複数の半導体チップ２３と、回路形成面２２ａを有する半導体ウエハ２２とを準備する。なお、以下では、複数の半導体チップを半導体ウエハにフリップチップボンディングする場合について説明する。半導体ウエハ２２（支持体）の平面視での形状及びサイズとしては、封止用シート１１の平面視での大きさ及び形状と同様とすることができ、例えば、直径が２００ｍｍ以上の円形とすることができる。
次に、図３に示すように、半導体チップ２３を半導体ウエハ２２の回路形成面２２ａにフリップチップボンディングする。半導体チップ２３の半導体ウエハ２２への搭載には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。具体的には、半導体チップ２３の回路形成面２３ａに形成されたバンプ２３ｂと、半導体ウエハ２２の回路形成面２２ａに形成された電極２２ｂとを電気的に接続する。これにより、複数の半導体チップ２３が半導体ウエハ２２に実装された積層体２０が得られる。この際、半導体チップ２３の回路形成面２３ａにアンダーフィル用の樹脂シート２４が貼り付けられていてもよい。この場合、半導体チップ２３を半導体ウエハ２２にフリップチップボンディングすると、半導体チップ２３と半導体ウエハ２２との間の間隙を樹脂封止することができる。なお、アンダーフィル用の樹脂シート２４が貼り付けられた半導体チップ２３を半導体ウエハ２２にフリップチップボンディングする方法については、例えば、特開２０１３−１１５１８６号公報等に開示されているため、ここでの詳細な説明は省略する。
［セパレータ付き封止用シートを準備する工程］
また、本実施形態に係る半導体装置の製造方法では、封止用シート１１とセパレータ１６とが予め積層されたセパレータ付き封止用シート１０（図１参照）を準備する（工程Ｘ）。
［積層体上にセパレータ付き封止用シートを配置する工程］
工程Ａ及び工程Ｘの後、図４に示すように、下側加熱板３２上に積層体２０を半導体チップ２３が実装された面を上にして配置するとともに、半導体チップ２３と封止用シート１１とが接するように、セパレータ付き封止用シート１１を、積層体２０の半導体チップ２３上に配置する（工程Ｂ）。この工程においては、下側加熱板３２上にまず積層体２０を配置し、その後、積層体２０上にセパレータ付き封止用シート１１を配置してもよく、積層体２０上にセパレータ付き封止用シート１１を先に積層し、その後、積層体２０とセパレータ付き封止用シート１１とが積層された積層物を下側加熱板３２上に配置してもよい。
［封止体を形成する工程］
次に、図５に示すように、下側加熱板３２と上側加熱板３４とにより熱プレスして、半導体チップ２３を封止用シート１１に埋め込み、半導体チップ２３が封止用シート１１に埋め込まれた封止体２８を形成する（工程Ｃ）。
半導体チップ２３を封止用シート１１に埋め込む際の熱プレス条件としては、温度が、例えば、４０〜１００℃、好ましくは５０〜９０℃であり、圧力が、例えば、０．１〜１０ＭＰａ、好ましくは０．５〜８ＭＰａであり、時間が、例えば０．３〜１０分間、好ましくは０．５〜５分間である。これにより、半導体チップ２３が封止用シート１１に埋め込まれた半導体装置を得ることができる。また、封止用シート１１の半導体チップ２３及び半導体ウエハ２２への密着性および追従性の向上を考慮すると、減圧条件下においてプレスすることが好ましい。
前記減圧条件としては、圧力が、例えば、０．１〜５ｋＰａ、好ましくは、０．１〜１００Ｐａであり、減圧保持時間（減圧開始からプレス開始までの時間）が、例えば、５〜６００秒であり、好ましくは、１０〜３００秒である。
［トリミング工程］
工程Ｃの後、必要に応じて、図６に示すように、工程Ｃによって面方向に押し流された樹脂（封止用シート１１）を切断し、はみ出した部分を取り除く。
［熱硬化工程］
次に、封止用シート１１を熱硬化させる（工程Ｄ）。具体的には、例えば、半導体ウエハ２２上に実装されている半導体チップ２３が封止用シート１１に埋め込まれた封止体２８全体を加熱する。
熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは１８０分以下、より好ましくは１２０分以下である。この際、加圧することが好ましく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
［剥離ライナー剥離工程］
次に、図７に示すように、セパレータ１６を剥離する（工程Ｅ）。セパレータ１６は、封止用シート１１と接する面がアミノアルキド系離型剤で処理されているため、熱硬化後に、封止用シート１１から容易に剥離できる。
［封止用シートを研削する工程］
次に、図８に示すように、封止体２８の封止用シート１１を研削して半導体チップ２３の裏面２３ｃを表出させる。封止用シート１１を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。
［配線層を形成する工程］
次に、半導体ウエハ２２における、半導体チップ２３が搭載されている側とは反対側の面を研削して、ビア（Ｖｉａ）２２ｃを形成した後（図９参照）、配線２７ａを有する配線層２７を形成する（図１０参照）。半導体ウエハ２２を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。配線層２７には、配線２７ａから突出したバンプ２７ｂを形成してもよい。配線層２７を形成する方法には、セミアディティブ法や、サブトラクティブ法など、従来公知の回路基板やインターポーザの製造技術を適用することができるから、ここでの詳細な説明は省略する。
［ダイシング工程］
続いて、図１１に示すように、半導体チップ２３の裏面２３ｃが表出している封止体２８をダイシングする。これにより、半導体チップ２３単位での半導体装置２９を得ることができる。
［基板実装工程］
必要に応じて、半導体装置２９を別途の基板（図示せず）に実装する基板実装工程を行うことができる。半導体装置２９の前記別途の基板への実装には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
以上、本実施形態に係る半導体装置の製造方法によれば、半導体チップ２３上に、セパレータ付き封止用シート１０を配置した後、半導体チップ２３を封止用シート１１に埋め込み、半導体チップ２３が封止用シート１１に埋め込まれた封止体２８を形成する（工程Ｃ）。そして、セパレータ１６がついたままの状態で封止体２８の封止用シート１１を熱硬化させる（工程Ｄ）。セパレータ１６がついたままの状態で封止用シート１１を熱硬化させるため、封止用シート１１の熱硬化時の表面荒れを抑制することができる。そして、熱硬化後に、セパレータ１６を封止用シート１１から剥離する（工程Ｅ）。セパレータ１６の、封止用シート１１と接する面がアミノアルキド系離型剤で処理されているため、熱硬化後に、セパレータ１６を封止用シート１１から容易に剥離できる。熱硬化後であっても、セパレータ１６を封止用シート１１から容易に剥離できるため、表面荒れが抑制され、外観が良好な半導体装置２９を得ることができる。
上述した実施形態では、下側加熱板３２と上側加熱板３４とにより熱プレスして、半導体チップ２３を封止用シート１１に埋め込み、半導体チップ２３が封止用シート１１に埋め込まれた封止体２８を形成する場合について説明した。すなわち、平板プレスにより半導体チップを封止用シートに埋め込む場合について説明した。しかしながら、本発明において、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｃは、この例に限定されない。例えば、金型を用いたコンプレッション成形であってもよい。
上述した実施形態では、セパレータ付き封止用シートの備える封止用シートが１層構成である場合について説明したが、本発明における封止用シートの層構成は、この例に限定されず、２層以上であってもよい。
上述した実施形態では、本発明に係る半導体装置の製造方法が、いわゆる、チップオンウエハ方式の半導体装置の製造方法である場合について説明した。すなわち、本発明における「半導体チップが支持体上に固定された積層体」が、「半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体」である場合について説明した。
しかしながら、本発明に係る半導体装置の製造方法は、この例に限定されない。本発明の支持体は、仮固定材であり、工程Ｄ（封止体の封止用シートを熱硬化させる工程）の後に取り除かれるものであってもよい。
すなわち、他の実施形態に係る半導体装置の製造方法は、
半導体チップが仮固定材上に仮固定された積層体を準備する工程Ａと、
前記積層体の前記半導体チップ上に、封止用シートと保護フィルムとを配置する工程Ｂと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｃと、
前記封止体の前記封止用シートを熱硬化させる工程Ｄと、
前記工程Ｄの後に、前記保護フィルムを剥離する工程Ｅとを含む半導体装置の製造方法である。
この場合、半導体チップが露出した箇所（回路形成面）に再配線を形成してもよい。これにより、Ｆａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）と呼称される半導体装置を製造することができる。前記仮固定材としては、例えば、従来公知の発泡剤を含有する熱剥離シートが挙げられる。前記熱剥離シートに関しては、例えば、熱膨張性粘着剤層として特開２００９−０４０９３０号公報等に詳細に記載されているので、ここで説明は省略する。
その他、本発明は、上述した実施形態に限定されず、各工程は、本発明の趣旨に反しない範囲内において、行ってもよく行わなくてもよい。また、本発明の趣旨に反しない範囲内において、どのような順番で行なわれてもよい。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
＜封止用シートの作製＞
（実施例１）
エポキシ樹脂Ａ（商品名「ＹＳＬＶ−８０ＸＹ」、新日鐵化学社製）１００部、エポキシ樹脂Ｂ（商品名「エピコート８２８」、三菱化学（株）製、ビスフェノールＡ型エポキシ樹脂、エポキン当量１８５ｇ／ｅｑ）９７部、フェノール樹脂（商品名「ＭＥＨ−７５００−３Ｓ」、明和化成社製）９０部、無機充填剤Ａ（商品名「ＦＢ−９４５４ＦＣ」、電気化学工業社製）２８９４部、無機充填剤Ｂ（商品名「ＦＢ−５ＳＤＣ」、電気化学工業社製、溶融球状シリカ、平均粒子径５μｍ）９９部、シランカップリング剤（商品名「ＫＢＭ−４０３」、信越化学社製）３部、カーボンブラック（商品名「＃２０」、三菱化学社製）７部、及び、硬化促進剤（商品名「２ＰＨＺ−ＰＷ」、四国化成工業社製）３部を配合し、ロール混練機により６０℃で２分間、８０℃２分間、１２０℃６分間、この順番で加熱していき、合計１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、１２０℃の条件下、スロットダイ法によりセパレータ上に塗工してシート状に形成し、厚さ５００μｍの封止用シートＡを作製した。上記セパレータとしては、アミノアルキド系離型剤で表面を離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルム（商品名「ＰＥＴ−５０−ＳＨＰーＡＯ」、株式会社フジコー社製）を用いた。その後、封止用シートＡの露出している面側に、同一のセパレータを貼り合わせて両面セパレータ付き封止用シートＡとした。
（実施例２）
エポキシ樹脂Ａ（商品名「ＹＳＬＶ−８０ＸＹ」、新日鐵化学社製）１００部、フェノール樹脂（商品名「ＭＥＨ−７８５１−ＳＳ」、明和化成社製）８５部、熱可塑性樹脂（商品名「ＳＩＢＳＴＡＲ ０７２Ｔ」、カネカ社製）８４部、無機充填剤Ａ（商品名「ＦＢ−９４５４ＦＣ」、電気化学工業社製）２２５４部、シランカップリング剤（商品名「ＫＢＭ−４０３」、信越化学社製）２部、カーボンブラック（商品名「＃２０」、三菱化学社製）８部、及び、硬化促進剤（商品名「２ＰＨＺ−ＰＷ」、四国化成工業社製）３部を配合し、ロール混練機により６０℃で２分間、８０℃２分間、１２０℃６分間、この順番で加熱していき、合計１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、１２０℃の条件下、スロットダイ法によりセパレータ上に塗工してシート状に形成し、厚さ５００μｍの封止用シートＢを作製した。上記セパレータとしては、アミノアルキド系離型剤で表面を離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルム（商品名「ＰＥＴ−５０−ＳＨＰーＡＯ」、株式会社フジコー社製）を用いた。その後、封止用シートＢの露出している面側に、同一のセパレータを貼り合わせて両面セパレータ付き封止用シートＢとした。
（実施例３）
エポキシ樹脂Ａ（商品名「ＹＳＬＶ−８０ＸＹ」、新日鐵化学社製）１００部、エポキシ樹脂Ｂ（商品名「エピコート８２８」、三菱化学（株）製、ビスフェノールＡ型エポキシ樹脂、エポキン当量１８５ｇ／ｅｑ）１６９部、フェノール樹脂（商品名「ＭＥＨ−７８５１−ＳＳ」、明和化成社製）１６９部、熱可塑性樹脂（商品名「ＳＩＢＳＴＡＲ ０７２Ｔ」、カネカ社製）９６部、無機充填剤Ａ（商品名「ＦＢ−９４５４ＦＣ」、電気化学工業社製）４６８５部、無機充填剤Ｂ（商品名「ＦＢ−５ＳＤＣ」、電気化学工業社製、溶融球状シリカ、平均粒子径５μｍ）１４５部、シランカップリング剤（商品名「ＫＢＭ−４０３」、信越化学社製）９部、カーボンブラック（商品名「＃２０」、三菱化学社製）１１部、及び、硬化促進剤（商品名「２ＰＨＺ−ＰＷ」、四国化成工業社製）５部を配合し、ロール混練機により６０℃で２分間、８０℃２分間、１２０℃６分間、この順番で加熱していき、合計１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、１２０℃の条件下、スロットダイ法によりセパレータ上に塗工してシート状に形成し、厚さ５００μｍの封止用シートＣを作製した。上記セパレータとしては、アミノアルキド系離型剤で表面を離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルム（商品名「ＰＥＴ−５０−ＳＨＰーＡＯ」、株式会社フジコー社製）を用いた。その後、封止用シートＣの露出している面側に、同一のセパレータを貼り合わせて両面セパレータ付き封止用シートＣとした。
（実施例４）
エポキシ樹脂Ａ（商品名「ＹＳＬＶ−８０ＸＹ」、新日鐵化学社製）１００部、フェノール樹脂（商品名「Ｈ−４」、明和化成社製）５５部、無機充填剤Ａ（商品名「ＦＢ−５ＳＤＣ」、電気化学工業社製）４７３部、シランカップリング剤（商品名「ＫＢＭ−４０３」、信越化学社製）０．２部、カーボンブラック（商品名「＃２０」、三菱化学社製）１部、及び、硬化促進剤（商品名「２Ｅ４ＭＺ−Ａ」、四国化成工業社製）２部を配合し、ロール混練機により６０℃で２分間、８０℃２分間、１２０℃６分間、この順番で加熱していき、合計１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、１２０℃の条件下、スロットダイ法によりセパレータ上に塗工してシート状に形成し、厚さ５００μｍの封止用シートＤを作製した。上記セパレータとしては、アミノアルキド系離型剤で表面を離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルム（商品名「ＰＥＴ−５０−ＳＨＰーＡＯ」、株式会社フジコー社製）を用いた。その後、封止用シートＤの露出している面側に、同一のセパレータを貼り合わせて両面セパレータ付き封止用シートＤとした。
（比較例１）
セパレータとして、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いたこと以外は、実施例１と同様にして両面セパレータ付き封止用シートＥを得た。
（比較例２）
セパレータとして、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いたこと以外は、実施例２と同様にして両面セパレータ付き封止用シートＦを得た。
（比較例３）
セパレータとして、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いたこと以外は、実施例３と同様にして両面セパレータ付き封止用シートＧを得た。
（比較例４）
セパレータとして、シリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムを用いたこと以外は、実施例４と同様にして両面セパレータ付き封止用シートＨを得た。
（剥離強度測定用サンプルの作製）
作製した両面セパレータ付き封止用シートＡ〜Ｈの片側のセパレータを剥離し、幅１００ｍｍ、長さ２００ｍｍ、厚さ：７８０μｍのシリコンウエハ上に配置した。この際、シリコンウエハの面と封止用シートの面とが接触する態様で配置した。次に、真空プレス装置（商品名「ＶＡＣＵＵＭ ＡＣＥ」、ミカドテクノス社製）を用いて、以下の条件で熱プレスし、シリコンウエハと封止用シートとの積層物（シリコンウエハの厚さ：７８０μｍ、封止用シートの厚さ：３００μｍ、総厚：１０８０μｍ）を得た。その後、１５０℃の熱風式乾燥機で１時間加熱し、剥離強度測定用サンプルを得た。
＜熱プレス条件＞
真空圧力：１０Ｐａ
プレス圧力：１．０ＭＰａ
プレス温度：封止用シートが最低溶融粘度となる温度
プレス時間：６０秒
＜封止用シートが最低溶融粘度となる温度の測定方法＞
動的粘弾性測定装置（ＴＡインスツルメント社製、ＡＲＥＳ）を用いて封止用シートの最低溶融粘度を測定した（測定条件：直径２５ｍｍのプレート、ギャップ１ｍｍ、昇温速度１０℃／ｍｉｎ、周波数１Ｈｚ、歪み量１０％、温度範囲５０℃から１５０℃まで１０℃／ｍｉｎで昇温測定）。この際の最低の値を最低溶融粘度とした。
（１５０℃で１時間加熱後の封止用シートとセパレータとの剥離強度Ｚ１の測定）
剥離強度測定用サンプルの封止用シートからセパレータを引き剥がし、剥離強度Ｚ１を測定した。具体的には、下記条件にて引き剥がしを行い、その際の荷重の最大荷重（測定初期のピークトップを除いた荷重の最大値）を測定し、この最大荷重を封止用シートとセパレータとの剥離強度（Ｎ／１００ｍｍ幅）として求めた。なお、１５０℃で１時間の熱硬化は、封止用シートを熱硬化させる工程Ｄを想定したものである。すなわち、１５０℃で１時間熱硬化後の剥離強度測定用サンプルは、工程Ｄの後の状態を想定したものである。結果を表１、表２に示す。なお、比較例１〜４では、セパレータを封止用シートから引き剥がすことができなかったため、値を示していない。
（剥離力の測定条件）
使用装置：オートグラフＡＧＳ−Ｋ（島津製作所社製）
温度：２３℃
剥離角度：１８０°
引張速度：３００ｍｍ／ｍｉｎ
（剥離性評価）
上記の剥離強度Ｚ１の測定において、セパレータが剥離できた場合を○、剥離できなかった場合を×として評価した。結果を表１、表２に示す。
Figure 2016094575
Figure 2016094575
１０ セパレータ付き封止用シート
１１ 封止用シート
１６ セパレータ
２０ 積層体
２２ 半導体ウエハ（支持体）
２３ 半導体チップ
２８ 封止体
２９ 半導体装置

Claims (4)

  1. セパレータと、
    前記セパレータ上に積層された封止用シートとを備え、
    前記セパレータは、前記封止用シートと接する面がアミノアルキド系離型剤で処理されていることを特徴とするセパレータ付き封止用シート。
  2. １５０℃で１時間加熱後の前記封止用シートと前記セパレータとの剥離強度が０．４Ｎ／１００ｍｍ幅未満であることを特徴とする請求項１に記載のセパレータ付き封止用シート。
  3. 前記封止用シートは、エポキシ樹脂を含むことを特徴とする請求項１又は２に記載のセパレータ付き封止用シート。
  4. 半導体チップが支持体上に固定された積層体を準備する工程Ａと、
    請求項１〜３のいずれか１に記載のセパレータ付き封止用シートを準備する工程Ｘと、
    前記積層体の前記半導体チップ上に、前記セパレータ付き封止用シートを配置する工程Ｂと、
    前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｃと、
    前記封止体の前記封止用シートを熱硬化させる工程Ｄと、
    前記工程Ｄの後に、前記セパレータを剥離する工程Ｅとを含むことを特徴とする半導体装置の製造方法。
JP2014232820A 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法 Active JP6677966B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014232820A JP6677966B2 (ja) 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法
PCT/JP2015/079163 WO2016080117A1 (ja) 2014-11-17 2015-10-15 セパレータ付き封止用シート、及び、半導体装置の製造方法
CN201580062102.9A CN107004608A (zh) 2014-11-17 2015-10-15 带有隔片的密封用片以及半导体装置的制造方法
KR1020177007630A KR102370954B1 (ko) 2014-11-17 2015-10-15 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법
SG11201703904YA SG11201703904YA (en) 2014-11-17 2015-10-15 Separator-equipped sealing sheet and semiconductor device production method
TW104134386A TWI715541B (zh) 2014-11-17 2015-10-20 附分隔件之密封用片材、及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232820A JP6677966B2 (ja) 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019032951A Division JP6630861B2 (ja) 2019-02-26 2019-02-26 セパレータ付き封止用シート、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016094575A true JP2016094575A (ja) 2016-05-26
JP6677966B2 JP6677966B2 (ja) 2020-04-08

Family

ID=56013675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232820A Active JP6677966B2 (ja) 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法

Country Status (6)

Country Link
JP (1) JP6677966B2 (ja)
KR (1) KR102370954B1 (ja)
CN (1) CN107004608A (ja)
SG (1) SG11201703904YA (ja)
TW (1) TWI715541B (ja)
WO (1) WO2016080117A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6676593B2 (ja) * 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003105279A (ja) * 2001-09-28 2003-04-09 Sliontec Corp 光感応性両面粘着テープ・シート及びその製造方法
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体
JP2010090283A (ja) * 2008-10-08 2010-04-22 Dynic Corp 自己粘着性フィルム及びその製造方法
JP2011068822A (ja) * 2009-09-28 2011-04-07 Hitachi Kasei Polymer Co Ltd セパレータ付き接着フィルム
JP2013038315A (ja) * 2011-08-10 2013-02-21 Ajinomoto Co Inc 半導体パッケージの製造方法
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
US9657201B2 (en) * 2011-09-29 2017-05-23 Mitsui Chemicals, Inc. Adhesive composition and image display device using same
CN103165544A (zh) * 2011-12-12 2013-06-19 日东电工株式会社 层叠片、及使用层叠片的半导体装置的制造方法
CN104053724B (zh) * 2012-01-20 2018-05-08 旭化成株式会社 树脂组合物、层积体、多层印刷线路板和多层柔性线路板及其制造方法
JP2013157408A (ja) * 2012-01-27 2013-08-15 Nitto Denko Corp 発光ダイオード装置およびその製造方法
US20130237017A1 (en) * 2012-03-08 2013-09-12 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003105279A (ja) * 2001-09-28 2003-04-09 Sliontec Corp 光感応性両面粘着テープ・シート及びその製造方法
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体
JP2010090283A (ja) * 2008-10-08 2010-04-22 Dynic Corp 自己粘着性フィルム及びその製造方法
JP2011068822A (ja) * 2009-09-28 2011-04-07 Hitachi Kasei Polymer Co Ltd セパレータ付き接着フィルム
JP2013038315A (ja) * 2011-08-10 2013-02-21 Ajinomoto Co Inc 半導体パッケージの製造方法
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
TW201618959A (zh) 2016-06-01
TWI715541B (zh) 2021-01-11
CN107004608A (zh) 2017-08-01
SG11201703904YA (en) 2017-06-29
WO2016080117A1 (ja) 2016-05-26
JP6677966B2 (ja) 2020-04-08
KR20170084015A (ko) 2017-07-19
KR102370954B1 (ko) 2022-03-07

Similar Documents

Publication Publication Date Title
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
TW201521162A (zh) 中空型電子裝置密封用樹脂薄片及中空型電子裝置封裝體之製造方法
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
WO2014156837A1 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
JP6313165B2 (ja) 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
WO2015129689A1 (ja) 電子部品パッケージの製造方法
TW201532151A (zh) 半導體封裝之製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
JP6302693B2 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
WO2015079870A1 (ja) 中空封止用樹脂シート、及び、中空パッケージの製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2018198337A (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
JP2016136567A (ja) 封止用シート
JP6302801B2 (ja) 封止用シート
WO2014188826A1 (ja) 電子部品装置の製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
WO2014188824A1 (ja) 電子部品装置の製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
JP5735030B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190305

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6677966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250