CN107004608A - 带有隔片的密封用片以及半导体装置的制造方法 - Google Patents

带有隔片的密封用片以及半导体装置的制造方法 Download PDF

Info

Publication number
CN107004608A
CN107004608A CN201580062102.9A CN201580062102A CN107004608A CN 107004608 A CN107004608 A CN 107004608A CN 201580062102 A CN201580062102 A CN 201580062102A CN 107004608 A CN107004608 A CN 107004608A
Authority
CN
China
Prior art keywords
sealing
sheet
partition
mentioned
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580062102.9A
Other languages
English (en)
Inventor
志贺豪士
饭野智绘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN107004608A publication Critical patent/CN107004608A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

一种带有隔片的密封用片，其具备隔片和层叠于隔片上的密封用片，隔片的与密封用片接触的面利用氨基醇酸系脱模剂进行处理。

Description

带有隔片的密封用片以及半导体装置的制造方法
技术领域
本发明涉及带有隔片的密封用片以及半导体装置的制造方法。
背景技术
以往，作为半导体装置的制造方法，已知有如下方法：在将固定于基板等上的一个或多个半导体芯片用密封树脂密封后，将密封体切割为半导体装置单元的封装件。作为这样的密封树脂，例如已知有由热固性树脂构成的密封用片(例如，参照专利文献1)。这样的密封用片通常在使用前利用隔片覆盖。
现有技术文献
专利文献
专利文献1：日本特开2006-19714号公报
发明内容
发明所要解决的问题
以往，通过上述方法制造半导体装置的情况下，在密封用片的相反侧的面带有隔片的状态下将半导体芯片嵌入密封用片中。然后，将隔片剥离，接着使密封用片热固化。
但是，通过该步骤制造半导体装置的情况下，有时会损害半导体装置的外观(特别是密封用片的表面)。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够使所制造的半导体装置的外观良好的带有隔片的密封用片以及半导体装置的制造方法。
用于解决问题的手段
本发明人对于半导体装置的外观受损的原因进行了深入研究。其结果发现：如果将隔片剥离后使密封用片热固化，则热固化后的密封片的外观受损。并且发现：如果能够在热固化后剥离隔片，则半导体装置的外观良好。此外，本发明人进行了深入研究，结果发现：如果利用氨基醇酸系脱模剂对隔片进行处理，则在热固化后能够容易地将隔片从密封用片剥离，从而完成了本发明。
即，本发明是一种带有隔片的密封用片，其特征在于，
其具备：
隔片、和
层叠于上述隔片上的密封用片，
上述隔片的与上述密封用片接触的面利用氨基醇酸系脱模剂进行了处理。
根据上述构成，隔片的与密封用片接触的面利用氨基醇酸系脱模剂进行了处理。因此，使密封用片热固化后，能够容易地将隔片从密封用片剥离。其结果是，例如，在半导体芯片上配置该带有隔片的密封用片后，将半导体芯片嵌入密封用片中，形成在上述密封用片中嵌入有上述半导体芯片的密封体(下述工序C)，能够在带有隔片的状态下使上述密封体的密封用片热固化(下述工序D)。由此，能够抑制密封用片在热固化时的表面粗糙。另外，隔片的与密封用片接触的面利用氨基醇酸系脱模剂进行了处理，因此，在热固化后，能够容易地将隔片从密封用片剥离(下述工序E)。即使在热固化后也能够容易地将隔片从密封用片剥离，因此，如果使用该带有隔片的密封用片，则抑制了表面粗糙，可以得到外观良好的半导体装置。
在上述构成中，在150℃加热1小时后的上述密封用片与上述隔片的剥离强度优选小于0.4N/100mm宽。
如果在150℃加热1小时后的上述密封用片与上述隔片的剥离强度小于0.4N/100mm宽，则使密封用片热固化后，能够更容易地将隔片从密封用片剥离。
在上述构成中，上述密封用片优选含有环氧树脂。
本发明人发现：利用氨基醇酸系脱模剂处理后的隔片与含有环氧树脂的密封用片之间的剥离强度在加热后也低。即，如果密封用片含有环氧树脂，则能够进一步降低加热后的与上述隔片的剥离强度。
另外，本发明涉及的半导体装置的制造方法的特征在于，
该制造方法包括：
工序A，准备在支撑体上固定有半导体芯片的层叠体；
工序X，准备上述带有隔片的密封用片；
工序B，在上述层叠体的上述半导体芯片上配置上述带有隔片的密封用片；
工序C，将上述半导体芯片嵌入上述密封用片中，形成在上述密封用片中嵌入有上述半导体芯片的密封体；
工序D，使上述密封体的上述密封用片热固化；和
工序E，在上述工序D之后，将上述隔片剥离。
根据上述构成，在半导体芯片上配置上述带有隔片的密封用片后，将半导体芯片嵌入密封用片中，形成在上述密封用片中嵌入有上述半导体芯片的密封体(工序C)。并且，在带有隔片的状态下使上述密封体的密封用片热固化(工序D)。在带有隔片的状态下使密封用片热固化，因此，能够抑制密封用片在热固化时的表面粗糙。并且，在热固化后，将隔片从密封用片剥离(工序E)。隔片的与密封用片接触的面利用氨基醇酸系脱模剂进行处理，因此，在热固化后能够容易地将隔片从密封用片剥离。即使在热固化后也能够容易地将隔片从密封用片剥离，因此，抑制了表面粗糙，可以得到外观良好的半导体装置。
发明效果
根据本发明，可以提供能够使所制造的半导体装置的外观良好的带有隔片的密封用片。
附图说明
图1是本实施方式涉及的带有隔片的密封用片的截面示意图。
图2是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图3是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图4是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图5是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图6是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图7是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图8是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图9是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图10是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
图11是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
具体实施方式
下面，一边参照附图一边对本发明的实施方式进行说明。但是，本发明并非仅限定于这些实施方式。
(带有隔片的密封用片)
如图1所示，带有隔片的密封用片10具有隔片16与密封用片11层叠而成的构成。
(隔片)
作为隔片16，例如可以举出：塑料膜(例如，聚对苯二甲酸乙二酯(PET)膜、聚乙烯膜、聚丙烯膜)、无纺布、纸等。上述基材可以为单层也可以为两种以上的多层。
利用氨基醇酸系脱模剂对隔片16的与密封用片11接触的面进行处理。因此，使密封用片11热固化后，能够容易地将隔片16从密封用片11剥离。
作为隔片16的厚度，没有特别限定，从隔片剥离时的操作性的观点出发，优选为10μm以上，更优选为25μm以上。另外，从隔片的剥离容易性的观点出发，优选为200μm以下，更优选为100μm以下。
隔片16的俯视时的大小和形状没有特别限定，如本实施方式那样，可以设定为与密封用片11的俯视时的大小和形状同样(参照图1)。另外，隔片16的俯视时的大小和形状可以设定为大于密封用片11的大小和形状。
可以对隔片16的与密封用片11的接触面实施压花加工。如果实施压花加工，则能够进一步提高工序D之后的外观。
(密封用片)
作为密封用片11的构成材料，优选含有热固性树脂，其中，优选含有环氧树脂和作为固化剂的酚醛树脂。由此，可以得到良好的热固化性。另外，如果密封用片11含有环氧树脂，则能够进一步降低加热后的与隔片16的剥离强度。
作为上述环氧树脂，没有特别限定。可以使用例如：三苯基甲烷型环氧树脂、甲酚酚醛清漆型环氧树脂、联苯型环氧树脂、改性双酚A型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、改性双酚F型环氧树脂、二环戊二烯型环氧树脂、苯酚酚醛清漆型环氧树脂、苯氧基树脂等各种环氧树脂。这些环氧树脂可以单独使用也可以合用两种以上。
从确保环氧树脂的固化后的韧性和环氧树脂的反应性的观点出发，优选环氧当量为150～250、软化点或熔点为50～130℃的常温下固态的环氧树脂，其中，从可靠性的观点出发，更优选三苯基甲烷型环氧树脂、甲酚酚醛清漆型环氧树脂、联苯型环氧树脂。
上述酚醛树脂只要在与环氧树脂之间发生固化反应就没有特别限定。可以使用例如：苯酚酚醛清漆树脂、苯酚芳烷基树脂、联苯芳烷基树脂、二环戊二烯型酚醛树脂、甲酚酚醛清漆树脂、甲阶酚醛树脂等。这些酚醛树脂可以单独使用、也可以合用两种以上。
作为上述酚醛树脂，从与环氧树脂的反应性的观点出发，优选使用羟基当量为70～250、软化点为50～110℃的酚醛树脂，其中，从固化反应性高的观点出发，可以优选使用苯酚酚醛清漆树脂。另外，从可靠性的观点出发，可以优选使用苯酚芳烷基树脂、联苯芳烷基树脂之类的低吸湿性的酚醛树脂。
关于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点出发，相对于环氧树脂中的环氧基1当量，优选按照酚醛树脂中的羟基的合计为0.7～1.5当量的方式进行配合，更优选为0.9～1.2当量。
密封用片11中的环氧树脂和酚醛树脂的总含量优选为2.5重量％以上，更优选为3.0重量％以上。如果为2.5重量％以上，则可以得到对半导体芯片23、半导体晶片22等良好的粘接力。密封用片11中的环氧树脂和酚醛树脂的总含量优选为20重量％以下，更优选为10重量％以下。如果为20重量％以下，则能够降低吸湿性。
密封用片11可以含有热塑性树脂。由此，可以得到未固化时的操作性、固化物的低应力性。
作为上述热塑性树脂，可以举出：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙或6，6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、氟树脂、苯乙烯-异丁烯-苯乙烯嵌段共聚物等。这些热塑性树脂可以单独使用，或者可以合用两种以上。其中，从低应力性、低吸水性的观点出发，优选苯乙烯-异丁烯-苯乙烯嵌段共聚物。
密封用片11中的热塑性树脂的含量可以设定为1.5重量％以上、2.0重量％以上。如果为1.5重量％以上，则可以得到柔软性、挠性。密封用片11中的热塑性树脂的含量优选为6重量％以下，更优选为4重量％以下。如果为4重量％以下，则与半导体芯片23或半导体晶片22的粘接性良好。
密封用片11优选含有无机填充剂。
上述无机填充剂没有特别限定，可以使用现有公知的各种填充剂，可以举出例如：石英玻璃、滑石、二氧化硅(熔融二氧化硅、结晶性二氧化硅等)、氧化铝、氮化铝、氮化硅、氮化硼的粉末。它们既可以单独使用，也可以合用两种以上。其中，从可以良好地降低线膨胀系数的理由出发，优选二氧化硅、氧化铝，更优选二氧化硅。
作为二氧化硅，优选二氧化硅粉末，更优选熔融二氧化硅粉末。作为熔融二氧化硅粉末，可以举出：球状熔融二氧化硅粉末、破碎熔融二氧化硅粉末，但从流动性的观点出发，优选球状熔融二氧化硅粉末。其中，优选平均粒径为10～30μm的范围的粉末，更优选15～25μm的范围的粉末。
需要说明的是，平均粒径例如可以通过使用从母集团中任意提取的试样并利用激光衍射散射式粒度分布测定装置进行测定而导出。
密封用片11中的上述无机填充剂的含量相对于密封用片11整体优选为75～95重量％，更优选为78～95重量％。如果上述无机填充剂的含量相对于密封用片11整体为75重量％以上，则会将热膨胀率抑制得较低，由此可以抑制由热冲击引起的机械破坏。另一方面，如果上述无机填充剂的含量相对于密封用片11整体为95重量％以下，则柔软性、流动性、粘接性变得更加良好。
密封用片11优选含有固化促进剂。
作为固化促进剂，只要是使环氧树脂与酚醛树脂的固化推进的物质就没有特别限定，可以举出例如：三苯基膦、四苯基鏻四苯基硼酸盐等有机磷系化合物；2-苯基-4，5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑等咪唑系化合物等。其中，从即使混炼时的温度升高也不会使固化反应急剧地推进、可以良好地制作密封用片11的理由出发，优选2-苯基-4，5-二羟基甲基咪唑。
对于固化促进剂的含量，相对于环氧树脂和酚醛树脂的合计100重量份，优选为0.1～5重量份。
密封用片11可以含有阻燃剂成分。由此，能够减少因部件短路或发热等而着火时的燃烧扩大。作为阻燃剂组成成分，例如可以使用氢氧化铝、氢氧化镁、氢氧化铁、氢氧化钙、氢氧化锡、复合化金属氢氧化物等各种金属氢氧化物；磷腈系阻燃剂等。
密封用片11优选含有硅烷偶联剂。作为硅烷偶联剂，没有特别限定，可以举出3-环氧丙氧基丙基三甲氧基硅烷等。
密封用片11中的硅烷偶联剂的含量优选为0.1～3重量％。如果为0.1重量％以上，则可以充分地得到固化物的强度，能够降低吸水率。如果为3重量％以下，则可以降低排出气体量。
密封用片11优选含有颜料或染料。作为颜料，没有特别限定，可以举出炭黑等。
密封用片11中的颜料或染料的含量优选为0.1～2重量％。如果为0.1重量％以上，则可以得到良好的标记性。如果为2重量％以下，则能够确保固化后的密封用片的强度。
需要说明的是，在密封用片11中除了上述各成分以外可以根据需要适当配合其它添加剂。
密封用片11的厚度没有特别限定，从作为密封用片使用的观点和能够适当嵌入半导体芯片23的观点出发，例如可以设定为50μm～2000μm，优选设定为70μm～1200μm，更优选设定为100μm～700μm。
密封用片11的大小和形状没有特别限定，优选为俯视时能够以不突出的方式层叠于半导体晶片22(层叠体)上的形状。例如，密封用片11的大小和形状可以设定为俯视时与半导体晶片22(层叠体)的俯视时的大小和形状同样或者大于半导体晶片22(层叠体)的形状。
在带有隔片的密封用片10中，在150℃加热1小时后的密封用片11与隔片16的剥离强度Z1在剥离角度为180°、剥离速度为300mm/分钟的条件下优选小于0.4N/100mm宽，更优选小于0.35N/100mm宽，进一步优选小于0.3N/100mm宽。如果上述剥离强度Z1小于0.4N/100mm宽，则使密封用片11热固化后，能够更容易地将隔片16从密封用片11剥离。需要说明的是，上述剥离强度Z1越小越优选，例如为0.01N/100mm宽以上。
密封用片11的制造方法没有特别限定，优选制备出用于形成密封用片11的树脂组合物的混炼物并将所得到的混炼物进行涂布的方法、将所得到的混炼物塑性加工为片状的方法。由此，能够不使用溶剂地制作密封用片11，因此，能够抑制半导体芯片23因挥发的溶剂而受到影响。
具体而言，通过将后述的各成分利用混合辊、加压式捏合机、挤出机等公知的混炼机进行熔融混炼而制备混炼物，并将所得到的混炼物利用涂布或塑性加工制成片状。作为混炼条件，温度优选为上述各成分的软化点以上，例如为30～150℃，如果考虑环氧树脂的热固化性，则优选为40～140℃，进一步优选为60～120℃。时间例如为1～30分钟，优选为5～15分钟。
混炼优选在减压条件下(减压气氛下)进行。由此，能够进行脱气，同时能够防止气体向混炼物中的侵入。减压条件下的压力优选为0.1kg/cm2以下，更优选为0.05kg/cm2以下。减压下的压力的下限没有特别限定，例如为1×10-4kg/cm2以上。
在将混炼物进行涂布而形成密封用片11的情况下，熔融混炼后的混炼物优选不进行冷却而保持高温状态不变地进行涂布。作为涂布方法，没有特别限制，可以举出棒涂法、刮涂法，狭缝式挤压涂布法等。作为涂布时的温度，优选为上述各成分的软化点以上，如果考虑环氧树脂的热固化性和成形性，则例如为40～150℃，优选为50～140℃，进一步优选为70～120℃。
在对混炼物进行塑性加工而形成密封用片11的情况下，熔融混炼后的混炼物优选不进行冷却而保持高温状态不变地进行塑性加工。作为塑性加工方法，没有特别限制，可以举出：平板压制法、T型模头挤出法、螺杆模头挤出法、辊压延法、辊混炼法、吹塑挤出法、共挤出法、压延成形法等。作为塑性加工温度，优选为上述各成分的软化点以上，如果考虑环氧树脂的热固化性和成形性，例如为40～150℃，优选为50～140℃，进一步优选为70～120℃。
需要说明的是，密封用片11也可以如下得到，即，向适当的溶剂中溶解用于形成密封用片11的树脂等并使之分散而制备清漆，将该清漆进行涂布而得到。
以上，对带有隔片的密封用片10进行了说明。
接着，对使用了带有隔片的密封用片10的半导体装置的制造方法进行说明。
本实施方式涉及的半导体装置的制造方法包括：
工序A，准备将半导体芯片倒装芯片式接合在半导体晶片的电路形成面的层叠体；
工序B，在上述层叠体的上述半导体芯片上配置密封用片和保护膜；
工序C，将上述半导体芯片嵌入上述密封用片中，形成在上述密封用片中嵌入有上述半导体芯片的密封体；
工序D，使上述密封体的上述密封用片热固化；和
工序E，在上述工序D之后将上述保护膜剥离。
即，在本实施方式中，对本发明中的“在支撑体上固定有半导体芯片的层叠体”为“将半导体芯片倒装芯片式接合在半导体晶片的电路形成面的层叠体”的情况进行说明。本实施方式是所谓的Chip-On-Wafer方式的半导体装置的制造方法。
图2～图11是用于说明本实施方式涉及的半导体装置的制造方法的截面示意图。
[准备工序]
在本实施方式涉及的半导体装置的制造方法中，首先，准备将半导体芯片23倒装芯片式接合在半导体晶片22的电路形成面22a的层叠体20(工序A)。在第1实施方式中，半导体晶片22对应于本发明的“支撑体”。层叠体20例如可以如下所示地得到。
如图2所示，首先，准备具有电路形成面23a的一个或者多个半导体芯片23和具有电路形成面22a的半导体晶片22。需要说明的是，下面，对将多个半导体芯片倒装芯片式接合在半导体晶片的情况进行说明。作为半导体晶片22(支撑体)的俯视时的形状和尺寸，可以设为与密封用片11的俯视时的大小和形状相同，例如可以设定为直径为200mm以上的圆形。
接着，如图3所示，将半导体芯片23倒装芯片式接合在半导体晶片22的电路形成面22a。在半导体芯片23向半导体晶片22上搭载时，可以使用倒装芯片接合机、芯片接合机等公知的装置。具体而言，将形成于半导体芯片23的电路形成面23a的凸块23b与形成于半导体晶片22的电路形成面22a的电极22b电连接。由此，可以得到在半导体晶片22上安装有多个半导体芯片23的层叠体20。此时，也可以在半导体芯片23的电路形成面23a粘贴底部填充用的树脂片24。这种情况下，如果将半导体芯片23倒装芯片式接合在半导体晶片22上，则可以对半导体芯片23与半导体晶片22之间的间隙进行树脂密封。需要说明的是，对于将粘贴有底部填充用的树脂片24的半导体芯片23倒装芯片式接合在半导体晶片22上的方法，例如公开于日本特开2013-115186号公报等中，因此省略此处的详细说明。
[准备带有隔片的密封用片的工序]
另外，在本实施方式涉及的半导体装置的制造方法中，准备将密封用片11和隔片16预先层叠而成的带有隔片的密封用片10(参照图1)(工序X)。
[在层叠体上配置带有隔片的密封用片的工序]
工序A和工序X之后，如图4所示，使安装有半导体芯片23的面朝上而将层叠体20配置在下侧加热板32上，同时，按照半导体芯片23与密封用片11相接触的方式，将带有隔片的密封用片11配置于层叠体20的半导体芯片23上(工序B)。在该工序中，可以首先在下侧加热板32上配置层叠体20，然后，在层叠体20上配置带有隔片的密封用片11；也可以首先在层叠体20上层叠带有隔片的密封用片11，然后，将层叠体20与带有隔片的密封用片11层叠而成的层叠物配置于下侧加热板32上。
[形成密封体的工序]
接着，如图5所示，利用下侧加热板32和上侧加热板34进行热压，将半导体芯片23嵌入密封用片11中，形成在密封用片11中嵌入有半导体芯片23的密封体28(工序C)。
作为将半导体芯片23嵌入密封用片11时的热压条件，温度例如为40～100℃，优选为50～90℃，压力例如为0.1～10MPa，优选为0.5～8MPa，时间例如为0.3～10分钟，优选为0.5～5分钟。由此，可以得到在密封用片11中嵌入有半导体芯片23的半导体装置。另外，如果考虑密封用片11对半导体芯片23和半导体晶片22的密合性和追随性的提高，则优选在减压条件下进行压制。
作为上述减压条件，压力例如为0.1～5kPa，优选为0.1～100Pa，减压保持时间(从开始减压到开始压制的时间)例如为5～600秒，优选为10～300秒。
[修剪工序]
工序C之后，根据需要，如图6所示，将因工序C使得在面方向挤压流出的树脂(密封用片11)切割掉，除去渗出的部分。
[热固化工序]
接着，使密封用片11热固化(工序D)。具体而言，例如，对在密封用片11中嵌入有安装于半导体晶片22上的半导体芯片23的密封体28整体进行加热。
作为热固化处理的条件，加热温度优选为100℃以上，更优选为120℃以上。另一方面，加热温度的上限优选为200℃以下，更优选为180℃以下。加热时间优选为10分钟以上，更优选为30分钟以上。另一方面，加热时间的上限优选为180分钟以下，更优选为120分钟以下。此时，优选进行加压，优选为0.1MPa以上，更优选为0.5MPa以上。另一方面，上限优选为10MPa以下，更优选为5MPa以下。
[剥离衬垫剥离工序]
接着，如图7所示，将隔片16剥离(工序E)。隔片16的与密封用片11接触的面利用氨基醇酸系脱模剂进行处理，因此，在热固化后，能够容易地从密封用片11剥离。
[对密封用片进行磨削的工序]
接着，如图8所示，对密封体28的密封用片11进行磨削从而使半导体芯片23的背面23c露出。作为对密封用片11进行磨削的方法，没有特别限定，例如可以举出使用高速旋转的砂轮的磨片法。
[形成布线层的工序]
接着，将半导体晶片22的与搭载有半导体芯片23的一侧相反一侧的面进行磨削，形成通孔(Via)22c后(参照图9)，形成具有布线27a的布线层27(参照图10)。作为对半导体晶片22进行磨削的方法，没有特别限定，例如，可以举出使用高速旋转的砂轮的磨片法。也可以在布线层27中形成从布线27a突出的凸块27b。形成布线层27的方法中，可以使用半加成法、减成法等现有公知的电路基板或内插板的制造技术，因此省略此处的详细说明。
[切割工序]
接着，如图11所示，对露出了半导体芯片23的背面23c的密封体28进行切割。由此，可以得到基于半导体芯片23单元的半导体装置29。
[基板安装工序]
根据需要，可以进行将半导体装置29安装于另外的基板(未图示)的基板安装工序。在半导体装置29在上述另外的基板上的安装时，可以使用倒装芯片接合机、芯片接合机等公知的装置。
以上，根据本实施方式涉及的半导体装置的制造方法，在半导体芯片23上配置带有隔片的密封用片10后，将半导体芯片23嵌入密封用片11中，形成在密封用片11中嵌入有半导体芯片23的密封体28(工序C)。并且，在带有隔片16的状态下使密封体28的密封用片11热固化(工序D)。在带有隔片16的状态下使密封用片11热固化，因此，能够抑制密封用片11在热固化时的表面粗糙。并且，在热固化后，将隔片16从密封用片11剥离(工序E)。隔片16的与密封用片11接触的面利用氨基醇酸系脱模剂进行处理，因此，在热固化后，能够容易地将隔片16从密封用片11剥离。即使在热固化后，也能够容易地将隔片16从密封用片11剥离，因此，抑制了表面粗糙，可以得到外观良好的半导体装置29。
在上述实施方式中，利用下侧加热板32和上侧加热板34进行热压，将半导体芯片23嵌入密封用片11中，形成在密封用片11中嵌入有半导体芯片23的密封体28，对这种情况进行了说明。即，对通过平板压制使半导体芯片嵌入密封用片的情况进行了说明。但是，在本发明中，形成在上述密封用片中嵌入有上述半导体芯片的密封体的工序C并非限定于该例。例如，可以为使用了模具的压缩成形。
在上述实施方式中，对带有隔片的密封用片所具备的密封用片为一层构成的情况进行了说明，但本发明中的密封用片的层构成并非限定于该例，可以为两层以上。
在上述实施方式中，对本发明涉及的半导体装置的制造方法为所谓的Chip-On-Wafer方式的半导体装置的制造方法的情况进行了说明。即，对本发明中的“在支撑体上固定有半导体芯片的层叠体”为“将半导体芯片倒装芯片式接合在半导体晶片的电路形成面的层叠体”的情况进行了说明。
但是，本发明涉及的半导体装置的制造方法并非限定于该例。本发明的支撑体也可以是临时固定材料，在工序D(使密封体的密封用片热固化的工序)后去除。
即，其它实施方式涉及的半导体装置的制造方法是包括下述工序的半导体装置的制造方法：
工序A，准备将半导体芯片临时固定于临时固定材料上的层叠体；
工序B，在上述层叠体的上述半导体芯片上配置密封用片和保护膜；
工序C，将上述半导体芯片嵌入上述密封用片中，形成在上述密封用片中嵌入有上述半导体芯片的密封体；
工序D，使上述密封体的上述密封用片热固化；
工序E，在上述工序D之后将上述保护膜剥离。
这种情况下，可以在露出了半导体芯片的部位(电路形成面)形成再布线。由此，能够制造被称为Fan-out(扇出)型晶片级封装件(WLP)的半导体装置。作为上述临时固定材料，可以举出例如含有现有公知的发泡剂的热剥离片。关于上述热剥离片，例如以热膨胀性粘合剂层的形式在日本特开2009-040930号公报等有详细记载，在此省略说明。
此外，本发明并非限定于上述实施方式，各工序在不违反本发明的主旨的范围内可以进行也可以不进行。另外，在不违反本发明的主旨的范围内，也可以以任何顺序来进行。
实施例
下面，关于本发明，使用实施例详细地进行说明，本发明只要不超出其主旨则并非限定于下述实施例。另外，各例中，只要没有特别说明，份均为重量基准。
<密封用片的制作>
(实施例1)
将环氧树脂A(商品名“YSLV-80XY”、新日铁化学公司制造)100份、环氧树脂B(商品名“Epikote 828”、三菱化学株式会社制造、双酚A型环氧树脂、环氧当量185g/eq)97份、酚醛树脂(商品名“MEH-7500-3S”、明和化成公司制造)90份、无机填充剂A(商品名“FB-9454FC”、电化学工业公司制造)2894份、无机填充剂B(商品名“FB-5SDC”、电化学工业公司制造、熔融球状二氧化硅、平均粒径5μm)99份、硅烷偶联剂(商品名“KBM-403”、信越化学公司制造)3份、炭黑(商品名“#20”、三菱化学公司制造)7份和固化促进剂(商品名“2PHZ-PW”、四国化成工业公司制造)3份配合，利用辊混炼机依次在60℃加热2分钟、在80℃加热2分钟、在120℃加热6分钟，合计10分钟，在减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。接着，将所得到的混炼物在120℃的条件下通过狭缝式挤压涂布法涂布在隔片上而形成为片状，制作出厚度500μm的密封用片A。作为上述隔片，使用利用氨基醇酸系脱模剂对表面进行了脱模处理的厚度为50μm的聚对苯二甲酸乙二酯膜(商品名“PET-50-SHP-AO”、株式会社Fujiko公司制造)。然后，在密封用片A露出的面一侧贴合同一隔片而制成双面带有隔片的密封用片A。
(实施例2)
将环氧树脂A(商品名“YSLV-80XY”、新日铁化学公司制造)100份、酚醛树脂(商品名“MEH-7851-SS”、明和化成公司制造)85份、热塑性树脂(商品名“SIBSTAR 072T”、Kaneka公司制造)84份、无机填充剂A(商品名“FB-9454FC”、电化学工业公司制造)2254份、硅烷偶联剂(商品名“KBM-403”、信越化学公司制造)2份、炭黑(商品名“#20”、三菱化学公司制造)8份和固化促进剂(商品名“2PHZ-PW”、四国化成工业公司制造)3份配合，利用辊混炼机依次在60℃加热2分钟、在80℃加热2分钟、在120℃加热6分钟，合计10分钟，在减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。接着，将所得到的混炼物在120℃的条件下通过狭缝式挤压涂布法涂布在隔片上而形成为片状，制作出厚度500μm的密封用片B。作为上述隔片，使用利用氨基醇酸系脱模剂对表面进行了脱模处理的厚度为50μm的聚对苯二甲酸乙二酯膜(商品名“PET-50-SHP-AO”、株式会社Fujiko公司制造)。然后，在密封用片B露出的面一侧贴合同一隔片而制成双面带有隔片的密封用片B。
(实施例3)
将环氧树脂A(商品名“YSLV-80XY”、新日铁化学公司制造)100份、环氧树脂B(商品名“Epikote 828”、三菱化学株式会社制造、双酚A型环氧树脂、环氧当量185g/eq)169份、酚醛树脂(商品名“MEH-7851-SS”、明和化成公司制造)169份、热塑性树脂(商品名“SIBSTAR072T”、Kaneka公司制造)96份、无机填充剂A(商品名“FB-9454FC”、电化学工业公司制造)4685份、无机填充剂B(商品名“FB-5SDC”、电化学工业公司制造、熔融球状二氧化硅、平均粒径5μm)145份、硅烷偶联剂(商品名“KBM-403”、信越化学公司制造)9份、炭黑(商品名“#20”、三菱化学公司制造)11份和固化促进剂(商品名“2PHZ-PW”、四国化成工业公司制造)5份配合，利用辊混炼机依次在60℃加热2分钟、在80℃加热2分钟、在120℃加热6分钟，合计10分钟，在减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。接着，将所得到的混炼物在120℃的条件下通过狭缝式挤压涂布法涂布在隔片上而形成为片状，制作出厚度500μm的密封用片C。作为上述隔片，使用利用氨基醇酸系脱模剂对表面进行了脱模处理的厚度为50μm的聚对苯二甲酸乙二酯膜(商品名“PET-50-SHP-AO”、株式会社Fujiko公司制造)。然后，在密封用片C露出的面一侧贴合同一隔片而制成双面带有隔片的密封用片C。
(实施例4)
将环氧树脂A(商品名“YSLV-80XY”、新日铁化学公司制造)100份、酚醛树脂(商品名“H-4”、明和化成公司制造)55份、无机填充剂A(商品名“FB-5SDC”、电化学工业公司制造)473份、硅烷偶联剂(商品名“KBM-403”、信越化学公司制造)0.2份、炭黑(商品名“#20”、三菱化学公司制造)1份和固化促进剂(商品名“2E4MZ-A”、四国化成工业公司制造)2份配合，利用辊混炼机依次在60℃加热2分钟、在80℃加热2分钟、在120℃加热6分钟，合计10分钟，在减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。接着，将所得到的混炼物在120℃的条件下通过狭缝式挤压涂布法涂布在隔片上而形成为片状，制作出厚度500μm的密封用片D。作为上述隔片，使用利用氨基醇酸系脱模剂对表面进行了脱模处理的厚度为50μm的聚对苯二甲酸乙二酯膜(商品名“PET-50-SHP-AO”、株式会社Fujiko公司制造)。然后，在密封用片D露出的面一侧贴合同一隔片而制成双面带有隔片的密封用片D。
(比较例1)
作为隔片，使用硅酮脱模处理后的厚度为50μm的聚对苯二甲酸乙二酯膜，除此以外与实施例1同样地得到了双面带有隔片的密封用片E。
(比较例2)
作为隔片，使用硅酮脱模处理后的厚度为50μm的聚对苯二甲酸乙二酯膜，除此以外与实施例2同样地得到了双面带有隔片的密封用片F。
(比较例3)
作为隔片，使用硅酮脱模处理后的厚度为50μm的聚对苯二甲酸乙二酯膜，除此以外与实施例3同样地得到了双面带有隔片的密封用片G。
(比较例4)
作为隔片，使用硅酮脱模处理后的厚度为50μm的聚对苯二甲酸乙二酯膜，除此以外与实施例4同样地得到了双面带有隔片的密封用片H。
(剥离强度测定用样品的制作)
将所制作的双面带有隔片的密封用片A～H的单侧的隔片剥离，配置于宽度100mm、长度200mm、厚度：780μm的硅晶片上。此时，按照硅晶片的面与密封用片的面接触的方式配置。接着，使用真空压制装置(商品名“VACUUM ACE”、Mikado Technos公司制造)，在下述条件下进行热压，得到硅晶片与密封用片的层叠物(硅晶片的厚度：780μm、密封用片的厚度：300μm、总厚度：1080μm)。然后，利用150℃的热风式干燥机加热1小时，得到剥离强度测定用样品。
<热压条件>
真空压力：10Pa
压制压力：1.0MPa
压制温度：密封用片为最低熔融粘度的温度
压制时间：60秒
<密封用片为最低熔融粘度的温度的测定方法>
使用动态粘弹性测定装置(TA Instrument公司制造、ARES)测定密封用片的最低熔融粘度(测定条件：直径25mm的板、间隙1mm、升温速度10℃/分钟、频率1Hz、应变量10％、温度范围从50℃到150℃以10℃/分钟进行升温测定)。将此时最低的值作为最低熔融粘度。
(在150℃加热1小时后的密封用片与隔片的剥离强度Z1的测定)
从剥离强度测定用样品的密封用片剥离隔片，测定剥离强度Z1。具体而言，在下述条件下进行剥离，测定此时的载荷的最大载荷(除去测定初期的峰顶以外的载荷的最大值)，求出该最大载荷作为密封用片与隔片的剥离强度(N/100mm宽)。需要说明的是，150℃下的1小时的热固化设想为使密封用片热固化的工序D。即，150℃下进行1小时热固化后的剥离强度测定用样品设想为工序D之后的状态。将结果示于表1、表2中。需要说明的是，在比较例1～4中，无法将隔片从密封用片剥离开，因此没有示出值。
(剥离力的测定条件)
使用装置：自动绘图仪AGS-K(岛沣制作所公司制造)
温度：23℃
剥离角度：180°
拉伸速度：300mm/分钟
(剥离性评价)
在上述剥离强度Z1的测定中，将能够剥离隔片的情况评价为○、将无法剥离的情况评价为×。将结果示于表1、表2中。
[表1]
[表2]
符号说明
10 带有隔片的密封用片
11 密封用片
16 隔片
20 层叠体
22 半导体晶片(支撑体)
23 半导体芯片
28 密封体
29 半导体装置

Claims (4)

1.一种带有隔片的密封用片，其特征在于，
其具备隔片和层叠于所述隔片上的密封用片，
所述隔片的与所述密封用片接触的面利用氨基醇酸系脱模剂进行了处理。
2.如权利要求1所述的带有隔片的密封用片，其特征在于，在150℃加热1小时后的所述密封用片与所述隔片的剥离强度小于0.4N/100mm宽。
3.如权利要求1或2所述的带有隔片的密封用片，其特征在于，所述密封用片含有环氧树脂。
4.一种半导体装置的制造方法，其特征在于，
该制造方法包括：
工序A，准备在支撑体上固定有半导体芯片的层叠体；
工序X，准备权利要求1～3中任一项所述的带有隔片的密封用片；
工序B，在所述层叠体的所述半导体芯片上配置所述带有隔片的密封用片；
工序C，将所述半导体芯片嵌入所述密封用片中，形成在所述密封用片中嵌入有所述半导体芯片的密封体；
工序D，使所述密封体的所述密封用片热固化；和
工序E，在所述工序D之后，将所述隔片剥离。
CN201580062102.9A 2014-11-17 2015-10-15 带有隔片的密封用片以及半导体装置的制造方法 Pending CN107004608A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-232820 2014-11-17
JP2014232820A JP6677966B2 (ja) 2014-11-17 2014-11-17 セパレータ付き封止用シート、及び、半導体装置の製造方法
PCT/JP2015/079163 WO2016080117A1 (ja) 2014-11-17 2015-10-15 セパレータ付き封止用シート、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN107004608A true CN107004608A (zh) 2017-08-01

Family

ID=56013675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580062102.9A Pending CN107004608A (zh) 2014-11-17 2015-10-15 带有隔片的密封用片以及半导体装置的制造方法

Country Status (6)

Country Link
JP (1) JP6677966B2 (zh)
KR (1) KR102370954B1 (zh)
CN (1) CN107004608A (zh)
SG (1) SG11201703904YA (zh)
TW (1) TWI715541B (zh)
WO (1) WO2016080117A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6676593B2 (ja) * 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003105279A (ja) * 2001-09-28 2003-04-09 Sliontec Corp 光感応性両面粘着テープ・シート及びその製造方法
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
JP5343502B2 (ja) * 2008-10-08 2013-11-13 ダイニック株式会社 自己粘着性フィルム及びその製造方法
JP2011068822A (ja) * 2009-09-28 2011-04-07 Hitachi Kasei Polymer Co Ltd セパレータ付き接着フィルム
JP5918943B2 (ja) * 2011-08-10 2016-05-18 味の素株式会社 半導体パッケージの製造方法
US9657201B2 (en) * 2011-09-29 2017-05-23 Mitsui Chemicals, Inc. Adhesive composition and image display device using same
CN103165544A (zh) * 2011-12-12 2013-06-19 日东电工株式会社 层叠片、及使用层叠片的半导体装置的制造方法
CN104053724B (zh) * 2012-01-20 2018-05-08 旭化成株式会社 树脂组合物、层积体、多层印刷线路板和多层柔性线路板及其制造方法
JP2013157408A (ja) * 2012-01-27 2013-08-15 Nitto Denko Corp 発光ダイオード装置およびその製造方法
US20130237017A1 (en) * 2012-03-08 2013-09-12 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP2008293751A (ja) * 2007-05-23 2008-12-04 Hitachi Chem Co Ltd 異方導電接続用フィルム及びリール体
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
TW201618959A (zh) 2016-06-01
TWI715541B (zh) 2021-01-11
SG11201703904YA (en) 2017-06-29
WO2016080117A1 (ja) 2016-05-26
JP6677966B2 (ja) 2020-04-08
KR20170084015A (ko) 2017-07-19
JP2016094575A (ja) 2016-05-26
KR102370954B1 (ko) 2022-03-07

Similar Documents

Publication Publication Date Title
CN105453253B (zh) 中空型电子器件密封用树脂片及中空型电子器件封装件的制造方法
TWI589662B (zh) A film adhesive, a semiconductor package using a film adhesive, and a method of manufacturing the same
CN105074906B (zh) 中空密封用树脂片及中空封装体的制造方法
CN105453252A (zh) 电子器件密封用树脂片及电子器件封装件的制造方法
CN105431937B (zh) 密封用片、以及使用了该密封用片的半导体装置的制造方法
CN105210184A (zh) 电子部件装置的制造方法、层叠片、以及电子部件装置
CN105874582B (zh) 双面带有隔片的密封用片、以及半导体装置的制造方法
CN105938817A (zh) 中空型电子器件密封用片、和中空型电子器件封装件的制造方法
CN106795418A (zh) 密封用片、带隔片的密封用片、半导体装置、及半导体装置的制造方法
CN105493270A (zh) 电子设备密封用树脂片及电子设备封装体的制造方法
CN107534026A (zh) 密封树脂片
WO2016080116A1 (ja) 半導体装置の製造方法
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
CN107004608A (zh) 带有隔片的密封用片以及半导体装置的制造方法
US9147625B2 (en) Thermosetting resin sheet for sealing electronic component, resin-sealed type semiconductor device, and method for producing resin-sealed type semiconductor device
CN105074903B (zh) 中空型电子器件密封用片、及中空型电子器件封装体的制造方法
CN107039361A (zh) 电子器件密封用片和电子器件封装件的制造方法
CN106796922A (zh) 密封用片
CN105229780A (zh) 电子部件装置的制造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TW201630132A (zh) 電子裝置封裝體及密封用片材
CN105164802B (zh) 中空密封用树脂片及中空封装体的制造方法
CN105210180A (zh) 电子部件装置的制造方法
CN105074905B (zh) 电子器件密封用树脂片以及电子器件封装体的制造方法
CN108250680A (zh) 树脂片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170801

RJ01 Rejection of invention patent application after publication