CN105431937B - 密封用片、以及使用了该密封用片的半导体装置的制造方法 - Google Patents

密封用片、以及使用了该密封用片的半导体装置的制造方法 Download PDF

Info

Publication number
CN105431937B
CN105431937B CN201480043139.2A CN201480043139A CN105431937B CN 105431937 B CN105431937 B CN 105431937B CN 201480043139 A CN201480043139 A CN 201480043139A CN 105431937 B CN105431937 B CN 105431937B
Authority
CN
China
Prior art keywords
sealing sheet
pigment
red
sealing
pigment red
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480043139.2A
Other languages
English (en)
Other versions
CN105431937A (zh
Inventor
饭野智绘
松村健
志贺豪士
盛田浩介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=52431523&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN105431937(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105431937A publication Critical patent/CN105431937A/zh
Application granted granted Critical
Publication of CN105431937B publication Critical patent/CN105431937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种密封用片，是电子器件的密封中使用的热固性的密封用片，一个面的表面粗糙度(Ra)在固化前为3μm以下。

Description

密封用片、以及使用了该密封用片的半导体装置的制造方法
技术领域
本发明涉及密封用片、以及使用了该密封用片的半导体装置的制造方法。
背景技术
以往，作为半导体装置的制造方法，已知有在将固定于基板等上的1个或多个半导体芯片用密封树脂密封后、将密封体切割为半导体装置单元的封装件的方法。作为此种密封树脂，例如已知有热固性树脂片(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2006-19714号公报
发明内容
发明所要解决的问题
在如上所述的半导体装置的制造方法中制造半导体装置的情况下，优选对密封树脂进行激光标记，以便可以将密封体、半导体装置彼此识别。然而，由于密封树脂是用于进行密封的物质，因此有时会缺乏激光标记性。
本发明是鉴于上述的问题而完成的，其目的在于，提供激光标记性优异的密封用片、以及使用了该密封用片的半导体装置的制造方法。
用于解决问题的方法
本申请发明人等发现，通过采用下述的构成，就可以解决所述的问题，从而完成了本发明。
即，本发明提供一种在电子器件的密封中使用的热固性的密封用片，其特征在于，
一个面的表面粗糙度(Ra)为3μm以下。
根据本发明的密封用片，一个面的表面粗糙度(Ra)为3μm以下。由于所述一个面平坦到表面粗糙度(Ra)为3μm以下，因此该一个面的激光标记性优异。另外，由于所述一个面平坦到表面粗糙度(Ra)为3μm以下，因此外观性优异。另外，由于所述一个面平坦到表面粗糙度(Ra)为3μm以下，因此在不能进行磨削等处理的情况下，容易进行借助吸附夹头(吸着コレット)的吸附。其结果是，可以抑制搬送错误。
本发明中，所述表面粗糙度(Ra)既可以在固化前为3μm以下，也可以在固化后为3μm以下，还可以在固化前及固化后为3μm以下。
即，本发明包括：
(1)所述表面粗糙度(Ra)在固化前为3μm以下并且在固化后不是3μm以下的情况、
(2)所述表面粗糙度(Ra)在固化后为3μm以下并且在固化前不是3μm以下的情况、以及
(3)所述表面粗糙度(Ra)在固化前为3μm以下并且在固化后为3μm以下的情况。
在所述构成中，优选在所述一个面侧添加有着色剂。如果在所述一个面侧添加有着色剂，则可以进一步提高被激光标记了的部分的观察性。
另外，本发明提供一种半导体装置的制造方法，其特征在于，
具有：
工序A，将电子器件倒装芯片式接合在半导体晶片的电路形成面；和
工序B，将倒装芯片式接合在所述半导体晶片上的所述电子器件埋入密封用片中而形成密封体，
所述密封用片的与所述半导体晶片相面对的面的相反一面的表面粗糙度(Ra)为3μm以下。
根据本发明的半导体装置的制造方法，将电子器件埋入密封用片而得的密封体的表面(与半导体晶片相面对的面的相反一面)的表面粗糙度(Ra)为3μm以下。由于所述密封体的表面平坦到表面粗糙度(Ra)为3μm以下，因此激光标记性优异。另外，所述密封体的表面平坦到所述表面粗糙度(Ra)为3μm以下，因此外观性优异。另外，由于所述密封体的表面平坦到表面粗糙度(Ra)为3μm以下，因此在不能进行磨削等处理的情况下，容易进行借助吸附夹头的吸附。其结果是，可以抑制搬送错误。
所述构成中，优选在所述密封用片的与所述半导体晶片相面对的面的相反一面侧，添加有着色剂。如果在所述密封用片的与所述半导体晶片相面对的面的相反一面侧添加有着色剂，则可以进一步提高被激光标记了的部分的观察性。
发明效果
根据本发明，可以提供激光标记性优异的密封用片、以及使用了该密封用片的半导体装置的制造方法。
附图说明
图1是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图2是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图3是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图4是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图5是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图6是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图7是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图8是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图9是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图10是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
图11是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
具体实施方式
以下，在参照附图的同时，对本发明的实施方式进行说明。然而，本发明并不仅限定于这些实施方式。以下的实施方式中，对本发明的电子器件为半导体芯片的情况进行说明。
本实施方式的半导体装置的制造方法至少具有：
工序A，将半导体芯片倒装芯片式接合在半导体晶片的电路形成面；和
工序B，将倒装芯片式接合在所述半导体晶片上的所述半导体芯片埋入密封用片中而形成密封体。
此外，所述密封用片的与所述半导体晶片相面对的面的相反一面的表面粗糙度(Ra)为3μm以下。
图1～图11是用于说明本发明的一个实施方式的半导体装置的制造方法的剖面示意图。
[准备工序]
如图1所示，本实施方式的半导体装置的制造方法中，首先，准备具有电路形成面23a的1个或多个半导体芯片23、和具有电路形成面22a的半导体晶片22。而且，以下对将多个半导体芯片倒装芯片式接合在半导体晶片上的情况进行说明。
[将半导体芯片倒装芯片式接合的工序]
然后，如图2所示，将半导体芯片23倒装芯片式接合在半导体晶片22的电路形成面22a(工序A)。在半导体芯片23向半导体晶片22上的搭载时，可以使用倒装片接合机或芯片接合机等公知的装置。具体而言，将形成于半导体芯片23的电路形成面23a的凸块23b与形成于半导体晶片22的电路形成面22a的电极22b电连接。由此，就可以得到在半导体晶片22上安装有多个半导体芯片23的层叠体20。此时，也可以在半导体芯片23的电路形成面23a贴附底部填充用的树脂片24。该情况下，如果将半导体芯片23倒装芯片式接合在半导体晶片22上，则可以对半导体芯片23与半导体晶片22之间的间隙进行树脂密封。而且，对于将贴附有底部填充用的树脂片24的半导体芯片23倒装芯片式接合在半导体晶片22上的方法，例如公开于日本特开2013-115186号公报等中，因此省略此处的详细说明。
[准备密封用片的工序]
另外，本实施方式的半导体装置的制造方法中，如图3所示，准备密封用片10。也可以以层叠于聚对苯二甲酸乙二醇酯(PET)膜等剥离衬垫11上的状态准备密封用片10。该情况下，为了容易进行密封用片10的剥离，也可以对剥离衬垫11实施脱模处理。
(密封用片)
密封用片10的一个面的表面粗糙度(Ra)为3μm以下。而且，该一个面在将半导体芯片23密封时，成为与半导体晶片22相面对的面的相反一侧的面。所述表面粗糙度(Ra)优选为1nm～2μm，更优选为20nm～1μm。由于平坦到所述表面粗糙度(Ra)为3μm以下，因此该一个面的激光标记性优异。另外，由于所述一个面平坦到表面粗糙度(Ra)为3μm以下，因此外观性优异。另外，由于所述一个面平坦到表面粗糙度(Ra)为3μm以下，因此在不能进行磨削等处理的情况下，容易进行借助吸附夹头的吸附。其结果是，可以抑制搬送错误。表面粗糙度的测定方法基于实施例中记载的方法。
密封用片10的构成材料优选含有环氧树脂、以及作为固化剂的酚醛树脂。由此，就可以获得良好的热固性。
作为所述环氧树脂，没有特别限定。例如可以使用三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂、改性双酚A型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、改性双酚F型环氧树脂、双环戊二烯型环氧树脂、苯酚线性酚醛型环氧树脂、苯氧基树脂等各种环氧树脂。这些环氧树脂既可以单独使用，也可以并用2种以上。
从确保环氧树脂的固化后的韧性及环氧树脂的反应性的观点考虑，优选环氧当量为150～250、软化点或熔点为50～130℃的在常温下为固体的环氧树脂，其中，从可靠性的观点考虑，更优选三苯基甲烷型环氧树脂、甲酚线性酚醛型环氧树脂、联苯型环氧树脂。
所述酚醛树脂只要是在与环氧树脂之间发生固化反应的酚醛树脂，就没有特别限定。例如，可以使用苯酚线性酚醛树脂、苯酚芳烷基树脂、联苯基芳烷基树脂、双环戊二烯型酚醛树脂、甲酚线性酚醛树脂、甲阶酚醛树脂等。这些酚醛树脂既可以单独使用，也可以并用2种以上。
作为酚醛树脂，从与环氧树脂的反应性的观点考虑，优选使用羟基当量为70～250、软化点为50～110℃的酚醛树脂，其中，从固化反应性高的观点考虑，可以合适地使用苯酚线性酚醛树脂。另外，从可靠性的观点考虑，也可以合适地使用苯酚芳烷基树脂或联苯基芳烷基树脂之类的低吸湿性的酚醛树脂。
对于环氧树脂与酚醛树脂的配合比例，从固化反应性的观点考虑，相对于环氧树脂中的环氧基1当量，优选以使酚醛树脂中的羟基的合计为0.7～1.5当量的方式配合，更优选为0.9～1.2当量。
密封用片10中的环氧树脂及酚醛树脂的合计含量优选为2.5重量％以上，更优选为3.0重量％以上。如果为2.5重量％以上，则可以良好地获得与半导体芯片23、半导体晶片22等的粘接力。密封用片10中的环氧树脂及酚醛树脂的合计含量优选为20重量％以下，更优选为10重量％以下。如果为20重量％以下，则可以降低吸湿性。
密封用片10优选含有热塑性树脂。由此，就可以获得未固化时的处置性、固化物的低应力性。
作为所述热塑性树脂，可以举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙或6，6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、氟树脂、苯乙烯-异丁烯-苯乙烯嵌段共聚物等。这些热塑性树脂可以单独使用，或者并用2种以上地使用。其中，从低应力性、低吸水性的观点考虑，优选苯乙烯-异丁烯-苯乙烯嵌段共聚物。
密封用片10中的热塑性树脂的含量优选为1.5重量％以上，更优选为2.0重量％以上。如果为1.5重量％以上，则可以获得柔软性、挠曲性。密封用片10中的热塑性树脂的含量优选为6重量％以下，更优选为4重量％以下。如果为4重量％以下，则与半导体芯片23或半导体晶片22的粘接性良好。
密封用片10优选含有无机填充剂。
所述无机填充剂没有特别限定，可以使用以往公知的各种填充剂，例如可以举出石英玻璃、滑石、二氧化硅(熔融二氧化硅或结晶性二氧化硅等)、氧化铝、氮化铝、氮化硅、氮化硼的粉末。它们既可以单独使用，也可以并用2种以上。其中，从可以良好地降低线膨胀系数的理由考虑，优选二氧化硅、氧化铝，更优选二氧化硅。
作为二氧化硅，优选二氧化硅粉末，更优选熔融二氧化硅粉末。作为熔融二氧化硅粉末，可以举出球状熔融二氧化硅粉末、破碎熔融二氧化硅粉末，然而从流动性的观点考虑，优选球状熔融二氧化硅粉末。
如上所述，密封用片10的一个面的表面粗糙度(Ra)为3μm以下。密封用片10的表面粗糙度(Ra)可以利用所述无机填充剂的粒子直径(平均粒子直径、最大粒子直径等)、配合量来调整。作为此种无机填充剂的粒子直径，优选选择平均粒子直径或最大粒子直径为50nm～3μm的填充剂，即使大于3μm，也可以利用密封用片10的厚度或无机填充剂的配合量，将密封用片10的表面粗糙度(Ra)设为3μm以下。具体而言，作为无机填充剂的平均粒子直径，优选为100nm～2μm，更优选为300nm～1μm。另外作为无机填充剂的最大粒子直径，优选为5μm以下，更优选为4μm以下(特别优选为3μm以下)。利用以上操作，就可以得到密封用片10。另外，密封用片10中的所述无机填充剂的含量相对于密封用片10整体优选为75～95重量％，更优选为78～91重量％。
而且，在使密封用片10的表面粗糙度(Ra)在固化前为3μm以下的情况下，只要以在固化前为3μm以下的方式调整无机填充剂即可。另外，在使密封用片10的表面粗糙度(Ra)在固化后为3μm以下的情况下，只要以在固化后为3μm以下的方式调整无机填充剂即可。另外，在使密封用片10的表面粗糙度(Ra)在固化前及固化后为3μm以下的情况下，只要以在固化前及固化后为3μm以下的方式调整无机填充剂即可。
密封用片10优选含有固化促进剂。
作为固化促进剂，只要是可以使环氧树脂与酚醛树脂的固化进行的物质，就没有特别限定，例如可以举出三苯基膦、四苯基鏻四苯基硼酸盐等有机磷系化合物；2-苯基-4，5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑等咪唑系化合物等。其中，从即使混炼时的温度升高也不会使固化反应急剧地推进、可以良好地制作密封用片10的理由考虑，优选2-苯基-4，5-二羟基甲基咪唑。
对于固化促进剂的含量，相对于环氧树脂及酚醛树脂的合计100重量份优选为0.1～5重量份。
密封用片10优选含有阻燃剂成分。由此，就可以减少因部件短路或放热等而着火时的燃烧扩大。作为阻燃剂组成成分，例如可以使用氢氧化铝、氢氧化镁、氢氧化铁、氢氧化钙、氢氧化锡、复合化金属氢氧化物等各种金属氢氧化物；磷腈系阻燃剂等。
从即使是少量也会发挥阻燃效果的观点考虑，磷腈系阻燃剂中所含的磷元素的含有率优选为12重量％以上。
对于密封用片10中的阻燃剂成分的含量，在全部有机成分(除去无机填料)中，优选为10重量％以上，更优选为15重量％以上。如果为10重量％以上，则可以良好地获得阻燃性。密封用片10中的热塑性树脂的含量优选为30重量％以下，更优选为25重量％以下。如果为30重量％以下，则会有固化物的物性降低(具体而言，是玻璃化转变温度或高温树脂强度等物性的降低)小的趋势。
密封用片10优选含有硅烷偶联剂。作为硅烷偶联剂没有特别限定，可以举出3-环氧丙氧基丙基三甲氧基硅烷等。
密封用片10中的硅烷偶联剂的含量优选为0.1～3重量％。如果为0.1重量％以上，则可以充分地获得固化物的强度，可以降低吸水率。如果为3重量％以下，则可以降低排出气体量。
密封用片10优选被着色。由此，就可以发挥优异的标记性及外观性，能够形成具有附加价值的外观的半导体装置。被着色了的密封用片10具有优异的标记性，因此可以实施标记，赋予文字信息或图形信息等各种信息。特别是，通过控制着色的颜色，能够以优异的观察性观察利用标记赋予的信息(文字信息、图形信息等)。此外，密封用片10也可以按照产品来分色。在使密封用片10有色的情况下(并非无色、透明的情况)，作为利用着色呈现出的颜色没有特别限制，然而例如优选为黑色、蓝色、红色等浓色，特别适合为黑色。
本实施方式中，所谓浓色，基本上是指L*a*b*表色系统中规定的L*为60以下(0～60)[优选为50以下(0～50)，更优选为40以下(0～40)]的浓的颜色。
另外，所谓黑色，基本上是指L*a*b*表色系统中规定的L*为35以下(0～35)[优选为30以下(0～30)，更优选为25以下(0～25)]的黑色系色。而且，在黑色中，L*a*b*表色系统中规定的a*、b*可以分别与L*的值对应地适当选择。作为a*、b*，例如，优选双方都为-10～10，更优选为-5～5，特别优选为-3～3的范围(其中优选为0或近乎0)。
而且，本实施方式中，L*a*b*表色系统中规定的L*、a*、b*是通过使用色彩色差计(商品名“CR-200”美能达公司制；色彩色差计)测定而求出。而且，L*a*b*表色系统是国际照明委员会(CIE)在1976年推荐的颜色空间，是指被称作CIE1976(L*a*b*)表色系统的颜色空间。另外，L*a*b*表色系统在日本工业标准中，由JIS Z 8729规定。
在将密封用片10着色时，可以与所需的颜色对应地使用色材(着色剂)。本发明的密封用片既可以是一层构成，也可以由多个层构成，然而优选至少在与半导体晶片相面对的面的相反一面侧添加有着色剂。具体而言，在密封用片为1层构成的情况下，既可以在整个密封用片中均匀地含有着色剂，也可以以在与半导体晶片相面对的面的相反一面侧偏在存在着色剂的方式含有着色剂。另外，在由多个层构成的情况下，也可以在与半导体晶片22相面对的面的相反一面侧的层中添加着色剂，同时在其以外的层中不添加着色剂。本实施方式中，对本发明的密封用片为1层构成的密封用片为10的情况进行说明。这是因为，如果在密封用片的与半导体晶片相面对的面的相反一面侧添加着色剂，则可以提高被激光标记了的部分的观察性。作为此种色材，可以合适地使用黑系色材、蓝系色材、红系色材等各种浓色系色材，特别适合使用黑系色材。作为色材，可以是颜料、染料等中的任意一种。色材可以单独使用，或者组合使用2种以上。而且，作为染料，无论是酸性染料、反应染料、直接染料、分散染料、阳离子染料等哪种形态的染料都可以使用。另外，颜料的形态也没有特别限制，可以从公知的颜料中适当地选择使用。
特别是，如果作为色材使用染料，则会形成通过溶解而使染料均匀或大致均匀地分散在密封用片10中的状态，因此可以容易地制造着色浓度均匀或大致均匀的密封用片10，从而可以提高标记性、外观性。
作为黑系色材，没有特别限制，然而例如可以从无机的黑系颜料、黑系染料中适当地选择。另外，作为黑系色材，可以是混合青色(cyan)系色材(蓝绿系色材)、洋红系色材(红紫系色材)及黄系色材(黄色系色材)而得的色材混合物。黑系色材可以单独使用，或者组合使用2种以上。当然也可以将黑系色材与黑色以外的颜色的色材并用。
具体而言，作为黑系色材，例如可以举出炭黑(炉法炭黑、槽法炭黑、乙炔黑、热解法炭黑、灯黑等)、石墨(graphite)、氧化铜、二氧化锰、偶氮系颜料(偶氮甲碱直接黑等)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁氧体(非磁性铁氧体、磁性铁氧体等)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬络合物、复合氧化物系黑色色素、蒽醌系有机黑色色素等。
本发明中，作为黑系色材，也可以利用C.I.溶剂黑3、C.I.溶剂黑7、C.I.溶剂黑22、C.I.溶剂黑27、C.I.溶剂黑29、C.I.溶剂黑34、C.I.溶剂黑43、C.I.溶剂黑70、C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71、C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154；C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等黑系染料；C.I.颜料黑1、C.I.颜料黑7等黑系颜料等。
作为此种黑系色材，例如在市场上可以买到商品名“Oil Black BY”、商品名“OilBlack BS”、商品名“OilBlack HBB”、商品名“Oil Black 803”、商品名“Oil Black860”、商品名“Oil Black 5970”、商品名“Oil Black 5906”、商品名“Oil Black 5905”(Orient化学工业株式会社制)等。
作为黑系色材以外的色材，例如可以举出青色系色材、洋红系色材、黄系色材等。作为青色系色材，例如可以举出C.I.溶剂蓝25、C.I.溶剂蓝36、C.I.溶剂蓝60、C.I.溶剂蓝70、C.I.溶剂蓝93、C.I.溶剂蓝95；C.I.酸性蓝6、C.I.酸性蓝45等青色系染料；C.I.颜料蓝1、C.I.颜料蓝2、C.I.颜料蓝3、C.I.颜料蓝15、C.I.颜料蓝15：1、C.I.颜料蓝15：2、C.I.颜料蓝15：3、C.I.颜料蓝15：4、C.I.颜料蓝15：5、C.I.颜料蓝15：6、C.I.颜料蓝16、C.I.颜料蓝17、C.I.颜料蓝17：1、C.I.颜料蓝18、C.I.颜料蓝22、C.I.颜料蓝25、C.I.颜料蓝56、C.I.颜料蓝60、C.I.颜料蓝63、C.I.颜料蓝65、C.I.颜料蓝66；C.I.还原蓝4；C.I.还原蓝60、C.I.颜料绿7等青色系颜料等。
另外，在洋红系色材中，作为洋红系染料，例如可以举出C.I.溶剂红1、C.I.溶剂红3、C.I.溶剂红8、C.I.溶剂红23、C.I.溶剂红24、C.I.溶剂红25、C.I.溶剂红27、C.I.溶剂红30、C.I.溶剂红49、C.I.溶剂红52、C.I.溶剂红58、C.I.溶剂红63、C.I.溶剂红81、C.I.溶剂红82、C.I.溶剂红83、C.I.溶剂红84、C.I.溶剂红100、C.I.溶剂红109、C.I.溶剂红111、C.I.溶剂红121、C.I.溶剂红122；C.I.分散红9；C.I.溶剂紫8、C.I.溶剂紫13、C.I.溶剂紫14、C.I.溶剂紫21、C.I.溶剂紫27；C.I.分散紫1；C.I.碱性红1、C.I.碱性红2、C.I.碱性红9、C.I.碱性红12、C.I.碱性红13、C.I.碱性红14、C.I.碱性红15、C.I.碱性红17、C.I.碱性红18、C.I.碱性红22、C.I.碱性红23、C.I.碱性红24、C.I.碱性红27、C.I.碱性红29、C.I.碱性红32、C.I.碱性红34、C.I.碱性红35、C.I.碱性红36、C.I.碱性红37、C.I.碱性红38、C.I.碱性红39、C.I.碱性红40；C.I.碱性紫1、C.I.碱性紫3、C.I.碱性紫7、C.I.碱性紫10、C.I.碱性紫14、C.I.碱性紫15、C.I.碱性紫21、C.I.碱性紫25、C.I.碱性紫26、C.I.碱性紫27、28等。
在洋红系色材中，作为洋红系颜料，例如可以举出C.I.颜料红1、C.I.颜料红2、C.I.颜料红3、C.I.颜料红4、C.I.颜料红5、C.I.颜料红6、C.I.颜料红7、C.I.颜料红8、C.I.颜料红9、C.I.颜料红10、C.I.颜料红11、C.I.颜料红12、C.I.颜料红13、C.I.颜料红14、C.I.颜料红15、C.I.颜料红16、C.I.颜料红17、C.I.颜料红18、C.I.颜料红19、C.I.颜料红21、C.I.颜料红22、C.I.颜料红23、C.I.颜料红30、C.I.颜料红31、C.I.颜料红32、C.I.颜料红37、C.I.颜料红38、C.I.颜料红39、C.I.颜料红40、C.I.颜料红41、C.I.颜料红42、C.I.颜料红48：1、C.I.颜料红48：2、C.I.颜料红48：3、C.I.颜料红48：4、C.I.颜料红49、C.I.颜料红49：1、C.I.颜料红50、C.I.颜料红51、C.I.颜料红52、C.I.颜料红52：2、C.I.颜料红53：1、C.I.颜料红54、C.I.颜料红55、C.I.颜料红56、C.I.颜料红57：1、C.I.颜料红58、C.I.颜料红60、C.I.颜料红60：1、C.I.颜料红63、C.I.颜料红63：1、C.I.颜料红63：2、C.I.颜料红64、C.I.颜料红64：1、C.I.颜料红67、C.I.颜料红68、C.I.颜料红81、C.I.颜料红83、C.I.颜料红87、C.I.颜料红88、C.I.颜料红89、C.I.颜料红90、C.I.颜料红92、C.I.颜料红101、C.I.颜料红104、C.I.颜料红105、C.I.颜料红106、C.I.颜料红108、C.I.颜料红112、C.I.颜料红114、C.I.颜料红122、C.I.颜料红123、C.I.颜料红139、C.I.颜料红144、C.I.颜料红146、C.I.颜料红147、C.I.颜料红149、C.I.颜料红150、C.I.颜料红151、C.I.颜料红163、C.I.颜料红166、C.I.颜料红168、C.I.颜料红170、C.I.颜料红171、C.I.颜料红172、C.I.颜料红175、C.I.颜料红176、C.I.颜料红177、C.I.颜料红178、C.I.颜料红179、C.I.颜料红184、C.I.颜料红185、C.I.颜料红187、C.I.颜料红190、C.I.颜料红193、C.I.颜料红202、C.I.颜料红206、C.I.颜料红207、C.I.颜料红209、C.I.颜料红219、C.I.颜料红222、C.I.颜料红224、C.I.颜料红238、C.I.颜料红245；C.I.颜料紫3、C.I.颜料紫9、C.I.颜料紫19、C.I.颜料紫23、C.I.颜料紫31、C.I.颜料紫32、C.I.颜料紫33、C.I.颜料紫36、C.I.颜料紫38、C.I.颜料紫43、C.I.颜料紫50；C.I.还原红1、C.I.还原红2、C.I.还原红10、C.I.还原红13、C.I.还原红15、C.I.还原红23、C.I.还原红29、C.I.还原红35等。
另外，作为黄系色材，例如可以举出C.I.溶剂黄19、C.I.溶剂黄44、C.I.溶剂黄77、C.I.溶剂黄79、C.I.溶剂黄81、C.I.溶剂黄82、C.I.溶剂黄93、C.I.溶剂黄98、C.I.溶剂黄103、C.I.溶剂黄104、C.I.溶剂黄112、C.I.溶剂黄162等黄系染料；C.I.颜料橙31、C.I.颜料橙43；C.I.颜料黄1、C.I.颜料黄2、C.I.颜料黄3、C.I.颜料黄4、C.I.颜料黄5、C.I.颜料黄6、C.I.颜料黄7、C.I.颜料黄10、C.I.颜料黄11、C.I.颜料黄12、C.I.颜料黄13、C.I.颜料黄14、C.I.颜料黄15、C.I.颜料黄16、C.I.颜料黄17、C.I.颜料黄23、C.I.颜料黄24、C.I.颜料黄34、C.I.颜料黄35、C.I.颜料黄37、C.I.颜料黄42、C.I.颜料黄53、C.I.颜料黄55、C.I.颜料黄65、C.I.颜料黄73、C.I.颜料黄74、C.I.颜料黄75、C.I.颜料黄81、C.I.颜料黄83、C.I.颜料黄93、C.I.颜料黄94、C.I.颜料黄95、C.I.颜料黄97、C.I.颜料黄98、C.I.颜料黄100、C.I.颜料黄101、C.I.颜料黄104、C.I.颜料黄108、C.I.颜料黄109、C.I.颜料黄110、C.I.颜料黄113、C.I.颜料黄114、C.I.颜料黄116、C.I.颜料黄117、C.I.颜料黄120、C.I.颜料黄128、C.I.颜料黄129、C.I.颜料黄133、C.I.颜料黄138、C.I.颜料黄139、C.I.颜料黄147、C.I.颜料黄150、C.I.颜料黄151、C.I.颜料黄153、C.I.颜料黄154、C.I.颜料黄155、C.I.颜料黄156、C.I.颜料黄167、C.I.颜料黄172、C.I.颜料黄173、C.I.颜料黄180、C.I.颜料黄185、C.I.颜料黄195；C.I.还原黄1、C.I.还原黄3、C.I.还原黄20等黄系颜料等。
青色系色材、洋红系色材、黄系色材等各种色材可以分别单独地使用，或者组合使用2种以上。而且，在使用2种以上的青色系色材、洋红系色材、黄系色材等各种色材的情况下，作为这些色材的混合比例(或配合比例)，没有特别限制，可以与各色材的种类或所需的颜色等对应地适当地选择。
作为密封用片10的基于可见光(波长：380nm～800nm)的光线透射率(可见光透射率)，没有特别限制，然而例如优选为20％～0％的范围，更优选为10％～0％，特别优选为5％～0％。通过将密封用片10的可见光透射率设为20％以下，可以使打印观察性良好。另外还可以防止由光线通过造成的对半导体元件的不良影响。
密封用片10的可见光线透射率(％)可以如下算出，即，制作厚度(平均厚度)为10μm的密封用片10，对该密封用片10(厚度：10μm)使用商品名“UV-2550”(岛津制作所制)以给定的强度照射波长为380nm～800nm的可见光线。测定因该照射而透过密封用片10的可见光线的光强度，利用下式算出。
可见光线透射率(％)＝((透过密封用片10后的可见光线的光强度)/(可见光线的初期的光强度))×100
而且，光线透射率(％)的所述算出方法也可以适用于厚度并非10μm的密封用片10的光线透射率(％)的算出。具体而言，可以利用郎伯比尔定律，如下所示地算出10μm时的吸光度A10。
A10＝α×L10×C(1)
式中，L10表示光路长，α表示吸光系数，C表示试样浓度。
另外，厚度X(μm)时的吸光度AX可以利用下述式(2)表示。
AX＝α×LX×C(2)
此外，厚度20μm时的吸光度A20可以利用下述式(3)表示。
A10＝-log10T10(3)
式中，T10表示厚度10μm时的光线透射率。
根据所述式(1)～(3)，吸光度AX可以表示为：
AX＝A10×(LX/L10)
＝-[log10(T10)]×(LX/L10)
由此，厚度X(μm)时的光线透射率TX(％)可以利用下述算出。
TX＝10-AX
其中，AX＝-[log10(T10)]×(LX/L10)
本实施方式中，求密封用片的光线透射率(％)时的密封用片的厚度(平均厚度)为10μm，然而该密封用片的厚度终究是求密封用片的光线透射率(％)时的厚度，而并不意味着本发明的密封用片为10μm。
密封用片10的光线透射率(％)可以利用树脂成分的种类或其含量、着色剂(颜料、染料等)的种类或其含量、填充材料的种类或其含量等来控制。
而且，在密封用片10中，在上述的各成分以外还可以根据需要适当地配合其他的添加剂。
密封用片10的厚度没有特别限定，然而从作为密封用片使用的观点考虑，例如为50μm～2000μm。
密封用片10的制造方法没有特别限定，然而优选制备用于形成密封用片10的树脂组合物的混炼物、并涂布所得的混炼物的方法；将所得的混炼物塑性加工为片状的方法。由此，就可以不使用溶剂地制作密封用片10，因此可以抑制半导体芯片23因挥发的溶剂而受到影响的情况。
具体而言，通过将后述的各成分用混合辊、加压式捏合机、挤出机等公知的混炼机熔融混炼而制备混炼物，并将所得的混炼物利用涂布或塑性加工制成片状。作为混炼条件，温度优选为上述的各成分的软化点以上，例如为30～150℃，如果考虑环氧树脂的热固性，则优选为40～140℃，更优选为60～120℃。时间例如为1～30分钟，优选为5～15分钟。
混炼优选在减压条件下(减压气氛下)进行。由此，就可以进行脱气，同时可以防止气体向混炼物中的侵入。减压条件下的压力优选为0.1kg/cm2以下，更优选为0.05kg/cm2以下。减压下的压力的下限没有特别限定，然而例如为1×10-4kg/cm2以上。
在涂布混炼物而形成密封用片10的情况下，熔融混炼后的混炼物优选不进行冷却而保持高温状态不变地涂布。作为涂布方法没有特别限制，可以举出棒涂法、刮涂法、狭缝式挤压涂布法等。作为涂布时的温度，优选为上述的各成分的软化点以上，如果考虑环氧树脂的热固性及成型性，则例如为40～150℃，优选为50～140℃，更优选为70～120℃。在涂布混炼物而形成密封用片10的情况下，可以通过控制无机填充剂的含量、粒子直径，而将表面粗糙度设为所需的值。
在对混炼物进行塑性加工而形成密封用片10的情况下，熔融混炼后的混炼物优选不进行冷却而保持高温状态不变地进行塑性加工。作为塑性加工方法没有特别限制，可以举出平板压制法、T型模头挤出法、螺杆模头挤出法、辊压延法、辊混炼法、吹塑挤出法、共挤出法、压延成型法等。作为塑性加工温度优选为上述的各成分的软化点以上，如果考虑环氧树脂的热固性及成型性，则例如为40～150℃，优选为50～140℃，更优选为70～120℃。在对混炼物进行塑性加工而形成密封用片10的情况下，可以通过控制无机填充剂的含量、粒子直径，而将表面粗糙度设为所需的值。
而且，密封用片10也可以如下得到，即，向适当的溶剂中溶解用于形成密封用片10的树脂等，使之分散而制备清漆，将该清漆涂布在剥离片上而得到。在涂布清漆而形成密封用片10的情况下，可以通过控制无机填充剂的含量、粒子直径，而将表面粗糙度设为所需的值。另外，也可以通过将剥离片的表面粗糙度(Ra)设为3μm以下的范围内，而将剥离片面侧的涂布层(密封用片10)的表面粗糙度设为所需的值。
而且，也可以在将用于形成密封用片10的形成材料涂布在第一剥离片上后，叠加第二脱模片，其后，使之干燥而形成密封用片10。该情况下，作为第一脱模片、或第二脱模片，选择可以使密封用片10的表面粗糙度平滑的片，作为另一方，选择可以将密封用片10的表面粗糙度(Ra)设为3μm以下的范围内的片即可。
[配置密封用片和层叠体的工序]
在准备密封用片的工序后，如图3所示，在下侧加热板32上使安装有半导体芯片23的面朝上地配置层叠体20，并且在层叠体20的安装有半导体芯片23的面上配置密封用片10。在该工序中，既可以在下侧加热板32上先配置层叠体20，其后，在层叠体20上配置密封用片10，也可以在层叠体20上先层叠密封用片10，其后，将层叠层叠体20和密封用片10而得的层叠物配置于下侧加热板32上。
[形成密封体的工序]
然后，如图4所示，利用下侧加热板32和上侧加热板34进行热压，将半导体芯片23埋入密封用片10中(工序B)。密封用片10作为用于保护半导体芯片23及其附带的要素免受外部环境影响的密封树脂发挥作用。由此，就可以得到将安装于半导体晶片22上的半导体芯片23埋入密封用片10中的密封体28。
作为将半导体芯片23埋入密封用片10中时的热压条件，温度例如为40～100℃，优选为50～90℃，压力例如为0.1～10MPa，优选为0.5～8MPa，时间例如为0.3～10分钟，优选为0.5～5分钟。由此，就可以得到将半导体芯片23埋入密封用片10中的半导体装置。另外，如果考虑密封用片10与半导体芯片23及半导体晶片22的密合性及追随性的提高，优选在减压条件下进行压制。
作为所述减压条件，压力例如为0.1～5kPa，优选为0.1～100Pa，减压保持时间(从减压开始到压制开始的时间)例如为5～600秒，优选为10～300秒。
[剥离衬垫剥离工序]
然后，将剥离衬垫11剥离(参照图5)。
[热固化工序]
然后，将密封用片10热固化。具体而言，例如，对将安装于半导体晶片22上的半导体芯片23埋入密封用片10中的密封体28整体进行加热。
作为热固化处理的条件，加热温度优选为100℃以上，更优选为120℃以上。另一方面，加热温度的上限优选为200℃以下，更优选为180℃以下。加热时间优选为10分钟以上，更优选为30分钟以上。另一方面，加热时间的上限优选为180分钟以下，更优选为120分钟以下。另外，根据需要也可以进行加压，优选为0.1MPa以上，更优选为0.5MPa以上。另一方面，上限优选为10MPa以下，更优选为5MPa以下。
[激光标记工序1(密封用片磨削前的激光标记工序)]
然后，如图6所示，使用激光标记用的激光器36，对密封用片10进行激光标记(以下也称作“工序E-1”)。作为激光标记的条件没有特别限定，然而优选在强度为0.3W～2.0W的条件下向密封用片10照射激光[波长：532nm]。另外，优选以使此时的加工深度(深度)为2μm以上的方式进行照射。所述加工深度的上限没有特别限制，然而例如可以从2μm～25μm的范围中选择，优选为3μm以上(3μm～20μm)，更优选为5μm以上(5μm～15μm)。通过将激光标记的条件设为所述数值范围内，就可以发挥优异的激光标记性。
而且，密封用片10的激光加工性可以利用构成树脂成分的种类或其含量、着色剂的种类或其含量、交联剂的种类或其含量、填充材料的种类或其含量等来控制。
在所述工序E-1中，作为密封用片10的进行激光标记的部位，没有特别限定，既可以是半导体芯片23的正上方，也可以是没有配置半导体芯片23的部位的上侧(例如密封用片10的外周部分)。另外，作为利用激光标记进行标记的信息，既可以是用于能够实现基于密封体单元的区别的文字信息或图形信息等，也可以是用于能够在相同的一个密封体28内使半导体装置彼此区别的文字信息或图形信息等。由此，就可以使下一个工序、即密封用片10被磨削之前的期间的、密封体28或密封体28内的多个半导体芯片23(半导体装置)具有相互识别性。
[磨削密封用片的工序]
然后，如图7所示，磨削密封体28的密封用片10而使半导体芯片23的背面23c露出(工序C)。作为磨削密封用片10的方法，没有特别限定，例如可以举出使用高速旋转的砂轮的磨片法。
而且，对于利用工序E-1附加的标记，在工序C中磨削的厚度大于标记深度(加工深度)的情况下，标记会消失。另一方面，在工序C中磨削的厚度小于标记深度(加工深度)的情况下，标记就被残留下来。
[激光标记工序2(密封用片磨削后的激光标记工序)]
然后，如图8所示，使用激光标记用的激光器38，对密封用片10进行激光标记(以下也称作“工序E-2”)。作为激光标记的条件没有特别限定，然而优选在强度为0.3W～2.0W的条件下对密封用片10照射激光[波长：532nm]。另外，优选以使此时的加工深度(深度)为2μm以上的方式进行照射。所述加工深度的上限没有特别限制，然而例如可以从2μm～25μm的范围中选择，优选为3μm以上(3μm～20μm)，更优选为5μm以上(5μm～15μm)。通过将激光标记的条件设为所述数值范围内，就可以发挥优异的激光标记性。
在所述工序E-2中，作为密封用片10的进行激光标记的部位没有特别限定，然而可以设为没有配置半导体芯片23的部位的上侧。另外，作为利用激光标记进行标记的信息，既可以是用于能够实现基于密封体单元的区别的文字信息或图形信息等，也可以是用于能够在相同的一个密封体28内使半导体装置彼此区别的文字信息或图形信息等。由此，就可以使密封用片10被磨削后的密封体28、半导体装置具有相互识别性。特别是，即使在所述工序B以后直至所述工序C以前的期间，对所述密封用片10进行了激光标记，也有因所述工序C中的磨削而使标记消失的情况。然而，如果在所述工序E-2中，对密封用片10进行激光标记，则即使在密封用片10被磨削后，也可以再次使密封体28、半导体装置具有相互识别性。另外，作为利用激光标记进行标记的信息，也可以是在后述的切割工序中能够使用的对位用的图形信息(对准标记)。
[形成布线层的工序]
然后，磨削半导体晶片22的与搭载有半导体芯片23的一侧相反一侧的面，形成通孔(Via)22c后(参照图9)，形成具有布线27a的布线层27(参照图10)。作为磨削半导体晶片22的方法，没有特别限定，例如可以举出使用高速旋转的砂轮的磨片法。也可以在布线层27形成从布线27a突出的凸块27b。作为形成布线层27的方法，可以使用半加成法、减成法等以往公知的电路基板或内插板(interposer)的制造技术，因此省略此处的详细的说明。
[切割工序]
接下来，如图11所示，对露出了半导体芯片23的背面23c的密封体28进行切割(工序D)。由此，就可以得到基于半导体芯片23单元的半导体装置29。
[基板安装工序]
根据需要，可以进行将半导体装置29安装于另外的基板(未图示)的基板安装工序。在半导体装置29在所述另外的基板上的安装时，可以使用倒装片接合机、芯片接合机等公知的装置。
以上，根据本实施方式的半导体装置的制造方法，由于密封体28的表面(与半导体晶片22相面对的面的相反一面)平坦到表面粗糙度(Ra)在固化后为3μm以下，因此激光标记性(激光标记工序1中的激光标记性)优异。
另外，由于密封体28的表面平坦到所述表面粗糙度(Ra)为3μm以下，因此外观性优异。具体而言，(1)在密封体28的表面的所述表面粗糙度(Ra)在固化前为3μm以下并且在固化后不是3μm以下的情况下，固化前的外观性优异。(2)在密封体28的表面的所述表面粗糙度(Ra)在固化后为3μm以下并且在固化前不是3μm以下的情况下，固化后的外观性优异。(3)在密封体28的表面的所述表面粗糙度(Ra)在固化前为3μm以下并且在固化后为3μm以下的情况下，固化前及固化后的外观性优异。
在上述的实施方式中，对进行工序C(磨削密封用片的工序)的情况进行了说明。然而，在本发明中，也可以不进行所述工序C。该情况下，由于密封体28的表面平坦到表面粗糙度(Ra)为3μm以下，因此容易进行借助吸附夹头的吸附。其结果是，可以抑制搬送错误。
在上述的实施方式中，对在热固化工序(使密封体的密封用片热固化的工序)后进行工序E-1(密封用片磨削前的激光标记工序)的情况进行了说明。然而，本发明的进行工序E-1(密封用片磨削前的激光标记工序)的时刻并不限定于该例。作为进行工序E-1的时刻，也可以是形成密封体的工序后、剥离衬垫剥离工序前。另外，也可以是剥离衬垫剥离工序后、热固化工序前。
在上述的实施方式中，对在工序B(密封体形成工序)后、工序C(密封用片磨削工序)前进行使密封体的密封用片热固化的热固化工序的情况进行了说明。然而，在本发明中，进行所述热固化工序的时刻并不限定于该例，也可以与工序A(形成密封体的工序)同时地进行。另外，也可以在工序E-1(密封用片磨削前的激光标记工序)后进行所述热固化工序。在工序E-1(密封用片磨削前的激光标记工序)后进行所述热固化工序的情况下，密封体28的表面的表面粗糙度(Ra)优选在热固化前为3μm以下。如果所述表面粗糙度(Ra)在热固化前为3μm以下，则激光标记性(激光标记工序1中的激光标记性)优异。
另外，虽然在上述的实施方式中，对在热固化工序前将剥离衬垫11剥离的情况进行了说明，然而也可以在热固化工序后剥离。
另外，虽然在上述的实施方式中，对进行工序E-1(密封用片磨削前的激光标记工序)和工序E-2(密封用片磨削后的激光标记工序)双方的情况进行了说明，然而本发明中，也可以仅进行任意一方。另外，也可以是工序E-1及工序E-2都不进行。
此外，本发明并不限定于上述的实施方式，只要进行所述工序A和所述工序B即可，除此以外的工序是任意的，既可以进行也可以不进行。另外，只要进行所述工序A和所述工序B即可，除此以外的工序无论以何种顺序进行都可以。
本发明中，对于(1)使所述表面粗糙度(Ra)在固化前为3μm以下并且在固化后不是3μm以下、还是(2)使所述表面粗糙度(Ra)在固化后为3μm以下并且在固化前不是3μm以下、还是(3)使所述表面粗糙度(Ra)在固化前为3μm以下并且在固化后为3μm以下，可以根据所采用的工序的顺序来决定。
在上述的实施方式中，对本发明的电子器件为半导体芯片的情况进行了说明。然而，本发明的电子器件并不限定于此。作为本发明的电子器件，可以举出传感器、MEMS(Micro Electro Mechanical Systems)、SAW(Surface Acoustic Wave)滤波器等具有中空结构的电子器件(中空型电子器件)；半导体芯片、IC(集成电路)、晶体管等半导体元件；电容器；电阻等。而且，所谓中空结构，是指电子器件与搭载有电子器件的基板之间是中空的结构。
[实施例]
以下，使用实施例对本发明进行详细说明，然而本发明只要不超出其主旨，就不受以下的实施例限定。另外，各例中，份只要没有特别指出，就是重量基准。
实施例1～3、比较例1
对实施例、比较例中使用的成分进行说明。
＜成分＞
环氧树脂：新日铁化学(株)制的YSLV-80XY(双酚F型环氧树脂、环氧当量200g/eq.软化点80℃)
酚醛树脂：明和化成公司制的MEH-7851-SS(具有联苯基芳烷基骨架的酚醛树脂、羟基当量203g/eq.软化点67℃)
硅烷偶联剂：信越化学公司制的KBM-403(3-环氧丙氧基丙基三甲氧基硅烷)
阻燃剂：伏见制药所制的FP-100(苯氧基环磷腈低聚物)
炭黑：三菱化学公司制的#20(粒子直径50nm)
固化促进剂：四国化成工业公司制的2PHZ-PW(2-苯基-4，5-二羟基甲基咪唑)
热塑性树脂：KANEKA公司制的SIBSTAR 072T(聚苯乙烯-聚异丁烯-聚苯乙烯共聚物)
填料A：电化学工业公司制的FB-950(熔融球状二氧化硅粉末、平均粒子直径23.8μm)
填料B：电化学工业公司制的FB-9454(熔融球状二氧化硅粉末、平均粒子直径19.9μm)
填料C：电化学工业公司制的FB-7SDC(亲水性气相二氧化硅、平均粒子直径5.8nm)
填料D：电化学工业公司制的FB-560(熔融球状二氧化硅粉末、平均粒子直径30μm)
＜密封用片的制作＞
将上述各成分依照下述表1配合，利用辊混炼机在60～120℃、减压条件下(0.01kg/cm2)进行熔融混炼，制备出混炼物。然后，将所得的混炼物以夹隔隔片(三菱化学公司制、产品名“MRF38”、表面粗糙度0.038μm)的状态载放在瞬间真空层叠装置(MIKADOTECHNOS公司制的VS008-1515)的设置有100μm的间隔件的压板上，对其进行真空压制(压制条件：真空保持时间30秒、加压时间60秒、压力203.9g/cm2、压制温度90℃)。如此所述地制作出本实施例1～3及比较例1的密封用片。
(表面粗糙度的测定)
从实施例、比较例中制成的密封用片中剥离隔片，基于JIS B 0601，使用WYKO公司制的非接触三维粗糙度测定装置(NT3300)测定出露出面的表面粗糙度(Ra)。测定条件设为50倍，测定值是对测定数据实施中值滤波而求出。对各密封用片在变更测定部位的同时进行5次测定，将其平均值作为表面粗糙度(Ra)。将其设为固化前的表面粗糙度。将结果表示于下述表1中。
另外，在从实施例、比较例中制成的密封用片中剥离隔片后，在150℃、1小时的条件下使密封用片固化。其后，与固化前的表面粗糙度的测定相同地测定出密封用片的固化后的表面粗糙度。将结果表示于下述表1中。
(激光标记性评价)
从实施例、比较例中制成的密封用片中剥离隔片，以使露出面为上面的方式放置，使用激光打字装置(商品名“MD-S9900”、KEYENCE公司制)，利用下述的照射条件进行了激光打字。
＜激光打字的照射条件＞
激光波长：532nm
激光功率：1.2W
频率：32kHz
对进行了激光打字的粘接片，使用KEYENCE公司的装置名：CA-DDW8，对于密封用一面从全方位方向照射斜光照明，用CCD照相机(装置名：CV-0350)(KEYENCE公司制)收入反射光。使用KEYENCE公司的装置名：CV-5000测定收入的反射光的亮度。亮度测定是对激光打字部和非打字部双方进行。而且，所谓亮度，是将白色设为100％并将黑色设为0％的值，在本说明书中，采用使用上述的KEYENCE公司的装置名CV-5000测定的值。将激光打字部的亮度与非打字部的亮度的差设为对比度[％]，将40％以上的情况评价为○，将小于40％的评价为×。将其作为固化前的对比度进行了评价。将结果表示于表1中。
另外，从实施例、比较例中制成的密封用片中剥离隔膜后，在150℃、1小时的条件下使密封用片固化。其后，与固化前的对比度评价相同地进行激光打字，评价了对比度。将其设为固化后的对比度评价。将结果表示于下述表1中。
[表1]
Figure BDA0000918136650000241
符号的说明
10 密封用片，
20 层叠体，
22 半导体晶片，
23 半导体芯片，
28 密封体，
29 半导体装置

Claims (4)

1.一种密封用片，是电子器件的密封中使用的热固性的密封用片，其特征在于，
所述密封用片含有无机填充剂和热塑性树脂，
所述无机填充剂的平均粒子直径为3μm以上，
所述密封用片中的所述无机填充剂的含量相对于密封用片整体为75重量～95重量％，
一个面的表面粗糙度即Ra为3μm以下。
2.根据权利要求1所述的密封用片，其特征在于，
在所述一个面侧添加有着色剂。
3.一种半导体装置的制造方法，其特征在于，
具有：
工序A，将电子器件倒装芯片式接合在半导体晶片的电路形成面；和
工序B，将倒装芯片式接合在所述半导体晶片的所述电子器件埋入密封用片而形成密封体，
所述密封用片含有无机填充剂和热塑性树脂，
所述无机填充剂的平均粒子直径为3μm以上，
所述密封用片中的所述无机填充剂的含量相对于密封用片整体为75重量～95重量％，
所述密封用片的与所述半导体晶片相面对的面的相反一面的表面粗糙度即Ra为3μm以下。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
在所述密封用片的与所述半导体晶片相面对的面的相反一面侧添加有着色剂。
CN201480043139.2A 2013-08-01 2014-06-30 密封用片、以及使用了该密封用片的半导体装置的制造方法 Active CN105431937B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-160535 2013-08-01
JP2013160535A JP6216180B2 (ja) 2013-08-01 2013-08-01 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
PCT/JP2014/067396 WO2015015982A1 (ja) 2013-08-01 2014-06-30 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105431937A CN105431937A (zh) 2016-03-23
CN105431937B true CN105431937B (zh) 2021-06-25

Family

ID=52431523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480043139.2A Active CN105431937B (zh) 2013-08-01 2014-06-30 密封用片、以及使用了该密封用片的半导体装置的制造方法

Country Status (7)

Country Link
US (1) US9754894B2 (zh)
JP (1) JP6216180B2 (zh)
KR (1) KR20160037935A (zh)
CN (1) CN105431937B (zh)
SG (1) SG11201600747VA (zh)
TW (1) TWI631669B (zh)
WO (1) WO2015015982A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139763A (ja) * 2015-01-29 2016-08-04 ソニー株式会社 撮像装置、電子機器
KR102494110B1 (ko) * 2015-08-28 2023-01-30 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2017085412A (ja) * 2015-10-29 2017-05-18 日本電波工業株式会社 水晶デバイス
US9741617B2 (en) * 2015-11-16 2017-08-22 Amkor Technology, Inc. Encapsulated semiconductor package and method of manufacturing thereof
JP6754183B2 (ja) * 2015-11-20 2020-09-09 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法
CN109690805B (zh) 2016-12-09 2021-04-16 株式会社Lg化学 封装组合物
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
JP2020035820A (ja) * 2018-08-28 2020-03-05 太陽誘電株式会社 モジュールおよびその製造方法
JP6795673B2 (ja) * 2019-12-19 2020-12-02 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1576344A (zh) * 2003-07-17 2005-02-09 日东电工株式会社 半导体密封用片及其制法和使用该片的半导体装置
CN1883043A (zh) * 2004-01-22 2006-12-20 株式会社村田制作所 制造电子部件的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378374B2 (ja) * 1993-09-14 2003-02-17 株式会社東芝 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
US5641997A (en) 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
JP2002229200A (ja) * 2001-02-02 2002-08-14 Hitachi Chem Co Ltd 感光性フィルム
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
JP4682796B2 (ja) * 2005-04-19 2011-05-11 日立化成工業株式会社 封止用シート
US7422707B2 (en) * 2007-01-10 2008-09-09 National Starch And Chemical Investment Holding Corporation Highly conductive composition for wafer coating
JP4430085B2 (ja) * 2007-03-01 2010-03-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5101931B2 (ja) * 2007-06-13 2012-12-19 日東電工株式会社 熱硬化型接着シート
JP5144433B2 (ja) * 2008-08-28 2013-02-13 古河電気工業株式会社 チップ保護用フィルム
JP5135246B2 (ja) * 2009-01-30 2013-02-06 三洋電機株式会社 半導体モジュールおよびその製造方法、ならびに携帯機器
TW201213441A (en) * 2010-05-10 2012-04-01 Ajinomoto Kk Resin composition
JP5048815B2 (ja) * 2010-07-20 2012-10-17 日東電工株式会社 フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5385247B2 (ja) * 2010-12-03 2014-01-08 信越化学工業株式会社 ウエハモールド材及び半導体装置の製造方法
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2013007028A (ja) 2011-05-20 2013-01-10 Nitto Denko Corp 封止用シートおよび電子部品装置
JP5884477B2 (ja) * 2011-12-27 2016-03-15 日立化成株式会社 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いる熱硬化性樹脂組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1576344A (zh) * 2003-07-17 2005-02-09 日东电工株式会社 半导体密封用片及其制法和使用该片的半导体装置
CN1883043A (zh) * 2004-01-22 2006-12-20 株式会社村田制作所 制造电子部件的方法

Also Published As

Publication number Publication date
JP6216180B2 (ja) 2017-10-18
CN105431937A (zh) 2016-03-23
TW201515158A (zh) 2015-04-16
TWI631669B (zh) 2018-08-01
JP2015032660A (ja) 2015-02-16
WO2015015982A1 (ja) 2015-02-05
SG11201600747VA (en) 2016-03-30
US9754894B2 (en) 2017-09-05
KR20160037935A (ko) 2016-04-06
US20160211217A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
CN105431937B (zh) 密封用片、以及使用了该密封用片的半导体装置的制造方法
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
TWI619180B (zh) 半導體裝置之製造方法及密封用片材
CN105493270A (zh) 电子设备密封用树脂片及电子设备封装体的制造方法
TWI643294B (zh) Sheet for sealing with double-sided separator and method for manufacturing semiconductor device
CN106057722A (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN106795418A (zh) 密封用片、带隔片的密封用片、半导体装置、及半导体装置的制造方法
CN105074892A (zh) 半导体装置的制造方法
WO2015002048A1 (ja) 半導体装置の製造方法
JP2015126132A (ja) 電子部品装置の製造方法、及び、電子部品封止用シート
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
WO2015037458A1 (ja) 半導体装置の製造方法
TW201511145A (zh) 半導體裝置之製造方法
CN107636825A (zh) 半导体用保护膜、半导体装置及复合片
TW201635446A (zh) 密封用片材
TW201515123A (zh) 半導體裝置之製造方法
CN106796922A (zh) 密封用片
WO2016092964A1 (ja) 電子デバイスパッケージ、及び、封止用シート
JP2015220350A (ja) 半導体装置の製造方法
WO2015053081A1 (ja) 半導体装置の製造方法
CN107004608A (zh) 带有隔片的密封用片以及半导体装置的制造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TWI625832B (zh) Resin sheet for electronic component sealing and method of manufacturing electronic component package
JP2015126060A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant