TWI643294B - Sheet for sealing with double-sided separator and method for manufacturing semiconductor device - Google Patents

Sheet for sealing with double-sided separator and method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI643294B
TWI643294B TW103145249A TW103145249A TWI643294B TW I643294 B TWI643294 B TW I643294B TW 103145249 A TW103145249 A TW 103145249A TW 103145249 A TW103145249 A TW 103145249A TW I643294 B TWI643294 B TW I643294B
Authority
TW
Taiwan
Prior art keywords
sealing
sheet
separator
same
semiconductor wafer
Prior art date
Application number
TW103145249A
Other languages
English (en)
Other versions
TW201532212A (zh
Inventor
飯野智繪
石坂剛
盛田浩介
志賀豪士
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=53478705&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI643294(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW201532212A publication Critical patent/TW201532212A/zh
Application granted granted Critical
Publication of TWI643294B publication Critical patent/TWI643294B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C09J7/401—Adhesives in the form of films or foils characterised by release liners characterised by the release coating composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種雙面附分隔件之密封用片材，係具備密封用片材、積層在密封用片材之其中一面的分隔件A、及積層在密封用片材之另一面的分隔件B，又，當密封用片材與分隔件A間之剝離力設為F1，密封用片材與分隔件B間之剝離力設為F2，密封用片材之厚度設為t，且密封用片材之面積設為A時，其等滿足特定之關係。

Description

雙面附分隔件之密封用片材、及半導體裝置之製造方法 技術領域
本發明係有關於一種雙面附分隔件之密封用片材、及半導體裝置之製造方法。
背景技術
以往，作為半導體裝置之製造方法，已知有藉密封樹脂密封固定於基板等之1或多數半導體晶片後，切割密封體使其成為半導體裝置單元之封裝件的方法。這類密封樹脂例如已知有藉熱硬化性樹脂構成之密封用片材(請參照專利文獻1為例)。
先前技術文獻 專利文獻
專利文獻1：日本特開2006-19714號公報
發明概要
如上所述之密封用片材，通常，使用前以分隔件覆蓋雙面。然後，使用時，剝離其中一面之分隔件，且在 經過預定步驟後剝離另一面之分隔件。但是，有剝離分隔件時有時密封用片材會破裂之問題。
本發明係鑒於上述課題而作成者，其目的在於提供一種可抑制密封用片材在剝離分隔件時產生破裂之雙面附分隔件之密封用片材、及使用了該雙面附分隔件之密封用片材的半導體裝置之製造方法。
本發明人等專心研究前述課題。結果發現如果2片分隔件之剝離力滿足特定關係，可抑制密封用片材於分隔件剝離時破裂，而完成本發明。
即，本發明係一種雙面附分隔件之密封用片材，其特徵在於具備：密封用片材；分隔件A，係積層在前述密封用片材之其中一面；及分隔件B，係積層在前述密封用片材之另一面，當前述密封用片材與前述分隔件A間之剝離力設為F1，前述密封用片材與前述分隔件B間之剝離力設為F2，前述密封用片材之厚度設為t，且前述密封用片材之面積設為A時，滿足下述(1)之關係：(1)0<F2(N/20mm)×A(m2)×t(mm)<10.0(惟，滿足F1<F2。)
依據前述構成，由於滿足前述(1)，故可抑制剝離分隔件B時之密封用片材的破裂。本發明人等發現，密封用片材之破裂容易度不只關乎與分隔件間之剝離力，亦 與密封用片材之厚度及面積有關。即，發現密封用片材在剝離分隔件時，厚度t越厚越容易破裂，且面積A越大越容易破裂。而且還發現，只要分隔件B與密封用片材之剝離力F2和密封用片材之厚度t與面積A相乘之積小於10.0，即可抑制剝離分隔件B時之密封用片材的破裂。此外，如果剝離分隔件B時密封用片材未產生破裂，在剝離分隔件A時，當然不會在密封用片材上產生破裂。這是因為分隔件A與密封用片材之剝離力比分隔件B與密封用片材之剝離力小。此外，F1<F2係為先剝離分隔件A所必須之參數。
又，本發明係半導體裝置之製造方法，其特徵在於具有以下步驟：步驟A，準備在支持體上固定有半導體晶片之積層體；步驟B，準備前述雙面附分隔件之密封用片材；步驟C，由前述雙面附分隔件之密封用片材剝離前述分隔件A而獲得單面附分隔件之密封用片材；步驟D，以使前述單面附分隔件之密封用片材之已剝離前述分隔件B之側的面與前述積層體之前述半導體晶片的面相對向之方式，將前述單面附分隔件之密封用片材配置在前述積層體之前述半導體晶片上；步驟E，將前述半導體晶片埋入前述密封用片材中，形成前述密封用片材中埋入有前述半導體晶片之密封體；及步驟F，剝離前述分隔件B。
依據前述構成，由前述雙面附分隔件之密封用片 材剝離前述分隔件A，在形成密封體後，剝離分隔件B。由於雙面附分隔件之密封用片材滿足前述式(1)，故可抑制剝離分隔件A及分隔件B時之破裂。因此，可提高使用該雙面附分隔件之密封用片材製造之半導體裝置的產率。
依據本發明，可提供可抑制密封用片材在剝離分隔件時產生破裂之雙面附分隔件之密封用片材、及使用該雙面附分隔件之密封用片材的半導體裝置之製造方法。
10‧‧‧雙面附分隔件之密封用片材
11‧‧‧密封用片材
14‧‧‧埋入用樹脂層
16a‧‧‧分隔件(分隔件A)
16b‧‧‧分隔件(分隔件B)
18‧‧‧單面附分隔件之密封用片材
20,50‧‧‧積層體
22‧‧‧半導體晶圓
22a,23a‧‧‧電路形成面
22b‧‧‧電極
22c‧‧‧通孔
23‧‧‧半導體晶片
23b,27b‧‧‧凸塊
23c‧‧‧背面
24‧‧‧底部填充用樹脂片
27‧‧‧配線層
27a‧‧‧配線
28‧‧‧密封體
29‧‧‧半導體裝置
32‧‧‧下側加熱板
34‧‧‧上側加熱板
圖式之簡單說明
圖1係本實施形態之雙面附分隔件之密封用片材的截面示意圖。
圖2係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖3係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖4係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖5係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖6係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖7係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖8係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖9係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
圖10係用以說明本實施形態之半導體裝置之製造方法的截面示意圖。
用以實施發明之形態
以下，一面參照圖式一面說明本發明之實施形態。但是，本發明不是只限定於該等實施形態。
(雙面附分隔件之密封用片材)
圖1係本實施形態之雙面附分隔件之密封用片材10的截面示意圖。如圖1所示，雙面附分隔件之密封用片材10具有密封用片材11、積層在密封用片材11之其中一面的分隔件16a、及積層在密封用片材11之另一面的分隔件16b。分隔件16a相當於本發明之分隔件A。此外，分隔件16b相當於本發明之分隔件B。
當密封用片材11與分隔件16a間之剝離力設為F1，密封用片材11與分隔件16b間之剝離力設為F2，密封用片材11之厚度設為t，且密封用片材11之面積設為A時，雙面附分隔件之密封用片材10滿足下述(1)之關係。
(1)0<F2(N/20mm)×A(m2)×t(mm)<10.0(惟，滿足F1<F2。)
雙面附分隔件之密封用片材10由於滿足前述 (1)，所以在剝離分隔件16a或分隔件16b時，可抑制密封用片材11之破裂。
前述(1)宜滿足下述(1-1)。
(1-1)1.0×10-7<F2(N/20mm)×A(m2)×t(m)<5.0
分隔件16a之厚度雖然沒有特別限制，但是由防止一般認為大面積時容易產生之彎曲的觀點來看，宜為50μm以上，且以75μm以上為更佳。此外，由分隔件容易剝離之觀點來看，宜為300μm以下，且以200μm以下為更佳。
分隔件16b之厚度雖然沒有特別限制，但是由分隔件剝離時之處理性的觀點來看，宜為10μm以上，且以25μm以上為更佳。此外，由分隔件容易剝離之觀點來看，宜為200μm以下，且以100μm以下為更佳。
分隔件16a及分隔件16b可使用，例如，紙等之紙系基材；布、不織布、毛氈、網等之纖維系基材；金屬箔、金屬板等之金屬系基材；塑膠片等之塑膠系基材；橡膠片等之橡膠系基材；發泡片等之發泡體；及該等之積層體[特別是塑膠系基材與其他基材之積層體、及塑膠片彼此之積層體等]等的適當薄片體。在本發明中，可適合地使用塑膠系基材。前述塑膠系基材之原料可舉例如：聚乙烯(PE)，聚丙烯(PP)，乙烯丙烯共聚物等之烯烴系樹脂；乙烯乙酸乙烯酯(EVA)，離子聚合物樹脂，乙烯(甲基)丙烯酸共聚物，乙烯(甲基)丙烯酸酯(隨機、交互)共聚物等之以乙烯為單體成分的共聚物；聚對苯二甲酸乙二酯(PET)，聚萘二甲酸乙二酯(PEN)，聚對苯二甲酸丁二酯 (PBT)等之聚酯；丙烯酸系樹脂；聚氯乙烯(PVC)；聚胺基甲酸酯；聚碳酸酯；聚苯硫(PPS)；聚醯胺(尼龍)，全芳香族聚醯胺(聚芳醯胺)等之醯胺系樹脂；聚醚醚酮(PEEK)；聚醯亞胺；聚醚醯亞胺；聚二氯亞乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纖維素系樹脂；矽氧樹脂；氟樹脂等。分隔件16a可為單層，亦可為2種以上之複層。此外，分隔件16a之製造方法可藉由以往習知之方法形成。
分隔件16a及分隔件16b，在滿足前述(1)之範圍內，可進行剝離處理，亦可進行脫模處理。例如，分隔件16a及分隔件16b使用相同材質者時，亦可依據有無脫模處理滿足前述(1)。
前述脫模處理使用之脫模劑可舉氟系脫模劑、長鏈烷基丙烯酸酯系脫模劑、矽氧系脫模劑等為例。其中，以矽氧系脫模劑為佳。
雙面附分隔件之密封用片材10之俯視大小及形狀雖然沒有特別限制，但是可為各邊長分別為300mm以上之矩形，及各邊長分別為500mm以上之矩形等。此外，可為直徑200mm以上之圓形。雙面附分隔件之密封用片材為大面積時容易產生彎曲。但是，本實施形態之雙面附分隔件之密封用片材10即使為大面積，在分隔件16a之厚度為50μm時，容易抑制彎曲。
(密封用片材)
密封用片材11之構成材料宜包含環氧樹脂，及，作為硬化劑之酚樹脂。因此，可獲得良好之熱硬化性。
前述環氧樹脂沒有特別限制。例如，可使用三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、變性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、變性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、酚系酚醛清漆型環氧樹脂、苯氧樹脂等之各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
由確保環氧樹脂硬化後之韌性及環氧樹脂之反應性之觀點來看，宜為環氧當量150至250，軟化點或熔點50至130℃之常溫下為固形者，其中，由信賴性之觀點來看，以三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂為更佳。
前述酚樹脂係在與環氧樹脂間產生硬化反應者即可，沒有特別限制。例如，可使用酚系酚醛清漆樹脂、酚芳烷樹脂、聯苯芳烷樹脂、二環戊二烯型酚樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚樹脂可單獨使用，亦可併用2種以上。
前述酚樹脂由與環氧樹脂之反應性的觀點來看，宜使用羥基當量為70至250、軟化點為50至110℃者，其中由硬化反應性高之觀點來看，可適合使用苯酚酚醛清漆樹脂。又，由可靠性之觀點來看，亦適合使用如酚芳烷基樹脂或聯苯芳烷基樹脂之類低吸濕性者。
環氧樹脂及酚樹脂之摻合比例，由硬化反應性之觀點來看，相對環氧樹脂中之環氧基1當量，酚樹脂中之羥基之合計宜摻合成0.7至1.5當量，而以0.9至1.2當量為更佳。
密封用片材11中之環氧樹脂及酚樹脂之合計含量宜為2.5重量%以上，而以3.0重量%以上為更佳。若為2.5重量%以上，可良好地獲得對半導體晶片23、半導體晶圓22等之接著力。密封用片材11中之環氧樹脂及酚樹脂之合計含量宜為20重量%以下，而以10重量%以下為更佳。若為20重量%以下，可減少吸濕性。
密封用片材11亦可包含熱可塑性樹脂。因此，可獲得未硬化時之處理性、及硬化物之低應力性等。
前述熱可塑性樹脂可舉例如：天然橡膠，丁基橡膠，異戊二烯橡膠，氯丁二烯橡膠，乙烯乙酸乙烯酯共聚物，乙烯丙烯酸共聚物，乙烯丙烯酸酯共聚物，聚丁二烯橡膠，熱可塑性聚醯亞胺樹脂，6-尼龍或6,6-尼龍等之聚醯胺樹脂，苯氧樹脂，丙烯酸樹脂，PET或PBT等之飽和聚酯樹脂，聚醯胺醯亞胺樹脂，氟樹脂，苯乙烯-異丁烯-苯乙烯嵌段共聚物等。該等熱可塑性樹脂可單獨，亦可併用2種以上使用。其中，由低應力性、低吸水性之觀點來看，以苯乙烯-異丁烯-苯乙烯嵌段共聚物為佳。
密封用片材11中之熱可塑性樹脂含量可為1.5重量%以上、2.0重量%以上。若為1.5重量%以上，可獲得柔軟性、可撓性。密封用片材11中之熱可塑性樹脂含量宜為6重量%以下，而以4重量%以下為更佳。若為4重量%以下，與半導體晶片23或半導體晶圓22之接著性良好。
密封用片材11宜包含無機填充劑。
前述無機填充劑沒有特別限制，可使用以往習 知之各種填充劑，例如，可舉例如：石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼之粉末。該等可單獨使用，亦可併用2種以上。其中，由於可良好地減少線膨脹係數，所以宜為二氧化矽、氧化鋁，而以二氧化矽為更佳。
二氧化矽宜為二氧化矽粉末，而以熔融二氧化矽粉末更佳。熔融二氧化矽粉末可舉球狀熔融二氧化矽粉末、破碎熔融二氧化矽粉末為例，但是由流動性之觀點來看，宜為球狀熔融二氧化矽粉末。其中，平均粒徑宜為10至30μm之範圍者，而以15至25μm之範圍者為更佳。
此外，平均粒徑，例如，可使用由母集團任意地抽出之試料，且藉由使用雷射繞射散射式粒度分布測量裝置測量而導出。
密封用片材11中之前述無機填充劑含量宜相對密封用片材11全體為75至95重量%，而以78至95重量%為更佳。若前述無機填充劑含量相對密封用片材11全體為75重量%以上，由於抑制熱膨脹率為低，故可抑制因熱衝擊造成之機械破壞。結果，另一方面，如果前述無機填充劑含量相對密封用片材11全體為95重量%以下，則柔軟性、流動性、接著性更好。
密封用片材11宜包含硬化促進劑。
硬化促進劑只要是可進行環氧樹脂與酚樹脂之硬化者即可，沒有特別限制，可舉例如：三苯膦、四苯鏻四硼酸苯酯等之有機磷系化合物；2-苯基-4,5-二羥甲基咪 唑，2-苯基-4-甲基-5-羥甲基咪唑等之咪唑系化合物。其中，由於即使捏合時之溫度上升硬化反應亦不會急遽地進行，且可良好地製作密封用片材11，故以2-苯基-4,5-二羥甲基咪唑為佳。
硬化促進劑之含量宜相對環氧樹脂及酚樹脂之合計100重量份為0.1至5重量份。
密封用片材11宜包含阻燃劑成分。因此，可減少因零件短路或發熱等起火時之燃燒擴大。阻燃劑成分可使用，例如，氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合金屬氫氧化物等之各種金屬氫氧化物；膦氮烯系阻燃劑等。
由即使少量亦可發揮阻燃效果之觀點來看，膦氮烯系阻燃劑包含之磷元素含有率宜為12重量%以上。
密封用片材11中之阻燃劑成分含量，在全有機成分(除無機填充劑以外)中，宜為10重量%以上，而以15重量%以上為更佳。若為10重量%以上，可良好地獲得阻燃性。密封用片材11中之熱可塑性樹脂含量宜為30重量%以下，而以25重量%以下為更佳。若為30重量%以下，有硬化物之物性降低(具體而言，玻璃轉移溫度及高溫樹脂強度等之物性降低)少的傾向。
密封用片材11宜包含矽烷耦合劑。矽烷耦合劑沒有特別限制，可舉3-環氧丙氧基丙基三甲氧矽烷等為例。
密封用片材11中之矽烷耦合劑含量宜為0.1至3重量%。若為0.1重量%以上，可獲得足夠之硬化物強度且 可降低吸水率。若為3重量%以下，可降低排氣量。
密封用片材11宜著色。因此，可發揮優異之標記性及外觀性，且可作成具有附加價值之外觀的半導體裝置。著色之密封用片材11由於具有優異標記性，所以可施加標記，且賦予文字資訊及圖形資訊等之各種資訊。特別地，藉由控制著色之色，可以優異之觀看性觀看藉標記賦予之資訊(文字資訊、圖形資訊等)。另外，密封用片材11亦可以顏色區分製品別。使密封用片材11有色時(不是無色、透明時)，藉由著色而呈現之顏色雖然沒有特別限制，但是，例如，宜為黑色、藍色、紅色等之深色，且以黑色特別適合。
在本實施形態中，深色意味在L*a*b*表色系中規定之L*為60以下(0至60)[宜為50以下(0至50)，且以40以下(0至40)為更佳]之深色。
此外，基本上，黑色意味在L*a*b*表色系中規定之L*為35以下(0至35)[宜為30以下(0至30)，且以25以下(0至25)為更佳]之黑色系色。再者，就黑色而言，在L*a*b*表色系中規定之a*及b*可分別依據L*之值適當選擇。a*及b*，例如，宜兩者均為-10至10，而以-5至5為更佳，且特別適合的是-3至3之範圍(特別是0或大約0)。
此外，在本實施形態中，在L*a*b*表色系中規定之L*、a*、b*係使用色彩色差計(商品名「CR-200」Minolta公司製；色彩色差計)。再者，L*a*b*表色系意味，國際照明委員會(CIE)在1976年推薦之色空間，且被稱為 CIE1976(L*a*b*)表色系之色空間。又，L*a*b*表色系之日本工業規格係規定在JIS Z 8729中。
著色密封用片材11時，可依據目的之顏色，使用色材(著色劑)。本發明之密封用片材可為一層構造，亦可由多數層構成，但是宜至少在與半導體晶圓相對向之面的相反面側，添加有著色劑。具體而言，密封用片材為1層構造時，可在密封用片材全體均一地含有著色劑，亦可以著色劑偏存於與半導體晶圓相對向之面的相反面側之態樣含有著色劑。另外，由多數層構成時，亦可在與半導體晶圓相對向之面的相反面側添加著色劑，並且在此以外之層不添加著色劑。在本實施形態中，係說明本發明之密封用片材為1層構造之情形。這是因為若在密封用片材之與半導體晶圓相對向之面的相反面側添加有著色劑，可使經雷射標記部份的觀看性提高。如此之色材可適於使用黑系色材、藍系色材、紅系色材等各種深色系色材，特別合適的是黑系色材。色材亦可為顏料、染料等任一者。色材可單獨或組合2種以上使用。再者，染料可使用酸性染料、反應染料、直接染料、分散染料、陽離子染料等之任一形態的染料。此外，顏料之形態亦沒有特別限制，可由習知之顏料適當選擇來使用。
特別使用染料作為色材時，在密封用片材11中，由於藉由溶解染料而成為均一或大致均一分散之狀態，故可容易地製造著色濃度均一或大致均一之密封用片材11，且可使標記性或外觀性提高。
黑系色材雖然沒有特別限制，但是，例如，可由無機之黑系顏料、黑系染料適當選擇。此外，黑系色材可為混合靛系色材(藍綠系色材)、洋紅系色材(紅紫系色材)及黃系色材(黃色系色材)之色材混合物。黑系色材可單獨或組合2種以上使用。當然，亦可與黑以外之色的色材併用。
具體而言，黑系色材可舉例如：碳黑(爐黑、槽製碳黑、乙炔黑、熱碳黑、燈黑等)，石墨(碳精)，氧化銅，二氧化錳，偶氮系顏料(甲亞胺偶氮黑等)，苯胺黑、苝黑、鈦黑、花青黑、活性碳、肥粒鐵(非磁性肥粒鐵、磁性肥粒鐵等)，磁鐵石，氧化鉻，氧化鐵，二硫化鉬，鉻錯合物，複合氧化物系黑色色素、蒽醌系有機黑色色素等。
在本發明中，黑系色材亦可使用C.I.溶劑黑3、同7、同22、同27、同29、同34、同43、同70、C.I.直接黑17、同19、同22、同32、同38、同51、同71、C.I.酸性黑1、同2、同24、同26、同31、同48、同52、同107、同109、同110、同119、同154C.I.分散黑1、同3、同10、同24等之黑系染料；C.I.顏料黑1、同7等之黑系顏料等。
如此之黑系材料可為，例如，市售之商品名「Oil Black BY」、商品名「Oil Black BS」、商品名「Oil Black HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(Orient Chemical Industries公司製)等。
黑系材料以外之色材可舉靛系色材、洋紅系色材及黃系色材等為例。靛系色材可舉例如：C.I.溶劑藍25、同 36、同60、同70、同93、同95；C.I.酸性藍6、同45等之靛系染料；C.I.顏料藍1、同2、同3、同15、同15：1、同15：2、同15：3、同15：4、同15：5、同15：6、同16、同17、同17：1、同18、同22、同25、同56、同60、同63、同65、同66；C.I.甕藍4；同60、C.I.顏料綠7等之靛系顏料等。
此外，洋紅系色材中，洋紅系染料可舉例如：C.I.溶劑紅1、同3、同8、同23、同24、同25、同27、同30、同49、同52、同58、同63、同81、同82、同83、同84、同100、同109、同111、同121、同122；C.I.分散紅9；C.I.溶劑生物紅8、同13、同14、同21、同27；C.I.分散生物紅1；C.I.鹼性紅1、同2、同9、同12、同13、同14、同15、同17、同18、同22、同23、同24、同27、同29、同32、同34、同35、同36、同37、同38、同39、同40；C.I.鹼性生物紅1、同3、同7、同10、同14、同15、同21、同25、同26、同27、28等。
洋紅系色材中，洋紅系顏料可舉例如：C.I.顏料紅1、同2、同3、同4、同5、同6、同7、同8、同9、同10、同11、同12、同13、同14、同15、同16、同17、同18、同19、同21、同22、同23、同30、同31、同32、同37、同38、同39、同40、同41、同42、同48：1、同48：2、同48：3、同48：4、同49、同49：1、同50、同51、同52、同52：2、同53：1、同54、同55、同56、同57：1、同58、同60、同60：1、同63、同63：1、同63：2、同64、同64：1、同67、同68、同81、同83、同87、同88、同89、同90、同92、同 101、同104、同105、同106、同108、同112、同114、同122、同123、同139、同144、同146、同147、同149、同150、同151、同163、同166、同168、同170、同171、同172、同175、同176、同177、同178、同179、同184、同185、同187、同190、同193、同202、同206、同207、同209、同219、同222、同224、同238、同245；C.I.顏料生物紅3、同9、同19、同23、同31、同32、同33、同36、同38、同43、同50；C.I.甕紅1、同2、同10、同13、同15、同23、同29、同35等。
此外，黃系色材可舉例如：C.I.溶劑黃19、同44、同77、同79、同81、同82、同93、同98、同103、同104、同112、同162等之黃系染料；C.I.顏料橙31、同43；C.I.顏料黃1、同2、同3、同4、同5、同6、同7、同10、同11、同12、同13、同14、同15、同16、同17、同23、同24、同34、同35、同37、同42、同53、同55、同65、同73、同74、同75、同81、同83、同93、同94、同95、同97、同98、同100、同101、同104、同108、同109、同110、同113、同114、同116、同117、同120、同128、同129、同133、同138、同139、同147、同150、同151、同153、同154、同155、同156、同167、同172、同173、同180、同185、同195；C.I.甕黃1、同3、同20等之黃系顏料等。
靛系色材、洋紅系色材、黃系色材等之各種色材可，分別地，單獨或組合2種以上使用。此外，使用2種以上之靛系色材、洋紅系色材、黃系色材等之各種色材時，該等色材之混合比例(或摻合比例)沒有特別限制，可依據各 色材之種類及目的色等適當選擇。
密封用片材11之可見光(波長：380nm至800nm)之透光率(可見光透射率)雖然沒有特別限制，但是，例如，宜在20%至0%之範圍內，而以10%至0%為更佳，且以5%至0%為特佳。藉由使密封用片材11之可見光透射率為20%以下，可使印字可視性良好。此外，可防止因透光而對半導體元件產生之不良影響。
密封用片材11之可見光透光率(%)係製作厚度(平均厚度)：10μm之密封用片材11，使用商品名「UV-2550(島津製作所製)」，以預定強度將波長：380nm至800nm之可見光照射在該密封用片材11(厚度：10μm)上。測量藉該照射透過密封用片材11之可見光之光強度，接著可藉由下式算出。
可見光透光率(%)=((密封用片材11透過後之可見光之光強度)/(可見光初期之光強度))×100
此外，透光率(%)之前述算出方法亦可適用於算出厚度非10μm之密封用片材11之透光率(%)。具體而言，藉由朗伯比爾之法則，可如下地算出在10μm之吸光度A10。
A10=α×L10×C (1)
(式中，L10表示光徑長，α表示吸光係數，C表示試料濃度)
此外，厚度X(μm)之吸光度Ax可藉由下述式(2)表示。
AX=α×LX×C (2)
另外，厚度20(μm)之吸光度A20可藉由下述式(3)表示。
A10=-log10T10 (3)
(式中，T10表示厚度10μm之透光率)
由前述式(1)至(3)，吸光度Ax可表示為AX=A10×(LX/L10)=-[log10(T10)]×(LX/L10)。
藉此，厚度X(μm)之透光率Tx(%)可藉由下述算出。
TX=10-AX
其中，AX=-[log10(T10)]×(LX/L10)
在本實施形態中，雖然求取密封用片材之透光率(%)時之密封用片材厚度(平均厚度)係10μm，但是該密封用片材之厚度終究是求取密封用片材透光率(%)時之厚度，不是意味本發明之密封用片材係10μm。
密封用片材11之透光率(%)可藉由樹脂成分或其含量、著色劑(顏料及染料等)之種類或其含量、填充材之種類或其含量等來控制。
此外，密封用片材11中，除了上述各成分以外，可依據需要，適當摻合其他添加劑。
密封用片材11之厚度雖然沒有特別限制，但是由作為密封用片材使用之觀點及可適於埋入半導體晶片23之觀點來看，例如，可為50μm至2000μm，且宜為70μm至1200μm，而以100μm至700μm為更佳。
密封用片材11之製造方法雖然沒有特別限制，但是調製用以形成密封用片材11之樹脂組成物之捏合物，接著塗布獲得之捏合物的方法，或將獲得之捏合物塑 性加工成片狀的方法是理想的。因此，可在不使用溶劑之情形下製作密封用片材11，故可抑制半導體晶片53因揮發之溶劑而受到影響。
具體而言，藉由以混合輥、加壓式捏合機、擠出機等習知捏合機熔融捏合後述各成分來調製捏合物，接著將獲得之捏合物塗布或塑性加工作成片狀。作為捏合條件，溫度宜在上述各成分之軟化點以上，例如30至150℃，且考慮環氧樹脂之熱硬化性時，宜為40至140℃，而以60至120℃為更佳。時間係例如1至30分鐘，而以5至15分鐘為佳。
捏合宜在減壓條件下(減壓環境下)進行。因此，可脫氣，並且可防止氣體侵入捏合物。減壓條件下之壓力宜為0.1kg/cm2以下，而以0.05kg/cm2以下更佳。減壓下之壓力下限雖然沒有特別限制，但是，例如，可為1×10-4kg/cm2以上。
塗布捏合物而形成密封用片材11時，熔融捏合後之捏合物宜不冷卻而直接在高溫狀態下塗布。塗布之方法沒有特別限制，可舉桿塗布法、刮刀塗布法、狹縫塗布法等為例。塗布時之溫度宜為上述各成分之軟化點以上，且考慮環氧樹脂之熱硬化性及成形性時，可為例如40至150℃，而以50至140℃為佳，且以70至120℃為更佳。
塑性加工捏合物而形成密封用片材11時，熔融捏合後之捏合物宜不冷卻而直接在高溫狀態下塗布。塑性加工之方法沒有特別限制，可舉平板壓製法、T模擠出法、 螺紋模擠出法、輥軋法、輥捏合法、壓印擠出法、共擠出法、壓延成形法等。塑性加工時之溫度宜為上述各成分之軟化點以上，且考慮環氧樹脂之熱硬化性及成形性時，可為例如40至150℃，且宜為50至140℃，而以70至120℃為更佳。
此外，密封用片材11亦可使用以形成密封用片材11之樹脂等溶解、分散於適當溶劑而調製清漆，接著塗布該清漆而得。
接著，說明使用了雙面附分隔件之密封用片材10的半導體裝置之製造方法。
本實施形態之半導體裝置之製造方法至少具有以下步驟：步驟A，準備在半導體晶圓之電路形成面上經倒裝晶片接合而形成有半導體晶片之積層體；步驟B，準備前述雙面附分隔件之密封用片材；步驟C，由前述雙面附分隔件之密封用片材剝離前述分隔件A而獲得單面附分隔件之密封用片材；步驟D，以使前述單面附分隔件之密封用片材之已剝離前述分隔件B之側的面與前述積層體之前述半導體晶片的面相對向之方式，將前述單面附分隔件之密封用片材配置在前述積層體之前述半導體晶片上；步驟E，將前述半導體晶片埋入前述密封用片材中，形成前述密封用片材中埋入有前述半導體晶片之密封體；及 步驟F，剝離前述分隔件B。
即，本實施形態係說明本發明之「在支持體上固定有半導體晶片之積層體」為「在半導體晶圓之電路形成面上經倒裝晶片接合而形成有半導體晶片之積層體」之情形。本實施形態係所謂晶圓載晶片方式之半導體裝置之製造方法。
圖2至圖10係用以本實施形態之半導體裝置之製造方法的截面示意圖。
[準備步驟]
在本實施形態之半導體裝置之製造方法中，首先，準備在半導體晶圓22之電路形成面22a上倒裝晶片接合有半導體晶片23之積層體20(步驟A)。在第1實施形態中，半導體晶圓22相當於本發明之「支持體」。積層體20係例如按下述方式獲得。
如圖2所示，首先，準備具有電路形成面23a之1或多數半導體晶片23，及具有電路形成面22a之半導體晶圓22。此外，以下，說明在半導體晶圓上倒裝晶片接合多數半導體晶片之情形。半導體晶圓22之俯視大小及形狀可與雙面附分隔件之密封用片材10之俯視大小及形狀相同，例如，可為直徑200mm以上之圓形。
接著，如圖3所示，在半導體晶圓22之電路形成面22a上倒裝晶片接合半導體晶片23。半導體晶片23搭載於半導體晶圓22上可使用倒裝晶片接合機或粒接機等之習知裝置。具體而言，電氣地連接形成在半導體晶片23之電 路形成面23a上的凸塊23b，及形成在半導體晶圓22之電路形成面22a上的電極22b。藉此，獲得在半導體晶圓22上安裝有多數半導體晶片23之積層體20。此時，亦可在半導體晶片23之電路形成面23a上黏貼底部填充用樹脂片24。在此情形下，若在半導體晶圓22上倒裝晶片接合半導體晶片23，可以樹脂密封半導體晶片23與半導體晶圓22間之間隙。此外，關於在半導體晶圓22上倒裝晶片接合黏貼有底部填充用樹脂片24之半導體晶片23的方法，由於例如，已揭示在日本特開2013-115186號公報等中，故省略在此之詳細說明。
[準備雙面附分隔件之密封用片材之步驟]
另外，本實施形態之半導體裝置之製造方法係準備雙面附分隔件之密封用片材10(請參照圖1)(步驟B)。
[由雙面附分隔件之密封用片材剝離分隔件A之步驟]
步驟B之後，如圖4所示，由雙面附分隔件之密封用片材10剝離分隔件16a而獲得單面附分隔件之密封用片材18(步驟C)。此外，在雙面附分隔件之密封用片材10之分隔件16b與密封用片材11之界面的剝離力係以在分隔件16a剝離時不會剝離程度的剝離力黏貼。
[在積層體上配置單面附分隔件之密封用片材之步驟]
接著，如圖4所示，令積層體20呈安裝有半導體晶片23之面在上地配置於下側加熱板32上，同時以使單面附分隔 件之密封用片材18之已剝離分隔件16a之側的面與積層體20之半導體晶片23的面相對向之方式，將單面附分隔件之密封用片材18配置在積層體20之半導體晶片23上(步驟D)。
在該步驟中，可在下側加熱板32上先配置積層體20，然後，在積層體20上配置單面附分隔件之密封用片材18，亦可在積層體20上先積層單面附分隔件之密封用片材18，然後，在下側加熱板32上配置積層有積層體20及單面附分隔件之密封用片材18之積層物。
[形成密封物之步驟]
接著，如圖5所示，藉由下側加熱板32及上側加熱板34進行熱壓，將半導體晶片23埋入密封用片材11之埋入用樹脂層14，形成密封用片材11中埋入有半導體晶片23之密封體28(步驟E)。
將半導體晶片23埋入密封用片材11時之熱壓條件，溫度例如為40至100℃，而以50至90℃為佳，壓力例如為0.1至10MPa，而以0.5至8MPa為佳，且時間例如為0.3至10分鐘，而以0.5至5分鐘為佳。藉此，可獲得密封用片材11中埋入有半導體晶片23之半導體裝置。此外，考慮到提高密封用片材11對半導體晶片23及半導體晶圓22之密接性及追隨性，則宜在減壓條件下進行壓製。
就前述減壓條件而言，壓力例如為0.1至5kPa，而以0.1至100Pa為佳，且減壓保持時間(由減壓開始到壓製開始為止之時間)例如為5至600秒，而以10至300秒為佳。
[剝離襯剝離步驟]
接著，如圖6所示，剝離分隔件16b(步驟F)。
[熱硬化步驟]
接著，使密封用片材11熱硬化。特別是使構成密封用片材11之埋入用樹脂層14熱硬化。具體舉例言之，係加熱密封用片材11中埋入有安裝在半導體晶圓22上之半導體晶片23的密封體28全體。
作為熱硬化處理之條件，加熱溫度宜為100℃以上，而以120℃以上為更佳。另一方面，加熱溫度之上限宜為200℃以下，而以180℃以下為更佳。加熱時間宜為10分以上，而以30分以上為更佳。另一方面，加熱時間之上限宜為180分以下，而以120分以下為更佳。此時，宜進行加壓，且宜為0.1MPa以下，而以0.5MPa以下為更佳。另一方面，上限宜為10MPa以下，而以5MPa以下為更佳。
[研磨密封用片材之步驟]
接著，如圖7所示，研磨密封體28之密封用片材11使半導體晶片23之背面23c露出。研磨密封用片材11之方法沒有特別限制，可舉使用高速旋轉之磨石的研磨法為例。
[形成配線層之步驟]
接著，研磨半導體晶圓22中，與搭載半導體晶片23之側相反之側的面，且在形成通孔(Via)22c後(請參照圖8)，形成具有配線27a之配線層27(請參照圖9)。研磨半導體晶圓22之方法沒有特別限制，可舉使用高速旋轉之磨石的研磨法為例。在配線層27上亦可形成由配線27a突出之凸塊 27b。形成配線層27之方法可使用半添加法、及消去法等以往習知之電路基板或插入物之製造技術，因此省略在此之詳細說明。
[切割步驟]
接著，如圖10所示，切割半導體晶片23之背面23c露出之密封體28。藉此，可獲得半導體晶片23單位之半導體裝置29。
[基板安裝步驟]
依需要，可進行將半導體裝置29安裝在另外之基板(未圖示)上的基板安裝步驟。半導體裝置29在前述另外之基板上之安裝可使用倒裝晶片接合機及粒接機等習知裝置。
以上，依據本實施形態之半導體裝置之製造方法，由雙面附分隔件之密封用片材10剝離分隔件16a，且在形成密封體28後，剝離分隔件16b。雙面附分隔件之密封用片材10由於滿足前述式(1)，所以可抑制剝離分隔件16a及分隔件16b時之破裂。因此，可提高使用雙面附分隔件之密封用片材10製造之半導體裝置29的產率。
雖然本實施形態係說明在熱硬化步驟前剝離分隔件16a之情形，但是亦可在熱硬化步驟後剝離。
上述實施形態係說明本發明之半導體裝置之製造方法為所謂晶圓載晶片方式之半導體裝置之製造方法。即，說明本發明之「在支持體上固定有半導體晶片之積層體」為「在半導體晶圓之電路形成面上倒裝晶片接合有半導體晶片之積層體」之情形。本發明之半導體裝置之製造 方法不限於該例。本發明之支持體亦可為暫時固定材，且在密封體形成後去除者。
此外，本發明不限於上述實施形態，只要進行前述步驟A、前述步驟B、前述步驟C、前述步驟D、前述步驟E、及前述步驟F即可，除此以外之步驟係任意的，可進行或不進行。此外，各步驟可在不違反本發明之旨趣之範圍內，以任何順序進行。
雖然上述實施形態係說明具有雙面附分隔件之密封用片材之密封用片材為1層構造的情形，但是本發明之密封用片材之層構造不限於該例，亦可為2層以上。
實施例
以下，雖然關於本發明，使用實施例詳細地說明，但是除非超出本發明之要旨，本發明不限定於以下之實施例。此外，各例中，除非特別記載，份均係重量基準。
<密封用片材之製作>
說明在實施例、比較例使用之成分，及，摻合比。
<成分>
環氧樹脂：新日鐵化學(股)製之YSLV-80XY(雙酚F型環氧樹脂，環氧當量200g/eq.軟化點80℃)
酚樹脂：明和化學公司製之MEH-7851-SS(具有聯苯芳烷骨架之酚樹脂，羥基當量203g/eq.軟化點67℃)
矽烷耦合劑：信越化學公司製之KBM-403(3-環氧丙氧基丙基三甲氧矽烷)
硬化促進劑：四國化學工業製之2PHZ-PW(2-苯基-4,5- 二羥甲基咪唑)
熱可塑性樹脂：Mitsubishi Rayon公司製之J-5800(丙烯酸橡膠系應力釋放劑)
填充劑：電氣化學工業公司製之FB-9454FC(熔融球狀二氧化矽粉末，平均粒徑17.6μm)
碳黑：三菱化學公司製之#20(粒徑50nm)
<摻合比>
(1)相對環氧樹脂中之環氧基1當量摻合，使酚樹脂中之羥基為1當量(全摻合成分100重量%中，環氧樹脂及酚樹脂之合計量：9.3重量%)。
(2)摻合硬化促進劑，使其相對環氧樹脂及酚樹脂之合計100重量份為1.0重量份。
(3)摻合熱可塑性樹脂，使其在有機成分(除填充劑以外之全成分)100重量%中為30重量%。
(4)摻合填充劑，使其在全摻合成分100重量%中為88重量%(樹脂片材中，79.5體積%)。
(5)相對填充劑100重量份，摻合0.1重量份之矽烷耦合劑。
(6)摻合碳黑，使其在全摻合成分100重量%中為0.3重量%。
(實施例1)
依據上述記載之摻合比，摻合各成分，接著藉由輥捏合機在60至120℃、10分鐘、減壓條件下(0.01kg/cm2)熔融捏合，而調製成捏合物。接著，將獲得之捏合物，藉由平 板壓製法，形成片狀後，切割成預定之大小。片材之厚度係作成0.2mm、0.5mm、1mm、2mm。此外，對於各厚度之片材，將大小(俯視之大小)切割成1cm×1cm、10cm×10cm、30cm×30cm、1m×1m，以獲得評價用之密封用片材。在獲得之各密封用片材之其中一面上，黏貼三菱樹脂(股)公司製之已聚矽氧脫模處理的MRU-50(相當於分隔件A)，而在另一面上，黏貼Unitika(股)公司製之TR6-75(相當於分隔件B)。藉此，獲得評價用之雙面附分隔件之密封用片材。
(實施例2)
除了黏貼三菱樹脂(股)公司製之MRU-50(未脫脫模處理)(相當於分隔件B)，取代Unitika(股)公司製之TR6-75以外，與實施例1同樣地取得評價用之雙面附分隔件之密封用片材。
(實施例3)
除了黏貼Unitika(股)公司製之TR1-50(相當於分隔件B)，取代Unitika(股)公司製之TR6-75以外，與實施例1同樣地取得評價用之雙面附分隔件之密封用片材。
(實施例4)
除了黏貼Unitika(股)公司製之TR1H-50(相當於分隔件B)，取代Unitika(股)公司製之TR6-75以外，與實施例1同樣地取得評價用之雙面附分隔件之密封用片材。
(實施例5)
依據上述記載之摻合比，在有機溶劑MEK(丁酮)中添加環氧樹脂、酚樹脂、熱可塑性樹脂、無機填充劑及矽烷 耦合劑，使固形分濃度為95%，且進行攪拌。攪拌係使用自轉公轉混合機(Thinky(股)公司製)，以800rpm旋轉，進行5分鐘。然後，依據上述記載之摻合比，進一步添加硬化促進劑及碳黑，接著添加MEK使固形分濃度為90%，進一步以800rpm旋轉攪拌3分鐘，以獲得塗布液。
然後，將塗布液塗布在已聚矽氧脫模處理之MRU-50上，且在120℃乾燥3分鐘，藉此製成厚度100μm之片材。進一步利用輥積層機，在90℃下黏合多數片製成之片材而形成預定厚度，進一步，切割成預定大小，以獲得評價用密封用片材。具體而言，獲得與實施例1同樣尺寸之評價用之密封用片材。在獲得之各密封用片材之其中一面上，黏貼三菱樹脂(股)公司製之已聚矽氧脫模處理的MRU-50(相當於分隔件A)，而在另一面上，黏貼Unitika(股)公司製之TR6-75(相當於分隔件B)。
(實施例6)
除了黏貼三菱樹脂(股)公司製之MRU-50(未脫脫模處理)(相當於分隔件B)，取代Unitika(股)公司製之TR6-75以外，與實施例5同樣地取得評價用之雙面附分隔件之密封用片材。
(實施例7)
除了黏貼Unitika(股)公司製之TR1-50(相當於分隔件B)，取代Unitika(股)公司製之TR6-75以外，與實施例5同樣地取得評價用之雙面附分隔件之密封用片材。
(實施例8)
除了黏貼Unitika(股)公司製之TR1H-50(相當於分隔件B)，取代Unitika(股)公司製之TR6-75以外，與實施例5同樣地取得評價用之雙面附分隔件之密封用片材。
(比較例1)
除了令密封用片材之厚度為2.0mm，令大小為10m×10m以外，與實施例1同樣地取得評價用之雙面附分隔件之密封用片材。
(比較例2)
除了令密封用片材之厚度為2.0mm，令大小為10m×10m以外，與實施例5同樣地取得評價用之雙面附分隔件之密封用片材。
<分隔件之剝離力的測量>
由雙面附分隔件之密封用片材，剝下分隔件(相當於分隔件B者)，接著測量密封用片材與分隔件(分隔件B)間之剝離力F2。
具體而言，在下述條件下進行剝離，接著測量此時之負載的最大負載(除了測量初期之峰頂以外之負載最大值)，以求得該最大負載作為樹脂片材與分隔件間之剝離力(N/20mm寬度)。然後，算出F2(N/20mm)×A(m2)×t(mm)。結果顯示於表1至表3中。
此外，密封用片材與已聚矽氧脫模處理之MRU-50(相當於分隔件A)間之剝離力F1係0.016N/20mm寬度。
(剝離力之測量條件)
使用裝置：自動立體圖儀AGS-J(島津製作所製)
溫度：23℃
剝離角度：180°
牽引速度：300mm/min
(評價)
由藉實施例1至8、比較例1至2製成之評價用雙面附分隔件之密封用片材，先剝下已聚矽氧脫模處理的MRU-50(相當於分隔件A)，接著剝離剝離不同之各分隔件(相當於分隔件B)。結果，以在密封用片材上未產生破裂者為○，如果產生裂縫或破裂中至少一者為×來進行評價。結果顯示於表4至表6中。

Claims (2)

  1. 一種雙面附分隔件之密封用片材，其特徵在於具備：密封用片材；分隔件A，係積層在前述密封用片材之其中一面；及分隔件B，係積層在前述密封用片材之另一面；當前述密封用片材與前述分隔件A間之剝離力設為F1，前述密封用片材與前述分隔件B間之剝離力設為F2，前述密封用片材之厚度設為t，且前述密封用片材之面積設為A時，滿足下述(1)之關係：(1)0<F2(N/20mm)×A(m2)×t(mm)<10.0(惟，滿足F1<F2)。
  2. 一種半導體裝置之製造方法，其特徵在於具有以下步驟：步驟A，準備在支持體上固定有半導體晶片之積層體；步驟B，準備如請求項1之雙面附分隔件之密封用片材；步驟C，由前述雙面附分隔件之密封用片材剝離前述分隔件A而獲得單面附分隔件之密封用片材；步驟D，以使前述單面附分隔件之密封用片材之已剝離前述分隔件B之側的面與前述積層體之前述半導體晶片的面相對向之方式，將前述單面附分隔件之密 封用片材配置在前述積層體之前述半導體晶片上；步驟E，將前述半導體晶片埋入前述密封用片材中，形成前述密封用片材中埋入有前述半導體晶片之密封體；及步驟F，剝離前述分隔件B。
TW103145249A 2013-12-26 2014-12-24 Sheet for sealing with double-sided separator and method for manufacturing semiconductor device TWI643294B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013270259A JP6272690B2 (ja) 2013-12-26 2013-12-26 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2013-270259 2013-12-26

Publications (2)

Publication Number Publication Date
TW201532212A TW201532212A (zh) 2015-08-16
TWI643294B true TWI643294B (zh) 2018-12-01

Family

ID=53478705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145249A TWI643294B (zh) 2013-12-26 2014-12-24 Sheet for sealing with double-sided separator and method for manufacturing semiconductor device

Country Status (7)

Country Link
US (1) US20170040187A1 (zh)
JP (1) JP6272690B2 (zh)
KR (1) KR20160101911A (zh)
CN (1) CN105874582B (zh)
SG (1) SG11201605151TA (zh)
TW (1) TWI643294B (zh)
WO (1) WO2015098851A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017088759A (ja) * 2015-11-11 2017-05-25 リンテック株式会社 接着シート
WO2018150893A1 (ja) * 2017-02-17 2018-08-23 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
JP2019046897A (ja) 2017-08-31 2019-03-22 リンテック株式会社 樹脂シートおよび半導体装置
JP6960276B2 (ja) 2017-08-31 2021-11-05 リンテック株式会社 樹脂シート、半導体装置、および樹脂シートの使用方法
JP6676593B2 (ja) 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置
EP3873182A4 (en) * 2018-10-22 2023-01-25 Toyobo Co., Ltd. METHOD OF MAKING DEVICE CONNECTED BODY AND DEVICE CONNECTED BODY
JP7200961B2 (ja) 2020-03-06 2023-01-10 味の素株式会社 半導体装置の製造方法、及び、樹脂シート

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
WO2005117093A1 (ja) * 2004-05-27 2005-12-08 Lintec Corporation 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP2010153434A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 電子部品の製造方法及び製造装置
JP2012224062A (ja) * 2011-04-22 2012-11-15 Shin-Etsu Chemical Co Ltd 樹脂積層体、及び半導体装置とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
US20070025441A1 (en) * 2005-07-28 2007-02-01 Nokia Corporation Method, module, device and system for rate control provision for video encoders capable of variable bit rate encoding
US20120224062A1 (en) * 2009-08-07 2012-09-06 Light Blue Optics Ltd Head up displays
JP2011228637A (ja) * 2010-03-30 2011-11-10 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5385247B2 (ja) * 2010-12-03 2014-01-08 信越化学工業株式会社 ウエハモールド材及び半導体装置の製造方法
JP6051630B2 (ja) * 2011-07-13 2016-12-27 味の素株式会社 半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
WO2005117093A1 (ja) * 2004-05-27 2005-12-08 Lintec Corporation 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP2010153434A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 電子部品の製造方法及び製造装置
JP2012224062A (ja) * 2011-04-22 2012-11-15 Shin-Etsu Chemical Co Ltd 樹脂積層体、及び半導体装置とその製造方法

Also Published As

Publication number Publication date
CN105874582A (zh) 2016-08-17
TW201532212A (zh) 2015-08-16
KR20160101911A (ko) 2016-08-26
JP2015126133A (ja) 2015-07-06
US20170040187A1 (en) 2017-02-09
CN105874582B (zh) 2019-08-02
JP6272690B2 (ja) 2018-01-31
WO2015098851A1 (ja) 2015-07-02
SG11201605151TA (en) 2016-08-30

Similar Documents

Publication Publication Date Title
TWI643294B (zh) Sheet for sealing with double-sided separator and method for manufacturing semiconductor device
TWI631669B (zh) 密封用片材及使用該密封用片材之半導體裝置之製造方法
WO2015015979A1 (ja) 半導体装置の製造方法、及び、封止用シート
TWI607050B (zh) 保護膜形成用薄膜、以及附保護膜的晶片及其製造方法
CN102382585B (zh) 倒装芯片型半导体背面用膜、半导体背面用条状膜的生产方法和倒装芯片型半导体器件
CN107004590A (zh) 切割芯片接合片
WO2015025661A1 (ja) 封止用シート、及び、半導体装置の製造方法
US20170040287A1 (en) Electronic component device production method and electronic component sealing sheet
JP2014210909A (ja) 半導体装置の製造方法
WO2015002048A1 (ja) 半導体装置の製造方法
WO2015037458A1 (ja) 半導体装置の製造方法
JP2015032648A (ja) 半導体装置の製造方法
WO2015033867A1 (ja) 半導体装置の製造方法
JP6302801B2 (ja) 封止用シート
WO2015053081A1 (ja) 半導体装置の製造方法
JP2015220350A (ja) 半導体装置の製造方法
JP2015126060A (ja) 半導体装置の製造方法