WO2015098851A1 - 両面セパレータ付き封止用シート、及び、半導体装置の製造方法 - Google Patents

両面セパレータ付き封止用シート、及び、半導体装置の製造方法 Download PDF

Info

Publication number
WO2015098851A1
WO2015098851A1 PCT/JP2014/083928 JP2014083928W WO2015098851A1 WO 2015098851 A1 WO2015098851 A1 WO 2015098851A1 JP 2014083928 W JP2014083928 W JP 2014083928W WO 2015098851 A1 WO2015098851 A1 WO 2015098851A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing sheet
separator
sealing
sheet
double
Prior art date
Application number
PCT/JP2014/083928
Other languages
English (en)
French (fr)
Inventor
智絵 飯野
石坂　剛
浩介 盛田
豪士 志賀
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=53478705&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2015098851(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to US15/106,909 priority Critical patent/US20170040187A1/en
Priority to SG11201605151TA priority patent/SG11201605151TA/en
Priority to CN201480069830.8A priority patent/CN105874582B/zh
Priority to KR1020167015175A priority patent/KR20160101911A/ko
Publication of WO2015098851A1 publication Critical patent/WO2015098851A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C09J7/401—Adhesives in the form of films or foils characterised by release liners characterised by the release coating composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Definitions

  • the present invention relates to a sealing sheet with a double-sided separator and a method for manufacturing a semiconductor device.
  • a sealing resin for example, a sealing sheet made of a thermosetting resin is known (see, for example, Patent Document 1).
  • the sealing sheet as described above is usually covered with a separator on both sides before use.
  • the separator on one side is peeled off, and after passing through a predetermined process, the separator on the other side is peeled off.
  • the sealing sheet may be broken when the separator is peeled off.
  • This invention is made
  • the objective is the sheet
  • Another object of the present invention is to provide a method for manufacturing a semiconductor device using the sealing sheet with a double-sided separator.
  • the present inventors diligently studied on the above problems. As a result, it has been found that if the peeling force of the two separators satisfies a specific relationship, the sealing sheet can be prevented from being broken during the peeling of the separator, and the present invention has been completed.
  • the present invention is a sealing sheet with a double-sided separator, A sealing sheet; Separator A laminated on one surface of the sealing sheet; A separator B laminated on the other surface of the sealing sheet,
  • the peeling force between the sealing sheet and the separator A is F1
  • the peeling force between the sealing sheet and the separator B is F2
  • the thickness of the sealing sheet is t
  • the sealing When the area of the sheet is A, the following relationship (1) is satisfied. (1) 0 ⁇ F2 (N / 20 mm) ⁇ A (m 2 ) ⁇ t (mm) ⁇ 10.0 (provided F1 ⁇ F2 is satisfied)
  • the sealing sheet is prevented from being broken when the separator B is peeled off.
  • the present inventors have found that the ease of tearing of the sealing sheet is related not only to the peeling force between the separator but also the thickness and area of the sealing sheet. That is, when the separator was peeled off, the sealing sheet was found to be more easily broken as the thickness t was larger, and was more likely to be broken as the area A was larger. If the product obtained by multiplying the peeling force F2 between the separator B and the sealing sheet by the thickness t and the area A of the sealing sheet is less than 10.0, the sealing at the time of peeling the separator B is performed. It was found that tearing of the stop sheet can be suppressed.
  • the present invention also provides a method for manufacturing a semiconductor device, Preparing a laminate in which a semiconductor chip is fixed on a support; and Step B for preparing the sealing sheet with a double-sided separator; Step C for peeling off the separator A from the sealing sheet with double-sided separator to obtain a sealing sheet with single-sided separator;
  • the sealing sheet with a single-sided separator is placed on the side of the laminate so that the surface of the sealing sheet with the single-sided separator from which the separator B has been peeled faces the surface of the semiconductor chip of the laminated body.
  • Step D for placing on a semiconductor chip; Embedding the semiconductor chip in the sealing sheet, and forming a sealing body in which the semiconductor chip is embedded in the sealing sheet; and And a step F of peeling the separator B.
  • the separator A is peeled from the sealing sheet with a double-sided separator to form a sealing body, and then the separator B is peeled off. Since the sealing sheet with a double-sided separator satisfies the formula (1), tearing when the separator A and the separator B are peeled off is suppressed. Therefore, the yield of the semiconductor device manufactured using the sealing sheet with a double-sided separator can be improved.
  • seat for sealing with a double-sided separator which can suppress that a tearing arises in the sheet
  • An apparatus manufacturing method can be provided.
  • FIG. 1 is a schematic cross-sectional view of a sealing sheet 10 with a double-sided separator according to this embodiment.
  • a sealing sheet 10 with a double-sided separator includes a sealing sheet 11, a separator 16 a laminated on one surface of the sealing sheet 11, and the other surface of the sealing sheet 11. And a separator 16b laminated on the substrate.
  • the separator 16a corresponds to the separator A of the present invention.
  • the separator 16b corresponds to the separator B of the present invention.
  • the sealing sheet 10 with a double-sided separator has F1 as the peeling force between the sealing sheet 11 and the separator 16a, F2 as the peeling force between the sealing sheet 11 and the separator 16b, and
  • F1 as the peeling force between the sealing sheet 11 and the separator 16a
  • F2 as the peeling force between the sealing sheet 11 and the separator 16b
  • the thickness is t and the area of the sealing sheet 11 is A
  • the following relationship (1) is satisfied.
  • (1) 0 ⁇ F2 (N / 20 mm) ⁇ A (m 2 ) ⁇ t (mm) ⁇ 10.0 (provided F1 ⁇ F2 is satisfied)
  • the sealing sheet 10 with a double-sided separator satisfies the above (1), the sealing sheet 11 is prevented from being broken when the separator 16a or the separator 16b is peeled off.
  • the (1) preferably satisfies the following (1-1).
  • (1-1) 1.0 ⁇ 10 ⁇ 7 ⁇ F2 (N / 20 mm) ⁇ A (m 2 ) ⁇ t (m) ⁇ 5.0
  • the thickness of the separator 16a is not particularly limited, but is preferably 50 ⁇ m or more, and more preferably 75 ⁇ m or more from the viewpoint of preventing bending which is likely to occur when the area is large. Moreover, from a viewpoint of the ease of peeling of a separator, it is preferable that it is 300 micrometers or less, and it is more preferable that it is 200 micrometers or less.
  • the thickness of the separator 16b is not particularly limited, but is preferably 10 ⁇ m or more and more preferably 25 ⁇ m or more from the viewpoint of handling properties when the separator is peeled off. Moreover, it is preferable that it is 200 micrometers or less from a viewpoint of the ease of peeling of a separator, and it is more preferable that it is 100 micrometers or less.
  • Examples of the separator 16a and the separator 16b include a paper base such as paper; a fiber base such as cloth, nonwoven fabric, felt, and net; a metal base such as metal foil and metal plate; and a plastic base such as a plastic sheet.
  • Base materials Rubber base materials such as rubber sheets; Foams such as foam sheets and laminates thereof [particularly, laminates of plastic base materials and other base materials, laminates of plastic sheets, etc.]
  • An appropriate thin leaf body such as can be used.
  • a plastic base material can be suitably used.
  • plastic base material examples include olefin resins such as polyethylene (PE), polypropylene (PP), and ethylene-propylene copolymer; ethylene-vinyl acetate copolymer (EVA), ionomer resin, ethylene- Copolymers containing ethylene as a monomer component such as (meth) acrylic acid copolymers and ethylene- (meth) acrylic acid ester (random, alternating) copolymers; polyethylene terephthalate (PET), polyethylene naphthalate (PEN), Polyester such as polybutylene terephthalate (PBT); Acrylic resin; Polyvinyl chloride (PVC); Polyurethane; Polycarbonate; Polyphenylene sulfide (PPS); Amide resin such as polyamide (nylon) and wholly aromatic polyamide (aramid); Teruketon (PEEK); polyimides; polyetherimides; polyvinylidene chloride; ABS (acrylonitrile - butadiene - stylene
  • the separator 16a and the separator 16b may be subjected to a peeling treatment or may not be subjected to a release treatment within the range satisfying the above (1).
  • the above (1) may be satisfied depending on the presence or absence of the release treatment.
  • mold release agent used in the mold release treatment examples include a fluorine type mold release agent, a long-chain alkyl acrylate type mold release agent, and a silicone type mold release agent. Of these, silicone release agents are preferred.
  • the size and shape of the sealing sheet 10 with a double-sided separator in plan view are not particularly limited, but each side has a length of 300 mm or more, or each side has a length of 500 mm or more. be able to. Moreover, it can be set as a circle whose diameter is 200 mm or more.
  • the sealing sheet with a double-sided separator is particularly likely to bend when it has a large area. However, in the sealing sheet 10 with a double-sided separator according to the present embodiment, even when the area is large, when the thickness of the separator 16a is 50 ⁇ m or more, it is easy to suppress bending.
  • the constituent material of the sealing sheet 11 preferably includes an epoxy resin and a phenol resin as a curing agent. Thereby, favorable thermosetting is obtained.
  • the epoxy resin is not particularly limited.
  • triphenylmethane type epoxy resin, cresol novolac type epoxy resin, biphenyl type epoxy resin, modified bisphenol A type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, modified bisphenol F type epoxy resin, dicyclopentadiene type Various epoxy resins such as an epoxy resin, a phenol novolac type epoxy resin, and a phenoxy resin can be used. These epoxy resins may be used alone or in combination of two or more.
  • the epoxy equivalent is 150 to 250 and the softening point or the melting point is 50 to 130 ° C., solid at room temperature. From the viewpoint, triphenylmethane type epoxy resin, cresol novolac type epoxy resin, and biphenyl type epoxy resin are more preferable.
  • the phenol resin is not particularly limited as long as it causes a curing reaction with the epoxy resin.
  • a phenol novolac resin, a phenol aralkyl resin, a biphenyl aralkyl resin, a dicyclopentadiene type phenol resin, a cresol novolak resin, a resole resin, or the like is used.
  • These phenolic resins may be used alone or in combination of two or more.
  • phenol resin those having a hydroxyl equivalent weight of 70 to 250 and a softening point of 50 to 110 ° C. are preferably used from the viewpoint of reactivity with the epoxy resin, and phenol phenol is particularly preferable from the viewpoint of high curing reactivity.
  • a novolac resin can be suitably used. From the viewpoint of reliability, low hygroscopic materials such as phenol aralkyl resins and biphenyl aralkyl resins can also be suitably used.
  • the blending ratio of the epoxy resin and the phenol resin is blended so that the total of hydroxyl groups in the phenol resin is 0.7 to 1.5 equivalents with respect to 1 equivalent of the epoxy group in the epoxy resin from the viewpoint of curing reactivity. It is preferable to use 0.9 to 1.2 equivalents.
  • the total content of the epoxy resin and the phenol resin in the sealing sheet 11 is preferably 2.5% by weight or more, and more preferably 3.0% by weight or more. Adhesive force with respect to the semiconductor chip 23, the semiconductor wafer 22, etc. is acquired favorably as it is 2.5 weight% or more.
  • the total content of the epoxy resin and the phenol resin in the sealing sheet 11 is preferably 20% by weight or less, and more preferably 10% by weight or less. Hygroscopicity can be reduced as it is 20 weight% or less.
  • the sealing sheet 11 may include a thermoplastic resin. Thereby, the handleability at the time of non-hardening and the low stress property of hardened
  • thermoplastic resin examples include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, polycarbonate resin, heat Plastic polyimide resin, polyamide resin such as 6-nylon and 6,6-nylon, phenoxy resin, acrylic resin, saturated polyester resin such as PET and PBT, polyamideimide resin, fluororesin, styrene-isobutylene-styrene block copolymer, etc. Is mentioned. These thermoplastic resins can be used alone or in combination of two or more. Of these, a styrene-isobutylene-styrene block copolymer is preferable from the viewpoint of low stress and low water absorption.
  • the content of the thermoplastic resin in the sealing sheet 11 can be 1.5% by weight or more and 2.0% by weight or more. A softness
  • the content of the thermoplastic resin in the sealing sheet 11 is preferably 6% by weight or less, and more preferably 4% by weight or less. Adhesiveness with the semiconductor chip 23 and the semiconductor wafer 22 is favorable as it is 4 weight% or less.
  • the sealing sheet 11 preferably contains an inorganic filler.
  • the inorganic filler is not particularly limited, and various conventionally known fillers can be used.
  • quartz glass, talc, silica such as fused silica and crystalline silica
  • alumina aluminum nitride
  • nitriding Examples thereof include silicon and boron nitride powders. These may be used alone or in combination of two or more. Among these, silica and alumina are preferable, and silica is more preferable because the linear expansion coefficient can be satisfactorily reduced.
  • silica powder is preferable, and fused silica powder is more preferable.
  • fused silica powder examples include spherical fused silica powder and crushed fused silica powder. From the viewpoint of fluidity, spherical fused silica powder is preferable. Among these, those having an average particle diameter in the range of 10 to 30 ⁇ m are preferable, and those having a mean particle diameter in the range of 15 to 25 ⁇ m are more preferable.
  • the average particle diameter can be derived, for example, by using a sample arbitrarily extracted from the population and measuring it using a laser diffraction / scattering particle size distribution measuring apparatus.
  • the content of the inorganic filler in the sealing sheet 11 is preferably 75 to 95% by weight, and more preferably 78 to 95% by weight with respect to the entire sealing sheet 11.
  • the thermal expansion coefficient can be suppressed to be low, so that mechanical breakage due to thermal shock can be suppressed.
  • the content of the inorganic filler is 95% by weight or less with respect to the entire sealing sheet 11, flexibility, fluidity, and adhesiveness are further improved.
  • the sealing sheet 11 includes a curing accelerator.
  • the curing accelerator is not particularly limited as long as it can cure the epoxy resin and the phenol resin, and examples thereof include organophosphorus compounds such as triphenylphosphine and tetraphenylphosphonium tetraphenylborate; 2-phenyl-4, And imidazole compounds such as 5-dihydroxymethylimidazole and 2-phenyl-4-methyl-5-hydroxymethylimidazole.
  • organophosphorus compounds such as triphenylphosphine and tetraphenylphosphonium tetraphenylborate
  • 2-phenyl-4, And imidazole compounds such as 5-dihydroxymethylimidazole and 2-phenyl-4-methyl-5-hydroxymethylimidazole.
  • 2-phenyl-4,5-dihydroxymethylimidazole is preferred because the curing reaction does not proceed rapidly even when the temperature during kneading increases, and the sealing sheet 11 can be satisfactorily produced.
  • the content of the curing accelerator is preferably 0.1 to 5 parts by weight with respect to 100 parts by weight of the total of the epoxy resin and the phenol resin.
  • the sealing sheet 11 includes a flame retardant component.
  • a flame retardant component for example, various metal hydroxides such as aluminum hydroxide, magnesium hydroxide, iron hydroxide, calcium hydroxide, tin hydroxide, complex metal hydroxides; phosphazene flame retardants, etc. should be used. Can do.
  • the content of the phosphorus element contained in the phosphazene flame retardant is preferably 12% by weight or more.
  • the content of the flame retardant component in the sealing sheet 11 is preferably 10% by weight or more, and more preferably 15% by weight or more in the total organic components (excluding inorganic fillers). A flame retardance is favorably acquired as it is 10 weight% or more.
  • the content of the thermoplastic resin in the sealing sheet 11 is preferably 30% by weight or less, and more preferably 25% by weight or less. When the content is 30% by weight or less, there is a tendency that there is little decrease in physical properties of the cured product (specifically, physical properties such as glass transition temperature and high-temperature resin strength).
  • the sealing sheet 11 preferably contains a silane coupling agent.
  • the silane coupling agent is not particularly limited, and examples thereof include 3-glycidoxypropyltrimethoxysilane.
  • the content of the silane coupling agent in the sealing sheet 11 is preferably 0.1 to 3% by weight. When the content is 0.1% by weight or more, sufficient strength of the cured product can be obtained and the water absorption rate can be lowered. If it is 3% by weight or less, the outgas amount can be lowered.
  • the sealing sheet 11 is preferably colored. Thereby, excellent marking properties and appearance can be exhibited, and a semiconductor device having an added-value appearance can be obtained. Since the colored sealing sheet 11 has excellent marking properties, it can be marked to give various information such as character information and graphic information. In particular, by controlling the coloring color, it is possible to visually recognize information (character information, graphic information, etc.) given by marking with excellent visibility. Furthermore, the sealing sheet 11 can be color-coded for each product. When the sealing sheet 11 is colored (when it is colorless and not transparent), it is not particularly limited as a color exhibited by coloring, but is preferably a dark color such as black, blue, red, etc. It is suitable that it is black.
  • the dark basically, L * a * b * L * is defined by a color system, 60 or less (0 to 60) [preferably 50 or less (0 to 50), More preferably, it means a dark color of 40 or less (0 to 40)].
  • L * a * b * L * defined by the color system is 35 or less (0 to 35) [preferably 30 or less (0 to 30), more preferably 25 This means a blackish color which is (0 to 25) below.
  • a * and b * defined in the L * a * b * color system can be appropriately selected according to the value of L * .
  • a * and b * for example, both are preferably ⁇ 10 to 10, more preferably ⁇ 5 to 5, particularly in the range of ⁇ 3 to 3 (in particular, 0 or almost 0). Is preferred.
  • L * , a * , and b * defined in the L * a * b * color system are color difference meters (trade name “CR-200” manufactured by Minolta Co .; color difference meter). It is calculated
  • the L * a * b * color system is a color space recommended by the International Commission on Illumination (CIE) in 1976, and is a color space called the CIE 1976 (L * a * b * ) color system. It means that.
  • the L * a * b * color system is defined in JISZ 8729 in the Japanese Industrial Standard.
  • the sealing sheet 11 When the sealing sheet 11 is colored, a color material (colorant) can be used according to the target color.
  • the sealing sheet of the present invention may have a single layer structure or a plurality of layers, but at least a colorant is added to the side opposite to the surface facing the semiconductor wafer. It is preferable.
  • the entire encapsulating sheet may contain a colorant uniformly, and the colorant is present on the side opposite to the surface facing the semiconductor wafer.
  • a colorant may be contained in an unevenly distributed manner.
  • the colorant may be added to the layer on the side opposite to the surface facing the semiconductor wafer, and the colorant may not be added to the other layers.
  • This embodiment demonstrates the case where the sheet
  • a color material various dark color materials such as a black color material, a blue color material, and a red color material can be suitably used, and a black color material is particularly suitable.
  • the color material any of a pigment, a dye and the like may be used. Color materials can be used alone or in combination of two or more.
  • the dye any form of dyes such as acid dyes, reactive dyes, direct dyes, disperse dyes, and cationic dyes can be used.
  • the form of the pigment is not particularly limited, and can be appropriately selected from known pigments.
  • the dye when a dye is used as a coloring material, the dye is dissolved or evenly dispersed in the sealing sheet 11, so that the sealing sheet 11 having a uniform or almost uniform coloring density can be easily obtained. Can be manufactured, and marking properties and appearance can be improved.
  • the black color material is not particularly limited, and can be appropriately selected from, for example, inorganic black pigments and black dyes.
  • a black color material a color material mixture in which a cyan color material (blue-green color material), a magenta color material (red purple color material) and a yellow color material (yellow color material) are mixed. It may be.
  • Black color materials can be used alone or in combination of two or more.
  • the black color material can be used in combination with a color material other than black.
  • the black color material for example, carbon black (furnace black, channel black, acetylene black, thermal black, lamp black, etc.), graphite (graphite), copper oxide, manganese dioxide, azo pigment (azomethine) Azo black, etc.), aniline black, perylene black, titanium black, cyanine black, activated carbon, ferrite (nonmagnetic ferrite, magnetic ferrite, etc.), magnetite, chromium oxide, iron oxide, molybdenum disulfide, chromium complex, complex oxide black Examples thereof include dyes and anthraquinone organic black dyes.
  • black color material C.I. I. Solvent Black 3, 7, 22, 27, 29, 34, 43, 70, C.I. I. Direct Black 17, 19, 19, 22, 32, 38, 51, 71, C.I. I. Acid Black 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154C.
  • Black dyes such as Disperse Black 1, 3, 10, and 24;
  • Black pigments such as CI Pigment Black 1 and 7 can also be used.
  • Examples of such a black color material include a product name “OilOBlack BY”, a product name “OilBlack BS”, a product name “OilBlackHBB”, a product name “Oil Black803”, a product name “Oil Black860”, and a product name “Oil Black860”.
  • Oil Black 5970 ”, trade name“ Oil Black 5906 ”, trade name“ Oil Black 5905 ”(manufactured by Orient Chemical Co., Ltd.) and the like are commercially available.
  • color materials other than black color materials include cyan color materials, magenta color materials, and yellow color materials.
  • cyan color materials include C.I. I. Solvent Blue 25, 36, 60, 70, 93, 95; I. Cyan dyes such as Acid Blue 6 and 45; I. Pigment Blue 1, 2, 3, 15, 15: 1, 15: 2, 15: 3, 15: 3, 15: 4, 15: 5, 15: 6, 16, 16, 17 17: 1, 18, 22, 25, 56, 60, 63, 65, 66; I. Bat Blue 4; 60, C.I. I. And cyan pigments such as CI Pigment Green 7.
  • magenta dye examples include C.I. I. Solvent Red 1, 3, 8, 23, 24, 25, 27, 30, 30, 49, 52, 58, 63, 81, 82, 83, 84, the same 100, 109, 111, 121, 122; I. Disper thread 9; I. Solvent Violet 8, 13, 13, 21, and 27; C.I. I. Disperse violet 1; C.I. I. Basic Red 1, 2, 9, 9, 13, 14, 15, 17, 17, 18, 22, 23, 24, 27, 29, 32, 34, the same 35, 36, 37, 38, 39, 40; I. Basic Violet 1, 3, 7, 10, 14, 15, 21, 21, 25, 26, 27, 28 and the like.
  • magenta pigment examples include C.I. I. Pigment Red 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48: 1, 48: 2, 48: 3, 48: 4, 49, 49: 1, 50, 51, 52, 52: 2, 53: 1, 54, 55, 56, 57: 1, 58, 60, 60: 1, 63, 63: 1, 63: 2, 64, 64: 1, 67, 68, 81, 83, etc.
  • yellow color materials include C.I. I. Solvent Yellow 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 and the like yellow dyes; C.I. I. Pigment Orange 31 and 43; C.I. I.
  • Various color materials such as a cyan color material, a magenta color material, and a yellow color material can be used alone or in combination of two or more.
  • the mixing ratio (or blending ratio) of these color materials is not particularly limited, and each color material. It can be selected as appropriate according to the type and the target color.
  • the light transmittance (visible light transmittance) of visible light (wavelength: 380 nm to 800 nm) in the sealing sheet 11 is not particularly limited, but is preferably in the range of 20% to 0%, for example. Is from 10% to 0%, particularly preferably from 5% to 0%.
  • the visible light transmittance of the sealing sheet 11 is set to 20% or less, the print visibility can be improved. Further, it is possible to prevent an adverse effect on the semiconductor element due to the passage of light.
  • the visible light transmittance (%) of the sealing sheet 11 is such that the sealing sheet 11 having a thickness (average thickness): 10 ⁇ m is prepared, and the sealing sheet 11 (thickness: 10 ⁇ m) Using “UV-2550” (manufactured by Shimadzu Corporation), visible light having a wavelength of 380 nm to 800 nm is irradiated with a predetermined intensity.
  • the light intensity of visible light transmitted through the sealing sheet 11 by this irradiation can be measured and calculated by the following formula.
  • Visible light transmittance (%) ((light intensity of visible light after transmission through sealing sheet 11) / (initial light intensity of visible light)) ⁇ 100
  • the said calculation method of light transmittance (%) is applicable also to calculation of the light transmittance (%) of the sealing sheet 11 whose thickness is not 10 micrometers.
  • the absorbance A 10 at 10 ⁇ m can be calculated as follows according to Lambert Beer's law.
  • a 10 ⁇ ⁇ L 10 ⁇ C (1) (Where L 10 is the optical path length, ⁇ is the extinction coefficient, and C is the sample concentration) Also, the absorbance A X of a thickness X ([mu] m) can be represented by the following formula (2).
  • a X ⁇ ⁇ L X ⁇ C (2)
  • the absorbance A 20 at a thickness of 20 ⁇ m can be expressed by the following formula (3).
  • the thickness (average thickness) of the sealing sheet when determining the light transmittance (%) of the sealing sheet is 10 ⁇ m.
  • the thickness of the sealing sheet is only sealed. It is the thickness at the time of obtaining the light transmittance (%) of the stop sheet, and does not mean that the sealing sheet in the present invention is 10 ⁇ m.
  • the light transmittance (%) of the sealing sheet 11 is controlled by the type and content of the resin component, the type and content of the colorant (pigment, dye, etc.), the type and content of the filler, and the like. be able to.
  • the thickness of the sealing sheet 11 is not particularly limited, but is 50 ⁇ m to 2000 ⁇ m, preferably 70 ⁇ m to 1200 ⁇ m, for example, from the viewpoint of use as a sealing sheet and from the viewpoint of suitably embedding the semiconductor chip 23. More preferably, it can be set to 100 ⁇ m to 700 ⁇ m.
  • the manufacturing method of the sealing sheet 11 is not particularly limited, a method of preparing a kneaded product of the resin composition for forming the sealing sheet 11 and coating the obtained kneaded product, or the obtained kneading A method of plastically processing an object into a sheet is preferable. Thereby, since the sheet
  • a kneaded product is prepared by melt-kneading each component described below with a known kneader such as a mixing roll, a pressure kneader, or an extruder, and the obtained kneaded product is coated or plastically processed into a sheet. Shape.
  • the temperature is preferably equal to or higher than the softening point of each component described above, for example, 30 to 150 ° C., and preferably 40 to 140 ° C., more preferably 60 to 120 in consideration of the thermosetting property of the epoxy resin. ° C.
  • the time is, for example, 1 to 30 minutes, preferably 5 to 15 minutes.
  • the kneading is preferably performed under reduced pressure conditions (under reduced pressure atmosphere). Thereby, while being able to deaerate, the penetration
  • the pressure under reduced pressure is preferably 0.1 kg / cm 2 or less, more preferably 0.05 kg / cm 2 or less.
  • the lower limit of the pressure under reduced pressure is not particularly limited, but is, for example, 1 ⁇ 10 ⁇ 4 kg / cm 2 or more.
  • the kneaded material after melt-kneading is preferably applied in a high temperature state without cooling.
  • the coating method is not particularly limited, and examples thereof include a bar coating method, a knife coating method, and a slot die method.
  • the temperature at the time of coating is preferably not less than the softening point of each component described above, and considering the thermosetting property and moldability of the epoxy resin, for example, 40 to 150 ° C., preferably 50 to 140 ° C., more preferably 70 to 120 ° C.
  • the plastic working method is not particularly limited, and examples thereof include a flat plate pressing method, a T-die extrusion method, a screw die extrusion method, a roll rolling method, a roll kneading method, an inflation extrusion method, a coextrusion method, and a calendar molding method.
  • the plastic working temperature is preferably not less than the softening point of each component described above, and is 40 to 150 ° C., preferably 50 to 140 ° C., more preferably 70 to 120 ° C. in consideration of the thermosetting property and moldability of the epoxy resin. is there.
  • the sealing sheet 11 can also be obtained by adjusting the varnish by dissolving and dispersing a resin or the like for forming the sealing sheet 11 in an appropriate solvent, and coating the varnish.
  • the manufacturing method of the semiconductor device is as follows: Preparing a laminate in which a semiconductor chip is flip-chip bonded to a circuit forming surface of a semiconductor wafer; and Step B for preparing the sealing sheet with a double-sided separator as described above, Step C for peeling off the separator A from the sealing sheet with double-sided separator to obtain a sealing sheet with single-sided separator;
  • the sealing sheet with a single-sided separator is placed on the side of the laminate so that the surface of the sealing sheet with the single-sided separator from which the separator B has been peeled faces the surface of the semiconductor chip of the laminated body.
  • Step D for placing on a semiconductor chip; Embedding the semiconductor chip in the sealing sheet, and forming a sealing body in which the semiconductor chip is embedded in the sealing sheet; and And a step F for peeling the separator B. That is, in this embodiment, the case where the “laminated body in which the semiconductor chip is fixed on the support” in the present invention is “a laminated body in which the semiconductor chip is flip-chip bonded to the circuit formation surface of the semiconductor wafer” will be described. To do.
  • the present embodiment is a so-called chip-on-wafer semiconductor device manufacturing method.
  • FIGS. 2 to 10 are schematic cross-sectional views for explaining the method for manufacturing a semiconductor device according to this embodiment.
  • a stacked body 20 in which a semiconductor chip 23 is flip-chip bonded to a circuit forming surface 22a of a semiconductor wafer 22 is prepared (step A).
  • the semiconductor wafer 22 corresponds to a “support” of the present invention.
  • the laminated body 20 is obtained as follows, for example.
  • one or a plurality of semiconductor chips 23 having a circuit formation surface 23a and a semiconductor wafer 22 having a circuit formation surface 22a are prepared.
  • the shape and size of the semiconductor wafer 22 in plan view can be the same as the size and shape of the sealing sheet 10 with a double-sided separator in plan view, for example, a diameter of 200 mm or more. Can do.
  • the semiconductor chip 23 is flip-chip bonded to the circuit forming surface 22 a of the semiconductor wafer 22.
  • a known device such as a flip chip bonder or a die bonder can be used.
  • the bumps 23b formed on the circuit formation surface 23a of the semiconductor chip 23 and the electrodes 22b formed on the circuit formation surface 22a of the semiconductor wafer 22 are electrically connected.
  • the resin sheet 24 for underfill may be affixed on the circuit formation surface 23a of the semiconductor chip 23.
  • the gap between the semiconductor chip 23 and the semiconductor wafer 22 can be resin-sealed.
  • a method for flip-chip bonding the semiconductor chip 23 to which the underfill resin sheet 24 is attached to the semiconductor wafer 22 is disclosed in, for example, Japanese Patent Application Laid-Open No. 2013-115186. Detailed description is omitted.
  • Step of preparing a sealing sheet with a double-sided separator Moreover, in the manufacturing method of the semiconductor device which concerns on this embodiment, the sheet
  • Step C [Step of peeling separator A from sealing sheet with double-sided separator]
  • Step C the separator 16a is peeled from the sealing sheet with double-sided separator 10 to obtain a sealing sheet 18 with single-sided separator.
  • the peeling force in the interface of the separator 16b of the sealing sheet 10 with a double-sided separator and the sealing sheet 11 is adhered with a peeling force that does not peel when the separator 16a is peeled off.
  • Step D [Step of arranging a sealing sheet with a single-sided separator on the laminate]
  • the laminate 20 is disposed on the lower heating plate 32 with the surface on which the semiconductor chip 23 is mounted facing upward, and the separator 16 a of the sealing sheet 18 with a single-side separator is peeled off.
  • the sealing sheet 18 with a single-sided separator is disposed on the semiconductor chip 23 of the laminated body 20 so that the surface on the side facing the surface of the semiconductor chip 23 of the laminated body 20 faces (step D).
  • the laminated body 20 may be first disposed on the lower heating plate 32, and then the sealing sheet 18 with a single-sided separator may be disposed on the laminated body 20, and the single-sided separator is provided on the laminated body 20.
  • the sealing sheet 18 may be laminated first, and then a laminate in which the laminate 20 and the sealing sheet 18 with a single-sided separator are laminated may be disposed on the lower heating plate 32.
  • Step E the semiconductor chip 23 is embedded in the embedding resin layer 14 of the sealing sheet 11 by hot pressing with the lower heating plate 32 and the upper heating plate 34, and the semiconductor chip 23 is sealed.
  • the sealing body 28 embedded in the stop sheet 11 is formed (step E).
  • the temperature is, for example, 40 to 100 ° C., preferably 50 to 90 ° C.
  • the pressure is, for example, 0.1 to 10 MPa, preferably Is 0.5 to 8 MPa
  • the time is, for example, 0.3 to 10 minutes, preferably 0.5 to 5 minutes.
  • the pressure reducing conditions the pressure is, for example, 0.1 to 5 kPa, preferably 0.1 to 100 Pa, and the reduced pressure holding time (the time from the start of pressure reduction to the start of pressing) is, for example, 5 to 600 seconds. Yes, preferably 10 to 300 seconds.
  • the sealing sheet 11 is thermally cured.
  • the embedding resin layer 14 constituting the sealing sheet 11 is thermoset.
  • the entire sealing body 28 in which the semiconductor chip 23 mounted on the semiconductor wafer 22 is embedded in the sealing sheet 11 is heated.
  • the heating temperature is preferably 100 ° C or higher, more preferably 120 ° C or higher.
  • the upper limit of the heating temperature is preferably 200 ° C. or lower, more preferably 180 ° C. or lower.
  • the heating time is preferably 10 minutes or more, more preferably 30 minutes or more.
  • the upper limit of the heating time is preferably 180 minutes or less, more preferably 120 minutes or less.
  • the upper limit is preferably 10 MPa or less, more preferably 5 MPa or less.
  • the sealing sheet 11 of the sealing body 28 is ground to expose the back surface 23 c of the semiconductor chip 23.
  • the method for grinding the sealing sheet 11 is not particularly limited, and examples thereof include a grinding method using a grindstone that rotates at high speed.
  • the surface of the semiconductor wafer 22 opposite to the side on which the semiconductor chip 23 is mounted is ground to form a via (Via) 22c (see FIG. 8), and then the wiring layer 27 having the wiring 27a. (See FIG. 9).
  • the method for grinding the semiconductor wafer 22 is not particularly limited, and examples thereof include a grinding method using a grindstone that rotates at high speed.
  • bumps 27b protruding from the wiring 27a may be formed.
  • Conventionally known circuit board and interposer manufacturing techniques such as a semi-additive method and a subtractive method can be applied to the method of forming the wiring layer 27, and thus detailed description thereof is omitted here.
  • a substrate mounting step for mounting the semiconductor device 29 on a separate substrate can be performed.
  • a known device such as a flip chip bonder or a die bonder can be used.
  • separator 16b is peeled. Since the sealing sheet 10 with a double-sided separator satisfies the formula (1), tearing when the separator 16a and the separator 16b are peeled is suppressed. Therefore, the yield of the semiconductor device 29 manufactured using the sealing sheet 10 with a double-sided separator can be improved.
  • the separator 16a is peeled off before the thermosetting step, but the separator 16a may be peeled off after the thermosetting step.
  • the semiconductor device manufacturing method according to the present invention is a so-called chip-on-wafer semiconductor device manufacturing method. That is, the case where the “laminated body in which the semiconductor chip is fixed on the support” in the present invention is “a laminated body in which the semiconductor chip is flip-chip bonded to the circuit formation surface of the semiconductor wafer” has been described.
  • the method for manufacturing a semiconductor device according to the present invention is not limited to this example.
  • the support of the present invention is a temporary fixing material and may be removed after the sealing body is formed.
  • the present invention is not limited to the above-described embodiment, and it is sufficient that the process A, the process B, the process C, the process D, the process E, and the process F are performed. Is optional and may or may not be performed. Moreover, each process may be performed in any order within the range which is not contrary to the meaning of the present invention.
  • seat for sealing in this invention is not limited to this example, Two or more layers may be used.
  • Epoxy resin YSLV-80XY manufactured by Nippon Steel Chemical Co., Ltd. (bisphenol F type epoxy resin, epkin equivalent 200 g / eq. Softening point 80 ° C.)
  • Phenolic resin MEH-7851-SS (phenol resin having a biphenylaralkyl skeleton, hydroxyl group equivalent 203 g / eq. Softening point 67 ° C.) manufactured by Meiwa Kasei Co., Ltd.
  • Silane coupling agent KBM-403 (3-glycidoxypropyltrimethoxysilane) manufactured by Shin-Etsu Chemical Co., Ltd.
  • Curing accelerator 2PHZ-PW (2-phenyl-4,5-dihydroxymethylimidazole) manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • Thermoplastic resin J-5800 manufactured by Mitsubishi Rayon Co., Ltd. (acrylic rubber-based stress relaxation agent)
  • Filler FB-9454FC manufactured by Denki Kagaku Kogyo Co., Ltd.
  • a filler was blended so as to be 88% by weight in 100% by weight of all blended components (79.5% by volume in the resin sheet).
  • a silane coupling agent was blended with 100 parts by weight of the filler.
  • Carbon black was blended so as to be 0.3% by weight in 100% by weight of all blended components.
  • Example 1 Each component was blended according to the blending ratio described above, and melt-kneaded in a roll kneader at 60 to 120 ° C. for 10 minutes under reduced pressure conditions (0.01 kg / cm 2 ) to prepare a kneaded product. Next, the obtained kneaded material was formed into a sheet shape by a flat plate pressing method, and then cut into a predetermined size. Regarding the thickness of the sheet, 0.2 mm, 0.5 mm, 1 mm, and 2 mm were prepared.
  • size size of planar view
  • MRU-50 manufactured by Mitsubishi Plastics Co., Ltd. was applied to one side of each sealing sheet obtained, and TR6 manufactured by Unitika Co., Ltd. was applied to the other side.
  • -75 (equivalent to separator B) was pasted. This obtained the sealing sheet with a double-sided separator for evaluation.
  • Example 2 Both sides for evaluation in the same manner as in Example 1 except that MRU-50 (no mold release treatment) (equivalent to separator B) made by Mitsubishi Plastics was attached instead of TR6-75 made by Unitika Co., Ltd. A sheet for sealing with a separator was obtained.
  • Example 3 A sealing sheet with a double-sided separator for evaluation was obtained in the same manner as in Example 1 except that TR1-50 (corresponding to separator B) made by Unitika Co., Ltd. was attached instead of TR6-75 made by Unitika Co., Ltd. It was.
  • Example 4 A sealing sheet with a double-sided separator for evaluation was obtained in the same manner as in Example 1 except that TR1H-50 (corresponding to separator B) made by Unitika Co., Ltd. was attached instead of TR6-75 made by Unitika Co., Ltd. It was.
  • Example 5 According to the blending ratio described above, an epoxy resin, a phenol resin, a thermoplastic resin, an inorganic filler, and a silane coupling agent were added to an organic solvent MEK (methyl ethyl ketone) so as to have a solid content concentration of 95% and stirred. Stirring was performed for 5 minutes at 800 rpm rotation using a rotation and revolution mixer (manufactured by Sinky Co., Ltd.). Thereafter, according to the above-mentioned blending ratio, a curing accelerator and carbon black are further added, MEK is added so that the solid content concentration becomes 90%, and the mixture is further stirred at 800 rpm for 3 minutes. Obtained.
  • MEK methyl ethyl ketone
  • the coating solution was applied onto MRU-50 that had been subjected to silicone release treatment, and dried at 120 ° C. for 3 minutes, thereby producing a sheet having a thickness of 100 ⁇ m. Further, a plurality of the produced sheets were bonded together at 90 ° C. with a roll laminator to obtain a predetermined thickness, and further cut into a predetermined size to obtain a sealing sheet for evaluation. Specifically, a sealing sheet for evaluation having the same size as in Example 1 was obtained. MRU-50 (equivalent to separator A) manufactured by Mitsubishi Plastics Co., Ltd. was applied to one side of each sealing sheet obtained, and TR6 manufactured by Unitika Co., Ltd. was applied to the other side. -75 (equivalent to separator B) was pasted.
  • Example 6 Both sides for evaluation in the same manner as in Example 5 except that MRU-50 (no release treatment) (equivalent to separator B) made by Mitsubishi Plastics was attached instead of TR6-75 made by Unitika Ltd. A sheet for sealing with a separator was obtained.
  • Example 7 A sealing sheet with a double-sided separator for evaluation was obtained in the same manner as in Example 5 except that TR1-50 (corresponding to separator B) made by Unitika Ltd. was attached instead of TR6-75 made by Unitika Ltd. It was.
  • Example 8 A sealing sheet with a double-sided separator for evaluation was obtained in the same manner as in Example 5 except that TR1H-50 (corresponding to separator B) made by Unitika Ltd. was attached instead of TR6-75 made by Unitika Ltd. It was.
  • Example 1 A sealing sheet with a double-sided separator for evaluation was obtained in the same manner as in Example 1 except that the thickness of the sealing sheet was 2.0 mm and the size was 10 m ⁇ 10 m.
  • Example 2 A sealing sheet with a double-sided separator for evaluation was obtained in the same manner as in Example 5 except that the thickness of the sealing sheet was 2.0 mm and the size was 10 m ⁇ 10 m.
  • the peeling force F1 between the sealing sheet and the silicone release-treated MRU-50 (corresponding to the separator A) was 0.016 N / 20 mm width.
  • the MRU-50 (corresponding to the separator A) having been subjected to the silicone release treatment is first peeled off from the sealing sheet with a double-sided separator for evaluation produced in Examples 1 to 8 and Comparative Examples 1 and 2, and then the peeling force Each different separator (equivalent to separator B) was peeled off. As a result, the evaluation was made as “A” when no cracking or tearing occurred in the sealing sheet, and “C” when at least one of cracking or tearing occurred. The results are shown in Tables 4-6.
  • Sealing sheet with double-sided separator 11 Sealing sheet 18 Sealing sheet with single-sided separator 16a Separator (Separator A) 16b Separator (Separator B) 20, 50 Laminated body 22 Semiconductor wafer 23 Semiconductor chip 28 Sealing body 29 Semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　封止用シートと、封止用シートの一方の面に積層されたセパレータＡと、封止用シートの他方の面に積層されたセパレータＢとを備え、封止用シートとセパレータＡとの間の剥離力をＦ１、封止用シートとセパレータＢとの間の剥離力をＦ２、封止用シートの厚みをｔ、封止用シートの面積をＡとしたときに、これらが特定の関係を満たす両面セパレータ付き封止用シート。

Description

両面セパレータ付き封止用シート、及び、半導体装置の製造方法
　本発明は、両面セパレータ付き封止用シート、及び、半導体装置の製造方法に関する。
　従来、半導体装置の製造方法としては、基板などに固定された１又は複数の半導体チップを封止樹脂にて封止した後、封止体を半導体装置単位のパッケージとなるようにダイシングするという方法が知られている。このような封止樹脂としては、例えば、熱硬化性樹脂で構成される封止用シートが知られている（例えば、特許文献１参照）。
特開２００６－１９７１４号公報
　上述したような封止用シートは、通常、使用される前は両面がセパレータで覆われている。そして、使用の際は、一方の面のセパレータを剥離し、所定の工程を経た後に他方の面のセパレータを剥離する。しかしながら、セパレータを剥離する際に封止用シートが破れる場合があるといった問題があった。
　本発明は上述した課題に鑑みてなされたものであり、その目的は、セパレータを剥離する際に封止用シートに破れが生じることを抑制することが可能な両面セパレータ付き封止用シート、及び、当該両面セパレータ付き封止用シートを用いた半導体装置の製造方法を提供することにある。
　本発明者らは、前記課題について鋭意研究した。その結果、２枚のセパレータの剥離力が特定の関係を満たせば、セパレータの剥離の際に封止用シートの破れを抑制できることを見出し、本発明を完成させるに至った。
　すなわち、本発明は、両面セパレータ付き封止用シートであって、
　封止用シートと、
　前記封止用シートの一方の面に積層されたセパレータＡと、
　前記封止用シートの他方の面に積層されたセパレータＢと
を備え、
　前記封止用シートと前記セパレータＡとの間の剥離力をＦ１、前記封止用シートと前記セパレータＢとの間の剥離力をＦ２、前記封止用シートの厚みをｔ、前記封止用シートの面積をＡとしたときに、下記（１）の関係を満たすことを特徴とする。
（１）　　０＜Ｆ２（Ｎ／２０ｍｍ）×Ａ（ｍ２）×ｔ（ｍｍ）＜１０．０（ただし、Ｆ１＜Ｆ２を満たす。）
　前記構成によれば、前記（１）を満たすため、セパレータＢを剥離する際の封止用シートの破れが抑制される。本発明者らは、封止用シートの破れ易さが、セパレータとの間の剥離力だけではなく、封止用シートの厚さや面積と関連していることを見出した。すなわち、封止用シートは、セパレータを剥離する際、厚さｔが厚いほど破れ易く、面積Ａが大きいほど破れ易いことを見出した。そして、セパレータＢと封止用シートとの剥離力Ｆ２に封止用シートの厚さｔと面積Ａとをかけあわせた積が、１０．０未満であれば、セパレータＢを剥離する際の封止用シートの破れが抑制できることを見出した。なお、セパレータＢを剥離する際に封止用シートに破れが発生しないのであれば、セパレータＡの剥離時には当然、封止用シートに破れは発生しない。セパレータＡと封止用シートとの剥離力は、セパレータＢと封止用シートとの剥離力よりも小さいからである。なお、Ｆ１＜Ｆ２は、セパレータＡを先に剥離するために必要なパラメータである。
　また、本発明は、半導体装置の製造方法であって、
　半導体チップが支持体上に固定された積層体を準備する工程Ａと、
　前記両面セパレータ付き封止用シートを準備する工程Ｂと、
　前記両面セパレータ付き封止用シートから前記セパレータＡを剥離して片面セパレータ付き封止用シートを得る工程Ｃと、
　前記片面セパレータ付き封止用シートの前記セパレータＢを剥離した側の面と前記積層体の前記半導体チップの面とが対向するように、前記片面セパレータ付き封止用シートを、前記積層体の前記半導体チップ上に配置する工程Ｄと、
　前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｅと、
　前記セパレータＢを剥離する工程Ｆとを有することを特徴とする。
　前記構成によれば、前記両面セパレータ付き封止用シートから前記セパレータＡを剥離し、封止体を形成した後、セパレータＢを剥離する。両面セパレータ付き封止用シートは、前記式（１）を満たすため、セパレータＡ及びセパレータＢを剥離する際の破れが抑制されている。従って、当該両面セパレータ付き封止用シートを用いて製造される半導体装置の歩留りを向上させることができる。
　本発明によれば、セパレータを剥離する際に封止用シートに破れが生じることを抑制することが可能な両面セパレータ付き封止用シート、及び、当該両面セパレータ付き封止用シートを用いた半導体装置の製造方法を提供することができる。
本実施形態に係る両面セパレータ付き封止用シートの断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
　以下、本発明の実施形態について、図面を参照しつつ説明する。ただし、本発明はこれらの実施形態のみに限定されるものではない。
　（両面セパレータ付き封止用シート）
　図１は、本実施形態に係る両面セパレータ付き封止用シート１０の断面模式図である。図１に示すように、両面セパレータ付き封止用シート１０は、封止用シート１１と、封止用シート１１の一方の面に積層されたセパレータ１６ａと、封止用シート１１の他方の面に積層されたセパレータ１６ｂとを備える。セパレータ１６ａは、本発明のセパレータＡに相当する。また、セパレータ１６ｂは、本発明のセパレータＢに相当する。
　両面セパレータ付き封止用シート１０は、封止用シート１１とセパレータ１６ａとの間の剥離力をＦ１、封止用シート１１とセパレータ１６ｂとの間の剥離力をＦ２、封止用シート１１の厚みをｔ、封止用シート１１の面積をＡとしたときに、下記（１）の関係を満たす。
（１）　　０＜Ｆ２（Ｎ／２０ｍｍ）×Ａ（ｍ２）×ｔ（ｍｍ）＜１０．０（ただし、Ｆ１＜Ｆ２を満たす。）
　両面セパレータ付き封止用シート１０は、前記（１）を満たすため、セパレータ１６ａやセパレータ１６ｂを剥離する際に、封止用シート１１の破れが抑制される。
　前記（１）は、下記（１－１）を満たすことが好ましい。
　　（１－１）１．０×１０－７＜Ｆ２（Ｎ／２０ｍｍ）×Ａ（ｍ２）×ｔ（ｍ）＜５．０
　セパレータ１６ａの厚さは、特に限定されないが、大面積になった場合に生じやすいと思われる撓み防止の観点から５０μｍ以上が好ましく、７５μｍ以上であることがより好ましい。また、セパレータの剥離し易さの観点から、３００μｍ以下であることが好ましく、２００μｍ以下であることがより好ましい。
　セパレータ１６ｂの厚さは、特に限定されないが、セパレータ剥離時のハンドリング性の観点から１０μｍ以上が好ましく、２５μｍ以上であることがより好ましい。また、セパレータの剥離し易さの観点から、２００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。
　セパレータ１６ａ及びセパレータ１６ｂとしては、例えば、紙などの紙系基材；布、不織布、フェルト、ネットなどの繊維系基材；金属箔、金属板などの金属系基材；プラスチックシートなどのプラスチック系基材；ゴムシートなどのゴム系基材；発泡シートなどの発泡体や、これらの積層体［特に、プラスチック系基材と他の基材との積層体や、プラスチックシート同士の積層体など］等の適宜な薄葉体を用いることができる。本発明では、プラスチック系基材を好適に用いることができる。前記プラスチック系基材の素材としては、例えば、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、エチレン－プロピレン共重合体等のオレフィン系樹脂；エチレン－酢酸ビニル共重合体（ＥＶＡ）、アイオノマー樹脂、エチレン－（メタ）アクリル酸共重合体、エチレン－（メタ）アクリル酸エステル（ランダム、交互）共重合体等のエチレンをモノマー成分とする共重合体；ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリブチレンテレフタレート（ＰＢＴ）等のポリエステル；アクリル系樹脂；ポリ塩化ビニル（ＰＶＣ）；ポリウレタン；ポリカーボネート；ポリフェニレンスルフィド（ＰＰＳ）；ポリアミド（ナイロン）、全芳香族ポリアミド（アラミド）等のアミド系樹脂；ポリエーテルエーテルケトン（ＰＥＥＫ）；ポリイミド；ポリエーテルイミド；ポリ塩化ビニリデン；ＡＢＳ（アクリロニトリル－ブタジエン－スチレン共重合体）；セルロース系樹脂；シリコーン樹脂；フッ素樹脂などが挙げられる。セパレータ１６ａは単層であってもよく２種以上の複層でもよい。なお、セパレータ１６ａの製造方法としては、従来公知の方法により形成することができる。
　セパレータ１６ａ及びセパレータ１６ｂは、前記（１）を満たす範囲内において、剥離処理されてもよく、離型処理されてなくてもよい。例えば、セパレータ１６ａとセパレータ１６ｂとで、同じ材質のものを用いる場合、離型処理の有無により前記（１）を満たすようにしてもよい。
　前記離型処理に用いられる離型剤としては、フッ素系離型剤、長鎖アルキルアクリレート系離型剤、シリコーン系離型剤等を挙げることができる。なかでも、シリコーン系離型剤が好ましい。
　両面セパレータ付き封止用シート１０の平面視での大きさ及び形状は、特に限定されないが、各辺の長さがそれぞれ３００ｍｍ以上の矩形や、各辺の長さがそれぞれ５００ｍｍ以上の矩形とすることができる。また、直径が２００ｍｍ以上の円形とすることができる。両面セパレータ付き封止用シートは、大面積とした場合に特に撓みが生じ易い。しかしながら、本実施形態に係る両面セパレータ付き封止用シート１０では、大面積なものとしても、セパレータ１６ａの厚さが５０μｍ以上である場合、撓みを抑制しやすい。
　（封止用シート）
　封止用シート１１の構成材料は、エポキシ樹脂、及び、硬化剤としてのフェノール樹脂を含むことが好ましい。これにより、良好な熱硬化性が得られる。
　前記エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
　エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０～２５０、軟化点もしくは融点が５０～１３０℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
　前記フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
　前記フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０～２５０、軟化点が５０～１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
　エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７～１．５当量となるように配合することが好ましく、より好ましくは０．９～１．２当量である。
　封止用シート１１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２．５重量％以上が好ましく、３．０重量％以上がより好ましい。２．５重量％以上であると、半導体チップ２３、半導体ウエハ２２などに対する接着力が良好に得られる。封止用シート１１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましく、１０重量％以下がより好ましい。２０重量％以下であると、吸湿性を低減できる。
　封止用シート１１は、熱可塑性樹脂を含んでもよい。これにより、未硬化時のハンドリング性や、硬化物の低応力性が得られる。
　前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン－酢酸ビニル共重合体、エチレン－アクリル酸共重合体、エチレン－アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６－ナイロンや６，６－ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン－イソブチレン－スチレンブロック共重合体などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。なかでも、低応力性、低吸水性という観点から、スチレン－イソブチレン－スチレンブロック共重合体が好ましい。
　封止用シート１１中の熱可塑性樹脂の含有量は、１．５重量％以上、２．０重量％以上とすることができる。１．５重量％以上であると、柔軟性、可撓性が得られる。封止用シート１１中の熱可塑性樹脂の含有量は、６重量％以下が好ましく、４重量％以下がより好ましい。４重量％以下であると、半導体チップ２３や半導体ウエハ２２との接着性が良好である。
　封止用シート１１は、無機充填剤を含むことが好ましい。
　前記無機充填剤は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。
　シリカとしては、シリカ粉末が好ましく、溶融シリカ粉末がより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末が好ましい。なかでも、平均粒径が１０～３０μｍの範囲のものが好ましく、１５～２５μｍの範囲のものがより好ましい。
　なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
　封止用シート１１中の前記無機充填剤の含有量は、封止用シート１１全体に対して、７５～９５重量％であることが好ましく、より好ましくは、７８～９５重量％である。前記無機充填剤の含有量が封止用シート１１全体に対して７５重量％以上であると、熱膨張率を低く抑えられることにより，熱衝撃よる機械的な破壊を抑制することができる。その結果、一方、前記無機充填剤の含有量が封止用シート１１全体に対して９５重量％以下であると、柔軟性、流動性、接着性がより良好となる。
　封止用シート１１は、硬化促進剤を含むことが好ましい。
　硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物；２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールなどのイミダゾール系化合物；などが挙げられる。なかでも、混練時の温度上昇によっても硬化反応が急激に進まず、封止用シート１１を良好に作製できるという理由から、２－フェニル－４，５－ジヒドロキシメチルイミダゾールが好ましい。
　硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１～５重量部が好ましい。
　封止用シート１１は、難燃剤成分を含むことが好ましい。これにより、部品ショートや発熱などにより発火した際の、燃焼拡大を低減できる。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン系難燃剤などを用いることができる。
　少量でも難燃効果を発揮するという観点から、ホスファゼン系難燃剤に含まれるリン元素の含有率は、１２重量％以上であることが好ましい。
　封止用シート１１中の難燃剤成分の含有量は、全有機成分（無機フィラーを除く）中、１０重量％以上が好ましく、１５重量％以上がより好ましい。１０重量％以上であると、難燃性が良好に得られる。封止用シート１１中の熱可塑性樹脂の含有量は、３０重量％以下が好ましく、２５重量％以下がより好ましい。３０重量％以下であると、硬化物の物性低下（具体的には、ガラス転移温度や高温樹脂強度などの物性の低下）が少ない傾向がある。
　封止用シート１１は、シランカップリング剤を含むことが好ましい。シランカップリング剤としては特に限定されず、３－グリシドキシプロピルトリメトキシシランなどが挙げられる。
　封止用シート１１中のシランカップリング剤の含有量は、０．１～３重量％が好ましい。０．１重量％以上であると、硬化物の強度が十分得られ吸水率を低くできる。３重量％以下であると、アウトガス量を低くできる。
　封止用シート１１は、着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。着色された封止用シート１１は、優れたマーキング性を有しているので、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報（文字情報、図形情報など）を、優れた視認性で視認することが可能になる。更に、封止用シート１１は、製品別に色分けすることも可能である。封止用シート１１を有色にする場合（無色・透明ではない場合）、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
　本実施形態において、濃色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、６０以下（０～６０）［好ましくは５０以下（０～５０）、さらに好ましくは４０以下（０～４０）］となる濃い色のことを意味している。
　また、黒色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、３５以下（０～３５）［好ましくは３０以下（０～３０）、さらに好ましくは２５以下（０～２５）］となる黒色系色のことを意味している。なお、黒色において、Ｌ*ａ*ｂ*表色系で規定されるａ*やｂ*は、それぞれ、Ｌ*の値に応じて適宜選択することができる。ａ*やｂ*としては、例えば、両方とも、－１０～１０であることが好ましく、より好ましくは－５～５であり、特に－３～３の範囲（中でも０又はほぼ０）であることが好適である。
　なお、本実施形態において、Ｌ*ａ*ｂ*表色系で規定されるＬ*、ａ*、ｂ*は、色彩色差計（商品名「ＣＲ－２００」ミノルタ社製；色彩色差計）を用いて測定することにより求められる。なお、Ｌ*ａ*ｂ*表色系は、国際照明委員会（ＣＩＥ）が１９７６年に推奨した色空間であり、ＣＩＥ１９７６（Ｌ*ａ*ｂ*）表色系と称される色空間のことを意味している。また、Ｌ*ａ*ｂ*表色系は、日本工業規格では、ＪＩＳＺ ８７２９に規定されている。
　封止用シート１１を着色する際には、目的とする色に応じて、色材（着色剤）を用いることができる。本発明の封止用シートは、一層構成であってもよく、複数の層から構成されていてもよいが、少なくとも、半導体ウエハと対向する面とは反対の面側に、着色剤が添加されていることが好ましい。具体的に、封止用シートが１層構成の場合、封止用シート全体に均一に着色剤が含有されていてもよく、半導体ウエハと対向する面とは反対の面側に、着色剤が偏在する態様で着色剤が含有されていてもよい。また、複数の層から構成する場合、半導体ウエハと対向する面とは反対の面側の層に着色剤を添加するとともに、それ以外の層には着色剤を添加しないこととしてもよい。本実施形態では、本発明の封止用シートが１層構成である場合について説明する。封止用シートにおける半導体ウエハと対向する面とは反対の面側に着色剤が添加されていると、レーザーマーキングされた部分の視認性を向上させることができるからである。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は２種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
　特に、色材として染料を用いると、封止用シート１１中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な封止用シート１１を容易に製造することができ、マーキング性や外観性を向上させることができる。
　黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材（青緑系色材）、マゼンダ系色材（赤紫系色材）およびイエロー系色材（黄系色材）が混合された色材混合物であってもよい。黒系色材は単独で又は２種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
　具体的には、黒系色材としては、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト（黒鉛）、酸化銅、二酸化マンガン、アゾ系顔料（アゾメチンアゾブラックなど）、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
　本発明では、黒系色材としては、Ｃ．Ｉ．ソルベントブラック３、同７、同２２、同２７、同２９、同３４、同４３、同７０、Ｃ．Ｉ．ダイレクトブラック１７、同１９、同２２、同３２、同３８、同５１、同７１、Ｃ．Ｉ．アシッドブラック１、同２、同２４、同２６、同３１、同４８、同５２、同１０７、同１０９、同１１０、同１１９、同１５４Ｃ．Ｉ．ディスパーズブラック１、同３、同１０、同２４等のブラック系染料；Ｃ．Ｉ．ピグメントブラック１、同７等のブラック系顔料なども利用することができる。
　このような黒系色材としては、例えば、商品名「Ｏｉｌ Ｂｌａｃｋ ＢＹ」、商品名「ＯｉｌＢｌａｃｋ ＢＳ」、商品名「ＯｉｌＢｌａｃｋＨＢＢ」、商品名「Ｏｉｌ Ｂｌａｃｋ８０３」、商品名「Ｏｉｌ Ｂｌａｃｋ８６０」、商品名「Ｏｉｌ Ｂｌａｃｋ５９７０」、商品名「Ｏｉｌ Ｂｌａｃｋ５９０６」、商品名「Ｏｉｌ Ｂｌａｃｋ５９０５」（オリエント化学工業株式会社製）などが市販されている。
　黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、Ｃ．Ｉ．ソルベントブルー２５、同３６、同６０、同７０、同９３、同９５；Ｃ．Ｉ．アシッドブルー６、同４５等のシアン系染料；Ｃ．Ｉ．ピグメントブルー１、同２、同３、同１５、同１５：１、同１５：２、同１５：３、同１５：４、同１５：５、同１５：６、同１６、同１７、同１７：１、同１８、同２２、同２５、同５６、同６０、同６３、同６５、同６６；Ｃ．Ｉ．バットブルー４；同６０、Ｃ．Ｉ．ピグメントグリーン７等のシアン系顔料などが挙げられる。
　また、マゼンダ系色材において、マゼンダ系染料としては、例えば、Ｃ．Ｉ．ソルベントレッド１、同３、同８、同２３、同２４、同２５、同２７、同３０、同４９、同５２、同５８、同６３、同８１、同８２、同８３、同８４、同１００、同１０９、同１１１、同１２１、同１２２；Ｃ．Ｉ．ディスパースレッド９；Ｃ．Ｉ．ソルベントバイオレット８、同１３、同１４、同２１、同２７；Ｃ．Ｉ．ディスパースバイオレット１；Ｃ．Ｉ．ベーシックレッド１、同２、同９、同１２、同１３、同１４、同１５、同１７、同１８、同２２、同２３、同２４、同２７、同２９、同３２、同３４、同３５、同３６、同３７、同３８、同３９、同４０；Ｃ．Ｉ．ベーシックバイオレット１、同３、同７、同１０、同１４、同１５、同２１、同２５、同２６、同２７、２８などが挙げられる。
　マゼンダ系色材において、マゼンダ系顔料としては、例えば、Ｃ．Ｉ．ピグメントレッド１、同２、同３、同４、同５、同６、同７、同８、同９、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同１８、同１９、同２１、同２２、同２３、同３０、同３１、同３２、同３７、同３８、同３９、同４０、同４１、同４２、同４８：１、同４８：２、同４８：３、同４８：４、同４９、同４９：１、同５０、同５１、同５２、同５２：２、同５３：１、同５４、同５５、同５６、同５７：１、同５８、同６０、同６０：１、同６３、同６３：１、同６３：２、同６４、同６４：１、同６７、同６８、同８１、同８３、同８７、同８８、同８９、同９０、同９２、同１０１、同１０４、同１０５、同１０６、同１０８、同１１２、同１１４、同１２２、同１２３、同１３９、同１４４、同１４６、同１４７、同１４９、同１５０、同１５１、同１６３、同１６６、同１６８、同１７０、同１７１、同１７２、同１７５、同１７６、同１７７、同１７８、同１７９、同１８４、同１８５、同１８７、同１９０、同１９３、同２０２、同２０６、同２０７、同２０９、同２１９、同２２２、同２２４、同２３８、同２４５；Ｃ．Ｉ．ピグメントバイオレット３、同９、同１９、同２３、同３１、同３２、同３３、同３６、同３８、同４３、同５０；Ｃ．Ｉ．バットレッド１、同２、同１０、同１３、同１５、同２３、同２９、同３５などが挙げられる。
　また、イエロー系色材としては、例えば、Ｃ．Ｉ．ソルベントイエロー１９、同４４、同７７、同７９、同８１、同８２、同９３、同９８、同１０３、同１０４、同１１２、同１６２等のイエロー系染料；Ｃ．Ｉ．ピグメントオレンジ３１、同４３；Ｃ．Ｉ．ピグメントイエロー１、同２、同３、同４、同５、同６、同７、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同２３、同２４、同３４、同３５、同３７、同４２、同５３、同５５、同６５、同７３、同７４、同７５、同８１、同８３、同９３、同９４、同９５、同９７、同９８、同１００、同１０１、同１０４、同１０８、同１０９、同１１０、同１１３、同１１４、同１１６、同１１７、同１２０、同１２８、同１２９、同１３３、同１３８、同１３９、同１４７、同１５０、同１５１、同１５３、同１５４、同１５５、同１５６、同１６７、同１７２、同１７３、同１８０、同１８５、同１９５；Ｃ．Ｉ．バットイエロー１、同３、同２０等のイエロー系顔料などが挙げられる。
　シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は２種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を２種以上用いる場合、これらの色材の混合割合（または配合割合）としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
　封止用シート１１における可視光（波長：３８０ｎｍ～８００ｎｍ）による光線透過率（可視光透過率）としては、特に制限されないが、例えば、２０％～０％の範囲であることが好ましく、さらに好ましくは１０％～０％、特に好ましくは５％～０％である。封止用シート１１の可視光透過率を、２０％以下とすることにより、印字視認性を良好とすることができる。また光線通過による半導体素子へ悪影響を防止することができる。
　封止用シート１１の可視光線透過率（％）は、厚さ（平均厚さ）：１０μｍの封止用シート１１を作製し、該封止用シート１１（厚さ：１０μｍ）に、商品名「ＵＶ－２５５０」（島津製作所製）を用いて、波長：３８０ｎｍ～８００ｎｍの可視光線を所定の強度で照射する。この照射により封止用シート１１を透過した可視光線の光強度を測定し、次式により算出することができる。
　可視光線透過率（％）＝（（封止用シート１１の透過後の可視光線の光強度）／（可視光線の初期の光強度））×１００
　なお、光線透過率（％）の前記算出方法は、厚さが１０μｍでない封止用シート１１の光線透過率（％）の算出にも適用することができる。具体的には、ランベルトベールの法則により、１０μｍでの吸光度Ａ１０を下記の通り算出することができる。
　Ａ１０＝α×Ｌ１０×Ｃ　（１）
　（式中、Ｌ１０は光路長、αは吸光係数、Ｃは試料濃度を表す）
　また、厚さＸ（μｍ）での吸光度ＡＸは下記式（２）により表すことができる。
　ＡＸ＝α×ＬＸ×Ｃ　（２）
　更に、厚さ２０μｍでの吸光度Ａ２０は下記式（３）により表すことができる。
　Ａ１０＝－ｌｏｇ１０Ｔ１０　（３）
　（式中、Ｔ１０は厚さ１０μｍでの光線透過率を表す）
　前記式（１）～（３）より、吸光度ＡＸは、
　ＡＸ＝Ａ１０×（ＬＸ／Ｌ１０）
＝－［ｌｏｇ１０（Ｔ１０）］×（ＬＸ／Ｌ１０）
と表すことができる。これにより、厚さＸ（μｍ）での光線透過率ＴＸ（％）は、下記により算出することができる。
　ＴＸ＝１０－ＡＸ
　但し、ＡＸ＝－［ｌｏｇ１０（Ｔ１０）］×（ＬＸ／Ｌ１０）
　本実施形態では、封止用シートの光線透過率（％）を求める際の封止用シートの厚さ（平均厚さ）は１０μｍであるが、この封止用シートの厚さは、あくまでも封止用シートの光線透過率（％）を求める際の厚さであり、本発明における封止用シートが１０μｍであることを意味するものではない。
　封止用シート１１の光線透過率（％）は、樹脂成分の種類やその含有量、着色剤（顔料や染料など）の種類やその含有量、充填材の種類やその含有量などによりコントロールすることができる。
　なお、封止用シート１１には、上記の各成分以外に必要に応じて、他の添加剤を適宜配合できる。
　封止用シート１１の厚さは、特に限定されないが、封止用シートとして使用する観点、及び、半導体チップ２３を好適に埋め込みできる観点から、例えば、５０μｍ～２０００μｍ、好ましくは、７０μｍ～１２００μｍ、より好ましくは１００μｍ～７００μｍとすることができる。
　封止用シート１１の製造方法は特に限定されないが、封止用シート１１を形成するための樹脂組成物の混練物を調製し、得られた混練物を塗工する方法や、得られた混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに封止用シート１１を作製できるので、半導体チップ５３が揮発した溶剤により影響を受けることを抑制することができる。
　具体的には、後述の各成分をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物を塗工又は塑性加工によりシート状にする。混練条件として、温度は、上述の各成分の軟化点以上であることが好ましく、例えば３０～１５０℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは４０～１４０℃、さらに好ましくは６０～１２０℃である。時間は、例えば１～３０分間、好ましくは５～１５分間である。
　混練は、減圧条件下（減圧雰囲気下）で行うことが好ましい。これにより、脱気できるとともに、混練物への気体の侵入を防止できる。減圧条件下の圧力は、好ましくは０．１ｋｇ／ｃｍ２以下、より好ましくは０．０５ｋｇ／ｃｍ２以下である。減圧下の圧力の下限は特に限定されないが、例えば、１×１０－４ｋｇ／ｃｍ２以上である。
　混練物を塗工して封止用シート１１を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塗工することが好ましい。塗工方法としては特に制限されず、バーコート法、ナイフコート法，スロットダイ法等を挙げることができる。塗工時の温度としては、上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０～１５０℃、好ましくは５０～１４０℃、さらに好ましくは７０～１２０℃である。
　混練物を塑性加工して封止用シート１１を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などなどが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０～１５０℃、好ましくは５０～１４０℃、さらに好ましくは７０～１２０℃である。
　なお、封止用シート１１は、適当な溶剤に封止用シート１１を形成するための樹脂等を溶解、分散させてワニスを調整し、このワニスを塗工して得ることもできる。
　次に、両面セパレータ付き封止用シート１０を用いた半導体装置の製造方法について説明する。
　本実施形態に係る半導体装置の製造方法は、
　半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体を準備する工程Ａと、
　前記に記載の両面セパレータ付き封止用シートを準備する工程Ｂと、
　前記両面セパレータ付き封止用シートから前記セパレータＡを剥離して片面セパレータ付き封止用シートを得る工程Ｃと、
　前記片面セパレータ付き封止用シートの前記セパレータＢを剥離した側の面と前記積層体の前記半導体チップの面とが対向するように、前記片面セパレータ付き封止用シートを、前記積層体の前記半導体チップ上に配置する工程Ｄと、
　前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｅと、
　前記セパレータＢを剥離する工程Ｆとを少なくとも有する。
　すなわち、本実施形態では、本発明における「半導体チップが支持体上に固定された積層体」が、「半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体」である場合について説明する。本実施形態は、いわゆる、チップオンウエハ方式の半導体装置の製造方法である。
　図２～図１０は、本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
　［準備工程］
　本実施形態に係る半導体装置の製造方法では、まず、半導体チップ２３が半導体ウエハ２２の回路形成面２２ａにフリップチップボンディングされた積層体２０を準備する（工程Ａ）。第１実施形態において、半導体ウエハ２２は、本発明の「支持体」に相当する。積層体２０は、例えば、以下のようにして得られる。
　図２に示すように、まず、回路形成面２３ａを有する１又は複数の半導体チップ２３と、回路形成面２２ａを有する半導体ウエハ２２とを準備する。なお、以下では、複数の半導体チップを半導体ウエハにフリップチップボンディングする場合について説明する。半導体ウエハ２２の平面視での形状及びサイズとしては、両面セパレータ付き封止用シート１０の平面視での大きさ及び形状と同様とすることができ、例えば、直径が２００ｍｍ以上の円形とすることができる。
　次に、図３に示すように、半導体チップ２３を半導体ウエハ２２の回路形成面２２ａにフリップチップボンディングする。半導体チップ２３の半導体ウエハ２２への搭載には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。具体的には、半導体チップ２３の回路形成面２３ａに形成されたバンプ２３ｂと、半導体ウエハ２２の回路形成面２２ａに形成された電極２２ｂとを電気的に接続する。これにより、複数の半導体チップ２３が半導体ウエハ２２に実装された積層体２０が得られる。この際、半導体チップ２３の回路形成面２３ａにアンダーフィル用の樹脂シート２４が貼り付けられていてもよい。この場合、半導体チップ２３を半導体ウエハ２２にフリップチップボンディングすると、半導体チップ２３と半導体ウエハ２２との間の間隙を樹脂封止することができる。なお、アンダーフィル用の樹脂シート２４が貼り付けられた半導体チップ２３を半導体ウエハ２２にフリップチップボンディングする方法については、例えば、特開２０１３－１１５１８６号公報等に開示されているため、ここでの詳細な説明は省略する。
　［両面セパレータ付き封止用シートを準備する工程］
　また、本実施形態に係る半導体装置の製造方法では、両面セパレータ付き封止用シート１０（図１参照）を準備する（工程Ｂ）。
　［両面セパレータ付き封止用シートからセパレータＡを剥離する工程］
　工程Ｂの後、図４に示すように、両面セパレータ付き封止用シート１０からセパレータ１６ａを剥離して片面セパレータ付き封止用シート１８を得る（工程Ｃ）。なお、両面セパレータ付き封止用シート１０のセパレータ１６ｂと封止用シート１１との界面での剥離力は、セパレータ１６ａの剥離の際に剥離しない程度の剥離力で貼り付いている。
　［積層体上に片面セパレータ付き封止用シートを配置する工程］
　次に、図４に示すように、下側加熱板３２上に積層体２０を半導体チップ２３が実装された面を上にして配置するとともに、片面セパレータ付き封止用シート１８のセパレータ１６ａを剥離した側の面と積層体２０の半導体チップ２３の面とが対向するように、片面セパレータ付き封止用シート１８を、積層体２０の半導体チップ２３上に配置する（工程Ｄ）。
　この工程においては、下側加熱板３２上にまず積層体２０を配置し、その後、積層体２０上に片面セパレータ付き封止用シート１８を配置してもよく、積層体２０上に片面セパレータ付き封止用シート１８を先に積層し、その後、積層体２０と片面セパレータ付き封止用シート１８とが積層された積層物を下側加熱板３２上に配置してもよい。
　［封止体を形成する工程］
　次に、図５に示すように、下側加熱板３２と上側加熱板３４とにより熱プレスして、半導体チップ２３を封止用シート１１の埋め込み用樹脂層１４に埋め込み、半導体チップ２３が封止用シート１１に埋め込まれた封止体２８を形成する（工程Ｅ）。
　半導体チップ２３を封止用シート１１に埋め込む際の熱プレス条件としては、温度が、例えば、４０～１００℃、好ましくは５０～９０℃であり、圧力が、例えば、０．１～１０ＭＰａ、好ましくは０．５～８ＭＰａであり、時間が、例えば０．３～１０分間、好ましくは０．５～５分間である。これにより、半導体チップ２３が封止用シート１１に埋め込まれた半導体装置を得ることができる。また、封止用シート１１の半導体チップ２３及び半導体ウエハ２２への密着性および追従性の向上を考慮すると、減圧条件下においてプレスすることが好ましい。
　前記減圧条件としては、圧力が、例えば、０．１～５ｋＰａ、好ましくは、０．１～１００Ｐａであり、減圧保持時間（減圧開始からプレス開始までの時間）が、例えば、５～６００秒であり、好ましくは、１０～３００秒である。
　［剥離ライナー剥離工程］
　次に、図６に示すように、セパレータ１６ｂを剥離する（工程Ｆ）。
　［熱硬化工程］
　次に、封止用シート１１を熱硬化させる。特に、封止用シート１１を構成する埋め込み用樹脂層１４を熱硬化させる。具体的には、例えば、半導体ウエハ２２上に実装されている半導体チップ２３が封止用シート１１に埋め込まれた封止体２８全体を加熱する。
　熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは１８０分以下、より好ましくは１２０分以下である。この際、加圧することが好ましく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
　［封止用シートを研削する工程］
　次に、図７に示すように、封止体２８の封止用シート１１を研削して半導体チップ２３の裏面２３ｃを表出させる。封止用シート１１を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。
　［配線層を形成する工程］
　次に、半導体ウエハ２２における、半導体チップ２３が搭載されている側とは反対側の面を研削して、ビア（Ｖｉａ）２２ｃを形成した後（図８参照）、配線２７ａを有する配線層２７を形成する（図９参照）。半導体ウエハ２２を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。配線層２７には、配線２７ａから突出したバンプ２７ｂを形成してもよい。配線層２７を形成する方法には、セミアディティブ法や、サブトラクティブ法など、従来公知の回路基板やインターポーザの製造技術を適用することができるから、ここでの詳細な説明は省略する。
　［ダイシング工程］
　続いて、図１０に示すように、半導体チップ２３の裏面２３ｃが表出している封止体２８をダイシングする。これにより、半導体チップ２３単位での半導体装置２９を得ることができる。
　［基板実装工程］
　必要に応じて、半導体装置２９を別途の基板（図示せず）に実装する基板実装工程を行うことができる。半導体装置２９の前記別途の基板への実装には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
　以上、本実施形態に係る半導体装置の製造方法によれば、両面セパレータ付き封止用シート１０からセパレータ１６ａを剥離し、封止体２８を形成した後、セパレータ１６ｂを剥離する。両面セパレータ付き封止用シート１０は、前記式（１）を満たすため、セパレータ１６ａ及びセパレータ１６ｂを剥離する際の破れが抑制されている。従って、両面セパレータ付き封止用シート１０を用いて製造される半導体装置２９の歩留りを向上させることができる。
　本実施形態は、セパレータ１６ａを熱硬化工程の前に剥離する場合について説明したが、熱硬化工程の後に剥離してもよい。
　上述した実施形態では、本発明に係る半導体装置の製造方法が、いわゆる、チップオンウエハ方式の半導体装置の製造方法である場合について説明した。すなわち、本発明における「半導体チップが支持体上に固定された積層体」が、「半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体」である場合について説明した。
しかしながら、本発明に係る半導体装置の製造方法は、この例に限定されない。本発明の支持体は、仮固定材であり、封止体形成後に取り除かれるものであってもよい。
　その他、本発明は、上述した実施形態に限定されず、前記工程Ａ、前記工程Ｂ、前記工程Ｃ、前記工程Ｄ、前記工程Ｅ、及び、前記工程Ｆさえ行なわれればよく、それ以外の工程は任意であり、行なってもよく行なわなくてもよい。また、各工程は、本発明の趣旨に反しない範囲内において、どのような順番で行なわれてもよい。
　上述した実施形態では、両面セパレータ付き封止用シートの備える封止用シートが１層構成である場合について説明したが、本発明における封止用シートの層構成は、この例に限定されず、２層以上であってもよい。
　以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
＜封止用シートの作製＞
　実施例、比較例で使用した成分、及び、配合比について説明する。
＜成分＞
　エポキシ樹脂：新日鐵化学（株）製のＹＳＬＶ－８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
　フェノール樹脂：明和化成社製のＭＥＨ－７８５１－ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
　シランカップリング剤：信越化学社製のＫＢＭ－４０３（３－グリシドキシプロピルトリメトキシシラン）
　硬化促進剤：四国化成工業社製の２ＰＨＺ－ＰＷ（２－フェニル－４，５－ジヒドロキシメチルイミダゾール）
　熱可塑性樹脂：三菱レイヨン株式会社製のＪ－５８００（アクリルゴム系応力緩和剤）
　フィラー：電気化学工業社製のＦＢ－９４５４ＦＣ（溶融球状シリカ粉末、平均粒子径１７．６μｍ）
　カーボンブラック：三菱化学社製の＃２０（粒子径５０ｎｍ）
＜配合比＞
（１）エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基が１当量となるように配合した（全配合成分１００重量％中、エポキシ樹脂及びフェノール樹脂の合計量：９．３重量％）。
（２）エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して１．０重量部となるように硬化促進剤を配合した。
（３）有機成分（フィラーを除く全成分）１００重量％中、３０重量％となるように熱可塑性樹脂を配合した。
（４）全配合成分１００重量％中、８８重量％となるようにフィラーを配合した（樹脂シート中、７９．５体積％）。
（５）フィラー１００重量部に対して、０．１重量部のシランカップリング剤を配合した。
（６）全配合成分１００重量％中、０．３重量％となるようにカーボンブラックを配合した。
　（実施例１）
　上記記載の配合比に従い、各成分を配合し、ロール混練機により６０～１２０℃、１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、得られた混練物を、平板プレス法により、シート状に形成した後、所定の大きさにカットした。シートの厚さについては、０．２ｍｍ、０．５ｍｍ、１ｍｍ、２ｍｍのものを作成した。また、各厚さのシートについて、大きさ（平面視の大きさ）を、１ｃｍ×１ｃｍ、１０ｃｍ×１０ｃｍ、３０ｃｍ×３０ｃｍ、１ｍ×１ｍにカットし、評価用の封止用シートを得た。得られた各封止用シートの一方の面に、三菱樹脂株式会社製のシリコーン離形処理済みＭＲＵ－５０（セパレータＡに相当）を貼り付け、もう一方の面に、ユニチカ株式会社製のＴＲ６－７５（セパレータＢに相当）を貼り付けた。これにより、評価用の両面セパレータ付き封止用シートを得た。
　（実施例２）
　ユニチカ株式会社製のＴＲ６－７５の代わりに、三菱樹脂株式会社製のＭＲＵ－５０（離型処理なし）（セパレータＢに相当）を貼り付けたこと以外は実施例１と同様に評価用の両面セパレータ付き封止用シートを得た。
　（実施例３）
　ユニチカ株式会社製のＴＲ６－７５の代わりに、ユニチカ株式会社製のＴＲ１－５０（セパレータＢに相当）を張り付けたこと以外は実施例１と同様に評価用の両面セパレータ付き封止用シートを得た。
　（実施例４）
　ユニチカ株式会社製のＴＲ６－７５の代わりに、ユニチカ株式会社製のＴＲ１Ｈ－５０（セパレータＢに相当）を張り付けたこと以外は実施例１と同様に評価用の両面セパレータ付き封止用シートを得た。
　（実施例５）
　上記記載の配合比に従い、エポキシ樹脂とフェノール樹脂と熱可塑性樹脂と無機充填剤とシランカップリング剤を固形分濃度が９５％となるように有機溶剤ＭＥＫ（メチルエチルケトン）中に添加し、攪拌した。攪拌は、自転公転ミキサー（株式会社シンキー製）を用い、８００ｒｐｍ回転にて、５分間行なった。その後、上記記載の配合比に従い、さらに硬化促進剤とカーボンブラックとを添加し、固形分濃度が９０％となるようにＭＥＫを添加し、さらに８００ｒｐｍにて３分間撹拌して、塗工液を得た。
　その後、塗工液を、シリコーン離型処理済みのＭＲＵ－５０上に塗布し、１２０℃３分間、乾燥させることにより、厚さ１００μｍのシートを作製した。さらに作製したシート複数枚をロールラミネーターにて、９０℃で貼り合わせて所定の厚みとし、さらに、所定の大きさにカットし、評価用の封止用シートを得た。具体的には、実施例１と同様のサイズの評価用の封止用シートを得た。得られた各封止用シートの一方の面に、三菱樹脂株式会社製のシリコーン離形処理済みＭＲＵ－５０（セパレータＡに相当）を貼り付け、もう一方の面に、ユニチカ株式会社製のＴＲ６－７５（セパレータＢに相当）を貼り付けた。
　（実施例６）
　ユニチカ株式会社製のＴＲ６－７５の代わりに、三菱樹脂株式会社製のＭＲＵ－５０（離型処理なし）（セパレータＢに相当）を貼り付けたこと以外は実施例５と同様に評価用の両面セパレータ付き封止用シートを得た。
　（実施例７）
　ユニチカ株式会社製のＴＲ６－７５の代わりに、ユニチカ株式会社製のＴＲ１－５０（セパレータＢに相当）を張り付けたこと以外は実施例５と同様に評価用の両面セパレータ付き封止用シートを得た。
　（実施例８）
　ユニチカ株式会社製のＴＲ６－７５の代わりに、ユニチカ株式会社製のＴＲ１Ｈ－５０（セパレータＢに相当）を張り付けたこと以外は実施例５と同様に評価用の両面セパレータ付き封止用シートを得た。
　（比較例１）
　封止用シートの厚みを２．０ｍｍ、大きさを１０ｍ×１０ｍとしたこと以外は実施例１と同様に評価用の両面セパレータ付き封止用シートを得た。
　（比較例２）
　封止用シートの厚みを２．０ｍｍ、大きさを１０ｍ×１０ｍとしたこと以外は実施例５と同様に評価用の両面セパレータ付き封止用シートを得た。
　＜セパレータの剥離力の測定＞
　両面セパレータ付き封止用シートから、セパレータ（セパレータＢに相当するもの）を引き剥がし、封止用シートとセパレータ（セパレータＢ）との間の剥離力Ｆ２を測定した。
具体的には、下記条件にて引き剥がしを行い、その際の荷重の最大荷重（測定初期のピークトップを除いた荷重の最大値）を測定し、この最大荷重を樹脂シートとセパレータ間の剥離力（Ｎ／２０ｍｍ幅）として求めた。その後、Ｆ２（Ｎ／２０ｍｍ）×Ａ（ｍ２）×ｔ（ｍｍ）を算出した。結果を表１～表３に示す。
　なお、封止用シートと、シリコーン離形処理済みＭＲＵ－５０（セパレータＡに相当）との間の剥離力Ｆ１は、０．０１６Ｎ／２０ｍｍ幅であった。
　　（剥離力の測定条件）
使用装置：オートグラフＡＧＳ－Ｊ（島津製作所社製）
温度：２３℃
剥離角度：１８０°
引張速度：３００ｍｍ／ｍｉｎ
Figure JPOXMLDOC01-appb-T000001
  
Figure JPOXMLDOC01-appb-T000002
  
Figure JPOXMLDOC01-appb-T000003
  
 
　（評価）
　実施例１～８、比較例１～２によって作製した評価用の両面セパレータ付き封止用シートから、シリコーン離形処理済みＭＲＵ－５０（セパレータＡに相当）を先に剥がし、次に剥離力の異なる各々のセパレータ（セパレータＢに相当）を剥離した。その結果、封止用シートに割れや破れが生じていないものを○、割れや破れの少なくともいずれかが生じていれば×として評価を行った。結果を表４～表６に示す。
 
 
Figure JPOXMLDOC01-appb-T000004
  
Figure JPOXMLDOC01-appb-T000005
  
Figure JPOXMLDOC01-appb-T000006
  
 
１０　両面セパレータ付き封止用シート
１１　封止用シート
１８　片面セパレータ付き封止用シート
１６ａ　セパレータ（セパレータＡ）
１６ｂ　セパレータ（セパレータＢ）
２０、５０　積層体
２２　半導体ウエハ
２３　半導体チップ
２８　封止体
２９　半導体装置

Claims (2)

  1. 　封止用シートと、
    　前記封止用シートの一方の面に積層されたセパレータＡと、
    　前記封止用シートの他方の面に積層されたセパレータＢと
    を備え、
    　前記封止用シートと前記セパレータＡとの間の剥離力をＦ１、前記封止用シートと前記セパレータＢとの間の剥離力をＦ２、前記封止用シートの厚みをｔ、前記封止用シートの面積をＡとしたときに、下記（１）の関係を満たすことを特徴とする両面セパレータ付き封止用シート。
    （１）　　０＜Ｆ２（Ｎ／２０ｍｍ）×Ａ（ｍ２）×ｔ（ｍｍ）＜１０．０（ただし、Ｆ１＜Ｆ２を満たす。）
  2. 　半導体チップが支持体上に固定された積層体を準備する工程Ａと、
    　請求項１に記載の両面セパレータ付き封止用シートを準備する工程Ｂと、
    　前記両面セパレータ付き封止用シートから前記セパレータＡを剥離して片面セパレータ付き封止用シートを得る工程Ｃと、
    　前記片面セパレータ付き封止用シートの前記セパレータＢを剥離した側の面と前記積層体の前記半導体チップの面とが対向するように、前記片面セパレータ付き封止用シートを、前記積層体の前記半導体チップ上に配置する工程Ｄと、
    　前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｅと、
    　前記セパレータＢを剥離する工程Ｆとを有することを特徴とする半導体装置の製造方法。
PCT/JP2014/083928 2013-12-26 2014-12-22 両面セパレータ付き封止用シート、及び、半導体装置の製造方法 WO2015098851A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/106,909 US20170040187A1 (en) 2013-12-26 2014-12-22 Sealing sheet provided with double-sided separator, and method for manufacturing semiconductor device
SG11201605151TA SG11201605151TA (en) 2013-12-26 2014-12-22 Sealing sheet provided with double-sided separator, and method for manufacturing semiconductor device
CN201480069830.8A CN105874582B (zh) 2013-12-26 2014-12-22 双面带有隔片的密封用片、以及半导体装置的制造方法
KR1020167015175A KR20160101911A (ko) 2013-12-26 2014-12-22 양면 세퍼레이터 부착 봉지용 시트 및 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013270259A JP6272690B2 (ja) 2013-12-26 2013-12-26 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2013-270259 2013-12-26

Publications (1)

Publication Number Publication Date
WO2015098851A1 true WO2015098851A1 (ja) 2015-07-02

Family

ID=53478705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/083928 WO2015098851A1 (ja) 2013-12-26 2014-12-22 両面セパレータ付き封止用シート、及び、半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20170040187A1 (ja)
JP (1) JP6272690B2 (ja)
KR (1) KR20160101911A (ja)
CN (1) CN105874582B (ja)
SG (1) SG11201605151TA (ja)
TW (1) TWI643294B (ja)
WO (1) WO2015098851A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017088759A (ja) * 2015-11-11 2017-05-25 リンテック株式会社 接着シート
WO2018150893A1 (ja) * 2017-02-17 2018-08-23 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
JP6960276B2 (ja) 2017-08-31 2021-11-05 リンテック株式会社 樹脂シート、半導体装置、および樹脂シートの使用方法
JP2019046897A (ja) 2017-08-31 2019-03-22 リンテック株式会社 樹脂シートおよび半導体装置
JP6676593B2 (ja) 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置
US20210345484A1 (en) * 2018-10-22 2021-11-04 Toyobo Co., Ltd. Method for manufacturing device connected body, and device connected body
JP7200961B2 (ja) 2020-03-06 2023-01-10 味の素株式会社 半導体装置の製造方法、及び、樹脂シート

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
WO2005117093A1 (ja) * 2004-05-27 2005-12-08 Lintec Corporation 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP2010153434A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 電子部品の製造方法及び製造装置
JP2012224062A (ja) * 2011-04-22 2012-11-15 Shin-Etsu Chemical Co Ltd 樹脂積層体、及び半導体装置とその製造方法
JP2013038410A (ja) * 2011-07-13 2013-02-21 Ajinomoto Co Inc 半導体パッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
US20070025441A1 (en) * 2005-07-28 2007-02-01 Nokia Corporation Method, module, device and system for rate control provision for video encoders capable of variable bit rate encoding
US20120224062A1 (en) * 2009-08-07 2012-09-06 Light Blue Optics Ltd Head up displays
JP2011228637A (ja) * 2010-03-30 2011-11-10 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5385247B2 (ja) * 2010-12-03 2014-01-08 信越化学工業株式会社 ウエハモールド材及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327623A (ja) * 2003-04-23 2004-11-18 Three M Innovative Properties Co 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
WO2005117093A1 (ja) * 2004-05-27 2005-12-08 Lintec Corporation 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP2010153434A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 電子部品の製造方法及び製造装置
JP2012224062A (ja) * 2011-04-22 2012-11-15 Shin-Etsu Chemical Co Ltd 樹脂積層体、及び半導体装置とその製造方法
JP2013038410A (ja) * 2011-07-13 2013-02-21 Ajinomoto Co Inc 半導体パッケージ

Also Published As

Publication number Publication date
CN105874582A (zh) 2016-08-17
JP6272690B2 (ja) 2018-01-31
TW201532212A (zh) 2015-08-16
CN105874582B (zh) 2019-08-02
JP2015126133A (ja) 2015-07-06
US20170040187A1 (en) 2017-02-09
SG11201605151TA (en) 2016-08-30
TWI643294B (zh) 2018-12-01
KR20160101911A (ko) 2016-08-26

Similar Documents

Publication Publication Date Title
JP6272690B2 (ja) 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6216180B2 (ja) 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
CN102382585B (zh) 倒装芯片型半导体背面用膜、半导体背面用条状膜的生产方法和倒装芯片型半导体器件
WO2015015979A1 (ja) 半導体装置の製造方法、及び、封止用シート
TWI607050B (zh) 保護膜形成用薄膜、以及附保護膜的晶片及其製造方法
WO2015025661A1 (ja) 封止用シート、及び、半導体装置の製造方法
WO2015098852A1 (ja) 電子部品装置の製造方法、及び、電子部品封止用シート
WO2015002048A1 (ja) 半導体装置の製造方法
WO2015037458A1 (ja) 半導体装置の製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
WO2016117268A1 (ja) 封止用シート
WO2015033867A1 (ja) 半導体装置の製造方法
WO2015015980A1 (ja) 半導体装置の製造方法
US10074582B2 (en) Sealing sheet
WO2015053081A1 (ja) 半導体装置の製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015220350A (ja) 半導体装置の製造方法
JP2015126060A (ja) 半導体装置の製造方法
JP2019083342A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14874960

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167015175

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15106909

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14874960

Country of ref document: EP

Kind code of ref document: A1