JP6302801B2 - 封止用シート - Google Patents

封止用シート Download PDF

Info

Publication number
JP6302801B2
JP6302801B2 JP2014179311A JP2014179311A JP6302801B2 JP 6302801 B2 JP6302801 B2 JP 6302801B2 JP 2014179311 A JP2014179311 A JP 2014179311A JP 2014179311 A JP2014179311 A JP 2014179311A JP 6302801 B2 JP6302801 B2 JP 6302801B2
Authority
JP
Japan
Prior art keywords
sealing sheet
sealing
sheet
chip
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014179311A
Other languages
English (en)
Other versions
JP2016054211A (ja
Inventor
石井　淳
淳 石井
豪士 志賀
豪士 志賀
智絵 飯野
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014179311A priority Critical patent/JP6302801B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to CN201580047044.2A priority patent/CN106796922A/zh
Priority to EP15837854.7A priority patent/EP3190612A4/en
Priority to US15/507,923 priority patent/US10074582B2/en
Priority to PCT/JP2015/073544 priority patent/WO2016035577A1/ja
Priority to SG11201701446YA priority patent/SG11201701446YA/en
Priority to TW104128692A priority patent/TW201612283A/zh
Publication of JP2016054211A publication Critical patent/JP2016054211A/ja
Application granted granted Critical
Publication of JP6302801B2 publication Critical patent/JP6302801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Description

本発明は、封止用シートに関する。
従来、基板などに固定された１又は複数の半導体チップ上に封止用シートを配置し、その後、加熱下で加圧することにより半導体チップを封止用シートに埋め込む半導体装置の製造方法が知られている（例えば、特許文献１参照）。
特開２００６−１９７１４号公報
上述した半導体装置の製造方法では、封止用シートが流動することにより半導体チップが封止用シートに埋め込まれる。しかしながら、封止用シートの流動性が不足していると、封止体の外周付近において、ボイドやフィラー偏析が発生するおそれがある。
本発明は上述した課題に鑑みてなされたものであり、その目的は、半導体チップが封止用シートに埋め込まれた封止体を形成する際に、ボイドやフィラー偏析が発生することを抑制することが可能な封止用シートを提供することにある。
本願発明者等は、下記の構成を採用することにより、前記の課題を解決できることを見出して本発明を完成させるに至った。
すなわち、本発明は、封止用シートであって、９０℃での粘度が１Ｐａ・ｓ〜５００００Ｐａ・ｓの範囲内にあることを特徴とする。
本発明に係る封止用シートによれば、９０℃での粘度が５００００Ｐａ・ｓ以下であるため、半導体チップを封止用シートに好適に埋め込むことができる。また、９０℃での粘度が５００００Ｐａ・ｓ以下であり、ある程度の流動性を有するため、形成される封止体の外周付近において、ボイドやフィラー偏析が発生することを抑制することができる。また、９０℃での粘度が５００００Ｐａ・ｓ以下であるため、低圧で半導体チップを封止用シートに埋め込むことができる。従って、高圧をかけるための大型の封止体形成用の装置を用いなくても、簡便な装置で封止体を形成することができる。また、９０℃での粘度が１Ｐａ・ｓ以上であるため、封止体形成時の圧力により封止用シートを構成する樹脂がシート面方向に大きく流されることを抑制することができる。
前記構成においては、縦７ｍｍ×横７ｍｍ、厚み２００μｍの半導体チップが、縦２０個×横２０個、チップ実装間隔（チップの端とチップの端との間隔）３ｍｍで実装された縦２２ｃｍ×横２２ｃｍのチップ積層ガラスキャリア上に、縦２２ｃｍ×横２２ｃｍのサイズに切り出した封止用シートを重ねた後、プレス圧力１ＭＰａ、プレス温度９０℃、プレス時間１２０秒で平板プレスした際の寸法の変化率が、平板プレス前を基準として２０％以下であることが好ましい。
前記寸法変化率が２０％以下であると、封止体形成時の圧力により封止用シートを構成する樹脂がシート面方向に大きく流されることをより抑制することができる。
本発明によれば、半導体チップが封止用シートに埋め込まれた封止体を形成する際に、ボイドやフィラー偏析が発生することを抑制することが可能な封止用シートを提供することができる。
本実施形態に係る封止用シートの断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 （ａ）は、ボイド評価にて用いたチップ積層ガラスキャリアを説明するための正面図であり、（ｂ）は、その平面図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。ただし、本発明は以下の実施形態のみに限定されるものではない。
（封止用シート）
図１は、本実施形態に係る封止用シートの断面模式図である。
封止用シート４０は、９０℃での粘度が１Ｐａ・ｓ〜５００００Ｐａ・ｓの範囲内にあることが好ましく、１０〜３５０００Ｐａ・ｓの範囲内であることがより好ましく、４０〜１００００Ｐａ・ｓの範囲内であることがさらに好ましい。封止用シート４０の９０℃での粘度が５００００Ｐａ・ｓ以下であるため、半導体チップ５３（図２参照）を封止用シート４０に好適に埋め込むことができる。また、９０℃での粘度が５００００Ｐａ・ｓ以下であり、ある程度の流動性を有するため、形成される封止体５８（図４参照）の外周付近において、ボイドやフィラー偏析が発生することを抑制することができる。また、９０℃での粘度が５００００Ｐａ・ｓ以下であるため、低圧で半導体チップ５３を封止用シート４０に埋め込むことができる。従って、高圧をかけるための大型の封止体形成用の装置を用いなくても、簡便な装置で封止体を形成することができる。また、９０℃での粘度が１Ｐａ・ｓ以上であるため、封止体形成時の圧力により封止用シート４０を構成する樹脂がシート面方向に大きく流されることを抑制することができる。封止用シート４０の９０℃での粘度を上記数値範囲内にコントロールする方法としては、例えば、有機成分の配合や充填材添加量を制御すること等が挙げられる。
封止用シート４０は、縦７ｍｍ×横７ｍｍ、厚み２００μｍの半導体チップが、縦２０個×横２０個、チップ実装間隔（チップの端とチップの端との間隔）３ｍｍで実装された縦２２ｃｍ×横２２ｃｍのチップ積層ガラスキャリア上に、縦２２ｃｍ×横２２ｃｍのサイズに切り出した封止用シートを重ねた後、プレス圧力１ＭＰａ、プレス温度９０℃、プレス時間１２０秒で平板プレスした際の寸法の変化率が、平板プレス前を基準として２０％以下であることが好ましく、１０〜１５％の範囲内であることがより好ましく、５〜１０％の範囲内であることがさらに好ましい。封止用シート４０の前記寸法変化率が２０％以下であると、封止体形成時の圧力により封止用シートを構成する樹脂がシート面方向に大きく流されることをより抑制することができる。具体的な寸法変化率の測定方法は、実施例記載の方法による。
封止用シート４０の構成材料は、エポキシ樹脂、及び、硬化剤としてのフェノール樹脂を含むことが好ましい。これにより、良好な熱硬化性が得られる。
前記エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
前記フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
前記フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
封止用シート４０中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２．５重量％以上が好ましく、３．０重量％以上がより好ましい。２．５重量％以上であると、半導体チップ５３に対する接着力が良好に得られる。封止用シート４０中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましく、１０重量％以下がより好ましい。２０重量％以下であると、吸湿性を低減できる。
封止用シート４０は、熱可塑性樹脂を含んでもよい。これにより、未硬化時のハンドリング性や、硬化物の低応力性が得られる。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。なかでも、低応力性、低吸水性という観点から、スチレン−イソブチレン−スチレンブロック共重合体が好ましい。
封止用シート４０中の熱可塑性樹脂の含有量は、１．５重量％以上、２．０重量％以上とすることができる。１．５重量％以上であると、柔軟性、可撓性が得られる。封止用シート４０中の熱可塑性樹脂の含有量は、６重量％以下が好ましく、４重量％以下がより好ましい。４重量％以下であると、半導体チップ５３との接着性が良好である。
封止用シート４０は、無機充填剤を含むことが好ましい。
前記無機充填剤は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。
シリカとしては、シリカ粉末が好ましく、溶融シリカ粉末がより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末が好ましい。なかでも、平均粒径が１〜３０μｍの範囲のものが好ましく、３〜２５μｍの範囲のものがより好ましい。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
封止用シート４０中の前記無機充填剤の含有量は、封止用シート４０全体に対して、７５〜９５重量％であることが好ましく、より好ましくは、７８〜９５重量％である。前記無機充填剤の含有量が封止用シート４０全体に対して７５重量％以上であると、熱膨張率を低く抑えられることにより，熱衝撃よる機械的な破壊を抑制することができる。一方、前記無機充填剤の含有量が封止用シート４０全体に対して９５重量％以下であると、柔軟性、流動性、接着性がより良好となる。
封止用シート４０は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物；２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物；などが挙げられる。なかでも、混練時の温度上昇によっても硬化反応が急激に進まず、封止用シート４０を良好に作製できるという理由から、２−フェニル−４，５−ジヒドロキシメチルイミダゾールが好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して０．１〜５重量部が好ましい。
封止用シート４０は、難燃剤成分を含んでいてもよい。これにより、部品ショートや発熱などにより発火した際の、燃焼拡大を低減できる。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン系難燃剤などを用いることができる。
封止用シート４０は、シランカップリング剤を含むことが好ましい。シランカップリング剤としては特に限定されず、３−グリシドキシプロピルトリメトキシシランなどが挙げられる。
封止用シート４０中のシランカップリング剤の含有量は、０．１〜３重量％が好ましい。０．１重量％以上であると、硬化物の強度が十分得られ吸水率を低くできる。３重量％以下であると、アウトガス量を低くできる。
封止用シート４０は、着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。着色された封止用シート４０は、優れたマーキング性を有しているので、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報（文字情報、図形情報など）を、優れた視認性で視認することが可能になる。更に、封止用シート４０は、製品別に色分けすることも可能である。封止用シート４０を有色にする場合（無色・透明ではない場合）、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
封止用シート４０を着色する際には、目的とする色に応じて、色材（着色剤）を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は２種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
なお、封止用シート４０には、上記の各成分以外に必要に応じて、他の添加剤を適宜配合できる。
封止用シート４０の厚さは、特に限定されないが、封止用シートとして使用する観点、及び、埋め込み工程（後述する工程Ｄ）後に半導体チップ５３を好適に埋め込みできる観点から、例えば、５０μｍ〜２０００μｍ、好ましくは、７０μｍ〜１２００μｍ、より好ましくは１００μｍ〜７００μｍとすることができる。
封止用シート４０の製造方法は特に限定されないが、封止用シート４０を形成するための樹脂組成物の混練物を調製し、得られた混練物を塗工する方法や、得られた混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに封止用シート４０を作製できるので、半導体チップ５３が揮発した溶剤により影響を受けることを抑制することができる。
具体的には、各成分をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物を塗工又は塑性加工によりシート状にする。混練条件として、温度は、上述の各成分の軟化点以上であることが好ましく、例えば３０〜１５０℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃である。時間は、例えば１〜３０分間、好ましくは５〜１５分間である。
混練は、減圧条件下（減圧雰囲気下）で行うことが好ましい。これにより、脱気できるとともに、混練物への気体の侵入を防止できる。減圧条件下の圧力は、好ましくは０．１ｋｇ／ｃｍ２以下、より好ましくは０．０５ｋｇ／ｃｍ２以下である。減圧下の圧力の下限は特に限定されないが、例えば、１×１０−４ｋｇ／ｃｍ２以上である。
混練物を塗工して封止用シート４０を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塗工することが好ましい。塗工方法としては特に制限されず、バーコート法、ナイフコート法，スロットダイ法等を挙げることができる。塗工時の温度としては、上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
混練物を塑性加工して封止用シート４０を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などなどが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは５０〜１４０℃、さらに好ましくは７０〜１２０℃である。
なお、封止用シート４０は、適当な溶剤に封止用シート４０を形成するための樹脂等を溶解、分散させてワニスを調整し、このワニスを塗工して得ることもできる。
（半導体装置の製造方法）
本実施の形態に係る半導体装置の製造方法について、図２〜図９を参照しながら以下に説明する。図２〜図９は、本実施形態に係る半導体装置の製造方法を説明するための断面模式図である。以下ではまず、いわゆるＦａｎ−ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）と呼称される半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、
半導体チップが仮固定材上に仮固定された積層体を準備する工程Ａと、
封止用シートを準備する工程Ｂと、
前記封止用シートを前記積層体の前記半導体チップ上に配置する工程Ｃと、
前記半導体チップを前記封止用シートに埋め込み、前記半導体チップが前記封止用シートに埋め込まれた封止体を形成する工程Ｄとを少なくとも含む。
［積層体準備工程］
図２に示すように、本実施形態に係る半導体装置の製造方法では、まず、半導体チップ５３が仮固定材６０上に仮固定された積層体５０を準備する（工程Ａ）。積層体５０は、例えば、以下の仮固定材準備工程と半導体チップ仮固定工程とにより得られる。
＜仮固定材準備工程＞
仮固定材準備工程では、支持基材６０ｂ上に熱膨張性粘着剤層６０ａが積層された仮固定材６０を準備する（図２参照）。なお、熱膨張性粘着剤層に代えて、放射線硬化型粘着剤層を用いることもできる。本実施形態では、熱膨張性粘着剤層を備える仮固定材６０について説明する。ただし、支持基材上に熱膨張性粘着剤層が積層された仮固定材については、特開２０１４−０１５４９０号公報等に詳細に記載されているので、以下では、簡単に説明することとする。
（熱膨張性粘着剤層）
熱膨張性粘着剤層６０ａは、ポリマー成分と、発泡剤とを含む粘着剤組成物により形成することができる。ポリマー成分（特にベースポリマー）としては、アクリル系ポリマー（「アクリルポリマーＡ」と称する場合がある）を好適に用いることができる。アクリルポリマーＡとしては、（メタ）アクリル酸エステルを主モノマー成分として用いたものが挙げられる。前記（メタ）アクリル酸エステルとしては、例えば、（メタ）アクリル酸アルキルエステル（例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、ｓｅｃ−ブチルエステル、ｔ−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、２−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数１〜３０、特に炭素数４〜１８の直鎖状又は分岐鎖状のアルキルエステル等）及び（メタ）アクリル酸シクロアルキルエステル（例えば、シクロペンチルエステル、シクロヘキシルエステル等）などが挙げられる。これらの（メタ）アクリル酸エステルは単独で又は２種以上を併用してもよい。
なお、前記アクリルポリマーＡは、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記（メタ）アクリル酸エステルと共重合可能な他の単量体成分に対応する単位を含んでいてもよい。
アクリルポリマーＡの重量平均分子量は、特に制限されないが、好ましくは３５万〜１００万、更に好ましくは４５万〜８０万程度である。
熱膨張性粘着剤層６０ａは、前述のように、熱膨張性を付与するための発泡剤を含有している。そのため、仮固定材６０の熱膨張性粘着剤層６０ａ上に封止体５８が形成された状態で（図５参照）、任意な時に仮固定材６０を少なくとも部分的に加熱して、該加熱された熱膨張性粘着剤層６０ａの部分に含有されている発泡剤を発泡及び／又は膨張させることにより、熱膨張性粘着剤層６０ａが少なくとも部分的に膨張し、この熱膨張性粘着剤層６０ａの少なくとも部分的な膨張により、該膨張した部分に対応した粘着面（封止体５８との界面）が凹凸状に変形して、該熱膨張性粘着剤層６０ａと封止体５８との接着面積が減少し、これにより、両者間の接着力が減少し、封止体５８を仮固定材６０から剥離させることができる（図６参照）。
（発泡剤）
熱膨張性粘着剤層６０ａにおいて用いられている発泡剤としては、特に制限されず、公知の発泡剤から適宜選択することができる。発泡剤は単独で又は２種以上組み合わせて使用することができる。発泡剤としては、熱膨張性微小球を好適に用いることができる。
（熱膨張性微小球）
熱膨張性微小球としては、特に制限されず、公知の熱膨張性微小球（種々の無機系熱膨張性微小球や、有機系熱膨張性微小球など）から適宜選択することができる。熱膨張性微小球としては、混合操作が容易である観点などより、マイクロカプセル化されている発泡剤を好適に用いることができる。このような熱膨張性微小球としては、例えば、イソブタン、プロパン、ペンタンなどの加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた微小球などが挙げられる。前記殻は、熱溶融性物質や熱膨張により破壊する物質で形成される場合が多い。前記殻を形成する物質として、例えば、塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホンなどが挙げられる。
熱膨張性粘着剤層の厚さは、特に制限されず、接着力の低減性などにより適宜に選択することができ、例えば、５μｍ〜３００μｍ（好ましくは２０μｍ〜１５０μｍ）程度である。
なお、熱膨張性粘着剤層は単層、複層の何れであってもよい。
本実施形態では、熱膨張性粘着剤層には、各種添加剤（例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていても良い。
（支持基材）
支持基材６０ｂは、仮固定材６０の強度母体となる薄板状部材である。支持基材６０ｂの材料としては取り扱い性や耐熱性等を考慮して適宜選択すればよく、例えばＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料、ガラスやシリコンウェハ等を用いることができる。これらの中でも、耐熱性や強度、再利用可能性等の観点から、ＳＵＳプレートが好ましい。
支持基材６０ｂの厚さは目的とする強度や取り扱い性を考慮して適宜選択することができ、好ましくは１００〜５０００μｍであり、より好ましくは３００〜２０００μｍである。
（仮固定材の形成方法）
仮固定材６０は、支持基材６０ｂ上に熱膨張性粘着剤層６０ａを形成することにより得られる。熱膨張性粘着剤層は、例えば、粘着剤と、発泡剤（熱膨張性微小球など）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤、発泡剤（熱膨張性微小球など）、および必要に応じて溶媒やその他の添加剤を含む混合物を、支持基材６０ｂ上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して熱膨張性粘着剤層を形成し、これを支持基材６０ｂ上に転写（移着）する方法などにより、熱膨張性粘着剤層を形成することができる。
（熱膨張性粘着剤層の熱膨張方法）
本実施形態では、熱膨張性粘着剤層は、加熱により熱膨張させることができる。加熱処理方法としては、例えば、ホットプレート、熱風乾燥機、近赤外線ランプ、エアードライヤーなどの適宜な加熱手段を利用して行うことができる。加熱処理時の加熱温度は、熱膨張性粘着剤層中の発泡剤（熱膨張性微小球など）の発泡開始温度（熱膨張開始温度）以上であればよいが、加熱処理の条件は、発泡剤（熱膨張性微小球など）の種類等による接着面積の減少性、支持基材、半導体チップを含む封止体等の耐熱性、加熱方法（熱容量、加熱手段等）などにより適宜設定できる。一般的な加熱処理条件としては、温度１００℃〜２５０℃で、１秒間〜９０秒間（ホットプレートなど）または５分間〜１５分間（熱風乾燥機など）である。なお、加熱処理は使用目的に応じて適宜な段階で行うことができる。また、加熱処理時の熱源としては、赤外線ランプや加熱水を用いることができる場合もある。
＜半導体チップ仮固定工程＞
半導体チップ仮固定工程では、準備した仮固定材６０上に複数の半導体チップ５３をその回路形成面５３ａが仮固定材６０に対向するように配置し、仮固定する（図２参照）。半導体チップ５３の仮固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
半導体チップ５３の配置のレイアウトや配置数は、仮固定材６０の形状やサイズ、目的とするパッケージの生産数などに応じて適宜設定することができ、例えば、複数行で、かつ複数列のマトリックス状に整列させて配置することができる。積層体５０（仮固定材６０）の平面視での形状及びサイズとしては、特に限定されないが、例えば、各辺の長さがそれぞれ３００ｍｍ以上の矩形や、各辺の長さがそれぞれ５００ｍｍ以上の矩形とすることができる。以上、積層体準備工程の一例を示した。
［封止用シートを準備する工程］
また、本実施形態に係る半導体装置の製造方法では、図１に示すように、封止用シート４０を準備する（工程Ｂ）。封止用シート４０は、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどの剥離ライナー４１上に積層された状態で準備してもよい。
［封止用シートと積層体とを配置する工程］
封止用シートを準備する工程の後、図３に示すように、下側加熱板６２上に積層体５０を半導体チップ５３が仮固定された面を上にして配置するとともに、積層体５０の半導体チップ５３が仮固定された面上に封止用シート４０を配置する（工程Ｃ）。この工程においては、下側加熱板６２上にまず積層体５０を配置し、その後、積層体５０上に封止用シート４０を配置してもよく、積層体５０上に封止用シート４０を先に積層し、その後、積層体５０と封止用シート４０とが積層された積層物を下側加熱板６２上に配置してもよい。
［封止体を形成する工程］
次に、図４に示すように、下側加熱板６２と上側加熱板６４とにより熱プレスして、半導体チップ５３を封止用シート４０に埋め込み、半導体チップ５３が封止用シート４０に埋め込まれた封止体５８を形成する（工程Ｄ）。封止用シート４０は、半導体チップ５３及びそれに付随する要素を外部環境から保護するための封止樹脂として機能することとなる。これにより、仮固定材６０上に仮固定されている半導体チップ５３が封止用シート４０に埋め込まれた封止体５８が得られる。
具体的に、半導体チップ５３を封止用シート４０に埋め込む際の熱プレス条件としては、温度が、好ましくは４０〜１５０℃、より好ましくは６０〜１２０℃であり、圧力が、例えば、０．１〜１０ＭＰａ、好ましくは０．５〜８ＭＰａであり、時間が、例えば０．３〜１０分間、好ましくは０．５〜５分間である。また、熱プレス方法としては、平行平板プレスやロールプレスが挙げられる。なかでも、平行平板プレスが好ましい。
ここで、本実施形態では、９０℃での粘度が５００００Ｐａ・ｓ以下の封止用シート４０を用いている。そのため、従来に比較して低圧で半導体チップ５３を封止用シート４０に埋め込むことができる。従って、上記数値範囲の中でも特に、５ＭＰａ以下、３ＭＰａ以下、１．５ＭＰａ以下、０．７５ＭＰａ以下という低圧であっても、半導体チップ５３を封止用シート４０に好適に埋め込むことができる。
これにより、半導体チップ５３が封止用シート４０に埋め込まれた半導体装置を得ることができる。また、封止用シート４０の半導体チップ５３及び仮固定材６０への密着性および追従性の向上を考慮すると、減圧条件下においてプレスすることが好ましい。
前記減圧条件としては、圧力が、例えば、０．１〜５ｋＰａ、好ましくは、０．１〜１００Ｐａであり、減圧保持時間（減圧開始からプレス開始までの時間）が、例えば、５〜６００秒であり、好ましくは、１０〜３００秒である。
［剥離ライナー剥離工程］
次に、剥離ライナー４１を剥離する（図５参照）。
［熱硬化工程］
次に、封止用シート４０を熱硬化させる。具体的には、例えば、仮固定材６０上に仮固定されている半導体チップ５３が封止用シート４０に埋め込まれた封止体５８全体を加熱する。
熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは１８０分以下、より好ましくは１２０分以下である。また、必要に応じて加圧してもよく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
［熱膨張性粘着剤層剥離工程］
次に、図６に示すように、仮固定材６０を加熱して熱膨張性粘着剤層６０ａを熱膨張させることにより、熱膨張性粘着剤層６０ａと封止体５８との間で剥離を行う。あるいは、支持基材６０ｂと熱膨張性粘着剤層６０ａとの界面で剥離を行い、その後、熱膨張性粘着剤層６０ａと封止体５８との界面で熱膨張による剥離を行うという手順も好適に採用することができる。いずれも場合であっても、熱膨張性粘着剤層６０ａ加熱して熱膨張させその粘着力を低下させることで、熱膨張性粘着剤層６０ａと封止体５８との界面での剥離を容易に行うことができる。熱膨張の条件としては、上述の「熱膨張性粘着剤層の熱膨張方法」の欄の条件を好適に採用することができる。特に、熱膨張性粘着剤層は、前記熱硬化工程における加熱では剥離せず、この熱膨張性粘着剤層剥離工程における加熱において剥離する構成であることが好ましい。
［封止用シートを研削する工程］
次に、必要に応じて、図７に示すように、封止体５８の封止用シート４０を研削して半導体チップ５３の裏面５３ｃを表出させる。封止用シート４０を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。
（再配線形成工程）
本実施形態ではさらに、封止体５８の半導体チップ５３の回路形成面５３ａに再配線６９を形成する再配線形成工程を含むことが好ましい。再配線形成工程では、上記仮固定材６０の剥離後、上記露出した半導体チップ５３と接続する再配線６９を封止体５８上に形成する（図８参照）。
再配線の形成方法としては、例えば、露出している半導体チップ５３上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線６９を形成することができる。
かかる後に、再配線６９及び封止体５８上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
（バンプ形成工程）
次いで、形成した再配線６９上にバンプ６７を形成するバンピング加工を行ってもよい（図８参照）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。
（ダイシング工程）
最後に、半導体チップ５３、封止用シート４０及び再配線６９などの要素からなる積層体のダイシングを行う（図９参照）。これにより、チップ領域の外側に配線を引き出した半導体装置５９を得ることができる。
上述した実施形態では、「積層体」が、「半導体チップ５３が仮固定材６０上に仮固定された積層体５０」である場合について説明した。しかしながら、本発明における「積層体」は、この例に限定されず、ある程度の強度を有する支持体に半導体チップが固定されたものであればよい。すなわち、「積層体」が、「半導体チップが支持体上に固定された積層体」であればよい。本発明における「積層体」の他の例としては、例えば、「半導体チップが半導体ウエハの回路形成面にフリップチップボンディングされた積層体」（いわゆる、チップオンウエハ）や、「半導体チップが有機基板に搭載された積層体」を挙げることができる。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
（製造例１）
＜封止用シートの作製＞
下記の［製造例１の配合］の配合比に従い、各成分を配合し、混練りしたのちにシート化することによって、厚さ３００μｍの封止用シートＡを作製した。
［製造例１の配合］
エポキシ樹脂１（新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ）：２５．８部
エポキシ樹脂２（三菱化学社製のエピコート８２８）：２３．０部
フェノール樹脂３（明和化成社製のＭＥＨ−７８００）：５１．４部
熱可塑性樹脂２（ナガセケムテックス社製のＳＧ−Ｐ３）：４５．２部
無機充填剤３（株式会社アドマテック製のＳＯ−２５Ｒ（球状シリカ））：１３５６．７部
シランカップリング剤１（信越化学社製のＫＢＭ−４０３）：１．４部
顔料１（三菱化学社製の＃２０）：４．５部
硬化促進剤１（四国化成工業社製の２ＰＨＺ−ＰＷ）：１．０部
製造例２〜３で使用した成分について説明する。
エポキシ樹脂１：新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｐ．軟化点８０℃）
フェノール樹脂１：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノール樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
熱可塑性樹脂１：三菱レイヨン株式会社製のＪ−５８００（アクリルゴム系応力緩和剤）
無機充填剤１：電気化学社製のＦＢ９４５４（フィラー）
シランカップリング剤１：信越化学社製のＫＢＭ−４０３（３−グリシドキシプロピルトリメトキシシラン）
顔料１（カーボンブラック）：三菱化学社製の＃２０（粒子径５０ｎｍ）
硬化促進剤１：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール）
（製造例２）
＜封止用シートの作製＞
表１に記載の配合比に従い、各成分を配合し、混練りしたのちにシート化することによって、厚さ３００μｍの封止用シートＢを作製した。
（製造例３）
＜封止用シートの作製＞
表１に記載の配合比に従い、各成分を配合し、混練りしたのちにシート化することによって、厚さ３００μｍの封止用シートＣを作製した。
Figure 0006302801
（製造例４）
＜封止用シートの作製＞
下記の［製造例４の配合］の配合比に従い、各成分を配合し、混練りしたのちにシート化することによって、厚さ３００μｍの封止用シートＤを作製した。
［製造例４の配合］
エポキシ樹脂１（新日鐵化学（株）製のＹＳＬＶ−８０ＸＹ）：３４．９部
エポキシ樹脂２（三菱化学社製の８２８）：３３．８部
フェノール樹脂２（明和化成社製のＭＥＨ−７５００−３Ｓ）：３１．３部
無機充填剤２（電気化学工業（株）製の５ＳＤＣ）：５４２．３部
無機充填剤３（株式会社アドマテック製のＳＯ−２５Ｒ（球状シリカ））：１４４．２部
シランカップリング剤１（信越化学社製のＫＢＭ−４０３）：０．７部
顔料１（三菱化学社製の＃２０）：２．４部
硬化促進剤１（四国化成工業社製の２ＰＨＺ−ＰＷ）：１．０部
（粘度の測定）
粘弾性測定装置ＡＲＥＳ（レオメトリックス・サイエンティフィック社製）を用いて各サンプル（封止用シートＡ〜Ｄ）の９０℃での粘度を測定した。測定条件は、下記の通りである。結果を表２に示す。
＜測定条件＞
パラレルプレート：８ｍｍφ、
周波数：１Ｈｚ
ひずみ：５％
９０℃定温測定
測定時間：５分
（寸法変化率の測定）
封止用シートＡ〜Ｄについて寸法変化率を測定した。具体的には、まず、封止用シートを縦２２ｃｍ×横２２ｃｍのサイズに切り出した。また、縦７ｍｍ×横７ｍｍ、厚み２００μｍの半導体チップが、縦２０個×横２０個、チップ実装間隔（チップの端とチップの端との間隔）３ｍｍで実装された縦２２ｃｍ×横２２ｃｍのチップ積層ガラスキャリアを準備した。
次に、準備したチップ積層ガラスキャリア上に、切り出した封止用シートを重ねた後、プレス圧力１ＭＰａ、プレス温度９０℃、プレス時間１２０秒で平板プレスし、封止用シートの一辺に平行であり、且つ、封止用シートの中央を通過する線上の封止用シートの長さ（寸法）を測った。封止前（平板プレス前）を基準として寸法の変化率を求めた。寸法の変化率が平板プレス前を基準として２０％以下である場合を〇、２０％より大きい場合を×として評価した。結果を表２に示す。なお、変化率の基準を２０％としたのは、２０％以下であれば封止体の外周付近において、ボイドやフィラー偏析が発生しづらいとの理由による。
Figure 0006302801
（ボイド、及び、フィラー偏析評価）
図１０（ａ）は、ボイド評価にて用いたチップ積層ガラスキャリアを説明するための正面図であり、図１０（ｂ）は、その平面図である。
まず、縦５０ｍｍ×横５０ｍｍ×厚さ７ｍｍのガラスプレートを準備した。次に、ガラスプレート上に、縦３個×横３個でチップを配置し、チップ積層ガラスキャリアとした（図１０（ａ）及び図１０（ｂ）参照）。チップは、縦７ｍｍ×横７ｍｍ×厚さ２００μｍのチップＡ、縦７ｍｍ×横７ｍｍ×厚さ５００μｍのチップＢ、縦７ｍｍ×横７ｍｍ×厚さ７８０μｍのチップＣの３種類を用いた。また、チップの配置間隔（図１０（ｂ）中のＸ）は、０．１ｍｍ、１ｍｍ、３ｍｍ、５ｍｍの４パターンとした。チップの種類とチップ間隔との組み合わせについて、表３に示した。
Figure 0006302801
準備したチップ積層ガラスキャリア上に、準備した封止用シートを配置し、真空プレス装置（商品名「ＶＡＣＵＵＭ ＡＣＥ」、ミカドテクノス社製）を用いて熱プレスし、封止体を得た。
チップ積層ガラスキャリアと、封止用シートと、熱プレス時の圧力との組み合わせを変えて、熱プレスを行なった。チップ積層ガラスキャリアと、封止用シートと、熱プレス時の圧力との組み合わせを表４〜表６に示す。なお、熱プレス時の圧力以外の条件は、いずれも、真空度１０Ｐａ、プレス温度９０℃、プレス時間１２０秒とした。
その後、目視およびマイクロスコープによる表面観察や断面観察によりボイド、及び、フィラー偏析を確認した。その結果、ボイドおよびフィラー偏析が観察されなかった場合を〇、ボイド、フィラー偏析の少なくともいずれかが観察された場合を×として評価した。結果を表４〜表６に示す。
Figure 0006302801
Figure 0006302801
Figure 0006302801
４０ 封止用シート
５０ 積層体
５３ 半導体チップ
５８ 封止体
５９ 半導体装置
６０ 仮固定材

Claims (1)

  1. ９０℃での粘度が１Ｐａ・ｓ〜５００００Ｐａ・ｓの範囲内にあり、
    縦７ｍｍ×横７ｍｍ、厚み２００μｍの半導体チップが、縦２０個×横２０個、チップ実装間隔（チップの端とチップの端との間隔）３ｍｍで実装された縦２２ｃｍ×横２２ｃｍのチップ積層ガラスキャリア上に、縦２２ｃｍ×横２２ｃｍのサイズに切り出した封止用シートを重ねた後、プレス圧力１ＭＰａ、プレス温度９０℃、プレス時間１２０秒で平板プレスした際の寸法の変化率が、平板プレス前を基準として２０％以下であることを特徴とする封止用シート。
JP2014179311A 2014-09-03 2014-09-03 封止用シート Active JP6302801B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014179311A JP6302801B2 (ja) 2014-09-03 2014-09-03 封止用シート
EP15837854.7A EP3190612A4 (en) 2014-09-03 2015-08-21 Sealing sheet
US15/507,923 US10074582B2 (en) 2014-09-03 2015-08-21 Sealing sheet
PCT/JP2015/073544 WO2016035577A1 (ja) 2014-09-03 2015-08-21 封止用シート
CN201580047044.2A CN106796922A (zh) 2014-09-03 2015-08-21 密封用片
SG11201701446YA SG11201701446YA (en) 2014-09-03 2015-08-21 Sealing sheet
TW104128692A TW201612283A (en) 2014-09-03 2015-08-31 Sealing sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014179311A JP6302801B2 (ja) 2014-09-03 2014-09-03 封止用シート

Publications (2)

Publication Number Publication Date
JP2016054211A JP2016054211A (ja) 2016-04-14
JP6302801B2 true JP6302801B2 (ja) 2018-03-28

Family

ID=55439643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014179311A Active JP6302801B2 (ja) 2014-09-03 2014-09-03 封止用シート

Country Status (7)

Country Link
US (1) US10074582B2 (ja)
EP (1) EP3190612A4 (ja)
JP (1) JP6302801B2 (ja)
CN (1) CN106796922A (ja)
SG (1) SG11201701446YA (ja)
TW (1) TW201612283A (ja)
WO (1) WO2016035577A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158184B2 (ja) * 2018-06-28 2022-10-21 日東電工株式会社 封止用シートおよび電子素子装置の製造方法
US10777531B2 (en) * 2018-12-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package contact structure, semiconductor package and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
JP5309352B2 (ja) * 2011-02-15 2013-10-09 Ｔｄｋ株式会社 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP5837381B2 (ja) 2011-09-28 2015-12-24 日東電工株式会社 半導体装置の製造方法
JP2014103257A (ja) * 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP2014107397A (ja) * 2012-11-27 2014-06-09 Nitto Denko Corp 半導体装置の製造方法
JP6251575B2 (ja) * 2013-01-23 2017-12-20 日東電工株式会社 シート状の電子部品封止用熱硬化性樹脂組成物、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
JP2014152302A (ja) * 2013-02-13 2014-08-25 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物、半導体装置の製造方法及び半導体装置
JP2014179593A (ja) 2013-02-15 2014-09-25 Nitto Denko Corp 半導体素子用封止シート、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10074582B2 (en) 2018-09-11
CN106796922A (zh) 2017-05-31
EP3190612A1 (en) 2017-07-12
US20170287800A1 (en) 2017-10-05
WO2016035577A1 (ja) 2016-03-10
SG11201701446YA (en) 2017-03-30
TW201612283A (en) 2016-04-01
JP2016054211A (ja) 2016-04-14
EP3190612A4 (en) 2017-09-27

Similar Documents

Publication Publication Date Title
JP6313165B2 (ja) 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
TWI619180B (zh) 半導體裝置之製造方法及密封用片材
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP5893250B2 (ja) チップ用保護膜形成用シート、半導体チップの製造方法および半導体装置
TW201532151A (zh) 半導體封裝之製造方法
WO2016117268A1 (ja) 封止用シート
WO2016080116A1 (ja) 半導体装置の製造方法
JP6302801B2 (ja) 封止用シート
KR20170084016A (ko) 밀봉용 시트 및 반도체 장치
JP2015053408A (ja) 半導体装置の製造方法
KR102370954B1 (ko) 세퍼레이터를 갖는 밀봉용 시트 및 반도체 장치의 제조 방법
JP2015126129A (ja) 電子部品パッケージの製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TWI822962B (zh) 具第1保護膜之工件加工物的製造方法
WO2015053081A1 (ja) 半導体装置の製造方法
JP2015126060A (ja) 半導体装置の製造方法
JP2023020205A (ja) 半導体素子封止用積層体、及び、半導体装置の製造方法
WO2016080164A1 (ja) 封止用シート、及び、半導体装置
JP2015220350A (ja) 半導体装置の製造方法
JP2014229768A (ja) 電子部品装置の製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法
JP2015126131A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170724

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171226

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180305

R150 Certificate of patent or registration of utility model

Ref document number: 6302801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250