TW201532151A - 半導體封裝之製造方法 - Google Patents

半導體封裝之製造方法 Download PDF

Info

Publication number
TW201532151A
TW201532151A TW103145325A TW103145325A TW201532151A TW 201532151 A TW201532151 A TW 201532151A TW 103145325 A TW103145325 A TW 103145325A TW 103145325 A TW103145325 A TW 103145325A TW 201532151 A TW201532151 A TW 201532151A
Authority
TW
Taiwan
Prior art keywords
resin sheet
thermosetting resin
wafer
semiconductor wafer
semiconductor package
Prior art date
Application number
TW103145325A
Other languages
English (en)
Inventor
Kosuke Morita
Tsuyoshi Ishizaka
Jun Ishii
Goji Shiga
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201532151A publication Critical patent/TW201532151A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明提供一種可獲得表面平滑性優異之密封體、且可省略對密封體之樹脂部分進行磨削之步驟的半導體封裝之製造方法。 本發明係關於一種半導體封裝之製造方法，其包括如下步驟：對積層體進行加壓而形成具備半導體晶片及覆蓋上述半導體晶片之熱硬化性樹脂片材之密封體，該積層體具備具有支持板、積層於上述支持板上之暫時固定材料及暫時固定於上述暫時固定材料上之上述半導體晶片的晶片暫時固定體、配置於上述晶片暫時固定體上之上述熱硬化性樹脂片材、以及90℃之拉伸儲存模數為200MPa以上且配置於上述熱硬化性樹脂片材上之隔離件。

Description

半導體封裝之製造方法
本發明係關於一種半導體封裝之製造方法。
於密封半導體晶片時，有時使用熱硬化性樹脂片材(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-7028號公報
於製造半導體封裝之情形時，有時進行如下步驟：利用密封樹脂覆蓋半導體晶片而形成密封樹脂體，繼而使密封樹脂體之樹脂部分硬化，其後，對密封樹脂體之由密封樹脂構成之面進行磨削，而提高表面平滑性。若可省略對密封樹脂體進行磨削之步驟，則可高效率地製造半導體封裝。
本發明之目的在於解決上述問題，提供一種可獲得表面平滑性優異之密封樹脂體(具體而言為下述密封體、密封構造體)、且可省略對密封樹脂體之樹脂部分進行磨削之步驟的半導體封裝之製造方法。
第1本發明係關於一種半導體封裝之製造方法，其包括如下步驟：對積層體進行加壓，而形成具備半導體晶片及覆蓋上述半導體晶 片之熱硬化性樹脂片材之密封體，該積層體具備具有支持板、積層於上述支持板上之暫時固定材料及暫時固定於上述暫時固定材料上之上述半導體晶片的晶片暫時固定體、配置於上述晶片暫時固定體上之上述熱硬化性樹脂片材、以及90℃之拉伸儲存模數為200MPa以上且配置於上述熱硬化性樹脂片材上之隔離件。
於第1本發明中，使用於利用熱硬化性樹脂片材被覆半導體晶片時之一般溫度附近即90℃下拉伸儲存模數較高之隔離件。並且，介隔隔離件對熱硬化性樹脂片材等進行加壓而獲得密封體。因此，可抑制加壓時之隔離件之變形，對於密封體之與隔離件相接之面，可抑制因隔離件之變形所導致之表面平滑性之降低。因此，可獲得表面平滑性優異之密封體。由於密封體之表面平滑性優異，故而可省略對樹脂部分進行磨削之步驟。
於第1本發明中，由於介隔隔離件對熱硬化性樹脂片材等進行加壓，故而於以平行平板方式進行加壓時，可防止熱硬化性樹脂片材附著於壓製機。
上述隔離件之厚度較佳為35μm~200μm。
上述隔離件之表面粗糙度(Ra)較佳為300nm以下。若為300nm以下，則可藉由雷射標記而形成視認性優異之標記。
於上述形成密封體之步驟中，較佳為以0.5MPa~10MPa對上述積層體進行加壓。
於上述形成密封體之步驟中，較佳為於加熱下對上述積層體進行加壓。藉此，可容易地形成密封體。
於上述形成密封體之步驟中，較佳為於70℃~100℃下對上述積層體進行加壓。藉此，可容易地形成密封體。
第1本發明之半導體封裝之製造方法較佳為進而包括：將上述密封體冷卻直至成為60℃以下之步驟；及於冷卻後自上述密封體剝離上 述隔離件之步驟。藉由於冷卻後剝離隔離件，可防止表面平滑性之降低。
第1本發明之半導體封裝之製造方法較佳為進而包括：將上述密封體加熱，而形成上述熱硬化性樹脂片材硬化而成之硬化體之步驟；及自上述硬化體剝離上述暫時固定材料之步驟。
第1本發明之半導體封裝之製造方法較佳為進而包括：於上述硬化體之與上述暫時固定材料相接之面上形成再配線層，而形成再配線體之步驟。
較佳為進而包括：將上述再配線體單片化而獲得半導體封裝之步驟。
第2本發明係關於一種半導體封裝之製造方法，其包括如下步驟：對積層構造體進行加壓，而形成具備半導體晶圓、安裝於上述半導體晶圓上之半導體晶片及覆蓋上述半導體晶片之熱硬化性樹脂片材的密封構造體，該積層構造體具備具有半導體晶圓及安裝於上述半導體晶圓上之半導體晶片的安裝有晶片之晶圓、配置於上述安裝有晶片之晶圓上之熱硬化性樹脂片材、以及90℃之拉伸儲存模數為200MPa以上且配置於上述熱硬化性樹脂片材上之隔離件。
根據第1及第2本發明之半導體封裝之製造方法，可獲得表面平滑性優異之密封樹脂體，且可省略對密封樹脂體之樹脂部分進行磨削之步驟。
1‧‧‧積層體
2‧‧‧積層構造體
11‧‧‧晶片暫時固定體
11a‧‧‧支持板
11b‧‧‧暫時固定材料
12‧‧‧熱硬化性樹脂片材
13‧‧‧隔離件
14‧‧‧半導體晶片
14a‧‧‧電極墊
14b‧‧‧凸塊
15‧‧‧底填充材料
21‧‧‧安裝有晶片之晶圓
21a‧‧‧半導體晶圓
21b‧‧‧電極
21c‧‧‧貫通電極
41‧‧‧下側加熱板
42‧‧‧上側加熱板
51‧‧‧密封體
52‧‧‧硬化體
53‧‧‧再配線體
54‧‧‧半導體封裝
61‧‧‧緩衝塗膜
62‧‧‧掩膜
63‧‧‧光阻
64‧‧‧鍍敷圖案
65‧‧‧再配線
66‧‧‧保護膜
67‧‧‧電極
68‧‧‧凸塊
69‧‧‧再配線層
71‧‧‧密封構造體
72‧‧‧硬化構造體
73‧‧‧磨削面
74‧‧‧再配線構造體
75‧‧‧半導體封裝
81‧‧‧再配線層
82‧‧‧再配線
83‧‧‧凸塊
圖1係表示將積層體配置於下側加熱板與上側加熱板之間之狀態之概略的剖視圖。
圖2係表示以平行平板方式對積層體進行熱壓之情況之概略的剖視圖。
圖3係表示自藉由熱壓所獲得之密封體剝離了隔離件之情況之概略的剖視圖。
圖4係將暫時固定材料剝離後之密封體之概略剖視圖。
圖5係表示於硬化體上形成有緩衝塗膜之情況之概略的剖視圖。
圖6係表示於緩衝塗膜上配置有掩膜之狀態下於緩衝塗膜上形成開口之情況之概略的剖視圖。
圖7係表示去除掩膜後之情況之概略的剖視圖。
圖8係表示於籽晶層上形成有光阻之情況之概略的剖視圖。
圖9係表示於籽晶層上形成有鍍敷圖案之情況之概略的剖視圖。
圖10係表示完成了再配線之情況之概略的剖視圖。
圖11係表示於再配線上形成有保護膜之情況之概略的剖視圖。
圖12係表示於保護膜上形成有開口之情況之概略的剖視圖。
圖13係表示於再配線上形成有電極之情況之概略的剖視圖。
圖14係表示於電極上形成有凸塊之情況之概略的剖視圖。
圖15係將再配線體單片化而獲得之半導體封裝之概略剖視圖。
圖16係表示將積層構造體配置於下側加熱板與上側加熱板之間之狀態之概略的剖視圖。
圖17係表示以平行平板方式對積層構造體進行熱壓之情況之概略的剖視圖。
圖18係表示自藉由熱壓所獲得之密封構造體剝離隔離件之情況之概略的剖視圖。
圖19係表示藉由對晶圓面進行磨削而形成磨削面之情況之概略的剖視圖。
圖20係藉由於磨削面上形成再配線層而獲得之再配線構造體之概略剖視圖。
圖21係將再配線構造體單片化而獲得之半導體封裝之概略剖視 圖。
以下揭示實施方式對本發明進行詳細說明，但本發明並不僅限於該等實施方式。
[實施方式1]
於實施方式1之方法中，可製造Fan-out(扇出)型晶圓級封裝(WLP)。
如圖1所示，積層體1具備晶片暫時固定體11、配置於晶片暫時固定體11上之熱硬化性樹脂片材12及配置於熱硬化性樹脂片材12上之隔離件13。積層體1係配置於下側加熱板41與上側加熱板42之間。
晶片暫時固定體11具備支持板11a、積層於支持板11a上之暫時固定材料11b、暫時固定於暫時固定材料11b上之半導體晶片14。
作為支持板11a之材料並無特別限定，例如為SUS等金屬材料、聚醯亞胺、聚醯胺醯亞胺、聚醚醚酮、聚醚碸等塑膠材料等。
作為暫時固定材料11b並無特別限定，就可容易地剝離之理由而言，通常使用熱發泡性黏著劑等熱剝離性黏著劑等。
半導體晶片14具備形成有電極墊14a之電路形成面。於晶片暫時固定體11中，為半導體晶片14之電路形成面與暫時固定材料11b相接之狀態。
關於熱硬化性樹脂片材12於下文進行詳細說明。
隔離件13之90℃之拉伸儲存模數為200MPa以上，較佳為300MPa以上。由於為200MPa以上，故而可抑制被覆半導體晶片14時之隔離件13之變形。隔離件13之90℃之拉伸儲存模數之上限並無特別限定。隔離件13之90℃之拉伸儲存模數例如為5000MPa以下。
再者，90℃之拉伸儲存模數可藉由實施例中記載之方法而測定。
隔離件13之表面粗糙度(Ra)較佳為300nm以下，更佳為200nm以下。若為300nm以下，則可藉由雷射標記而形成視認性優異之標記。隔離件13之表面粗糙度(Ra)之下限並無特別限定。隔離件13之表面粗糙度(Ra)例如為20nm以上。
再者，表面粗糙度(Ra)可藉由實施例中記載之方法而測定。
作為隔離件13，可較佳地使用聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯等。
隔離件13之厚度並無特別限定，較佳為35μm以上，更佳為50μm以上。若為35μm以上，則可防止隔離件13之因彎曲所導致之變形，可獲得良好之成形物。又，隔離件13之厚度較佳為200μm以下，更佳為100μm以下。若為200μm以下，則因切斷加工性容易而實用性優異。
如圖2所示，使用下側加熱板41及上側加熱板42以平行平板方式對積層體1進行熱壓，而形成密封體51。
熱壓之溫度較佳為70℃以上，更佳為80℃以上，進而較佳為85℃以上。若為70℃以上，則熱硬化性樹脂片材12熔融而可無空隙地密封。熱壓之溫度較佳為100℃以下，更佳為95℃以下。若為100℃以下，則可抑制成形物之翹曲。
對積層體1進行熱壓之壓力較佳為0.5MPa以上，更佳為1MPa以上。若為0.5MPa以上，則可無空隙地密封。又，對積層體1進行熱壓之壓力較佳為10MPa以下，更佳為8MPa以下。若為10MPa以下，則可於不對半導體晶片14造成較大損傷之情況下密封。
熱壓之時間較佳為0.3分鐘以上，更佳為0.5分鐘以上。又，熱壓之時間較佳為10分鐘以下，更佳為5分鐘以下。
熱壓較佳為於減壓環境下進行。藉由於減壓環境下進行熱壓，可減少空隙，可將凹凸良好地掩埋。作為減壓條件，壓力例如為0.1 ~5kPa，較佳為0.1~100Pa。
藉由對積層體1進行熱壓而獲得之密封體51具備半導體晶片14及覆蓋半導體晶片14之熱硬化性樹脂片材12。密封體51與暫時固定材料11b及隔離件13相接。
繼而，將密封體51冷卻直至成為60℃以下。冷卻方法並無特別限定，例如有將密封體51放置於常溫下之方法等。較佳為將密封體51冷卻直至成為40℃以下。
如圖3所示，於冷卻後自密封體51剝離隔離件13。藉由於冷卻後剝離隔離件13，可防止表面平滑性降低。
繼而，藉由將密封體51加熱而使熱硬化性樹脂片材12硬化，從而形成硬化體52。
加熱溫度較佳為100℃以上，更佳為120℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下。加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為180分鐘以下，更佳為120分鐘以下。較佳為於將密封體51加熱時進行加壓，壓力較佳為0.1MPa以上，更佳為0.5MPa以上。另一方面，上限較佳為10MPa以下，更佳為5MPa以下。
如圖4所示，將暫時固定材料11b加熱而降低暫時固定材料11b之黏著力後，自硬化體52剝離暫時固定材料11b。藉此，露出電極墊14a。
如圖5所示，於硬化體52之與暫時固定材料11b相接之面上形成緩衝塗膜61。作為緩衝塗膜61，可使用感光性聚醯亞胺、感光性聚苯并唑(PBO)等。
如圖6所示，藉由於緩衝塗膜61上配置有掩膜62之狀態下進行曝光、顯影、蝕刻，而於緩衝塗膜61上形成開口，從而使電極墊14a露出。
繼而，如圖7所示，去除掩膜62。
繼而，於緩衝塗膜61及電極墊14a上形成籽晶層。
如圖8所示，於籽晶層上形成光阻63。
如圖9所示，藉由電解鍍銅等鍍敷法於籽晶層上形成鍍敷圖案64。
如圖10所示，於去除光阻63後，對籽晶層進行蝕刻，而完成再配線65。
如圖11所示，於再配線65上形成保護膜66。作為保護膜66，可使用感光性聚醯亞胺、感光性聚苯并唑(PBO)等。
如圖12所示，於保護膜66上形成開口，使位於保護膜66之下方之再配線65露出。藉此，於硬化體52上完成包含再配線65之再配線層69，而獲得具備硬化體52、及形成於硬化體52上之再配線層69之再配線體53。
如圖13所示，於露出之再配線65上形成電極(UBM：Under Bump Metal，凸塊下金屬層)67。
如圖14所示，於電極67上形成凸塊68。凸塊68經由電極67及再配線65而與電極墊14a電性連接。
如圖15所示，將再配線體53單片化(切晶)而獲得半導體封裝54。
藉由以上，可獲得於晶片區域之外側引出有配線之半導體封裝54。
(熱硬化性樹脂片材12)
對熱硬化性樹脂片材12進行說明。
熱硬化性樹脂片材12於90℃下之黏度較佳為100000Pa‧s以下，更佳為50000Pa‧s以下。若為100000Pa‧s以下，則可將凹凸良好地掩埋。熱硬化性樹脂片材12於90℃下之黏度較佳為100Pa‧s以上，更佳為500Pa‧s以上，進而較佳為1000Pa‧s以上。若為100Pa‧s以 上，則可抑制釋氣等之空隙之產生。
再者，90℃之黏度可藉由實施例中記載之方法而測定。
熱硬化性樹脂片材12為熱硬化性。熱硬化性樹脂片材12較佳為包含環氧樹脂、酚系樹脂等熱硬化性樹脂。
作為環氧樹脂並無特別限定。例如可使用三苯基甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、改性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、苯酚酚醛清漆型環氧樹脂、苯氧基樹脂等各種環氧樹脂。該等環氧樹脂可單獨使用，亦可併用2種以上。
就確保環氧樹脂之反應性之觀點而言，較佳為環氧當量為150~250且軟化點或熔點為50~130℃之於常溫下為固形者。尤其，就可靠性之觀點而言，更佳為三苯基甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂。又，較佳為雙酚F型環氧樹脂。
酚系樹脂只要為與環氧樹脂之間產生硬化反應者，則無特別限定。例如可使用苯酚酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚系樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚系樹脂可單獨使用，亦可併用2種以上。
作為酚系樹脂，就與環氧樹脂之反應性之觀點而言，較佳為使用羥基當量為70~250且軟化點為50~110℃者。就硬化反應性較高之觀點而言，可較佳地使用苯酚酚醛清漆樹脂。又，就可靠性之觀點而言，亦可較佳地使用如苯酚芳烷基樹脂或聯苯芳烷基樹脂之低吸濕性者。
熱硬化性樹脂片材12中之環氧樹脂及酚系樹脂之合計含量較佳為5重量%以上。若為5重量%以上，則可良好地獲得對半導體晶片14等之接著力。熱硬化性樹脂片材12中之環氧樹脂及酚系樹脂之合計含量較佳為40重量%以下，更佳為20重量%以下。若為40重量%以下， 則可將吸濕性抑制得較低。
關於環氧樹脂與酚系樹脂之調配比率，就硬化反應性之觀點而言，較佳為以相對於環氧樹脂中之環氧基1當量而酚系樹脂中之羥基之合計成為0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
熱硬化性樹脂片材12較佳為包含硬化促進劑。
作為硬化促進劑，只要為使環氧樹脂與酚系樹脂進行硬化者，則無特別限定，例如可列舉：2-甲基咪唑(商品名：2MZ)、2-十一烷基咪唑(商品名：C11-Z)、2-十七烷基咪唑(商品名：C17Z)、1,2-二甲基咪唑(商品名：1.2DMZ)、2-乙基-4-甲基咪唑(商品名：2E4MZ)、2-苯基咪唑(商品名：2PZ)、2-苯基-4-甲基咪唑(商品名：2P4MZ)、1-苄基-2-甲基咪唑(商品名：1B2MZ)、1-苄基-2-苯基咪唑(商品名：1B2PZ)、1-氰乙基-2-甲基咪唑(商品名：2MZ-CN)、1-氰乙基-2-十一烷基咪唑(商品名：C11Z-CN)、1-氰乙基-2-苯基咪唑鎓偏苯三酸酯(商品名：2PZCNS-PW)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-對稱三(商品名：2MZ-A)、2,4-二胺基-6-[2'-十一烷基咪唑基-(1')]-乙基-對稱三(商品名：C11Z-A)、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-對稱三(商品名：2E4MZ-A)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-對稱三異三聚氰酸加成物(商品名：2MA-OK)、2-苯基-4,5-二羥基甲基咪唑(商品名：2PHZ-PW)、2-苯基-4-甲基-5-羥基甲基咪唑(商品名：2P4MHZ-PW)等咪唑系硬化促進劑(均為四國化成工業(股)製造)。
其中，就抑制混練溫度下之硬化反應之理由而言，較佳為咪唑系硬化促進劑，更佳為2-苯基-4,5-二羥基甲基咪唑、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-對稱三，進而較佳為2-苯基-4,5-二羥基甲基咪唑。
硬化促進劑之含量係相對於環氧樹脂及酚系樹脂之合計100重量 份較佳為0.2重量份以上，更佳為0.5重量份以上，進而較佳為0.8重量份以上。硬化促進劑之含量係相對於環氧樹脂及酚系樹脂之合計100重量份較佳為5重量份以下，更佳為2重量份以下。
熱硬化性樹脂片材12較佳為包含熱塑性樹脂(彈性體)。
作為熱塑性樹脂，可列舉：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸系樹脂、PET或PBT等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯三嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS樹脂)等。該等熱塑性樹脂可單獨使用，或併用2種以上。
熱硬化性樹脂片材12中之熱塑性樹脂之含量較佳為1重量%以上。若為1重量%以上，則可賦予柔軟性、可撓性。熱硬化性樹脂片材12中之熱塑性樹脂之含量較佳為30重量%以下，更佳為10重量%以下，進而較佳為5重量%以下。若為30重量%以下，則可良好地獲得對半導體晶片14等之接著力。
熱硬化性樹脂片材12較佳為包含無機填充材料。藉由調配無機填充材料，可減小熱膨脹係數α。
作為無機填充材料，例如可列舉：石英玻璃、滑石、二氧化矽(熔融二氧化矽或結晶性二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼等。其中，就可良好地降低熱膨脹係數之理由而言，較佳為二氧化矽、氧化鋁，更佳為二氧化矽。作為二氧化矽，就流動性優異之理由而言，較佳為熔融二氧化矽，更佳為球狀熔融二氧化矽。
無機填充材料之平均粒徑較佳為5μm以上。若為5μm以上，則容易獲得熱硬化性樹脂片材12之可撓性、柔軟性。無機填充材料之平 均粒徑較佳為50μm以下，更佳為30μm以下。若為50μm以下，則容易將無機填充材料進行高填充率化。
再者，平均粒徑例如可藉由使用自母集團任意抽選之試樣並使用雷射繞射散射式粒度分佈測定裝置進行測定而導出。
無機填充材料較佳為經矽烷偶合劑處理(預處理)者。藉此，可提高與樹脂之濡濕性，可提高無機填充材料之分散性。
矽烷偶合劑為分子中具有水解性基及有機官能基之化合物。
作為水解性基，例如可列舉：甲氧基、乙氧基等碳數1~6之烷氧基、乙醯氧基、2-甲氧基乙氧基等。其中，就容易去除因水解而產生之醇等揮發成分之理由而言，較佳為甲氧基。
作為有機官能基，可列舉：乙烯基、環氧基、苯乙烯基、甲基丙烯醯基、丙烯醯基、胺基、醯脲基、巰基、硫醚基、異氰酸酯基等。其中，就容易與環氧樹脂、酚系樹脂反應之理由而言，較佳為環氧基。
作為矽烷偶合劑，例如可列舉：乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷等含乙烯基之矽烷偶合劑；2-(3,4-環氧環己基)乙基三甲氧基矽烷、3-縮水甘油氧基丙基甲基二甲氧基矽烷、3-縮水甘油氧基丙基三甲氧基矽烷、3-縮水甘油氧基丙基甲基二乙氧基矽烷、3-縮水甘油氧基丙基三乙氧基矽烷等含環氧基之矽烷偶合劑；對苯乙烯基三甲氧基矽烷等含苯乙烯基之矽烷偶合劑；3-甲基丙烯醯氧基丙基甲基二甲氧基矽烷、3-甲基丙烯醯氧基丙基三甲氧基矽烷、3-甲基丙烯醯氧基丙基甲基二乙氧基矽烷、3-甲基丙烯醯氧基丙基三乙氧基矽烷等含甲基丙烯醯基之矽烷偶合劑；3-丙烯醯氧基丙基三甲氧基矽烷等含丙烯醯基之矽烷偶合劑；N-2-(胺基乙基)-3-胺基丙基甲基二甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷、3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-三乙氧基矽烷基-N-(1,3-二甲基 -亞丁基)丙基胺、N-苯基-3-胺基丙基三甲氧基矽烷、N-(乙烯基苄基)-2-胺基乙基-3-胺基丙基三甲氧基矽烷等含胺基之矽烷偶合劑；3-醯脲基丙基三乙氧基矽烷等含醯脲基之矽烷偶合劑；3-巰基丙基甲基二甲氧基矽烷、3-巰基丙基三甲氧基矽烷等含巰基之矽烷偶合劑；雙(三乙氧基矽烷基丙基)四硫醚等含硫醚基之矽烷偶合劑；3-異氰酸酯基丙基三乙氧基矽烷等含異氰酸酯基之矽烷偶合劑等。
作為利用矽烷偶合劑對無機填充材料進行處理之方法並無特別限定，可列舉：於溶劑中將無機填充材料與矽烷偶合劑混合之濕式法、於氣相中對無機填充材料與矽烷偶合劑進行處理之乾式法等。
矽烷偶合劑之處理量並無特別限定，較佳為相對於未處理之無機填充材料100重量份，使用0.1~1重量份矽烷偶合劑進行處理。
熱硬化性樹脂片材12中之無機填充材料之含量較佳為20體積%以上，更佳為70體積%以上，進而較佳為74體積%以上。另一方面，無機填充材料之含量較佳為90體積%以下，更佳為85體積%以下。若為90體積%以下，則可獲得良好之凹凸追隨性。
無機填充材料之含量亦可以「重量%」為單位進行說明。代表性地，對於二氧化矽之含量，以「重量%」為單位進行說明。
由於二氧化矽通常比重為2.2g/cm3，故而二氧化矽之含量(重量%)之較佳範圍例如如下所述。
即，熱硬化性樹脂片材12中之二氧化矽之含量較佳為81重量%以上，更佳為84重量%以上。熱硬化性樹脂片材12中之二氧化矽之含量較佳為94重量%以下，更佳為91重量%以下。
氧化鋁通常比重為3.9g/cm3，故而氧化鋁之含量(重量%)之較佳範圍例如如下所述。
即，熱硬化性樹脂片材12中之氧化鋁之含量較佳為88重量%以上，更佳為90重量%以上。熱硬化性樹脂片材12中之氧化鋁之含量較 佳為97重量%以下，更佳為95重量%以下。
熱硬化性樹脂片材12除上述成分以外，亦可適當含有一般用於密封樹脂之製造之調配劑，例如阻燃劑成分、顏料、矽烷偶合劑等。
作為阻燃劑成分，例如可使用氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物；磷腈化合物等。其中，就阻燃性、硬化後之強度優異之理由而言，較佳為磷腈化合物。
作為顏料並無特別限定，可列舉碳黑等。
熱硬化性樹脂片材12之製造方法並無特別限定，較佳為將對上述各成分(例如環氧樹脂、酚系樹脂、無機填充材料及硬化促進劑等)進行混練而獲得之混練物塑性加工成片狀的方法。藉此，可將無機填充材料高填充，可將熱膨脹係數設計得較低。
具體而言，藉由利用混合輥、加壓式捏合機、擠出機等公知之混練機將環氧樹脂、酚系樹脂、無機填充材料及硬化促進劑等進行熔融混練而製備混練物，並將所獲得之混練物塑性加工成片狀。作為混練條件，溫度之上限較佳為140℃以下，更佳為130℃以下。溫度之下限較佳為上述各成分之軟化點以上，例如為30℃以上，較佳為50℃以上。混練之時間較佳為1~30分鐘。又，混練較佳為於減壓條件下(減壓環境下)進行，減壓條件下之壓力例如為1×10-4~0.1kg/cm2。
熔融混練後之混練物較佳為不冷卻而直接於高溫狀態下進行塑性加工。作為塑性加工方法並無特別限制，可列舉：平板壓製法、T型模頭擠出法、螺桿模具擠出法、輥壓延法、輥混練法、吹脹擠出法、共擠壓法、軋光成形法等。作為塑性加工溫度，較佳為上述各成分之軟化點以上，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，較佳為50~140℃，進而較佳為70~120℃。
亦較佳為以塗佈方式製造熱硬化性樹脂片材12。例如，製作含 有上述各成分之接著劑組合物溶液，並將接著劑組合物溶液以成為特定厚度之方式塗佈於基材隔離件上而形成塗膜，此後使塗膜乾燥，藉此可製造熱硬化性樹脂片材12。
作為接著劑組合物溶液所使用之溶劑並無特別限定，較佳為可使上述各成分均勻地溶解、混練或分散之有機溶劑。例如可列舉：二甲基甲醯胺、二甲基乙醯胺、N-甲基吡咯啶酮、丙酮、甲基乙基酮、環己酮等酮系溶劑、甲苯、二甲苯等。
作為基材隔離件，可使用聚對苯二甲酸乙二酯(PET)、聚乙烯、聚丙烯、或利用氟系剝離劑、丙烯酸長鏈烷基酯系剝離劑等剝離劑進行過表面塗佈之塑膠膜或紙等。作為接著劑組合物溶液之塗佈方法，例如可列舉：輥式塗佈、網版塗佈、凹版塗佈等。又，塗膜之乾燥條件並無特別限定，例如可於乾燥溫度70~160℃、乾燥時間1~5分鐘之條件下進行。
熱硬化性樹脂片材12之厚度並無特別限定，較佳為100μm以上，更佳為150μm以上。又，熱硬化性樹脂片材12之厚度較佳為2000μm以下，更佳為1000μm以下。若為上述範圍內，則可將半導體晶片14良好地密封。
如上所述，實施方式1之半導體封裝54之製造方法包括如下步驟：對積層體1進行加壓而形成具備半導體晶片14及覆蓋半導體晶片14之熱硬化性樹脂片材12之密封體51，該積層體1具備具有支持板11a、積層於支持板11a上之暫時固定材料11b及暫時固定於暫時固定材料11b上之半導體晶片14的晶片暫時固定體11、配置於晶片暫時固定體11上之熱硬化性樹脂片材12、以及90℃之拉伸儲存模數為200MPa以上且配置於熱硬化性樹脂片材12上之隔離件13。
於形成密封體51之步驟中，例如，於70℃~100℃下對積層體1進行加壓。
實施方式1之方法例如進而包括：將密封體51冷卻直至成為60℃以下之步驟。
實施方式1之方法例如進而包括：於冷卻後自密封體51剝離隔離件13之步驟。
實施方式1之方法例如進而包括：將密封體51加熱，而形成熱硬化性樹脂片材12硬化而成之硬化體52之步驟。
實施方式1之方法例如進而包括：自硬化體52剝離暫時固定材料11b之步驟。
實施方式1之方法例如進而包括：於硬化體52之與暫時固定材料11b相接之面上形成再配線層69而形成再配線體53之步驟。
實施方式1之方法例如進而包括：將再配線體53單片化而獲得半導體封裝54之步驟。
於實施方式1之方法中，使用於利用熱硬化性樹脂片材12被覆半導體晶片14時之一般溫度附近即90℃下拉伸儲存模數較高之隔離件13。並且，介隔隔離件13對熱硬化性樹脂片材12等進行加壓而獲得密封體51。因此，可抑制加壓時之隔離件13之變形，對於密封體51之與隔離件13相接之面，可抑制因隔離件13之變形所導致之表面平滑性之降低。因此，可獲得表面平滑性優異之密封體51。由於密封體51之表面平滑性優異，故而可省略對樹脂部分進行磨削之步驟。
於實施方式1之方法中，由於介隔隔離件13對熱硬化性樹脂片材12等進行加壓，故而可防止熱硬化性樹脂片材12附著於上側加熱板42。
[實施方式2]
如圖16所示，積層構造體2具備安裝有晶片之晶圓21、配置於安裝有晶片之晶圓21上之熱硬化性樹脂片材12及配置於熱硬化性樹脂片材12上之隔離件13。積層構造體2係配置於下側加熱板41與上側加熱 板42之間。
安裝有晶片之晶圓21具備半導體晶圓21a及覆晶安裝(覆晶接合)於半導體晶圓21a上之半導體晶片14。
半導體晶片14具備電路形成面(活性面)。於半導體晶片14之電路形成面上配置有凸塊14b。
半導體晶圓21a具備電路形成面。半導體晶圓21a之電路形成面包含電極21b。又，半導體晶圓21a具備於半導體晶圓21a之厚度方向上延伸之貫通電極21c。貫通電極21c與電極21b電性連接。
半導體晶片14與半導體晶圓21a經由凸塊14b及電極21b而電性連接。又，於半導體晶片14與半導體晶圓21a之間填充有底填充材料15。
如圖17所示，使用下側加熱板41及上側加熱板42以平行平板方式對積層構造體2進行熱壓，而形成密封構造體71。較佳之熱壓條件與實施方式1中所說明之熱壓條件相同。又，熱壓較佳為於減壓環境下進行。較佳之減壓條件與實施方式1中所說明之減壓條件相同。
藉由對積層構造體2進行熱壓而獲得之密封構造體71具備半導體晶圓21a、覆晶安裝於半導體晶圓21a上之半導體晶片14及覆蓋半導體晶片14之熱硬化性樹脂片材12。又，密封構造體71具備配置有半導體晶圓21a之面(晶圓面)及晶圓面之相反側之面(相反面)。相反面與隔離件13相接。
繼而，將密封構造體71冷卻直至成為60℃以下。冷卻方法並無特別限定，例如有將密封構造體71放置於常溫下之方法等。較佳為將密封構造體71冷卻直至成為40℃以下。
如圖18所示，自密封構造體71剝離隔離件13。藉由於冷卻後剝離隔離件13，可防止表面平滑性之降低。
繼而，藉由將密封構造體71加熱而使熱硬化性樹脂片材12硬 化，從而形成硬化構造體72。較佳之加熱條件與實施方式1中所說明之加熱條件相同。
如圖19所示，對硬化構造體72之晶圓面進行磨削，而使貫通電極21c露出。即，於對晶圓面進行磨削而獲得之磨削面73露出貫通電極21c。
如圖20所示，利用半加成法等在磨削面73上形成再配線層81，而形成再配線構造體74。再配線層81具有再配線82。繼而，於再配線層81上形成凸塊83。凸塊83經由再配線82、電極21b及貫通電極21c而與半導體晶片14之凸塊14b電性連接。
如圖21所示，將再配線構造體74單片化(切晶)，而獲得半導體封裝75。
(變化例1)
於實施方式2中，對安裝有晶片之晶圓21於半導體晶片14與半導體晶圓21a之間填充有底填充材料15，但於變化例1中，於半導體晶片14與半導體晶圓21a之間未填充底填充材料15。
如上所述，實施方式2之半導體封裝75之製造方法包括如下步驟：對積層構造體2進行加壓而形成具備半導體晶圓21a、安裝於半導體晶圓21a上之半導體晶片14及覆蓋半導體晶片14之熱硬化性樹脂片材12的密封構造體71，該積層構造體2具備具有半導體晶圓21a及安裝於半導體晶圓21a上之半導體晶片14之安裝有晶片之晶圓21、配置於安裝有晶片之晶圓21上之熱硬化性樹脂片材12、以及90℃之拉伸儲存模數為200MPa以上且配置於熱硬化性樹脂片材12上之隔離件13。
實施方式2之方法例如進而包括：將密封構造體71冷卻直至成為60℃以下之步驟。
實施方式2之方法例如進而包括：於冷卻後自密封構造體71剝離隔離件13之步驟。
實施方式2之方法例如進而包括：將密封構造體71加熱而形成熱硬化性樹脂片材12硬化而成之硬化構造體72之步驟。
實施方式2之方法例如進而包括：對硬化構造體72之配置有半導體晶圓21a之面進行磨削而形成磨削面73之步驟。
實施方式2之方法例如進而包括：於磨削面73上形成再配線層81而形成再配線構造體74之步驟。
實施方式2之方法例如進而包括：將再配線構造體74單片化而獲得半導體封裝75之步驟。
於實施方式2之方法中，使用於利用熱硬化性樹脂片材12被覆半導體晶片14時之一般溫度附近即90℃下拉伸儲存模數較高之隔離件13。並且，介隔隔離件13對熱硬化性樹脂片材12等進行加壓而獲得密封構造體71。因此，可抑制加壓時之隔離件13之變形，對於密封構造體71之與隔離件13相接之面，可抑制因隔離件13之變形所導致之表面平滑性之降低。因此，可獲得表面平滑性優異之密封構造體71。由於密封構造體71之表面平滑性優異，故而可省略對樹脂部分進行磨削之步驟。
於實施方式2之方法中，介隔隔離件13對熱硬化性樹脂片材12等進行加壓，故而可防止熱硬化性樹脂片材12附著於上側加熱板42。
[實施例]
以下，例示性地詳細說明本發明之較佳實施例。但是，該實施例中所記載之材料或調配量等只要無特別之限定性記載，則並非旨在將本發明之範圍僅限定於該等。
[隔離件]
對隔離件進行說明。
隔離件A：Mitsubishi Polyester Film公司製造之Diafoil MRA-50(厚度：50μm)
隔離件B：Teijin Dupont Films公司製造之Teonex Q51(厚度：50μm)
隔離件C：大倉工業公司製造之ODZ4(厚度：100μm)
對隔離件進行下述評價。將結果示於表1。
(90℃之拉伸儲存模數)
自隔離件切出短條狀之樣品(縱30mm×橫5mm)。針對該樣品，使用動態黏彈性測定裝置(Rheometric Scientific公司製造之RSAIII)於拉伸測定模式下對夾頭間距離23mm、升溫速度10℃/分鐘、25℃~200℃之拉伸儲存模數進行測定。根據測定結果求出90℃之拉伸儲存模數。
(表面粗糙度(Ra))
表面粗糙度(Ra)係根據JIS B 0601使用Veeco公司製造之非接觸三維粗糙度測定裝置(NT3300)進行測定。測定條件設為50倍，測定值係對測定資料使用中值濾波算法而求出。測定中變更測定部位而進行5次，將其等之平均值設為表面粗糙度(Ra)。
[樹脂片材]
對樹脂片材A、樹脂片材B進行說明。
(用於製作樹脂片材A之成分)
對用於製作樹脂片材A之成分進行說明。
環氧樹脂：新日鐵化學(股)製造之YSLV-80XY(雙酚F型環氧樹 脂，環氧當量200g/eq.，軟化點80℃)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之苯酚酚醛清漆樹脂，羥基當量203g/eq.，軟化點67℃)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥基甲基咪唑)
彈性體：Kaneka公司製造之SIBSTAR 072T(苯乙烯-異丁烯-苯乙烯三嵌段共聚物)
無機填充材料：電氣化學工業公司製造之FB-9454(球狀熔融二氧化矽粉末，平均粒徑20μm)
矽烷偶合劑：信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷)
碳黑：三菱化學公司製造之#20
(樹脂片材A之製作)
按照表2中記載之調配比，將各成分利用攪拌器混合，並藉由雙軸混練機於120℃下熔融混練2分鐘，繼而自T型模頭擠出，藉此製作厚度500μm之樹脂片材A。
(用於製作樹脂片材B之成分)
對用於製作樹脂片材B之成分進行說明。
環氧樹脂：東都化成(股)製造之KI-3000(鄰甲酚酚醛清漆型環氧樹脂，環氧當量200g/eq)
環氧樹脂：三菱化學(股)製造之Epikote 828(雙酚A型環氧樹脂，環氧當量200g/eq)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之苯酚酚醛清漆樹脂，羥基當量203g/eq.，軟化點67℃)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥基甲基咪唑)
無機填充材料：電氣化學工業公司製造之FB-9454(球狀熔融二氧化矽粉末，平均粒徑20μm)
碳黑：三菱化學公司製造之#20
(樹脂片材B之製作)
按照表2中記載之調配比，以固形物成分濃度成為95%之方式將環氧樹脂、酚系樹脂、甲基乙基酮(MEK)及無機填充材料調配於容器中，並使用自轉公轉攪拌器(Thinky股份有限公司製造)以800rpm攪拌5分鐘。其後，添加硬化促進劑及碳黑，繼而以固形物成分濃度成為90%之方式添加MEK，並以800rpm攪拌3分鐘，而獲得塗佈液。將塗佈液塗佈於經矽脫模處理後之聚對苯二甲酸乙二酯膜(厚度50μm)上，並於120℃下使塗佈液乾燥3分鐘，藉此製作厚度100μm之片材。藉由利用輥貼合機於90℃下貼合片材，而獲得厚度500μm之樹脂片材B。
對樹脂片材A、樹脂片材B進行下述評價。將結果示於表2。
(90℃之黏度)
自樹脂片材A、樹脂片材B挖出直徑20mm×厚度1.0mm大小之圓形樣品，使用黏彈性測定裝置ARES(TA Instruments公司製造)於升溫10℃/分鐘、0.1Hz、應變20%之條件下測定60℃~150℃之黏度，而測定90℃下之值。
[實施例1~4及比較例1~2]
(硬化體之製作)
於300mm×400mm×厚度1.4mm之玻璃板(Tempax玻璃)上積層暫時固定黏著片材(日東電工公司製造之No.3195V)。繼而，於暫時固定黏著片材上以間隔成為9mm之方式配置複數個6mm×6mm×厚度200μm之半導體元件。繼而，於半導體元件上配置樹脂片材。繼而，於樹脂片材上配置隔離件，而獲得積層體。使用高精度真空加壓裝置(Mikado Technos公司製造)，以90℃、2.5MPa利用平行平板方式對積 層體進行壓製，而形成附有暫時固定黏著片材且附有隔離件之密封體。將密封體冷卻至40℃後，將隔離件自密封體剝離。
將附有暫時固定黏著片材之密封體於150℃下加熱1小時，使密封體之樹脂部分硬化而獲得附有暫時固定黏著片材之硬化體。為了降低暫時固定黏著片材之黏著力而將附有暫時固定黏著片材之硬化體於185℃下加熱5分鐘，並將暫時固定黏著片材自硬化體剝離。
[評價]
對硬化體進行下述評價。將結果示於表3。
(利用雷射標記賦予之文字之視認性)
藉由雷射標記對硬化體之與隔離件相接之面中之樹脂部分賦予文字及二維碼。
雷射標記條件如下所述。
雷射標記裝置：商品名「MD-S9900」，Keyence公司製造
波長：532nm
強度：1.0W
掃描速度：700mm/sec
Q切換頻率：64kHz
加工以整體尺寸計為約4mm×約4mm、且各單元之尺寸為0.08mm×0.24mm之二維碼。
將可以目視(目視距離：約40cm)視認出藉由雷射標記所形成之文字、且可利用二維碼讀取器(Keyence公司製造，製品名「SR-600」，讀取時二維碼與二維碼讀取器之距離：10cm以下)讀取者判定為○(良好)。又，將無法以目視視認出藉由雷射標記所形成之文字或無法利用二維碼讀取器讀取者判定為×(不良)。對10個硬化體進行該評價，並求出讀取成功率。
1‧‧‧積層體
11‧‧‧晶片暫時固定體
11a‧‧‧支持板
11b‧‧‧暫時固定材料
12‧‧‧熱硬化性樹脂片材
13‧‧‧隔離件
14‧‧‧半導體晶片
14a‧‧‧電極墊
41‧‧‧下側加熱板
42‧‧‧上側加熱板

Claims (11)

  1. 一種半導體封裝之製造方法，其包括如下步驟：對積層體進行加壓而形成具備半導體晶片及覆蓋上述半導體晶片之熱硬化性樹脂片材之密封體；該積層體具備：具有支持板、積層於上述支持板上之暫時固定材料及暫時固定於上述暫時固定材料上之上述半導體晶片的晶片暫時固定體、配置於上述晶片暫時固定體上之上述熱硬化性樹脂片材、以及90℃之拉伸儲存模數為200MPa以上且配置於上述熱硬化性樹脂片材上之隔離件。
  2. 如請求項1之半導體封裝之製造方法，其中上述隔離件之厚度為35μm~200μm。
  3. 如請求項1之半導體封裝之製造方法，其中上述隔離件之表面粗糙度(Ra)為300nm以下。
  4. 如請求項1之半導體封裝之製造方法，其中於形成上述密封體之步驟中，以0.5MPa~10MPa對上述積層體進行加壓。
  5. 如請求項1之半導體封裝之製造方法，其中於形成上述密封體之步驟中，於加熱下對上述積層體進行加壓。
  6. 如請求項1之半導體封裝之製造方法，其中於形成上述密封體之步驟中，於70℃~100℃下對上述積層體進行加壓。
  7. 如請求項6之半導體封裝之製造方法，其進而包括：將上述密封體冷卻直至成為60℃以下之步驟；及於冷卻後自上述密封體剝離上述隔離件之步驟。
  8. 如請求項1之半導體封裝之製造方法，其進而包括：將上述密封體加熱，而形成上述熱硬化性樹脂片材硬化而成之硬化體之步驟；及自上述硬化體剝離上述暫時固定材料之步驟。
  9. 如請求項8之半導體封裝之製造方法，其進而包括：於上述硬化體之與上述暫時固定材料相接之面上形成再配線層，而形成再配線體之步驟。
  10. 如請求項9之半導體封裝之製造方法，其進而包括：將上述再配線體單片化而獲得半導體封裝之步驟。
  11. 一種半導體封裝之製造方法，其包括如下步驟：對積層構造體進行加壓，而形成具備半導體晶圓、安裝於上述半導體晶圓上之半導體晶片及覆蓋上述半導體晶片之熱硬化性樹脂片材的密封構造體；該積層構造體具備：具有上述半導體晶圓及安裝於上述半導體晶圓上之半導體晶片的安裝有晶片之晶圓、配置於上述安裝有晶片之晶圓上之上述熱硬化性樹脂片材、以及90℃之拉伸儲存模數為200MPa以上且配置於上述熱硬化性樹脂片材上之隔離件。
TW103145325A 2013-12-26 2014-12-24 半導體封裝之製造方法 TW201532151A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270084A JP2015126123A (ja) 2013-12-26 2013-12-26 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
TW201532151A true TW201532151A (zh) 2015-08-16

Family

ID=53478683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145325A TW201532151A (zh) 2013-12-26 2014-12-24 半導體封裝之製造方法

Country Status (4)

Country Link
US (1) US20170032979A1 (zh)
JP (1) JP2015126123A (zh)
TW (1) TW201532151A (zh)
WO (1) WO2015098829A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003565A1 (ja) * 2016-06-28 2018-01-04 日本ゼオン株式会社 半導体パッケージ製造用支持体、半導体パッケージ製造用支持体の使用、及び半導体パッケージの製造方法
CN109729738A (zh) * 2016-09-01 2019-05-07 三菱电机株式会社 功率模块及其制造方法
JP7088636B2 (ja) * 2017-07-11 2022-06-21 旭化成株式会社 半導体装置、及びその製造方法
JP7088640B2 (ja) * 2017-08-01 2022-06-21 旭化成株式会社 半導体装置、及びその製造方法
JP7088639B2 (ja) * 2017-08-01 2022-06-21 旭化成株式会社 半導体装置、及びその製造方法
JP2019029556A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
JP7088638B2 (ja) * 2017-08-01 2022-06-21 旭化成株式会社 半導体装置、及びその製造方法
CN115335972A (zh) 2020-03-30 2022-11-11 三井化学东赛璐株式会社 电子装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
TW201213441A (en) * 2010-05-10 2012-04-01 Ajinomoto Kk Resin composition
JP2012227443A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP5628460B1 (ja) * 2013-03-28 2014-11-19 東芝ホクト電子株式会社 発光装置、その製造方法、および発光装置使用装置
JP6496664B2 (ja) * 2013-11-07 2019-04-03 東芝ホクト電子株式会社 発光装置
JP2015103572A (ja) * 2013-11-21 2015-06-04 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
DE112015001137T5 (de) * 2014-03-07 2016-11-24 Asahi Glass Company, Limited Formwerkzeugtrennfilm und Verfahren zur Herstellung eines eingekapselten Körpers

Also Published As

Publication number Publication date
US20170032979A1 (en) 2017-02-02
JP2015126123A (ja) 2015-07-06
WO2015098829A1 (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
TW201532151A (zh) 半導體封裝之製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
JP6313165B2 (ja) 熱硬化性の封止用樹脂シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
WO2014188825A1 (ja) 電子部品装置の製造方法、積層シート、及び、電子部品装置
TW201532211A (zh) 半導體封裝之製造方法
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
TW201509659A (zh) 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法
TW201621000A (zh) 樹脂組合物、半導體裝置之製造方法及半導體裝置
WO2014162951A1 (ja) 半導体装置の製造方法
JP2016096308A (ja) 半導体装置の製造方法
JP6302801B2 (ja) 封止用シート
TW201523813A (zh) 電子裝置封裝用樹脂薄片及電子裝置組件的製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6834265B2 (ja) 封止構造体の製造方法、封止材及び硬化物
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
WO2017056994A1 (ja) 熱硬化性組成物およびシート・装置の製造方法
TWI625832B (zh) Resin sheet for electronic component sealing and method of manufacturing electronic component package
JP2019083342A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法