TW201509659A - 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法 - Google Patents

電子裝置封裝用樹脂片材及電子裝置封裝之製造方法 Download PDF

Info

Publication number
TW201509659A
TW201509659A TW103129208A TW103129208A TW201509659A TW 201509659 A TW201509659 A TW 201509659A TW 103129208 A TW103129208 A TW 103129208A TW 103129208 A TW103129208 A TW 103129208A TW 201509659 A TW201509659 A TW 201509659A
Authority
TW
Taiwan
Prior art keywords
resin
electronic device
resin layer
laser
layer
Prior art date
Application number
TW103129208A
Other languages
English (en)
Inventor
Eiji Toyoda
Goji Shiga
Tsuyoshi Ishizaka
yusaku Shimizu
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201509659A publication Critical patent/TW201509659A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本發明提供一種可藉由雷射標記形成視認性優異之標記之電子裝置封裝用樹脂片材及電子裝置封裝之製造方法。 本發明係關於一種具備第1樹脂層及第2樹脂層，且對上述第1樹脂層進行雷射標記後之標記部與上述標記部以外之對比度為20%以上之電子裝置封裝用樹脂片材。

Description

電子裝置封裝用樹脂片材及電子裝置封裝之製造方法
本發明係關於一種電子裝置封裝用樹脂片材及電子裝置封裝之製造方法。
先前，作為電子裝置封裝之製造方法，已知如下方法：利用封裝樹脂封裝固定於基板等之1個或複數個電子裝置。作為此種封裝樹脂，例如已知熱固性樹脂片材(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-19714號公報
有為了賦予電子裝置封裝各種資訊(例如，製品編號等文字資訊或二維碼等圖形資訊)而對電子裝置封裝進行雷射標記之情況。然而，通常，由於熱固性樹脂片材含有大量填料，因此，藉由雷射照射而汽化之著色劑(碳黑、染料等)之量較少。又，由於填充大量填料，因此難以藉由雷射照射而鮮明地對熱固性樹脂片材進行刻印。基於以上理由，難以於熱固性樹脂片材中獲得高對比度，難以於熱固性樹脂片材形成視認性優異之標記。
本發明之目的在於解決上述問題，提供一種可藉由雷射標記形成視認性優異之標記之電子裝置封裝用樹脂片材及電子裝置封裝之製 造方法。
本發明係關於一種電子裝置封裝用樹脂片材，其具備第1樹脂層及第2樹脂層，且對上述第1樹脂層進行雷射標記後之標記部與上述標記部以外之對比度為20%以上。
本發明之電子裝置封裝用樹脂片材具備標記部與非標記部之對比度為20%以上之第1樹脂層。因此，可藉由對第1樹脂層進行之雷射標記而形成視認性優異之標記。
由於本發明之電子裝置封裝用樹脂片材無需提高第2樹脂層之對比度，因此，可於第2樹脂層中填充大量填料。因此，可降低電子裝置封裝之翹曲。
上述第1樹脂層中之填料之含量較佳為76體積%以下。若為76體積%以下，則可獲得較高之對比度。
較佳為，上述第1樹脂層含有碳黑，且上述第1樹脂層中之上述碳黑之含量為0.1~2重量%。若為上述範圍內，則可獲得良好之對比度。
較佳為，上述第1樹脂層含有染料，且上述第1樹脂層中之上述染料之含量為0.1~2重量%。若為上述範圍內，則可獲得良好之對比度。
上述第2樹脂層較佳為藉由混練而獲得。藉此，可不使用溶劑而製作第2樹脂層，因此可防止因溶劑之揮發而引起之樹脂片材表面之變形。
又，本發明係關於一種包括利用上述電子裝置封裝用樹脂片材封裝電子裝置之步驟之電子裝置封裝之製造方法。
上述電子裝置封裝之製造方法較佳為包括如下步驟：將上述電子裝置封裝後，對上述第1樹脂層進行雷射標記。
1‧‧‧第1樹脂層
2‧‧‧第2樹脂層
11‧‧‧樹脂片材
12‧‧‧基板
13‧‧‧電子裝置
13a‧‧‧突起電極
14‧‧‧中空部
15、16‧‧‧電子裝置封裝
17‧‧‧凸塊
18‧‧‧基板
41‧‧‧黏著片材
42‧‧‧支持體
43‧‧‧黏著劑層
51‧‧‧封裝體
52‧‧‧再配線
53‧‧‧凸塊
61‧‧‧電子裝置封裝
圖1係實施形態1之樹脂片材之剖面模式圖。
圖2係搭載有電子裝置之基板之剖面模式圖。
圖3係模式性地表示利用實施形態1之樹脂片材封裝電子裝置之情況之圖。
圖4係模式性地表示對電子裝置封裝進行切割之情況之圖。
圖5係模式性地表示將晶片狀之電子裝置封裝安裝於基板之情況之圖。
圖6係模式性地表示將電子裝置固定於黏著片材之情況之圖。
圖7係模式性地表示利用樹脂片材封裝電子裝置之情況之圖。
圖8係模式性地表示將黏著片材自封裝體剝離之情況之圖。
圖9係模式性地表示研削後之封裝體之剖面之圖。
圖10係模式性地表示於封裝體形成再配線與凸塊之情況之圖。
圖11係模式性地表示對封裝體進行切割之情況之圖。
以下揭示實施形態，詳細地說明本發明，但本發明並非僅限定於該等實施形態。
[實施形態1]
圖1係實施形態1之樹脂片材11之剖面模式圖。樹脂片材11為積層有第1樹脂層1與第2樹脂層2之構造。再者，亦可於樹脂片材11之兩面設置有聚對苯二甲酸乙二酯(PET，polyethylene terephthalate)膜等支持體。為了易於進行自樹脂片材11之剝離，亦可對支持體實施脫模處理。
第1樹脂層1係進行雷射標記後之標記部與標記部以外之對比度為20%以上。對比度之下限值較佳為25%，更佳為30%以上。又，雖然對比度越大越佳，但作為上限值，例如可列舉60%、100%、 150%、200%、250%等。由於第1樹脂層1係進行雷射標記後之標記部與標記部以外之對比度為20%以上，具有優異之對比度，因此，藉由雷射標記被賦予之各種資訊(例如，文字資訊或圖形資訊)之視認性良好。
對比度係藉由KEYENCE(股)製造之CV-5000對第1樹脂層1之標記部與標記部以外之部位(非標記部)之亮度進行測定後，藉由以下之計算式求出。
[(標記部之亮度-非標記部之亮度)/標記部之亮度]×100(%)
於進行雷射標記時，可利用公知之雷射標記裝置。又，作為雷射，可利用氣體雷射、固體雷射、液體雷射等各種雷射。具體而言，作為氣體雷射，並無特別限制，可利用公知之氣體雷射，但較佳為二氧化碳雷射(CO2雷射)、準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射等)。又，作為固體雷射，並無特別限制，可利用公知之固體雷射，但較佳為YAG雷射(Nd：YAG雷射等)、YVO4雷射。
作為進行雷射標記時之雷射之照射條件，可考慮標記部與標記部以外之對比度或加工深度等而適當設定，例如，於使用商品名為「MD-S9900」、KEYENCE公司製造之雷射標記裝置之情形時，可設為以下之範圍內。
(雷射照射條件)
波長：532nm
強度：1.0W
掃描速度：700mm/sec
Q開關頻率：64kHz
第1樹脂層1之蝕刻率(標記部之刻印深度)較佳為80%以上，更佳為100%以上。若為80%以上，則標記部與非標記部之亮度存在明顯之差別，可獲得良好之對比度。第1樹脂層1之蝕刻率較佳為1000%以 下，更佳為800%以下。若為1000%以下，則標記部變得精細，可獲得良好之對比度。
蝕刻率可藉由實施例中所記載之方法進行測定。
第1樹脂層1既可包含填料，亦可不含填料。
作為填料，並無特別限定，但較佳為無機填充材料。作為無機填充材料，例如可列舉石英玻璃、滑石、二氧化矽(熔融二氧化矽或晶質二氧化矽等)、氧化鋁、氮化鋁、氮化矽、氮化硼等。其中，就可良好地降低線膨脹係數之理由而言，較佳為二氧化矽、氧化鋁，更佳為二氧化矽。作為二氧化矽，較佳為熔融二氧化矽，更佳為球狀熔融二氧化矽。
填料之平均粒徑較佳為0.1μm以上，更佳為0.4μm以上。若為0.1μm以上，則容易獲得樹脂片材之可撓性、柔軟性。填料之平均粒徑較佳為40μm以下，更佳為30μm以下。
再者，平均粒徑例如可藉由如下方法導出：使用自母群任意抽選之試樣，且利用雷射繞射散射式粒度分佈測定裝置進行測定。
就可提高對比度之方面而言，第1樹脂層1中之填料之含量越少越佳。第1樹脂層1中之填料之含量較佳為76體積%以下，更佳為70體積%以下。若為76體積%以下，則可獲得較高之對比度。第1樹脂層1中之填料之含量進而較佳為0體積%。若為0體積%，則可容易地藉由雷射於第1樹脂層1形成貫通孔。
填料之含量能夠以「重量%」為單位進行說明。作為代表，關於二氧化矽之含量，以「重量%」為單位進行說明。
由於二氧化矽之比重通常為2.2g/cm3，因此，二氧化矽之含量(重量%)之較佳範圍例如為如下所述。
即，第1樹脂層1中之二氧化矽之含量較佳為86重量%以下，更佳為83重量%以下。
第1樹脂層1較佳為含有碳黑。藉此，可提高對比度。
第1樹脂層1中之碳黑之含量較佳為0.1重量%以上。若為0.1重量%以上，則可獲得良好之對比度。第1樹脂層1中之碳黑之含量較佳為2重量%以下。若為2重量%以下，則流動性良好且易於成型。
第1樹脂層1較佳為含有染料。藉此，可提高對比度。
作為染料，可列舉黑色系染料、青色系染料、洋紅系染料、黃色系染料等。
作為黑色系染料，可列舉：C.I.溶劑黑3、C.I.溶劑黑7、C.I.溶劑黑22、C.I.溶劑黑27、C.I.溶劑黑29、C.I.溶劑黑34、C.I.溶劑黑43、C.I.溶劑黑70；C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71；C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154；C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等。作為青色系染料，可列舉：C.I.溶劑藍25、C.I.溶劑藍36、C.I.溶劑藍60、C.I.溶劑藍70、C.I.溶劑藍93、C.I.溶劑藍95；C.I.酸性藍6、C.I.酸性藍45等。作為洋紅系染料，可列舉C.I.溶劑紅1、C.I.溶劑紅3、C.I.溶劑紅8、C.I.溶劑紅23、C.I.溶劑紅24、C.I.溶劑紅25、C.I.溶劑紅27、C.I.溶劑紅30、C.I.溶劑紅49、C.I.溶劑紅52、C.I.溶劑紅58、C.I.溶劑紅63、C.I.溶劑紅81、C.I.溶劑紅82、C.I.溶劑紅83、C.I.溶劑紅84、C.I.溶劑紅100、C.I.溶劑紅109、C.I.溶劑紅111、C.I.溶劑紅121、C.I.溶劑紅122；C.I.分散紅9；C.I.溶劑紫8、C.I.溶劑紫13、C.I.溶劑紫14、C.I.溶劑紫21、C.I.溶劑紫27；C.I.分散紫1；C.I.鹼性紅1、C.I.鹼性紅2、C.I.鹼性紅9、C.I.鹼性紅12、C.I.鹼性紅13、C.I.鹼性紅14、C.I.鹼性紅15、C.I.鹼性紅17、C.I.鹼性紅18、C.I.鹼性紅22、C.I.鹼性紅23、C.I.鹼性紅24、C.I. 鹼性紅27、C.I.鹼性紅29、C.I.鹼性紅32、C.I.鹼性紅34、C.I.鹼性紅35、C.I.鹼性紅36、C.I.鹼性紅37、C.I.鹼性紅38、C.I.鹼性紅39、C.I.鹼性紅40；C.I.鹼性紫1、C.I.鹼性紫3、C.I.鹼性紫7、C.I.鹼性紫10、C.I.鹼性紫14、C.I.鹼性紫15、C.I.鹼性紫21、C.I.鹼性紫25、C.I.鹼性紫26、C.I.鹼性紫27、C.I.鹼性紫28等。作為黃色系染料，可列舉C.I.溶劑黃19、C.I.溶劑黃44、C.I.溶劑黃77、C.I.溶劑黃79、C.I.溶劑黃81、C.I.溶劑黃82、C.I.溶劑黃93、C.I.溶劑黃98、C.I.溶劑黃103、C.I.溶劑黃104、C.I.溶劑黃112、C.I.溶劑黃162等。
第1樹脂層1中之染料之含量較佳為0.1重量%以上。若為0.1重量%以上，則可獲得良好之對比度。第1樹脂層1中之染料之含量較佳為2重量%以下。若為2重量%以下，則流動性良好且易於成型。
第1樹脂層1較佳為含有環氧樹脂。
作為環氧樹脂，並無特別限定。例如，可使用三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、改性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、酚系酚醛清漆型環氧樹脂、苯氧基樹脂等各種環氧樹脂。該等環氧樹脂既可單獨使用，亦可併用2種以上。
就確保環氧樹脂之反應性之觀點而言，較佳為環氧基當量150~250、軟化點或熔點為50~130℃之於常溫下為固形者。其中，就可靠性之觀點而言，更佳為三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂。
第1樹脂層1較佳為含有酚系樹脂。
酚系樹脂只要為與環氧樹脂之間發生硬化反應者，則無特別限定。例如，可使用酚系酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚系樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚系樹脂既可單獨使用，亦可併用2種以上。
作為酚系樹脂，就與環氧樹脂之反應性之觀點而言，較佳為使用羥基當量為70~250且軟化點為50~110℃者，其中，就硬化反應性較高之觀點而言，可較佳地使用酚系酚醛清漆樹脂。又，就可靠性之觀點而言，亦可較佳地使用如苯酚芳烷基樹脂或聯苯芳烷基樹脂般低吸濕性者。
第1樹脂層1中之環氧樹脂及酚系樹脂之合計含量較佳為9重量%以上。若為9重量%以上，則可獲得良好之硬化物強度。第1樹脂層1中之環氧樹脂及酚系樹脂之合計含量較佳為90重量%以下。若為90重量%以下，則可將吸濕性抑制得較低。
關於環氧樹脂與酚系樹脂之調配比率，就硬化反應性之觀點而言，較佳為以相對於環氧樹脂中之環氧基1當量，酚系樹脂中之羥基之合計成為0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
第1樹脂層1較佳為含有熱塑性樹脂。
作為熱塑性樹脂，可列舉：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸系樹脂、PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)或PBT(polybutyleneterephthalate，聚對苯二甲酸丁二酯)等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯嵌段共聚物、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚物(MBS(methylmethacrylate-butadiene-styrene copolymer)樹脂)等。該等熱塑性樹脂既可單獨使用，或亦可併用2種以上。
第1樹脂層1中之熱塑性樹脂之含量較佳為1重量%以上。若為1重量%以上，則可賦予柔軟性、可撓性。第1樹脂層1中之熱塑性樹脂之含量較佳為16重量%以下。若為16重量%以下，則硬化後之接著性變 得良好，可靠性提高。
第1樹脂層1較佳為包含硬化促進劑。
作為硬化促進劑，只要為使環氧樹脂與酚系樹脂之硬化進行者，則無特別限定，例如可列舉：三苯基膦、四苯基硼四苯基鏻等有機磷系化合物；2-苯基-4,5-二羥甲基咪唑、2-苯基-4-甲基-5-羥甲基咪唑等咪唑系化合物等。
硬化促進劑之含量較佳為相對於環氧樹脂及酚系樹脂之合計100重量份為0.1~5重量份。
除上述成分以外，第1樹脂層1亦可適當含有封裝樹脂之製造中通常使用之調配劑。
第1樹脂層1可藉由通常之製法製作。例如，使上述各成分溶解或分散於溶劑(例如，甲基乙基酮、乙酸乙酯等)中而製備塗佈液，並將塗佈液塗佈於基材隔片上，其後使塗佈膜乾燥。藉此，可製作第1樹脂層1。
就可增加第2樹脂層2之厚度之方面而言，第1樹脂層1之厚度越小越佳。第1樹脂層1之厚度較佳為100μm以下，更佳為30μm以下。若為30μm以下，則容易以較低之輸出形成貫通孔，可獲得良好之對比度。又，第1樹脂層1之厚度之下限並無特別限定，例如為5μm以上。
第2樹脂層2之蝕刻率較佳為2%以上。若為2%以上，則即便於在第1樹脂層1與第2樹脂層2之界面存在凹凸之情形時，亦可直至第2樹脂層2形成貫通孔，可獲得良好之對比度。
第2樹脂層2之蝕刻率較佳為20%以下，更佳為10%以下。若為20%以下，則標記變得精細，且可獲得良好之對比度。
第2樹脂層2較佳為包含環氧樹脂。作為環氧樹脂，可較佳地使用於第1樹脂層1中所說明者。
第2樹脂層2較佳為包含酚系樹脂。作為酚系樹脂，可較佳地使用於第1樹脂層1中所說明者。
第2樹脂層2中之環氧樹脂及酚系樹脂之合計含量較佳為2重量%以上。若為2重量%以上，則可獲得充分之硬化物強度。第2樹脂層2中之環氧樹脂及酚系樹脂之合計含量較佳為20重量%以下。若為20重量%以下，則可減小硬化物之線膨脹係數，又，可使硬化物低吸濕化。
關於環氧樹脂與酚系樹脂之調配比率，就硬化反應性之觀點而言，較佳為以相對於環氧樹脂中之環氧基1當量，酚系樹脂中之羥基之合計成為0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
第2樹脂層2較佳為含有熱塑性樹脂。作為熱塑性樹脂，可較佳地使用於第1樹脂層1中所說明者。
第2樹脂層2中之熱塑性樹脂之含量較佳為0.5重量%以上。若為0.5重量%以上，則可獲得良好之可撓性。第2樹脂層2中之熱塑性樹脂之含量較佳為20重量%以下。若為20重量%以下，則可獲得良好之流動性。
第2樹脂層2較佳為含有填料。作為填料，可較佳地使用於第1樹脂層1中所說明者。其中，就可對第2樹脂層2賦予白色之理由而言，較佳為二氧化矽。若第2樹脂層2呈現白色，則於藉由雷射於第1樹脂層1形成貫通孔時，標記容易視認。
填料較佳為經矽烷偶合劑處理(預處理)者。藉此，可提高與樹脂之潤濕性，可提高填料之分散性。
矽烷偶合劑係於分子中具有水解性基及有機官能基之化合物。
作為水解性基，例如可列舉：甲氧基、乙氧基等碳數1~6之烷氧基、乙醯氧基、2-甲氧基乙氧基等。其中，就易於將因水解而產生之醇等揮發成分去除之理由而言，較佳為甲氧基。
作為有機官能基，可列舉：乙烯基、環氧基、苯乙烯基、甲基丙烯醯基、丙烯醯基、胺基、脲基、巰基、硫基、異氰酸酯基等。其中，就容易與環氧樹脂、酚系樹脂反應之理由而言，較佳為環氧基。
作為矽烷偶合劑，例如可列舉：乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷等含乙烯基矽烷偶合劑；2-(3,4-環氧基環己基)乙基三甲氧基矽烷、3-縮水甘油氧基丙基甲基二甲氧基矽烷、3-縮水甘油氧基丙基三甲氧基矽烷、3-縮水甘油氧基丙基甲基二乙氧基矽烷、3-縮水甘油氧基丙基三乙氧基矽烷等含環氧基矽烷偶合劑；對苯乙烯基三甲氧基矽烷等含苯乙烯基矽烷偶合劑；3-甲基丙烯醯氧基丙基甲基二甲氧基矽烷、3-甲基丙烯醯氧基丙基三甲氧基矽烷、3-甲基丙烯醯氧基丙基甲基二乙氧基矽烷、3-甲基丙烯醯氧基丙基三乙氧基矽烷等含甲基丙烯醯基矽烷偶合劑；3-丙烯醯氧基丙基三甲氧基矽烷等含丙烯醯基矽烷偶合劑；N-2-(胺基乙基)-3-胺基丙基甲基二甲氧基矽烷、N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷、3-胺基丙基三甲氧基矽烷、3-胺基丙基三乙氧基矽烷、3-三乙氧基矽烷基-N-(1,3-二甲基-亞丁基)丙基胺基、N-苯基-3-胺基丙基三甲氧基矽烷、N-(乙烯基苄基)-2-胺基乙基-3-胺基丙基三甲氧基矽烷等含胺基矽烷偶合劑；3-脲基丙基三乙氧基矽烷等含脲基矽烷偶合劑；3-巰基丙基甲基二甲氧基矽烷、3-巰基丙基三甲氧基矽烷等含巰基矽烷偶合劑；四硫化雙(三乙氧基矽烷基丙基)等含硫基矽烷偶合劑；3-異氰酸酯基丙基三乙氧基矽烷等含異氰酸酯基矽烷偶合劑等。
作為利用矽烷偶合劑對填料進行處理之方法，並無特別限定，可列舉：於溶劑中將填料與矽烷偶合劑混合之濕式法、於氣相中對填料與矽烷偶合劑進行處理之乾式法等。
矽烷偶合劑之處理量並無特別限定，但較佳為相對於未處理之填料100重量份，處理0.1~1重量份矽烷偶合劑。
第2樹脂層2中之填料之含量較佳為55體積%以上，更佳為60體積%以上。若為55體積%以上，則可將線膨脹係數設為較低。另一方面，填料之含量較佳為90體積%以下，更佳為85體積%以下。若為90體積%以下，則可良好地獲得柔軟性、流動性、接著性。
填料之含量亦能夠以「重量%」為單位進行說明。作為代表，關於二氧化矽之含量，以「重量%」為單位進行說明。
由於二氧化矽之比重通常為2.2g/cm3，因此，二氧化矽之含量(重量%)之較佳範圍例如為如下所述。
即，第2樹脂層2中之二氧化矽之含量較佳為73重量%以上，更佳為76重量%以上。第2樹脂層2中之二氧化矽之含量較佳為95重量%以下，更佳為93重量%以下。
由於氧化鋁之比重通常為3.9g/cm3，因此，氧化鋁之含量(重量%)之較佳範圍例如為如下所述。
即，第2樹脂層2中之氧化鋁之含量較佳為82重量%以上，更佳為85重量%以上。第2樹脂層2中之氧化鋁之含量較佳為97重量%以下，更佳為95重量%以下。
第2樹脂層2較佳為含有硬化促進劑。作為硬化促進劑，可較佳地使用於第1樹脂層1中所說明者。
硬化促進劑之含量較佳為相對於環氧樹脂及酚系樹脂之合計100重量份為0.1~5重量份。
除上述成分以外，第2樹脂層2亦可適當含有於封裝樹脂之製造中通常使用之調配劑，例如阻燃劑成分、矽烷偶合劑、碳黑、染料等。
作為阻燃劑成分，例如可使用：氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物；磷腈化合物等。其中，就阻燃性、硬化後之強度優異之理由而 言，較佳為磷腈化合物。
第2樹脂層2中之碳黑及染料之合計含量越少越佳，具體而言，較佳為0重量%。
第2樹脂層2之製造方法並無特別限定。然而，若藉由溶劑塗敷製作第2樹脂層2，則有如下情況：殘留於第2樹脂層2之溶劑於使樹脂片材11熱硬化時揮發，氣體進入第2樹脂層2與第1樹脂層1之間，樹脂片材11之厚度之均勻性降低，或樹脂片材11之表面略微變形而難以視認標記。
因此，作為第2樹脂層2之製造方法，較佳為如下方法：將使上述各成分(例如環氧樹脂、酚系樹脂、熱塑性樹脂、填料及硬化促進劑)混練而獲得之混練物塑性加工為片狀。藉此，可不使用溶劑而製作第2樹脂層2，因此，可解決上述問題。再者，雖然亦會產生來自第1樹脂層1之氣體，但由於第1樹脂層1之厚度通常較第2樹脂層2薄，因此，來自第1樹脂層1之氣體不會引發問題。
具體而言，藉由利用混合輥、加壓式捏合機、擠出機等公知之混練機將環氧樹脂、酚系樹脂、熱塑性樹脂、填料及硬化促進劑進行熔融混練而製備混練物，將所獲得之混練物塑性加工為片狀。作為混練條件，溫度之上限較佳為140℃以下，更佳為130℃以下。溫度之下限較佳為上述各成分之軟化點以上，例如30℃以上，較佳為50℃以上。混練之時間較佳為1~30分鐘。又，混練較佳為於減壓條件下(減壓環境下)進行，減壓條件下之壓力例如為1×10-4~0.1kg/cm2。
熔融混練後之混練物較佳為不進行冷卻而直接於高溫狀態下進行塑性加工。作為塑性加工方法，並無特別限制，可列舉平板壓製法、T模擠出法、螺紋模具擠出法、輥壓延法、輥混練法、吹脹擠出法、共擠壓法、軋光成形法等。作為塑性加工溫度，較佳為上述各成分之軟化點以上，若考慮到環氧樹脂之熱固性及成形性，則例如為40 ~150℃，較佳為50~140℃，進而較佳為70~120℃。
第2樹脂層2之厚度並無特別限定，但較佳為100μm以上，更佳為150μm以上，進而較佳為200μm以上。若為200μm以上，則可減少雷射對電子裝置產生之不良影響。又，第2樹脂層2之厚度並無特別限定，但較佳為1000μm以下，更佳為800μm以下。若為1000μm以下，則可良好地封裝通常之電子裝置。
第1樹脂層1之厚度/第2樹脂層2之厚度(第1樹脂層1之厚度相對於第2樹脂層2之厚度之比)較佳為1/4以下，更佳為1/6以下。若為1/4以下，則可減少雷射對電子裝置產生之不良影響。第1樹脂層1之厚度/第2樹脂層2之厚度之下限並無特別限定，例如為1/40以上。
再者，圖1中，表示了第1樹脂層1為單層之情形，但第1樹脂層1不限定於此，亦可為多層。又，圖1中，表示了第2樹脂層2為單層之情形，第2樹脂層2不限定於此，亦可為多層。
樹脂片材11被用於電子裝置之封裝。作為電子裝置，可列舉感測器、MEMS(Micro Electro Mechanical Systems，微機電系統)、SAW(Surface Acoustic Wave，表面聲波)濾波器等具有中空構造之電子裝置(中空型電子裝置)；半導體晶片、IC(integrated circuit，積體電路)、電晶體等半導體元件；電容器；電阻等。再者，所謂中空構造，係指電子裝置與搭載有電子裝置之基板之間成為中空之構造。
作為封裝方法，並無特別限定，例如可列舉：利用樹脂片材11覆蓋搭載於基板之電子裝置之方法、利用樹脂片材11覆蓋搭載於黏著片材之電子裝置方法等。作為基板，並無特別限定，例如可列舉印刷配線基板、陶瓷基板、矽基板、金屬基板、半導體晶圓等。
[電子裝置封裝之製造方法]
例如，可藉由進行以下步驟而獲得電子裝置封裝。
(電子裝置搭載基板準備步驟)
於電子裝置搭載基板準備步驟中，準備搭載有複數個電子裝置13之基板12(參照圖2)。於向基板12搭載電子裝置13時，可使用覆晶接合機或黏晶機等公知之裝置。通常，電子裝置13與基板12電性連接。圖2中，表示了電子裝置13與基板12經由凸塊等突起電極13a而電性連接之例。
再者，於電子裝置13為SAW濾波器等中空型電子裝置之情形時，於電子裝置13與基板12之間維持有中空部(中空構造)14。此時，電子裝置13與基板12之間之距離通常為15~50μm左右。
(封裝步驟)
於封裝步驟中，以第2樹脂層2與基板12及電子裝置13接觸之方式，於基板12上積層樹脂片材11，利用樹脂片材11封裝電子裝置13(參照圖3)。藉此，獲得電子裝置13經樹脂封裝而成之電子裝置封裝15。
將樹脂片材11積層於基板12上之方法並無特別限定，可藉由熱壓製或貼合機等公知之方法進行。作為熱壓製條件，溫度例如為40~100℃，較佳為50~90℃，壓力例如為0.1~10MPa，較佳為0.5~8MPa，時間例如為0.3~10分鐘，較佳為0.5~5分鐘。又，若考慮到提高樹脂片材11對電子裝置13及基板12之密接性及追隨性，則較佳為於減壓條件下(例如0.1~5kPa)進行壓製。
(熱硬化步驟)
視需要使電子裝置封裝15之樹脂片材11熱硬化。
作為熱硬化處理之條件，加熱溫度較佳為100℃以上，更佳為120℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下。加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為180分鐘以下，更佳為120分鐘以下。又，亦可視需要進行加壓，較佳為0.1MPa以上，更佳為0.5MPa以 上。另一方面，上限較佳為10MPa以下，更佳為5MPa以下。
(研削步驟)
視需要對電子裝置封裝15之樹脂片材11進行研削。作為研削方法，例如可列舉使用高速旋轉之磨石之研磨法等。
(配線層形成步驟)
視需要對電子裝置封裝15之基板12進行研削。作為研削方法，例如可列舉使用高速旋轉之磨石之研磨法等。繼而，視需要於電子裝置封裝15形成通孔(Via)。繼而，視需要於電子裝置封裝15形成再配線。繼而，視需要於再配線上形成凸塊。
(切割步驟)
視需要進行電子裝置封裝15之切割(參照圖4)。藉此，可獲得晶片狀之電子裝置封裝16。
(基板安裝步驟)
視需要於電子裝置封裝15或電子裝置封裝16形成再配線及凸塊17，將其安裝於基板18(參照圖5)。
(雷射標記步驟)
能夠以任意之時機對電子裝置封裝15或電子裝置封裝16進行雷射標記。例如，既可對熱硬化前之電子裝置封裝15進行雷射標記，亦可對熱硬化後之電子裝置封裝15進行雷射標記，且可對電子裝置封裝16進行雷射標記。
雷射標記係針對電子裝置封裝15或電子裝置封裝16之第1樹脂層1部分進行。
由於電子裝置封裝15及電子裝置封裝16具有高對比度之第1樹脂層1，因此，可藉由雷射標記形成視認性優異之標記。
再者，圖2~5中，表示了電子裝置封裝16具有第1樹脂層1之例，但電子裝置封裝之製造方法不限定於此，例如，亦可藉由研削步 驟將第1樹脂層1去除。
[電子裝置封裝之製造方法]
例如，亦可藉由進行以下步驟獲得電子裝置封裝。以下步驟對於Fan-out(扇出)型晶圓級封裝(WLP，Fan-out Wafer Level Package)之製造較佳。
(將電子裝置固定於黏著片材之步驟)
首先，於黏著片材41固定複數個電子裝置13(參照圖6)。此時，視需要以電子裝置13之電路形成面與黏著片材41對向之方式配置固定。於固定電子裝置13時，可使用覆晶接合機或黏晶機等公知之裝置。
黏著片材41通常具有支持體42、及積層於支持體42上之黏著劑層43。
作為黏著劑層43，並無特別限定，就可容易地剝離之理由而言，通常使用熱剝離性黏著劑層、放射線硬化型黏著劑層等。作為支持體42之材料，並無特別限定。例如，有SUS(Steel Use Stainless，不鏽鋼)等金屬材料、聚醯亞胺、聚醯胺醯亞胺、聚醚醚酮、聚醚碸等塑膠材料等。
(封裝步驟)
封裝步驟中，以第2樹脂層2與黏著片材41及電子裝置13接觸之方式，於黏著片材41上積層樹脂片材11，利用樹脂片材11封裝電子裝置13(參照圖7)。藉此，獲得電子裝置13經樹脂封裝而成之封裝體51。
將樹脂片材11積層於黏著片材41上之方法並無特別限定，可藉由熱壓製或貼合機等公知之方法進行。
(熱硬化步驟)
視需要將封裝體51熱硬化(將封裝體51之樹脂片材11熱硬化)。
(剝離步驟)
繼而，將黏著片材41自封裝體51剝離(參照圖8)。剝離方法並無特別限定，較佳為於使黏著劑層43之黏著力降低後進行剝離。例如，於黏著劑層43為熱剝離性黏著劑層之情形時，對黏著劑層43進行加熱，於使黏著劑層43之黏著力降低後進行剝離。
(研削步驟)
繼而，視需要對封裝體51之樹脂片材11進行研削(參照圖9)。作為研削方法，例如可列舉使用高速旋轉之磨石之研磨法等。
(配線層形成步驟)
繼而，利用半添加法等，於封裝體51形成再配線52(參照圖10)。
其後，於封裝體51之形成有再配線52之面，形成聚醯亞胺或聚苯并唑(PBO，polybenzoxazole)等絕緣層。絕緣層例如可藉由將乾膜光阻等膜進行層壓而形成。
繼而，進行於再配線52上形成凸塊53之凸塊製作加工。凸塊製作加工可藉由焊料球或鍍焊料等公知之方法進行。
(切割步驟)
亦可進行包含電子裝置13、第2樹脂層2及再配線52等要素之封裝體51之切割(參照圖11)。藉由以上，可獲得於晶片區域之外側引出有配線之電子裝置封裝61。再者，亦可不進行切割而直接將封裝體51作為電子裝置封裝使用。
(基板安裝步驟)
視需要將電子裝置封裝61安裝於基板。
(雷射標記步驟)
能夠以任意之時機對封裝體51或電子裝置封裝61進行雷射標記。例如，既可對熱硬化前之封裝體51進行雷射標記，亦可對熱硬化後之封裝體51進行雷射標記，且可對電子裝置封裝61進行雷射標記。
雷射標記較佳為針對封裝體51或電子裝置封裝61之第1樹脂層1部分進行。
由於封裝體51或電子裝置封裝61具有高對比度之第1樹脂層1，因此，可藉由雷射標記形成視認性優異之標記。
再者，圖6~11中，表示了藉由封裝體51之研削而將第1樹脂層1去除之情形，但電子裝置封裝之製造方法不限定於此，亦可使第1樹脂層1留下。
於上述電子裝置封裝之製造方法中，雷射標記之深度相對於第1樹脂層1之厚度較佳為80%以上。若為80%以上，則可獲得較高之對比度。雷射標記之深度更佳為100%。若將雷射標記之深度設定為100%，即藉由雷射於第1樹脂層1形成貫通孔，則第2樹脂層2露出，因此可提高標記之視認性。
(變化例)
實施形態1中，對包括第1樹脂層1及配置於第1樹脂層1上之第2樹脂層2之樹脂片材11進行說明。變化例1中，樹脂片材包括第1樹脂層1、配置於第1樹脂層1上之層、及配置於該層上之第2樹脂層2。作為層，例如較佳為包含樹脂之層、金屬層等。層既可為單層，亦可為多層。變化例2中，樹脂片材包括第1樹脂層1、配置於第1樹脂層1上之第2樹脂層2、及配置於第2樹脂層2上之層。變化例2中，作為層，例如較佳為包含樹脂之層、金屬層等，更佳為包含樹脂之層。變化例2中，層既可為單層，亦可為多層。
[實施例]
以下，例示性地詳細說明本發明之較佳之實施例。但是，只要無特別限定性之記載，則該實施例中所記載之材料或調配量等之主旨不在於將本發明之範圍僅限定於其等。
首先，對實施例中所使用之成分進行說明。
對於為了製作第1樹脂層而使用之成分進行說明。
環氧樹脂：新日鐵化學(股)製造之YSLV-80XY(雙酚F型環氧樹脂、環氧基當量200g/eq、軟化點80℃)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之酚系樹脂、羥基當量203g/eq、軟化點67℃)
熱塑性樹脂：Mitsubishi Rayon公司製造之Metablen C-132E(MBS樹脂、平均粒徑120μm)
填料：電氣化學工業公司製造之FB-9454FC(熔融球狀二氧化矽、平均粒徑20μm)
碳黑：三菱化學公司製造之#20
染料：Orient Chemical Industries股份有限公司製造之OIL BLACK BS
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥甲基咪唑)
對於為了製作第2樹脂層而使用之成分進行說明。
環氧樹脂：新日鐵化學(股)製造之YSLV-80XY(雙酚F型環氧樹脂、環氧基當量200g/eq、軟化點80℃)
酚系樹脂：明和化成公司製造之MEH-7851-SS(具有聯苯芳烷基骨架之酚系樹脂、羥基當量203g/eq、軟化點67℃)
熱塑性樹脂：Mitsubishi Rayon公司製造之Metablen C-132E(MBS樹脂、平均粒徑120μm)
矽烷偶合劑處理填料：利用信越化學公司製造之KBM-403(3-縮水甘油氧基丙基三甲氧基矽烷)對電氣化學工業公司製造之FB-9454FC(熔融球狀二氧化矽、平均一次粒徑20μm)進行處理而成者(以相對於87.9重量份之FB-9454FC，KBM-403為0.5重量份之比率進行處理)
硬化促進劑：四國化成工業公司製造之2PHZ-PW(2-苯基-4,5-二羥甲基咪唑)
[實施例及比較例]
(第1樹脂層之製作)
按照表1中所記載之調配比，調配各成分，並於其中添加與各成分之總量相同量之甲基乙基酮，而製備清漆。藉由缺角輪塗佈機將所獲得之清漆塗敷於厚度50μm之聚酯膜A(三菱化學聚酯公司製造、MRF-50)之剝離處理面上，並使其乾燥。繼而，將厚度38μm之聚酯膜B(三菱化學聚酯公司製造、MRF-38)之剝離處理面貼合於乾燥後之清漆上而製作第1樹脂層。
(第2樹脂層之製作)
按照表2中所記載之調配比，調配各成分，並藉由輥式混練機於60~120℃之減壓條件下(0.01kg/cm2)進行10分鐘熔融混練而製備混練物。繼而，藉由平板壓製法將所獲得之混練物形成為片狀而製作第2樹脂層。
(樹脂片材之製作)
將第1樹脂層之聚酯膜A剝離後，使用輥式貼合機將第1樹脂層積層於第2樹脂層上。藉此，製作於第2樹脂層上積層有第1樹脂層之樹脂片材。
(雷射標記)
藉由雷射標記對樹脂片材之第1樹脂層賦予了文字及二維碼。
雷射標記條件如下所述。
雷射標記裝置：商品名「MD-S9900」、KEYENCE公司製造
波長：532nm
強度：1.0W
掃描速度：700mm/sec
Q開關頻率：64kHz
加工了整體之尺寸為約4mm×約4mm且各單元之尺寸為0.08mm×0.24mm之二維碼。再者，作為文字，並無特別限制。
[評價]
對經雷射標記之樹脂片材進行以下之評價。將結果示於表3。
(對比度)
使用圖像處理裝置(商品名「CV-5000」、KEYENCE公司製造)， 於光量30%之條件下，測定標記部之亮度及非標記部之亮度。並且，根據下述式算出對比值。
[(標記部之亮度-非標記部之亮度)/標記部之亮度]×100(%)
(視認性)
將藉由雷射標記形成之文字可藉由目視(目視距離：約40cm)視認，且可藉由二維讀碼器(KEYENCE公司製造、製品名「SR-600」、讀取時之二維碼與二維讀碼器之距離為10cm以下)讀取者評價為○，將藉由雷射標記形成之文字無法藉由目視視認或無法藉由二維讀碼器讀取者評價為×。對10個樹脂片材進行該評價，對○之樹脂片材進行計數。
(蝕刻率)
以上述雷射標記條件對第1樹脂層進行雷射標記後，使用測長顯微鏡(Olympus公司製造之STM6)測定雷射標記部之刻印深度。將藉由雷射標記形成貫通孔之情形時之蝕刻率設為100%，求出蝕刻率。因此，例如，於在20μm之厚度之第1樹脂層中刻印深度為10μm之情形時，蝕刻率為50%。
對於第2樹脂層，亦藉由同樣之方法測定蝕刻率。
1‧‧‧第1樹脂層
2‧‧‧第2樹脂層
11‧‧‧樹脂片材

Claims (7)

  1. 一種電子裝置封裝用樹脂片材，其包括第1樹脂層及第2樹脂層；且對上述第1樹脂層進行雷射標記後之標記部與上述標記部以外之對比度為20%以上。
  2. 如請求項1之電子裝置封裝用樹脂片材，其中上述第1樹脂層中之填料之含量為76體積%以下。
  3. 如請求項1之電子裝置封裝用樹脂片材，其中上述第1樹脂層包含碳黑，且上述第1樹脂層中之上述碳黑之含量為0.1~2重量%。
  4. 如請求項1之電子裝置封裝用樹脂片材，其中上述第1樹脂層包含染料，且上述第1樹脂層中之上述染料之含量為0.1~2重量%。
  5. 如請求項1至4中任一項之電子裝置封裝用樹脂片材，其中上述第2樹脂層係藉由混練而獲得。
  6. 一種電子裝置封裝之製造方法，其包括如下步驟：利用如請求項1至5中任一項之電子裝置封裝用樹脂片材封裝電子裝置。
  7. 如請求項6記載之電子裝置封裝之製造方法，其包括如下步驟：將上述電子裝置進行封裝後，對上述第1樹脂層進行雷射標記。
TW103129208A 2013-08-26 2014-08-25 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法 TW201509659A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013174778A JP6274784B2 (ja) 2013-08-26 2013-08-26 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Publications (1)

Publication Number Publication Date
TW201509659A true TW201509659A (zh) 2015-03-16

Family

ID=52586217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129208A TW201509659A (zh) 2013-08-26 2014-08-25 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法

Country Status (5)

Country Link
JP (1) JP6274784B2 (zh)
CN (1) CN105493270A (zh)
SG (1) SG11201601421QA (zh)
TW (1) TW201509659A (zh)
WO (1) WO2015029642A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645533B (zh) * 2015-07-20 2018-12-21 南韓商Ｅｏ科技股份有限公司 雷射標記裝置與方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160001169A (ko) * 2014-06-26 2016-01-06 삼성전자주식회사 마킹층을 포함하는 반도체 패키지
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP7343989B2 (ja) * 2019-03-19 2023-09-13 日東電工株式会社 封止用シート
WO2021193877A1 (ja) 2020-03-26 2021-09-30 昭和電工マテリアルズ株式会社 半導体封止用離型フィルム、半導体封止用マーキングフィルム、半導体パッケージ及び半導体パッケージの製造方法
JPWO2021192177A1 (zh) 2020-03-26 2021-09-30
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构
CN114024520B (zh) * 2021-11-03 2023-02-10 北京超材信息科技有限公司 声学装置双层覆膜工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560845A (en) * 1994-02-28 1996-10-01 E. I. Du Pont De Nemours And Company Laser marking of fluoropolymer composition
JPH0873621A (ja) * 1994-09-07 1996-03-19 Toshiba Corp 樹脂シート
JP4682796B2 (ja) * 2005-04-19 2011-05-11 日立化成工業株式会社 封止用シート
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
JP5456642B2 (ja) * 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5587220B2 (ja) * 2010-01-29 2014-09-10 日東電工株式会社 熱伝導性接着シート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645533B (zh) * 2015-07-20 2018-12-21 南韓商Ｅｏ科技股份有限公司 雷射標記裝置與方法

Also Published As

Publication number Publication date
JP6274784B2 (ja) 2018-02-07
JP2015043378A (ja) 2015-03-05
SG11201601421QA (en) 2016-03-30
CN105493270A (zh) 2016-04-13
WO2015029642A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
TW201509659A (zh) 電子裝置封裝用樹脂片材及電子裝置封裝之製造方法
US9659883B2 (en) Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
WO2015019769A1 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
CN105431937B (zh) 密封用片、以及使用了该密封用片的半导体装置的制造方法
TW201729309A (zh) 半導體封裝之製造方法
TW201334093A (zh) 半導體裝置之製造方法
WO2015098829A1 (ja) 半導体パッケージの製造方法
WO2015098833A1 (ja) 半導体パッケージの製造方法
TW201448135A (zh) 中空密封用樹脂薄片及中空封裝之製造方法
TW201513277A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
KR20150117653A (ko) 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법
TW201619341A (zh) 密封用片材、附隔離件之密封用片材、半導體裝置、及半導體裝置之製造方法
WO2015098835A1 (ja) 半導体パッケージの製造方法
WO2016072236A1 (ja) 樹脂組成物、半導体装置の製造方法及び半導体装置
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW201508018A (zh) 電子元件密封用樹脂薄片及電子元件封裝體之製造方法
TW201523810A (zh) 中空封閉用樹脂薄片、及中空封裝的製造方法
JP6302801B2 (ja) 封止用シート
TW201523813A (zh) 電子裝置封裝用樹脂薄片及電子裝置組件的製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW201523797A (zh) 中空封閉用樹脂薄片、及中空封裝的製造方法
JP2019083342A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法