WO2016072236A1 - 樹脂組成物、半導体装置の製造方法及び半導体装置 - Google Patents

樹脂組成物、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2016072236A1
WO2016072236A1 PCT/JP2015/079172 JP2015079172W WO2016072236A1 WO 2016072236 A1 WO2016072236 A1 WO 2016072236A1 JP 2015079172 W JP2015079172 W JP 2015079172W WO 2016072236 A1 WO2016072236 A1 WO 2016072236A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin sheet
semiconductor chip
thermosetting resin
less
filler
Prior art date
Application number
PCT/JP2015/079172
Other languages
English (en)
French (fr)
Inventor
石井　淳
豪士 志賀
智絵 飯野
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to KR1020177014316A priority Critical patent/KR20170081195A/ko
Priority to CN201580059119.9A priority patent/CN107109069A/zh
Priority to SG11201703288UA priority patent/SG11201703288UA/en
Publication of WO2016072236A1 publication Critical patent/WO2016072236A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a resin composition, a method for manufacturing a semiconductor device, and a semiconductor device.
  • thermosetting resin sheet containing a thermosetting resin, a filler, or the like is known (for example, see Patent Document 1).
  • the semiconductor chip 514 is covered with the thermosetting resin sheet 512 by pressing the structure 500 including the semiconductor chip 514 and the thermosetting resin sheet 512 disposed on the semiconductor chip 514. It can. However, when the structure 500 is pressed, the filler is pressed against the semiconductor chip 514, whereby the semiconductor chip 514 may be damaged and the semiconductor chip 514 may be cracked. When the thermosetting resin sheet 512 is thin, the semiconductor chip 514 is likely to crack.
  • the present inventors have intensively studied and found that damage to the semiconductor chip can be reduced by making the value of four times the average particle diameter of the filler not more than the thickness of the resin composition.
  • the present invention has been completed.
  • the present invention relates to a resin composition containing a filler and having a value four times the average particle diameter of the filler not more than the thickness of the resin composition.
  • the value four times the average particle diameter of the filler is equal to or less than the thickness of the resin composition, damage to the semiconductor chip can be reduced.
  • the shape of the resin composition includes a tablet shape and a sheet shape. Especially, a sheet form is preferable.
  • the present invention also relates to a method for manufacturing a semiconductor device including a step of covering a semiconductor chip with a resin composition.
  • thermosetting resin sheet It is a schematic sectional drawing of a thermosetting resin sheet. It is sectional drawing which shows the outline of the state which has arrange
  • 2 is an SEM observation image of the cured product of Example 1.
  • the upper observation image is an observation image with a magnification of 200 times.
  • the lower observation image is an observation image with a magnification of 1000 times.
  • 3 is an SEM observation image of a cured product of Comparative Example 1.
  • the upper observation image is an observation image with a magnification of 200 times.
  • the lower observation image is an observation image with a magnification of 1000 times.
  • thermosetting resin sheet 12 Thermosetting resin composition 12 in sheet form (hereinafter referred to as “thermosetting resin sheet 12”))
  • the thermosetting resin sheet 12 will be described. As shown in FIG. 1, the thermosetting resin sheet 12 has a sheet shape.
  • thermosetting resin sheet 12 includes a filler. And the value of 4 times the average particle diameter of a filler is below the thickness of the thermosetting resin sheet 12. FIG.
  • a value five times the average particle diameter of the filler is equal to or less than the thickness of the thermosetting resin sheet 12.
  • a through-hole is easily formed with a laser in a cured product obtained by curing the thermosetting resin sheet 12. It can.
  • the output aperture is prevented from becoming excessively small compared to the incident aperture. Therefore, the through hole can be easily formed in the cured product.
  • the average particle size is calculated by the following method.
  • the maximum particle size of the filler is preferably 67% or less, more preferably 50% or less, and even more preferably 40% or less. If it is 40% or less, damage to the semiconductor chip can be reduced. On the other hand, when the thickness of the thermosetting resin sheet 12 is 100%, the maximum particle size of the filler is preferably 5% or more.
  • the thickness of the thermosetting resin sheet 12 is preferably 10 ⁇ m or more, more preferably 20 ⁇ m or more, still more preferably 30 ⁇ m or more, and particularly preferably 50 ⁇ m or more.
  • the thickness of the thermosetting resin sheet 12 may be 100 ⁇ m or more, 150 ⁇ m or more, or 180 ⁇ m or more.
  • the thickness of the thermosetting resin sheet 12 is preferably 1000 ⁇ m or less, more preferably 300 ⁇ m or less, still more preferably 250 ⁇ m or less, and even more preferably 200 ⁇ m or less.
  • the average particle diameter of the filler is preferably 50 ⁇ m or less, more preferably 30 ⁇ m or less, still more preferably 25 ⁇ m or less, and particularly preferably 20 ⁇ m or less.
  • a through-hole can be easily formed with a laser in the hardened
  • the average particle diameter of the filler is preferably 0.5 ⁇ m or more, more preferably 1 ⁇ m or more, and further preferably 3 ⁇ m or more.
  • the maximum particle size of the filler is preferably 75 ⁇ m or less, more preferably 54 ⁇ m or less, and even more preferably 20 ⁇ m or less. When the thickness is 20 ⁇ m or less, damage to the semiconductor chip can be reduced. On the other hand, the maximum particle size of the filler is preferably 0.5 ⁇ m or more, more preferably 3 ⁇ m or more.
  • fillers examples include inorganic fillers.
  • the inorganic filler examples include quartz glass, talc, silica (such as fused silica and crystalline silica), alumina, aluminum nitride, silicon nitride, and boron nitride.
  • silica and alumina are preferable and silica is more preferable because the thermal expansion coefficient can be satisfactorily reduced.
  • Silica is preferably fused silica and more preferably spherical fused silica because it is excellent in fluidity.
  • the inorganic filler may be treated (pretreated) with a silane coupling agent. Thereby, the wettability with resin can be improved and the dispersibility of an inorganic filler can be improved.
  • the content of the filler in the thermosetting resin sheet 12 is preferably 20% by volume or more, more preferably 70% by volume or more, and further preferably 74% by volume or more.
  • the content of the filler is preferably 90% by volume or less, and more preferably 85% by volume or less. When it is 90% by volume or less, good unevenness followability can be obtained.
  • the content of the filler can also be explained by using “% by weight” as a unit. Typically, the content of silica will be described in units of “% by weight”. Since silica usually has a specific gravity of 2.2 g / cm 3 , the preferred range of silica content (% by weight) is, for example, as follows. That is, the content of silica in the thermosetting resin sheet 12 is preferably 81% by weight or more, and more preferably 84% by weight or more. The content of silica in the thermosetting resin sheet 12 is preferably 94% by weight or less, and more preferably 91% by weight or less.
  • the preferred range of the alumina content is, for example, as follows. That is, the content of alumina in the thermosetting resin sheet 12 is preferably 88% by weight or more, and more preferably 90% by weight or more. The content of alumina in the thermosetting resin sheet 12 is preferably 97% by weight or less, and more preferably 95% by weight or less.
  • the thermosetting resin sheet 12 includes a thermosetting resin.
  • the thermosetting resin include an epoxy resin and a phenol resin.
  • the epoxy resin is not particularly limited.
  • triphenylmethane type epoxy resin, cresol novolac type epoxy resin, biphenyl type epoxy resin, modified bisphenol A type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, modified bisphenol F type epoxy resin, dicyclopentadiene type Various epoxy resins such as an epoxy resin, a phenol novolac type epoxy resin, and a phenoxy resin can be used. These epoxy resins may be used alone or in combination of two or more.
  • the epoxy resin is solid at room temperature having an epoxy equivalent of 150 to 250 and a softening point or melting point of 50 to 130 ° C.
  • the epoxy resin is solid at room temperature having an epoxy equivalent of 150 to 250 and a softening point or melting point of 50 to 130 ° C.
  • triphenylmethane type epoxy resin, cresol novolac type epoxy resin, and biphenyl type epoxy resin are more preferable from the viewpoint of reliability.
  • bisphenol F type epoxy resin is preferable.
  • the phenol resin is not particularly limited as long as it causes a curing reaction with the epoxy resin.
  • a phenol novolac resin, a phenol aralkyl resin, a biphenyl aralkyl resin, a dicyclopentadiene type phenol resin, a cresol novolak resin, a resole resin, or the like is used.
  • These phenolic resins may be used alone or in combination of two or more.
  • the phenol resin it is preferable to use one having a hydroxyl group equivalent of 70 to 250 and a softening point of 50 to 110 ° C. from the viewpoint of reactivity with the epoxy resin. From the viewpoint of high curing reactivity, a phenol novolac resin can be suitably used. From the viewpoint of reliability, low hygroscopic materials such as phenol aralkyl resins and biphenyl aralkyl resins can also be suitably used.
  • the total content of epoxy resin and phenol resin in the thermosetting resin sheet 12 is preferably 5% by weight or more. Adhesive strength with respect to a semiconductor chip etc. is acquired favorably as it is 5 weight% or more.
  • the total content of the epoxy resin and the phenol resin in the thermosetting resin sheet 12 is preferably 40% by weight or less, and more preferably 20% by weight or less. If it is 40% by weight or less, the hygroscopicity can be kept low.
  • the blending ratio of the epoxy resin and the phenol resin is blended so that the total of hydroxyl groups in the phenol resin is 0.7 to 1.5 equivalents with respect to 1 equivalent of the epoxy group in the epoxy resin from the viewpoint of curing reactivity. It is preferable to use 0.9 to 1.2 equivalents.
  • thermosetting resin sheet 12 preferably contains a curing accelerator.
  • the curing accelerator is not particularly limited as long as it can cure the epoxy resin and the phenol resin.
  • 2-methylimidazole (trade name; 2MZ), 2-undecylimidazole (trade name; C11-Z) ), 2-heptadecylimidazole (trade name; C17Z), 1,2-dimethylimidazole (trade name; 1.2 DMZ), 2-ethyl-4-methylimidazole (trade name; 2E4MZ), 2-phenylimidazole (product) Name; 2PZ), 2-phenyl-4-methylimidazole (trade name; 2P4MZ), 1-benzyl-2-methylimidazole (trade name; 1B2MZ), 1-benzyl-2-phenylimidazole (trade name; 1B2PZ), 1-cyanoethyl-2-methylimidazole (trade name; 2MZ-CN), 1-cyanoethyl 2-Undecylimidazole (trade name; C11Z-CN),
  • imidazole-based curing accelerators are preferable because the curing reaction at the kneading temperature can be suppressed, and 2-phenyl-4,5-dihydroxymethylimidazole, 2,4-diamino-6- [2′-ethyl-4 '-Methylimidazolyl- (1')]-ethyl-s-triazine is more preferred, and 2-phenyl-4,5-dihydroxymethylimidazole is more preferred.
  • the content of the curing accelerator is preferably 0.2 parts by weight or more, more preferably 0.5 parts by weight or more, further preferably 0.8 parts by weight or more with respect to 100 parts by weight of the total of the epoxy resin and the phenol resin. It is.
  • the content of the curing accelerator is preferably 5 parts by weight or less, more preferably 2 parts by weight or less with respect to 100 parts by weight of the total of the epoxy resin and the phenol resin.
  • the thermosetting resin sheet 12 may include a thermoplastic resin.
  • An elastomer is preferable as the thermoplastic resin.
  • Thermoplastic resins include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, polycarbonate resin, thermoplasticity.
  • MBS resin methyl methacrylate-butadiene-styrene copolymer
  • the content of the thermoplastic resin in the thermosetting resin sheet 12 is preferably 1% by weight or more.
  • flexibility and flexibility can be provided as it is 1 weight% or more.
  • the content of the thermoplastic resin in the thermosetting resin sheet 12 is preferably 30% by weight or less, more preferably 10% by weight or less, and further preferably 5% by weight or less. Adhesive force with respect to a semiconductor chip etc. is acquired favorably as it is 30 weight% or less.
  • thermosetting resin sheet 12 may appropriately contain a flame retardant component, a pigment and the like in addition to the above components.
  • the flame retardant component for example, various metal hydroxides such as aluminum hydroxide, magnesium hydroxide, iron hydroxide, calcium hydroxide, tin hydroxide, complex metal hydroxide, phosphazene compounds, and the like can be used. Of these, phosphazene compounds are preferred because they are excellent in flame retardancy and strength after curing.
  • the pigment is not particularly limited, and examples thereof include carbon black.
  • thermosetting resin sheet 12 is not particularly limited, the kneaded material obtained by kneading the respective components (for example, epoxy resin, phenol resin, inorganic filler, curing accelerator, etc.) is plastically processed into a sheet shape. Is preferred. Thereby, the inorganic filler can be highly filled and the thermal expansion coefficient can be designed low.
  • the respective components for example, epoxy resin, phenol resin, inorganic filler, curing accelerator, etc.
  • a kneaded material was prepared by melting and kneading an epoxy resin, a phenol resin, an inorganic filler, a curing accelerator, and the like with a known kneader such as a mixing roll, a pressure kneader, and an extruder.
  • the kneaded product is plastically processed into a sheet.
  • the upper limit of the temperature is preferably 140 ° C. or less, and more preferably 130 ° C. or less.
  • the lower limit of the temperature is preferably equal to or higher than the softening point of each component described above, for example, 30 ° C or higher, and preferably 50 ° C or higher.
  • the kneading time is preferably 1 to 30 minutes.
  • the kneading is preferably performed under reduced pressure conditions (under reduced pressure atmosphere), and the pressure under reduced pressure conditions is, for example, 1 ⁇ 10 ⁇ 4 to 0.1 kg / cm 2 .
  • the kneaded material after melt-kneading is preferably subjected to plastic working in a high temperature state without cooling.
  • the plastic working method is not particularly limited, and examples thereof include a flat plate pressing method, a T die extrusion method, a screw die extrusion method, a roll rolling method, a roll kneading method, an inflation extrusion method, a coextrusion method, and a calendering method.
  • the plastic working temperature is preferably not less than the softening point of each component described above, and is 40 to 150 ° C., preferably 50 to 140 ° C., more preferably 70 to 120 ° C. in consideration of the thermosetting property and moldability of the epoxy resin. is there.
  • thermosetting resin sheet 12 it is also preferable to manufacture the thermosetting resin sheet 12 by a coating method.
  • a coating method For example, an adhesive composition solution containing each of the components described above is prepared, and the adhesive composition solution is applied on a base separator to a predetermined thickness to form a coating film, and then the coating film is dried.
  • the thermosetting resin sheet 12 can be manufactured.
  • the solvent used in the adhesive composition solution is not particularly limited, but an organic solvent capable of uniformly dissolving, kneading or dispersing the above components is preferable.
  • organic solvent capable of uniformly dissolving, kneading or dispersing the above components.
  • examples thereof include ketone solvents such as dimethylformamide, dimethylacetamide, N-methylpyrrolidone, acetone, methyl ethyl ketone, and cyclohexanone, toluene, xylene, and the like.
  • polyethylene terephthalate (PET), polyethylene, polypropylene, a plastic film or paper surface-coated with a release agent such as a fluorine-type release agent or a long-chain alkyl acrylate release agent can be used.
  • a release agent such as a fluorine-type release agent or a long-chain alkyl acrylate release agent
  • Examples of the method for applying the adhesive composition solution include roll coating, screen coating, and gravure coating.
  • the drying conditions for the coating film are not particularly limited, and for example, the drying can be performed at a drying temperature of 70 to 160 ° C. and a drying time of 1 to 5 minutes.
  • a Fan-out (fan-out) type wafer level package (WLP) is manufactured.
  • the laminate 1 includes a chip temporary fixing body 11, a thermosetting resin sheet 12 disposed on the chip temporary fixing body 11, and a separator 13 disposed on the thermosetting resin sheet 12. .
  • the laminate 1 is disposed between the lower heating plate 41 and the upper heating plate 42.
  • the chip temporary fixing body 11 includes a support plate 11a, a temporary fixing material 11b arranged on the support plate 11a, and a semiconductor chip 14 arranged on the temporary fixing material 11b.
  • the material of the support plate 11a is not particularly limited, and examples thereof include metal materials such as SUS, and plastic materials such as polyimide, polyamideimide, polyetheretherketone, and polyethersulfone.
  • the material of the temporary fixing material 11b is not particularly limited, a heat-peelable pressure-sensitive adhesive such as a heat-foamable pressure-sensitive adhesive is preferable because it can be easily peeled.
  • the semiconductor chip 14 includes a main body 14b and an electrode pad 14a disposed on the main body 14b.
  • the material of the main body portion 14b is a semiconductor such as silicon. Both sides of the semiconductor chip 14 are defined by a first main surface and a second main surface opposite to the first main surface.
  • the electrode pad 14a is located on the second main surface. The second main surface is in contact with the temporary fixing material 11b.
  • thermosetting resin sheet 12 can be easily peeled from the separator 13, the separator 13 is preferably subjected to a release treatment.
  • the laminated body 1 is hot-pressed by a parallel plate method using the lower side heating plate 41 and the upper side heating plate 42, and the sealing body 51 is formed.
  • the temperature of the hot press is preferably 70 ° C or higher, more preferably 80 ° C or higher.
  • the temperature of the hot press is preferably 170 ° C. or lower, more preferably 150 ° C. or lower, and further preferably 100 ° C. or lower.
  • the pressure for hot pressing the laminate 1 is preferably 1.0 MPa or more, more preferably 1.5 MPa or more.
  • the pressure for hot pressing the laminate 1 is preferably 10 MPa or less, more preferably 8 MPa or less.
  • the time for hot pressing is preferably 0.3 minutes or more, more preferably 1 minute or more.
  • the time for hot pressing is preferably 60 minutes or less, more preferably 10 minutes or less.
  • Hot pressing is preferably performed in a reduced pressure atmosphere.
  • voids can be reduced and irregularities can be filled well.
  • the pressure in the reduced pressure atmosphere is, for example, 0.1 kPa to 5 kPa, 0.1 Pa to 100 Pa, or the like.
  • the sealing body 51 includes a semiconductor chip 14 and a thermosetting resin sheet 12 that covers the semiconductor chip 14.
  • the sealing body 51 is in contact with the temporary fixing material 11 b and the separator 13.
  • the separator 13 is peeled from the sealing body 51.
  • the sealing body 51 is heated, the thermosetting resin sheet 12 is cured, and the cured body 52 is formed.
  • the heating temperature is preferably 100 ° C or higher, more preferably 120 ° C or higher.
  • the upper limit of the heating temperature is preferably 200 ° C. or lower, more preferably 180 ° C. or lower.
  • the heating time is preferably 10 minutes or more, more preferably 30 minutes or more.
  • the upper limit of the heating time is preferably 180 minutes or less, more preferably 120 minutes or less. It is preferable to heat the sealing body 51 under a pressurized atmosphere, and the pressure is preferably 0.1 MPa or more, more preferably 0.5 MPa or more.
  • the upper limit is preferably 10 MPa or less, more preferably 5 MPa or less.
  • the cured body 52 includes a semiconductor chip 14 and a protective member 21 that covers the semiconductor chip 14. Both sides of the cured body 52 are defined by a planned film surface on which the semiconductor chip 14 is located and a surface facing the planned film surface.
  • the temporary fixing material 11 b is heated to reduce the adhesive strength of the temporary fixing material 11 b, and then the temporary fixing material 11 b is peeled from the cured body 52.
  • the temperature for heating the temporarily fixing material 11b is preferably 175 ° C. or higher, more preferably 180 ° C. or higher.
  • the upper limit of the temperature for heating the temporarily fixing material 11b is, for example, 200 ° C.
  • the surface of the cured body 52 that faces the planned film surface may be ground.
  • the grinding method include a grinding method using a grindstone that rotates at high speed.
  • a buffer coat film 61 is formed on the planned film surface.
  • a material of the buffer coat film 61 photosensitive polyimide, photosensitive polybenzoxazole (PBO), or the like can be used.
  • the method for forming the buffer coat film 61 include a spin coating method, a die coating method, and a method of placing a dry film on the planned film surface.
  • a mask 62 is disposed on the buffer coat film 61.
  • the buffer coat film 61 is exposed by irradiating exposure light from a light source 91 disposed above the buffer coat film 61.
  • an opening 61 ⁇ / b> A and an opening 61 ⁇ / b> B are formed in the buffer coat film 61 to expose a predetermined portion of the protection member 21 and the electrode pad 14 a.
  • a through hole 71 is formed in the protective member 21 by laser irradiation.
  • the through hole 71 penetrates the protective member 21 in the thickness direction.
  • the through hole 71 is filled with metal to form the through electrode 72.
  • the through electrode 72 extends in the thickness direction of the protection member 21.
  • the metal to be filled include Cu, Ag, Au, Sn, and eutectic solder.
  • eutectic solder for example, Sn—Ag eutectic solder, Sn—Ag—Cu eutectic solder, or the like can be used.
  • a seed layer is formed on the buffer coat film 61, the electrode pad 14 a and the through electrode 72.
  • a resist 63 is formed on the seed layer.
  • a plating pattern 64 is formed on the seed layer by a plating method such as electrolytic copper plating.
  • the seed layer is etched to complete the rewiring 65 and the rewiring 75.
  • a protective film 66 is formed on the rewiring 65 and the rewiring 75.
  • a material of the protective film 66 photosensitive polyimide, photosensitive polybenzoxazole (PBO), or the like can be used.
  • an opening is formed in the protective film 66 to expose the rewiring 65 and the rewiring 75 below the protective film 66.
  • the rewiring layer 69 including the rewiring 65 and the rewiring 75 is completed on the cured body 52, and the rewiring body 53 is obtained.
  • the rewiring body 53 is disposed on the semiconductor chip 14, the protection member 21 disposed around the semiconductor chip 14, the through electrode 72 extending in the thickness direction of the protection member 21 and penetrating the protection member 21, and the semiconductor chip 14.
  • a rewiring layer 69 is provided.
  • an electrode (UBM: Under Bump Metal) 67 is formed on the rewiring 65.
  • an electrode 77 is formed on the rewiring 75.
  • bumps 68 are formed on the electrodes 67.
  • the pump 68 is electrically connected to the electrode pad 14 a via the electrode 67 and the rewiring 65.
  • a bump 78 is formed on the electrode 77.
  • the pump 78 is electrically connected to the through electrode 72 via the electrode 77 and the rewiring 75.
  • the rewiring body 53 is separated into pieces (dicing) to obtain a semiconductor device 54.
  • the method for manufacturing the semiconductor device 54 of Embodiment 1 includes the step of covering the semiconductor chip 14 with the thermosetting resin sheet 12.
  • the process of covering the semiconductor chip 14 with the thermosetting resin sheet 12 includes a step of pressing the laminate 1.
  • the laminated structure 2 includes a chip mounting wafer 21, a thermosetting resin sheet 12 disposed on the chip mounting wafer 21, and a separator 13 disposed on the thermosetting resin sheet 12.
  • the laminated structure 2 is disposed between the lower heating plate 41 and the upper heating plate 42.
  • the chip mounting wafer 21 includes a semiconductor wafer 31 and a semiconductor chip 14 flip-chip mounted (flip chip bonding) on the semiconductor wafer 31.
  • the chip mounting wafer 21 further includes an underfill material 15 sandwiched between the semiconductor wafer 31 and the semiconductor chip 14.
  • the semiconductor chip 14 includes a main body 14b and bumps 14c disposed on the main body 14b.
  • the material of the main body portion 14b is a semiconductor such as silicon. Both sides of the semiconductor chip 14 are defined by a first main surface and a second main surface opposite to the first main surface. Bumps 14c are located on the second main surface.
  • the semiconductor wafer 31 includes a wafer part 31a, a through electrode 31b extending in the thickness direction of the wafer part 31a, and an electrode 31c disposed on the through electrode 31b.
  • the material of the wafer unit 31a is a semiconductor such as silicon. Both sides of the semiconductor wafer 31 are defined by an electrode surface and a back surface facing the electrode surface.
  • An electrode 31 c is located on the electrode surface of the semiconductor wafer 31.
  • the semiconductor chip 14 and the semiconductor wafer 31 are electrically connected via bumps 14c and electrodes 31c.
  • the laminated structure 2 is hot-pressed by a parallel plate method using the lower heating plate 41 and the upper heating plate 42 to form a sealing structure 71.
  • Suitable hot press conditions are the same as the hot press conditions described in the first embodiment.
  • Suitable decompression conditions are the same as the decompression conditions described in the first embodiment.
  • the sealing structure 71 includes a semiconductor wafer 31, a semiconductor chip 14 flip-chip mounted on the semiconductor wafer 31, and a thermosetting resin sheet 12 that covers the semiconductor chip 14.
  • the sealing structure 71 is in contact with the separator 13.
  • the separator 13 is peeled from the sealing structure 71.
  • thermosetting resin sheet 12 is cured by heating the sealing structure 71 to form the cured structure 72.
  • Suitable heating conditions are the same as the heating conditions described in the first embodiment.
  • the cured structure 72 includes a semiconductor wafer 31, a semiconductor chip 14 flip-chip mounted on the semiconductor wafer 31, and a protective member 21 that covers the semiconductor chip 14.
  • the both sides of the cured structure 72 are defined by a wafer surface on which the semiconductor wafer 31 is located and a surface facing the wafer surface.
  • the surface facing the wafer surface may be ground.
  • the penetrating structure 73 is obtained by grinding the wafer surface.
  • the penetrating structure 73 includes the penetrating wafer 32, the semiconductor chip 14 flip-chip mounted on the penetrating wafer 32, and the protective member 21 disposed around the semiconductor chip 14.
  • the through wafer 32 includes a main part 32a having a disc shape, a through electrode 31b extending in the thickness direction of the main part 32a and penetrating through the main part 32a, and an electrode 31c disposed on the through electrode 31b.
  • the penetration wafer 32 is defined on both sides by a formation surface on which the penetration electrode 31b is located and a surface opposite to the formation surface.
  • the rewiring structure 81 is formed by forming the rewiring layer 81 on the formation surface using a semi-additive method or the like.
  • the rewiring layer 81 includes a rewiring 82.
  • bumps 83 are formed on the rewiring layer 81.
  • the bump 83 is electrically connected to the bump 14c through the rewiring 82, the electrode 31c, and the through electrode 31b.
  • the rewiring structure 74 includes the penetrating wafer 32, the semiconductor chip 14 flip-chip mounted on the penetrating wafer 32, the protection member 21 disposed around the semiconductor chip 14, and the rewiring layer 81 disposed on the formation surface. Is provided.
  • the rewiring structure 74 is separated (diced) to obtain a semiconductor device 75.
  • the underfill material 15 is filled between the semiconductor chip 14 and the semiconductor wafer 31 in the chip mounting wafer 21. Not filled.
  • the method for manufacturing the semiconductor device 75 according to the second embodiment includes the step of covering the semiconductor chip 14 with the thermosetting resin sheet 12.
  • the process of covering the semiconductor chip 14 with the thermosetting resin sheet 12 includes a step of pressing the laminated structure 2.
  • Epoxy resin 1 YSLV-80XY manufactured by Nippon Steel Chemical Co., Ltd. (bisphenol F type epoxy resin, epkin equivalent 191 g / eq. Softening point 80 ° C.)
  • Epoxy resin 2 Epicoat 828 manufactured by Mitsubishi Chemical Corporation (bisphenol A type epoxy resin, Epokin equivalent 185 g / eq)
  • Phenol resin MEH-7500-3S manufactured by Meiwa Kasei Co., Ltd.
  • Curing accelerator 2PHZ-PW (2-phenyl-4,5-dihydroxymethylimidazole) manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • Silica filler B FB-9454 manufactured by Denki Kagaku Kogyo Co., Ltd. (fused spherical silica, average particle size 20 ⁇ m, maximum particle size 54 ⁇ m)
  • Silica filler D 5SDC manufactured by Denki Kagaku Kogyo Co., Ltd.
  • Silica filler E 3SDC manufactured by Denki Kagaku Kogyo Co., Ltd.
  • Silica filler G MSR-8040 manufactured by Tatsumori Co., Ltd.
  • Alumina filler I Showa Denko AL-17-1 (alumina filler, average particle size 60 ⁇ m)
  • Alumina filler J DAW-45 (Alumina filler, average particle size 43 ⁇ m) manufactured by Denki Kagaku Silane coupling agent: KBM-403 (3-glycidoxypropyltrimethoxysilane) manufactured by Shin-Etsu Chemical Co., Ltd. Carbon black: # 20 manufactured by Mitsubishi Chemical
  • the laminate is pressed in a parallel plate system under a vacuum atmosphere at 90 ° C. under a press pressure of 1.0 MPa for 120 seconds.
  • a silicon chip and a resin sheet covering the silicon chip) were obtained.
  • the cross section of the sealing body was observed, and the case where there was no crack in the silicon chip was determined as ⁇ . Although there was no crack in the silicon chip, a filler having a diameter equivalent to the thickness of the resin located on the silicon chip was confirmed, and a case where there was a possibility of cracking was determined as ⁇ . The case where there was a crack in the silicon chip was determined as x. The results are shown in Table 1.
  • the cured product obtained by curing the resin sheet was irradiated with a laser under the conditions shown in Table 2 to form through holes having a diameter of 50 ⁇ m in the cured product.
  • the cured product was observed with a microscope, and a case where a circular through hole was confirmed was determined to be “good” (see FIG. 28).
  • the case where a circular through-hole was not obtained due to the influence of the filler was determined as x (see FIG. 29).
  • the results are shown in Table 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

　半導体チップに与える損傷を軽減することが可能な樹脂組成物などを提供する。　本発明は、充填剤の平均粒径の４倍の値が樹脂組成物の厚み以下である樹脂組成物に関する。

Description

樹脂組成物、半導体装置の製造方法及び半導体装置
　本発明は、樹脂組成物、半導体装置の製造方法及び半導体装置に関する。
　半導体チップを内蔵した半導体装置（以下、「半導体パッケージ」ともいう）を積層する技術（以下、「パッケージオンパッケージ」という）が実用化されている。パッケージオンパッケージの実用化に伴って、半導体装置の低背化が求められている。
　また、半導体装置の製造技術として、熱硬化性樹脂、充填剤などを含む熱硬化性樹脂シートで半導体チップを覆う技術が知られている（例えば、特許文献１参照）。
特開２０１３－７０２８号公報
　図３０に示すように、半導体チップ５１４及び半導体チップ５１４上に配置された熱硬化性樹脂シート５１２を備える構造物５００をプレスすることにより、半導体チップ５１４を熱硬化性樹脂シート５１２で覆うことができる。しかしながら、構造物５００のプレスに伴って充填剤が半導体チップ５１４に押し付けられることにより、半導体チップ５１４が損傷を受け、半導体チップ５１４にクラックが生じることがある。熱硬化性樹脂シート５１２が薄い場合に、半導体チップ５１４にクラックが生じやすい。
　本発明は前記課題を解決し、半導体チップに与える損傷を軽減することが可能な樹脂組成物を提供することを目的とする。本発明はまた、半導体チップに与える損傷を軽減することが可能な半導体装置の製造方法を提供することを目的とする。
　上記課題を解決するために、本発明者が鋭意検討したところ、充填剤の平均粒径の４倍の値を樹脂組成物の厚み以下とすることにより、半導体チップに与える損傷を軽減できることを見出し、本発明を完成させた。
　すなわち、本発明は、充填剤を含み、充填剤の平均粒径の４倍の値が樹脂組成物の厚み以下である樹脂組成物に関する。
　本発明では、充填剤の平均粒径の４倍の値が樹脂組成物の厚み以下であるので、半導体チップに与える損傷を軽減できる。
　樹脂組成物の形状としては、タブレット状、シート状などが挙げられる。なかでも、シート状が好ましい。
　本発明はまた、樹脂組成物で半導体チップを覆う工程を含む半導体装置の製造方法に関する。
　本発明によれば、半導体チップに与える損傷を軽減できる。
熱硬化性樹脂シートの概略断面図である。 積層体を下側加熱板と上側加熱板の間に配置した状態の概略を示す断面図である。 平行平板方式で積層体を熱プレスする様子の概略を示す断面図である。 封止体などの概略断面図である。 封止体を加熱して得られた硬化体などの概略断面図である。 硬化体の概略断面図である。 硬化体の概略断面図である。 硬化体上にバッファーコート膜を形成した様子の概略を示す断面図である。 バッファーコート膜に露光光を照射する様子の概略を示す断面図である。 バッファーコート膜に開口部を形成した様子の概略を示す断面図である。 貫通孔を形成した様子の概略を示す断面図である。 貫通電極を形成した様子の概略を示す断面図である。 シード層上に、レジストを形成した様子の概略を示す断面図である。 シード層上にめっきパターンを形成した様子の概略を示す断面図である。 再配線を完成した様子の概略を示す断面図である。 再配線上に保護膜を形成した様子の概略を示す断面図である。 再配線体の概略断面図である。 再配線上に電極を形成した様子の概略を示す断面図である。 電極上にバンプを形成した様子の概略を示す断面図である 半導体装置の概略断面図である。 積層構造体を下側加熱板と上側加熱板の間に配置した状態の概略を示す断面図である。 平行平板方式で積層構造体を熱プレスする様子の概略を示す断面図である。 硬化構造体の概略断面図である。 硬化構造体の概略断面図である。 貫通構造体の概略断面図である。 再配線構造体の概略断面図である。 半導体装置の概略断面図である。 実施例１の硬化物のＳＥＭ観察像である。上段の観察像は、倍率２００倍の観察像である。下段の観察像は、倍率１０００倍の観察像である。 比較例１の硬化物のＳＥＭ観察像である。上段の観察像は倍率２００倍の観察像である。下段の観察像は、倍率１０００倍の観察像である。 半導体チップ及び半導体チップ上に配置された熱硬化性樹脂シートを備える構造物をプレスする様子の概略を示す断面図である。
　以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
　［実施形態１］
　（シート状をなす熱硬化性樹脂組成物１２（以下「熱硬化性樹脂シート１２」という））
　熱硬化性樹脂シート１２について説明する。図１に示すように、熱硬化性樹脂シート１２はシート状をなす。
　熱硬化性樹脂シート１２は充填剤を含む。そして、充填剤の平均粒径の４倍の値が熱硬化性樹脂シート１２の厚み以下である。
　好ましくは、充填剤の平均粒径の５倍の値が熱硬化性樹脂シート１２の厚み以下である。充填剤の平均粒径の５倍の値が熱硬化性樹脂シート１２の厚み以下であると、熱硬化性樹脂シート１２を硬化させることにより得られた硬化物にレーザーで貫通孔を容易に形成できる。具体的には、レーザーの光源よりに位置する入射開口と、入射開口と対向した出射開口で形状が定義される貫通孔に関して、出射開口が入射開口に比べて過度に小さくなることを防止することが可能であるので、硬化物に貫通孔を容易に形成できる。
　なお、平均粒径は、次の方法により算出する。
　（平均粒径の算出方法）
　走査型電子顕微鏡（ＳＥＭ）を用いて加速電圧５ｋＶ下、５００倍、１００００倍および５００００倍で熱硬化性樹脂シート１２の断面を観察し、ｉｍａｇｅ　Ｊなどの画像ソフトを用いて５００倍視野で１μｍ以上の充填剤を対象とする第１平均粒径、１００００倍視野で０．１μｍ以上１μｍ未満の充填剤を対象とする第２平均粒径および５００００倍視野で０．０１μｍ未満の充填剤を対象とする第３平均粒径を算出し、第１平均粒径、第２平均粒径および第３平均粒径を基に「平均粒径」を算出する。なお、エリアサイズをモニター内全視野に設定する。
　３つの倍率で観察するため、平均粒径を精度よく算出できる。
　熱硬化性樹脂シート１２の厚みを１００％としたとき、充填剤の最大粒径は、好ましくは６７％以下、より好ましくは５０％以下、さらに好ましくは４０％以下である。４０％以下であると、半導体チップに与える損傷を軽減できる。一方、熱硬化性樹脂シート１２の厚みを１００％としたとき、充填剤の最大粒径は、好ましくは５％以上である。
　熱硬化性樹脂シート１２の厚みは、好ましくは１０μｍ以上、より好ましくは２０μｍ以上、さらに好ましくは３０μｍ以上、特に好ましくは５０μｍ以上である。熱硬化性樹脂シート１２の厚みは、１００μｍ以上でもよく、１５０μｍ以上でもよく、１８０μｍ以上でもよい。一方、熱硬化性樹脂シート１２の厚みは、好ましくは１０００μｍ以下、より好ましくは３００μｍ以下、さらに好ましくは２５０μｍ以下、よりさらに好ましくは２００μｍ以下である。
　充填材の平均粒径は、好ましくは５０μｍ以下、より好ましくは３０μｍ以下、よりさらに好ましくは２５μｍ以下、特に好ましくは２０μｍ以下である。２０μｍ以下であると、熱硬化性樹脂シート１２を硬化させることにより得られた硬化物にレーザーで貫通孔を容易に形成できる。一方、充填材の平均粒径は、好ましくは０．５μｍ以上、より好ましくは１μｍ以上、さらに好ましくは３μｍ以上である。
　充填材の最大粒径は、好ましくは７５μｍ以下、より好ましくは５４μｍ以下、さらに好ましくは２０μｍ以下である。２０μｍ以下であると、半導体チップに与える損傷を軽減できる。一方、充填材の最大粒径は、好ましくは０．５μｍ以上、より好ましくは３μｍ以上である。
　充填剤としては、例えば、無機充填材を挙げることができる。
　無機充填材としては、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などが挙げられる。なかでも、熱膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。シリカとしては、流動性に優れるという理由から、溶融シリカが好ましく、球状溶融シリカがより好ましい。
　無機充填材は、シランカップリング剤により処理（前処理）されたものでもよい。これにより、樹脂との濡れ性を向上でき、無機充填材の分散性を高めることができる。
　熱硬化性樹脂シート１２中の充填材の含有量は、好ましくは２０体積％以上であり、より好ましくは７０体積％以上であり、さらに好ましくは７４体積％以上である。一方、充填材の含有量は、好ましくは９０体積％以下であり、より好ましくは８５体積％以下である。９０体積％以下であると、良好な凹凸追従性が得られる。
　充填材の含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
　シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
　すなわち、熱硬化性樹脂シート１２中のシリカの含有量は、８１重量％以上が好ましく、８４重量％以上がより好ましい。熱硬化性樹脂シート１２中のシリカの含有量は、９４重量％以下が好ましく、９１重量％以下がより好ましい。
　アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
　すなわち、熱硬化性樹脂シート１２中のアルミナの含有量は、８８重量％以上が好ましく、９０重量％以上がより好ましい。熱硬化性樹脂シート１２中のアルミナの含有量は、９７重量％以下が好ましく、９５重量％以下がより好ましい。
　熱硬化性樹脂シート１２は、熱硬化性樹脂を含む。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂などが挙げられる。
　エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
　エポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０～２５０、軟化点もしくは融点が５０～１３０℃の常温で固形のものが好ましい。なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。また、ビスフェノールＦ型エポキシ樹脂が好ましい。
　フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
　フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０～２５０、軟化点が５０～１１０℃のものを用いることが好ましい。硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
　熱硬化性樹脂シート１２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、５重量％以上が好ましい。５重量％以上であると、半導体チップなどに対する接着力が良好に得られる。熱硬化性樹脂シート１２中のエポキシ樹脂及びフェノール樹脂の合計含有量は、４０重量％以下が好ましく、２０重量％以下がより好ましい。４０重量％以下であると、吸湿性を低く抑えることができる。
　エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノール樹脂中の水酸基の合計が０．７～１．５当量となるように配合することが好ましく、より好ましくは０．９～１．２当量である。
　熱硬化性樹脂シート１２は、硬化促進剤を含むことが好ましい。
　硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、２－メチルイミダゾール（商品名；２ＭＺ）、２－ウンデシルイミダゾール（商品名；Ｃ１１－Ｚ）、２－ヘプタデシルイミダゾール（商品名；Ｃ１７Ｚ）、１，２－ジメチルイミダゾール（商品名；１．２ＤＭＺ）、２－エチル－４－メチルイミダゾール（商品名；２Ｅ４ＭＺ）、２－フェニルイミダゾール（商品名；２ＰＺ）、２－フェニル－４－メチルイミダゾール（商品名；２Ｐ４ＭＺ）、１－ベンジル－２－メチルイミダゾール（商品名；１Ｂ２ＭＺ）、１－ベンジル－２－フェニルイミダゾール（商品名；１Ｂ２ＰＺ）、１－シアノエチル－２－メチルイミダゾール（商品名；２ＭＺ－ＣＮ）、１－シアノエチル－２－ウンデシルイミダゾール（商品名；Ｃ１１Ｚ－ＣＮ）、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト（商品名；２ＰＺＣＮＳ－ＰＷ）、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；２ＭＺ－Ａ）、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；Ｃ１１Ｚ－Ａ）、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；２Ｅ４ＭＺ－Ａ）、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加物（商品名；２ＭＡ－ＯＫ）、２－フェニル－４，５－ジヒドロキシメチルイミダゾール（商品名；２ＰＨＺ－ＰＷ）、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール（商品名；２Ｐ４ＭＨＺ－ＰＷ）などのイミダゾール系硬化促進剤が挙げられる（いずれも四国化成工業（株）製）。
　なかでも、混練温度での硬化反応を抑えられるという理由からイミダゾール系硬化促進剤が好ましく、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンがより好ましく、２－フェニル－４，５－ジヒドロキシメチルイミダゾールがさらに好ましい。
　硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して、好ましくは０．２重量部以上、より好ましくは０．５重量部以上、さらに好ましくは０．８重量部以上である。硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計１００重量部に対して、好ましくは５重量部以下、より好ましくは２重量部以下である。
　熱硬化性樹脂シート１２は、熱可塑性樹脂を含んでもよい。熱可塑性樹脂としてはエラストマーが好ましい。
　熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン－酢酸ビニル共重合体、エチレン－アクリル酸共重合体、エチレン－アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６－ナイロンや６，６－ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン－イソブチレン－スチレントリブロック共重合体、メチルメタクリレート－ブタジエン－スチレン共重合体（ＭＢＳ樹脂）などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
　熱硬化性樹脂シート１２中の熱可塑性樹脂の含有量は、１重量％以上が好ましい。１重量％以上であると、柔軟性、可撓性を付与できる。熱硬化性樹脂シート１２中の熱可塑性樹脂の含有量は、好ましくは３０重量％以下、より好ましくは１０重量％以下、さらに好ましくは５重量％以下である。３０重量％以下であると、半導体チップなどに対する接着力が良好に得られる。
　熱硬化性樹脂シート１２は、前記成分以外にも、難燃剤成分、顔料などを適宜含有してよい。
　難燃剤成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン化合物などを用いることができる。なかでも、難燃性、硬化後の強度に優れるという理由から、ホスファゼン化合物が好ましい。
　顔料としては特に限定されず、カーボンブラックなどが挙げられる。
　熱硬化性樹脂シート１２の製造方法は特に限定されないが、前記各成分（例えば、エポキシ樹脂、フェノール樹脂、無機充填材及び硬化促進剤など）を混練して得られる混練物をシート状に塑性加工する方法が好ましい。これにより、無機充填材を高充填でき、熱膨張係数を低く設計できる。
　具体的には、エポキシ樹脂、フェノール樹脂、無機充填材及び硬化促進剤などをミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物をシート状に塑性加工する。混練条件として、温度の上限は、１４０℃以下が好ましく、１３０℃以下がより好ましい。温度の下限は、上述の各成分の軟化点以上であることが好ましく、例えば３０℃以上、好ましくは５０℃以上である。混練の時間は、好ましくは１～３０分である。また、混練は、減圧条件下（減圧雰囲気下）で行うことが好ましく、減圧条件下の圧力は、例えば、１×１０－４～０．１ｋｇ／ｃｍ２である。
　溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０～１５０℃、好ましくは５０～１４０℃、さらに好ましくは７０～１２０℃である。
　熱硬化性樹脂シート１２を塗工方式で製造することも好ましい。例えば、前記各成分を含有する接着剤組成物溶液を作製し、接着剤組成物溶液を基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、塗布膜を乾燥させることで、熱硬化性樹脂シート１２を製造できる。
　接着剤組成物溶液に用いる溶媒としては特に限定されないが、前記各成分を均一に溶解、混練又は分散できる有機溶媒が好ましい。例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ-メチルピロリドン、アセトン、メチルエチルケトン、シクロヘキサノンなどのケトン系溶媒、トルエン、キシレンなどが挙げられる。
　基材セパレータとしては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤などの剥離剤により表面コートされたプラスチックフィルムや紙などが使用可能である。接着剤組成物溶液の塗布方法としては、例えば、ロール塗工、スクリーン塗工、グラビア塗工などが挙げられる。また、塗布膜の乾燥条件は特に限定されず、例えば、乾燥温度７０～１６０℃、乾燥時間１～５分間で行うことができる。
　（半導体装置５４の製造方法）
　実施形態１の方法では、Ｆａｎ－ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）を製造する。
　図２に示すように、積層体１は、チップ仮固定体１１、チップ仮固定体１１上に配置された熱硬化性樹脂シート１２及び熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える。積層体１は下側加熱板４１と上側加熱板４２の間に配置されている。
　チップ仮固定体１１は、支持板１１ａ、支持板１１ａ上に配置された仮固定材１１ｂ及び仮固定材１１ｂ上に配置された半導体チップ１４を備える。
　支持板１１ａの材料としては特に限定されず、例えば、ＳＵＳなどの金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォンなどのプラスチック材料などである。
　仮固定材１１ｂの材料としては特に限定されないが、容易に剥離できるという理由から、熱発泡性粘着剤などの熱剥離性粘着剤などが好ましい。
　半導体チップ１４は、本体部１４ｂ及び本体部１４ｂ上に配置された電極パッド１４ａを備える。本体部１４ｂの材料は、シリコンなどの半導体などである。半導体チップ１４は、第１主面と、第１主面に対向した第２主面で両面を定義される。第２主面に電極パッド１４ａが位置する。第２主面が仮固定材１１ｂと接する。
　セパレーター１３としては、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどを好適に使用できる。熱硬化性樹脂シート１２をセパレーター１３から容易に剥離できるという理由から、セパレーター１３は離型処理が施されたものが好ましい。
　図３に示すように、下側加熱板４１及び上側加熱板４２を用いて平行平板方式で積層体１を熱プレスして、封止体５１を形成する。
　熱プレスの温度は好ましくは７０℃以上、より好ましくは８０℃以上である。熱プレスの温度は好ましくは１７０℃以下、より好ましくは１５０℃以下、さらに好ましくは１００℃以下である。積層体１を熱プレスする圧力は、好ましくは１．０ＭＰａ以上、より好ましくは１．５ＭＰａ以上である。積層体１を熱プレスする圧力は、好ましくは１０ＭＰａ以下、より好ましくは８ＭＰａ以下である。熱プレスする時間は、好ましくは０．３分以上、より好ましくは１分以上である。また、熱プレスする時間は、好ましくは６０分以下、より好ましくは１０分以下である。
　熱プレスは減圧雰囲気下で行うことが好ましい。減圧雰囲気下で熱プレスすることにより、ボイドを低減することが可能で、凹凸を良好に埋めることができる。減圧雰囲気下の圧力は、例えば、０．１ｋＰａ～５ｋＰａ、０．１Ｐａ～１００Ｐａなどである。
　封止体５１は、半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える。封止体５１は仮固定材１１ｂ及びセパレーター１３と接する。
　図４に示すように、封止体５１からセパレーター１３を剥離する。
　次いで、封止体５１を加熱し、熱硬化性樹脂シート１２を硬化させて、硬化体５２を形成する。
　加熱温度は、好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限は、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱時間は、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限は、好ましくは１８０分以下、より好ましくは１２０分以下である。加圧雰囲気下で封止体５１を加熱することが好ましく、圧力は好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
　図５に示すように、硬化体５２は、半導体チップ１４及び半導体チップ１４を覆う保護部材２１を備える。硬化体５２は、半導体チップ１４が位置する膜予定面と、膜予定面と対向した面で両面を定義される。
　図６に示すように、仮固定材１１ｂを加熱して仮固定材１１ｂの粘着力を低下させた後、硬化体５２から仮固定材１１ｂを剥離する。仮固定材１１ｂを加熱する温度としては、好ましくは１７５℃以上、より好ましくは１８０℃以上である。仮固定材１１ｂを加熱する温度の上限は、例えば２００℃である。
　図７に示すように、硬化体５２の膜予定面と対向した面を研削してもよい。研削を行うことにより、硬化体５２の反りを低減できる。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
　図８に示すように、膜予定面上にバッファーコート膜６１を形成する。バッファーコート膜６１の材料としては、感光性のポリイミド、感光性のポリベンゾオキサゾール（ＰＢＯ）などを使用できる。バッファーコート膜６１を形成する方法としては、スピンコート法、ダイコーティング法、膜予定面上にドライフィルムを配置する方法などが挙げられる。
　図９に示すように、バッファーコート膜６１上にマスク６２を配置する。次いで、バッファーコート膜６１の上方に配置した光源９１から露光光を照射することにより、バッファーコート膜６１を感光させる。
　次いで、図１０に示すように、バッファーコート膜６１に開口部６１Ａ及び開口部６１Ｂを形成して、保護部材２１の所定の部分及び電極パッド１４ａを露出させる。
　図１１に示すように、レーザー照射により保護部材２１に貫通孔７１を形成する。貫通孔７１は、保護部材２１を厚み方向に貫通する。
　図１２に示すように、貫通孔７１に金属を充填して、貫通電極７２を形成する。貫通電極７２は保護部材２１の厚み方向に延びる。充填する金属としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、共晶はんだなどが挙げられる。共晶はんだとして、例えば、Ｓｎ－Ａｇ共晶はんだ、Ｓｎ－Ａｇ－Ｃｕ共晶はんだなどを用いることができる。
　次いで、バッファーコート膜６１、電極パッド１４ａ及び貫通電極７２上にシード層を形成する。
　図１３に示すように、シード層上にレジスト６３を形成する。
　図１４に示すように、電解銅めっきなどのめっき法で、シード層上にめっきパターン６４を形成する。
　図１５に示すように、レジスト６３を除去した後、シード層をエッチングして、再配線６５及び再配線７５を完成する。
　図１６に示すように、再配線６５及び再配線７５上に保護膜６６を形成する。保護膜６６の材料としては、感光性のポリイミド、感光性のポリベンゾオキサゾール（ＰＢＯ）などを使用できる。
　図１７に示すように、保護膜６６に開口を形成し、保護膜６６の下方にある再配線６５及び再配線７５を露出させる。これにより、硬化体５２上に再配線６５及び再配線７５を含む再配線層６９が完成し、再配線体５３を得る。再配線体５３は、半導体チップ１４、半導体チップ１４の周辺に配置された保護部材２１、保護部材２１の厚み方向に延び保護部材２１を貫通する貫通電極７２、並びに半導体チップ１４上に配置された再配線層６９を備える。
　図１８に示すように、再配線６５上に電極（ＵＢＭ：Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）６７を形成する。また、再配線７５上に電極７７を形成する。
　図１９に示すように、電極６７上にバンプ６８を形成する。パンプ６８は、電極６７及び再配線６５を介して電極パッド１４ａと電気的に接続されている。また、電極７７上にバンプ７８を形成する。パンプ７８は、電極７７及び再配線７５を介して貫通電極７２と電気的に接続されている。
　図２０に示すように、再配線体５３を個片化（ダイシング）して半導体装置５４を得る。
　以上のとおり、実施形態１の半導体装置５４の製造方法は、熱硬化性樹脂シート１２で半導体チップ１４を覆う工程を含む。熱硬化性樹脂シート１２で半導体チップ１４を覆う工程は、積層体１をプレスするステップを含む。
　［実施形態２］
　図２１に示すように、積層構造体２は、チップ実装ウェハ２１、チップ実装ウェハ２１上に配置された熱硬化性樹脂シート１２及び熱硬化性樹脂シート１２上に配置されたセパレーター１３を備える。積層構造体２は下側加熱板４１と上側加熱板４２の間に配置されている。
　チップ実装ウェハ２１は、半導体ウェハ３１及び半導体ウェハ３１上にフリップチップ実装（フリップチップボンディング）された半導体チップ１４を備える。チップ実装ウェハ２１は、半導体ウェハ３１と半導体チップ１４の間に挟まれたアンダーフィル材１５をさらに備える。
　半導体チップ１４は本体部１４ｂ及び本体部１４ｂ上に配置されたバンプ１４ｃを備える。本体部１４ｂの材料は、シリコンなどの半導体などである。半導体チップ１４は、第１主面と、第１主面に対向した第２主面で両面を定義される。第２主面にバンプ１４ｃが位置する。
　半導体ウェハ３１は、ウェハ部３１ａ、ウェハ部３１ａの厚み方向に延びる貫通電極３１ｂ及び貫通電極３１ｂ上に配置された電極３１ｃを備える。ウェハ部３１ａの材料は、シリコンなどの半導体である。半導体ウェハ３１は、電極面と、電極面と対向した裏面で両面を定義される。半導体ウェハ３１の電極面に、電極３１ｃが位置する。
　半導体チップ１４と半導体ウェハ３１は、バンプ１４ｃと電極３１ｃを介して電気的に接続されている。
　図２２に示すように、下側加熱板４１及び上側加熱板４２を用いて平行平板方式で積層構造体２を熱プレスして、封止構造体７１を形成する。好適な熱プレス条件は、実施形態１で説明した熱プレス条件と同様である。また、熱プレスは減圧雰囲気下で行うことが好ましい。好適な減圧条件は、実施形態１で説明した減圧条件と同様である。
　封止構造体７１は、半導体ウェハ３１、半導体ウェハ３１上にフリップチップ実装された半導体チップ１４及び半導体チップ１４を覆う熱硬化性樹脂シート１２を備える。封止構造体７１は、セパレーター１３と接する。
　封止構造体７１からセパレーター１３を剥離する。
　封止構造体７１を加熱することで熱硬化性樹脂シート１２を硬化させて、硬化構造体７２を形成する。好適な加熱条件は、実施形態１で説明した加熱条件と同様である。
　図２３に示すように、硬化構造体７２は、半導体ウェハ３１、半導体ウェハ３１上にフリップチップ実装された半導体チップ１４及び半導体チップ１４を覆う保護部材２１を備える。硬化構造体７２は、半導体ウェハ３１が位置するウェハ面と、ウェハ面と対向した面で両面を定義される。
　図２４に示すように、ウェハ面と対向した面を研削してもよい。
　図２５に示すように、ウェハ面を研削することにより、貫通構造体７３を得る。貫通構造体７３は、貫通ウェハ３２、貫通ウェハ３２上にフリップチップ実装された半導体チップ１４及び半導体チップ１４の周辺に配置された保護部材２１を備える。貫通ウェハ３２は、円盤状をなす主部３２ａ、主部３２ａの厚み方向に延び主部３２ａを貫通する貫通電極３１ｂ及び貫通電極３１ｂ上に配置された電極３１ｃを備える。貫通ウェハ３２は、貫通電極３１ｂが位置する形成面と、形成面と対向した面で両面を定義される。
　図２６に示すように、セミアディティブ法などを利用して、形成面上に再配線層８１を形成して、再配線構造体７４を形成する。再配線層８１は、再配線８２を備える。次いで、再配線層８１上にバンプ８３を形成する。バンプ８３は再配線８２、電極３１ｃ及び貫通電極３１ｂを介してバンプ１４ｃと電気的に接続している。再配線構造体７４は、貫通ウェハ３２、貫通ウェハ３２上にフリップチップ実装された半導体チップ１４、半導体チップ１４の周辺に配置された保護部材２１、及び形成面上に配置された再配線層８１を備える。
　図２７に示すように、再配線構造体７４を個片化（ダイシング）して、半導体装置７５を得る。
　（変形例１）
　実施形態２では、チップ実装ウェハ２１について半導体チップ１４と半導体ウェハ３１の間にアンダーフィル材１５が充填されているが、変形例１では半導体チップ１４と半導体ウェハ３１の間にアンダーフィル材１５が充填されていない。
　以上のとおり、実施形態２の半導体装置７５の製造方法は、熱硬化性樹脂シート１２で半導体チップ１４を覆う工程を含む。熱硬化性樹脂シート１２で半導体チップ１４を覆う工程は、積層構造体２をプレスするステップを含む。
　以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
　樹脂シートを作製するために使用した成分について説明する。
　エポキシ樹脂１：新日鐵化学（株）製のＹＳＬＶ－８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量１９１ｇ／ｅｑ．軟化点８０℃）
　エポキシ樹脂２：三菱化学（株）製のエピコート８２８（ビスフェノールＡ型エポキシ樹脂、エポキン当量１８５ｇ／ｅｑ）
　フェノール樹脂：明和化成社製のＭＥＨ－７５００－３Ｓ（水酸基当量１０７ｇ／ｅｑ．、軟化点８３℃）
　硬化促進剤：四国化成工業社製の２ＰＨＺ－ＰＷ（２－フェニル－４，５－ジヒドロキシメチルイミダゾール）
　シリカフィラーＢ：電気化学工業社製のＦＢ－９４５４（溶融球状シリカ、平均粒径２０μｍ、最大粒径５４μｍ）
　シリカフィラーＤ：電気化学工業社製の５ＳＤＣ（溶融球状シリカ、平均粒径５μｍ、最大粒径２０μｍ）
　シリカフィラーＥ：電気化学工業社製の３ＳＤＣ（溶融球状シリカ、平均粒径３μｍ、最大粒径１０μｍ）
　シリカフィラーＧ：龍森社製のＭＳＲ－８０４０（溶融球状シリカ、平均粒径１１μｍ、最大粒径４５μｍ）
　アルミナフィラーＩ：昭和電工社製のＡＬ－１７－１（アルミナフィラー、平均粒径６０μｍ）
　アルミナフィラーＪ：電気化学社製のＤＡＷ－４５（アルミナフィラー、平均粒径４３μｍ）
　シランカップリング剤：信越化学社製のＫＢＭ－４０３（３－グリシドキシプロピルトリメトキシシラン）
　カーボンブラック：三菱化学社製の＃２０
　［樹脂シートの作製］
　表１に記載の配合比に従い、各成分を配合し、ロール混練機により６０～１２０℃、１０分間、減圧条件下（０．０１ｋｇ／ｃｍ２）で溶融混練し、混練物を調製した。次いで、混練物を、平板プレス法により、シート状に形成して、縦２００ｍｍ、横２３０ｍｍ、表１に記載の厚みの樹脂シートを作製した。
Figure JPOXMLDOC01-appb-T000001
  
　［評価１　チップクラック］
　ガラス板（テンパックスガラス、縦２００ｍｍ、横２３０ｍｍ、厚み１．１ｍｍ）上に熱剥離シート（日東電工社製のリバアルファ「３１９５Ｖ」、縦２００ｍｍ、横２３０ｍｍ、厚み１００μｍ）を積層した。次いで、熱剥離シート上に、シリコンチップ（縦７ｍｍ、横７ｍｍ、厚み２００μｍ）を複数配置した。これにより、ガラス板、ガラス板上に配置された熱剥離シート及び熱剥離シート上に配置されたシリコンチップからなるチップ仮固定体を得た。
　次いで、チップ仮固定体上に樹脂シートを配置した。これにより、チップ仮固定体、及びチップ仮固定体上に配置された樹脂シートからなる積層体を得た。
　次いで、平行平板プレス装置（ミカドテクノス社製）を用いて、真空雰囲気下、９０℃、プレス圧１．０ＭＰａ、１２０秒の条件で積層体を平行平板方式でプレスすることにより、封止体（シリコンチップ及びシリコンチップを覆う樹脂シートからなるもの）を得た。
　封止体の断面を観察し、シリコンチップにクラックがない場合を○と判定した。シリコンチップにクラックがないものの、シリコンチップの上に位置する樹脂の厚みと同等の直径を有するフィラーが確認され、クラックが入るおそれがある場合を△と判定した。シリコンチップにクラックがある場合を×と判定した。結果を表１に示す。
　［評価２　貫通孔の状態］
　平行平板プレス装置（ミカドテクノス社製）を用いて、真空雰囲気下、９０℃、プレス圧１．０ＭＰａ、１２０秒の条件で樹脂シートを平行平板方式でプレスすることにより、樹脂シートの厚みを当初の厚みの８０％に調整した。次いで、樹脂シートを１５０℃で６０分間保持することにより、樹脂シートを硬化させた。
　樹脂シートを硬化させることにより得られた硬化物に、表２に示す条件でレーザーを照射し、硬化物に直径５０μｍの貫通孔を形成した。次いで、硬化物を顕微鏡で観察し、円状をなす貫通孔が確認された場合を○と判定した（図２８参照）。一方、充填剤の影響で円状をなす貫通孔が得られなかった場合を×と判定した（図２９参照）。結果を表１に示す。
Figure JPOXMLDOC01-appb-T000002
  

Claims (4)

  1. 　充填剤を含み、
    　前記充填剤の平均粒径の４倍の値が樹脂組成物の厚み以下である樹脂組成物。
  2. 　シート状をなす請求項１に記載の樹脂組成物。
  3. 　請求項１又は２に記載の樹脂組成物で半導体チップを覆う工程を含む半導体装置の製造方法。
  4. 　請求項３に記載の方法により得られた半導体装置。
     
PCT/JP2015/079172 2014-11-07 2015-10-15 樹脂組成物、半導体装置の製造方法及び半導体装置 WO2016072236A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020177014316A KR20170081195A (ko) 2014-11-07 2015-10-15 수지 조성물, 반도체 장치의 제조 방법 및 반도체 장치
CN201580059119.9A CN107109069A (zh) 2014-11-07 2015-10-15 树脂组合物、半导体装置的制造方法及半导体装置
SG11201703288UA SG11201703288UA (en) 2014-11-07 2015-10-15 Resin composition, semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-226745 2014-11-07
JP2014226745A JP5976073B2 (ja) 2014-11-07 2014-11-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2016072236A1 true WO2016072236A1 (ja) 2016-05-12

Family

ID=55908963

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/079172 WO2016072236A1 (ja) 2014-11-07 2015-10-15 樹脂組成物、半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
JP (1) JP5976073B2 (ja)
KR (1) KR20170081195A (ja)
CN (1) CN107109069A (ja)
SG (1) SG11201703288UA (ja)
TW (1) TW201621000A (ja)
WO (1) WO2016072236A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018104649A (ja) * 2016-12-28 2018-07-05 日東電工株式会社 樹脂シート
KR102216172B1 (ko) 2017-07-14 2021-02-15 주식회사 엘지화학 절연층 제조방법 및 반도체 패키지 제조방법
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
CN113196470A (zh) 2018-12-18 2021-07-30 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN115699295A (zh) 2020-05-26 2023-02-03 罗姆股份有限公司 半导体装置以及半导体装置的制造方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209747A (ja) * 1990-01-11 1991-09-12 Toyo Tire & Rubber Co Ltd 電子部品封止用成形体
JPH0823005A (ja) * 1993-09-14 1996-01-23 Toshiba Corp 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP2003017979A (ja) * 2001-06-28 2003-01-17 Nagase Chemtex Corp 弾性表面波デバイスおよびその製法
JP2003060346A (ja) * 2001-06-07 2003-02-28 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板とそれを用いた電力変換モジュール
JP2006019714A (ja) * 2004-06-02 2006-01-19 Nagase Chemtex Corp 電子部品の製造方法
JP2008098419A (ja) * 2006-10-12 2008-04-24 Hitachi Chem Co Ltd 封止フィルム、及びこれを用いた半導体装置
JP2011032434A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
JP2011124381A (ja) * 2009-12-10 2011-06-23 Nitto Denko Corp 半導体装置の製造方法
JP2011148959A (ja) * 2010-01-25 2011-08-04 Kyocera Chemical Corp 半導体封止用樹脂シートおよび樹脂封止型半導体装置
JP2013007028A (ja) * 2011-05-20 2013-01-10 Nitto Denko Corp 封止用シートおよび電子部品装置
JP2013038410A (ja) * 2011-07-13 2013-02-21 Ajinomoto Co Inc 半導体パッケージ
JP2013036029A (ja) * 2011-07-08 2013-02-21 Hitachi Chemical Co Ltd コンプレッション成形用半導体封止樹脂材料及び半導体装置
JP2013147589A (ja) * 2012-01-20 2013-08-01 Nitto Denko Corp 電子部品封止用樹脂組成物シートおよびそれを用いた電子部品装置の製法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法
JP2014156516A (ja) * 2013-02-14 2014-08-28 Nitto Denko Corp 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
JP2014179593A (ja) * 2013-02-15 2014-09-25 Nitto Denko Corp 半導体素子用封止シート、半導体装置及び半導体装置の製造方法
WO2014156775A1 (ja) * 2013-03-27 2014-10-02 日東電工株式会社 封止シート、封止シートの製造方法及び電子部品パッケージの製造方法
JP2014189791A (ja) * 2013-03-28 2014-10-06 Nitto Denko Corp 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2014189790A (ja) * 2013-03-28 2014-10-06 Nitto Denko Corp 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2014162951A1 (ja) * 2013-04-02 2014-10-09 日東電工株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417122B2 (ja) * 2004-01-21 2010-02-17 日東電工株式会社 シート状半導体封止用樹脂組成物
JP5354841B2 (ja) * 2005-12-28 2013-11-27 日東電工株式会社 半導体装置及びその製造方法
JP5310103B2 (ja) * 2009-03-03 2013-10-09 日本電気株式会社 半導体装置及びその製造方法
JP5354200B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
JP2013004823A (ja) * 2011-06-20 2013-01-07 Panasonic Corp 半導体装置の製造方法
JP2014203971A (ja) * 2013-04-04 2014-10-27 日東電工株式会社 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
JP2014201703A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 セパレータ付き樹脂シート、電子部品装置の製造方法及び電子部品装置
JP2014204040A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 電子部品装置の製造方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209747A (ja) * 1990-01-11 1991-09-12 Toyo Tire & Rubber Co Ltd 電子部品封止用成形体
JPH0823005A (ja) * 1993-09-14 1996-01-23 Toshiba Corp 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP2003060346A (ja) * 2001-06-07 2003-02-28 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板とそれを用いた電力変換モジュール
JP2003017979A (ja) * 2001-06-28 2003-01-17 Nagase Chemtex Corp 弾性表面波デバイスおよびその製法
JP2006019714A (ja) * 2004-06-02 2006-01-19 Nagase Chemtex Corp 電子部品の製造方法
JP2008098419A (ja) * 2006-10-12 2008-04-24 Hitachi Chem Co Ltd 封止フィルム、及びこれを用いた半導体装置
JP2011032434A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
JP2011124381A (ja) * 2009-12-10 2011-06-23 Nitto Denko Corp 半導体装置の製造方法
JP2011148959A (ja) * 2010-01-25 2011-08-04 Kyocera Chemical Corp 半導体封止用樹脂シートおよび樹脂封止型半導体装置
JP2013007028A (ja) * 2011-05-20 2013-01-10 Nitto Denko Corp 封止用シートおよび電子部品装置
JP2013036029A (ja) * 2011-07-08 2013-02-21 Hitachi Chemical Co Ltd コンプレッション成形用半導体封止樹脂材料及び半導体装置
JP2013038410A (ja) * 2011-07-13 2013-02-21 Ajinomoto Co Inc 半導体パッケージ
JP2013147589A (ja) * 2012-01-20 2013-08-01 Nitto Denko Corp 電子部品封止用樹脂組成物シートおよびそれを用いた電子部品装置の製法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法
JP2014156516A (ja) * 2013-02-14 2014-08-28 Nitto Denko Corp 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
JP2014179593A (ja) * 2013-02-15 2014-09-25 Nitto Denko Corp 半導体素子用封止シート、半導体装置及び半導体装置の製造方法
WO2014156775A1 (ja) * 2013-03-27 2014-10-02 日東電工株式会社 封止シート、封止シートの製造方法及び電子部品パッケージの製造方法
JP2014189791A (ja) * 2013-03-28 2014-10-06 Nitto Denko Corp 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2014189790A (ja) * 2013-03-28 2014-10-06 Nitto Denko Corp 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2014162951A1 (ja) * 2013-04-02 2014-10-09 日東電工株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN107109069A (zh) 2017-08-29
SG11201703288UA (en) 2017-05-30
JP2016089081A (ja) 2016-05-23
KR20170081195A (ko) 2017-07-11
TW201621000A (zh) 2016-06-16
JP5976073B2 (ja) 2016-08-23

Similar Documents

Publication Publication Date Title
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2016072236A1 (ja) 樹脂組成物、半導体装置の製造方法及び半導体装置
WO2015098833A1 (ja) 半導体パッケージの製造方法
WO2015098829A1 (ja) 半導体パッケージの製造方法
JP2013128060A (ja) 半導体装置の製造方法
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
US20170125373A1 (en) Method for producing semiconductor package
WO2014188825A1 (ja) 電子部品装置の製造方法、積層シート、及び、電子部品装置
JP7237828B2 (ja) エポキシ樹脂組成物、電子部品実装構造体およびその製造方法
KR20140142676A (ko) 열경화형 다이 본딩 필름, 다이싱 시트 부착 다이 본딩 필름, 및 반도체 장치의 제조 방법
WO2016080116A1 (ja) 半導体装置の製造方法
JP2015082606A (ja) 半導体パッケージの製造方法
JP2015213201A (ja) 半導体装置の製造方法
JP2016103625A (ja) 封止用シート、及び、半導体装置
JP2016204545A (ja) 封止用樹脂シート、及び、電子デバイス装置
JP7144160B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2014188826A1 (ja) 電子部品装置の製造方法
JP6769132B2 (ja) 半導体装置の製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法
TW202032674A (zh) 半導體裝置的製造方法、膜狀接著劑、接著膜及切晶-黏晶一體型膜
WO2016080164A1 (ja) 封止用シート、及び、半導体装置
JP2015126131A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15856939

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 11201703288U

Country of ref document: SG

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20177014316

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 15856939

Country of ref document: EP

Kind code of ref document: A1