JP2014203971A - アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置 - Google Patents

アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2014203971A
JP2014203971A JP2013078907A JP2013078907A JP2014203971A JP 2014203971 A JP2014203971 A JP 2014203971A JP 2013078907 A JP2013078907 A JP 2013078907A JP 2013078907 A JP2013078907 A JP 2013078907A JP 2014203971 A JP2014203971 A JP 2014203971A
Authority
JP
Japan
Prior art keywords
underfill film
semiconductor element
underfill
conductive filler
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013078907A
Other languages
English (en)
Inventor
浩介 盛田
Kosuke Morita
浩介 盛田
尚英 高本
Hisahide Takamoto
尚英 高本
博行 花園
Hiroyuki Hanazono
博行 花園
章洋 福井
Akihiro Fukui
章洋 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013078907A priority Critical patent/JP2014203971A/ja
Priority to PCT/JP2014/058849 priority patent/WO2014162973A1/ja
Priority to CN201480020025.6A priority patent/CN105122444A/zh
Priority to KR1020157030398A priority patent/KR20150138266A/ko
Priority to US14/782,289 priority patent/US20160035640A1/en
Priority to TW103112617A priority patent/TW201501255A/zh
Publication of JP2014203971A publication Critical patent/JP2014203971A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/29386Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】 熱伝導性に優れるとともに、半導体素子と基板との間の空間を良好に充填できるアンダーフィルフィルム及び封止シートを提供する。【解決手段】 樹脂及び熱伝導性フィラーを含み、前記熱伝導性フィラーの含有量が50体積%以上であり、アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの平均粒径が30%以下の値であり、前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの最大粒径が80%以下の値であるアンダーフィルフィルムに関する。【選択図】 図1

Description

本発明は、アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置に関する。
半導体パッケージなどの放熱性を高める方法として、ヒートシンクなどの放熱部材を設置する方法がある。
例えば、特許文献1は、ロジックLSIに放熱部材を取り付け、ロジックLSIの熱を放熱する技術を開示している。特許文献2は、ドライバチップの発熱を放熱金属箔に伝導させて放熱させる技術を開示している。
しかしながら、デジタルカメラや携帯電話などの筐体サイズに制限がある機器内に放熱部材を設置することは望ましくない。また、放熱部材を設置すると、放熱部材の部材費が必要となるだけでなく、製造プロセスが増加するため、コストアップにつながるという問題もある。
ところで、フリップチップ実装の半導体パッケージでは、半導体素子と基板の間の接続信頼性を確保するために、半導体素子と基板の間の空間にアンダーフィル材(封止樹脂)が充填されている。このようなアンダーフィル材として液状タイプが広く用いられている(特許文献3)。
特開2008−258306号公報 特開2008−275803号公報 特開2011−176278号公報
フリップチップ実装の半導体パッケージの放熱性を高める方法として、アンダーフィル材の熱伝導性を高める方法が考えられる。しかしながら、熱伝導性を高めるために、液状タイプのアンダーフィル材にフィラーを多量に配合すると、粘度が高くなり、半導体素子と基板の間の空間を充填することが難しくなる場合がある。小型高密度の半導体パッケージでは、充填できない場合もある。
特許文献3では、アンダーフィル組成物にジビニルアレーンジエポキシドを配合することにより、高水準のフィラーを配合しても低粘度のアンダーフィル組成物が得られることを開示しているが、シリカを使用しているため、熱伝導性が充分でない。また、液状タイプであるため、充填性について改善の余地がある。
本発明は前記問題点に鑑みなされたものであり、熱伝導性に優れるとともに、半導体素子と基板との間の空間を良好に充填できるアンダーフィルフィルム及び封止シートを提供することを目的とする。
本発明のアンダーフィルフィルムは、樹脂及び熱伝導性フィラーを含み、前記熱伝導性フィラーの含有量が50体積%以上であり、アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの平均粒径が30%以下の値であり、前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの最大粒径が80%以下の値である。
本発明のアンダーフィルフィルムでは、アンダーフィルフィルムの厚みに対して、熱伝導性フィラーの平均粒径を30%以下に設定し、熱伝導性フィラーの最大粒径を80%以下に設定しているため、熱伝導性フィラーの含有量を50体積%以上という高い値に設定できる。つまり、熱伝導性フィラーを比較的密にパッキングできるので、優れた熱伝導性が得られる。また、アンダーフィルフィルムの厚みに対する熱伝導性フィラーの平均粒径及び最大粒径を最適化しているため、半導体素子と基板との間の空間を良好に充填できる。
本発明のアンダーフィルフィルムは、熱伝導率が2W/mK以上であることが好ましい。このような熱伝導率により、半導体素子から発生した熱を効率的に外部に放散させることができる。
前記熱伝導性フィラーの含有量が50〜80体積%であり、前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの平均粒径が10〜30%の値であり、前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの最大粒径が40〜80%の値であることが好ましい。熱伝導性フィラーの含有量及び形態を具体的にこのような特定の値とすることにより、アンダーフィルフィルムの放熱性を良好に向上できる。
本発明のアンダーフィルフィルムは、表面粗さ(Ra)が300nm以下であることが好ましい。特定の含有量及び特定の形態の熱伝導性フィラーを採用するため、表面粗さ(Ra)を300nm以下とすることができる。表面粗さ(Ra)を300nm以下とすることにより、基板やチップとの良好な接着力を得ることができる。
本発明のアンダーフィルフィルムは、前記熱伝導性フィラーとして、平均粒径の異なる熱伝導性フィラーを含むことが好ましい。これにより、平均粒径の大きい熱伝導性フィラーの間に、平均粒径の小さい熱伝導性フィラーを充填でき、熱伝導性を高めることができる。
本発明のアンダーフィルフィルムは、全光線透過率が50%以上であることが好ましい。50%以上であると、後述の位置整合工程を含む製法において半導体素子の位置を精度良く検出できるので、ダイシング位置の決定が容易である。また、半導体素子と被着体間の電気的接続も容易に形成できる。
本発明はまた、前記アンダーフィルフィルム及び粘着テープを備え、前記粘着テープは、基材及び前記基材上に設けられた粘着剤層を有し、前記アンダーフィルフィルムが前記粘着剤層上に設けられている封止シートに関する。
前記アンダーフィルフィルムの前記粘着剤層からの剥離力が0.03〜0.10N/20mmであることが好ましい。これにより、ダイシング時のチップ飛びを防止できる。
前記粘着テープが、半導体ウェハの裏面研削用テープ又はダイシングテープであることが好ましい。
本発明はまた、被着体と、前記被着体と電気的に接続された半導体素子と、前記被着体と前記半導体素子との間の空間を充填するアンダーフィルフィルムとを備える半導体装置の製造方法であって、前記アンダーフィルフィルムが半導体素子に貼り合わされたアンダーフィルフィルム付き半導体素子を準備する準備工程、及び前記被着体と前記半導体素子の間の空間を前記アンダーフィルフィルム付き半導体素子の前記アンダーフィルフィルムで充填しつつ前記被着体と前記半導体素子とを電気的に接続する接続工程を含む半導体装置の製造方法に関する。
本発明の半導体装置の製造方法は、前記アンダーフィルフィルム付き半導体素子の前記アンダーフィルフィルムの露出面に対して斜光を照射し、前記半導体素子と前記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程を含むことが好ましい。これにより、半導体素子と被着体との接続予定位置への位置整合を容易に行うことができる。
前記アンダーフィルフィルムの露出面に対し5〜85°の入射角で斜光を照射することが好ましい。このような入射角で斜光を照射することにより、正反射光を防止して半導体素子の位置検出精度を高めることができ、接続予定位置への整合の精度をより向上させることができる。
前記斜光は400〜550nmの波長を含むことが好ましい。斜光が上記特定波長を含むと、無機充填剤を含む一般的な材料で形成されたアンダーフィル材に対しても良好な透過性を示すので、半導体素子と被着体との接続予定位置への整合をより容易に行うことができる。
前記斜光を前記アンダーフィルフィルムの露出面に対して2以上の方向又は全方向から照射することが好ましい。多方向ないし全方向(全周方向)からの斜光照射により、半導体素子からの拡散反射を増大させて位置検出の精度を高めることができ、被着体との接続予定位置への整合の精度をより向上させることができる。
本発明はまた、前記アンダーフィルフィルムを用いて作製した半導体装置に関する。
本発明はまた、前記方法で作製した半導体装置に関する。
本発明の封止シート断面の模式図である。 実施形態1の半導体装置の製造方法の各工程を示す図である。 実施形態1のダイシング位置決定工程を示す図である。 実施形態1の位置整合工程を示す図である。 実施形態2の半導体装置の製造方法の各工程を示す図である。
[アンダーフィルフィルム]
本発明のアンダーフィルフィルムは、樹脂及び熱伝導性フィラーを含み、前記熱伝導性フィラーの含有量が50体積%以上であり、アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの平均粒径が30%以下の値であり、前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの最大粒径が80%以下の値である。
本発明のアンダーフィルフィルムは熱伝導性フィラーを含む。
熱伝導性フィラーとしては特に限定されず、例えば、酸化アルミニウム、酸化亜鉛、酸化マグネシウム、窒化ホウ素、水酸化マグネシウム、窒化アルミニウム、炭化珪素等の電気絶縁性のものが挙げられる。これらは、単独で又は2種以上を併用して用いることができる。なかでも、酸化アルミニウムは高伝導率であり、分散性に優れ、入手の容易さの点から好ましい。
熱伝導性フィラーの熱伝導率は、アンダーフィルフィルムに熱伝導性を付与可能な限り特に限定されないが、好ましくは12W/mK以上であり、より好ましくは15W/mK以上であり、さらに好ましくは25W/mK以上である。12W/mK以上であると、アンダーフィルフィルムに2W/mK以上の熱伝導性を付与できる。熱伝導性フィラーの熱伝導率は、例えば、70W/mK以下である。
熱伝導性フィラーの含有量は、アンダーフィルフィルムにおいて50体積%以上であり、好ましくは55体積%以上である。50体積%以上であるので、アンダーフィルフィルムの熱伝導率を高めることができ、半導体パッケージで発生した熱を効率良く放散できる。一方、熱伝導性フィラーの含有量は、アンダーフィルフィルムにおいて好ましくは80体積%以下であり、より好ましくは75体積%以下である。80体積%以下であると、アンダーフィルフィルム中の接着成分の相対的な減少を防止でき、半導体素子などに対する濡れ性及び接着性を確保できる。
熱伝導性フィラーの平均粒径は、アンダーフィルフィルムの厚みに対して、30%以下であり、好ましくは25%以下、さらに好ましくは5%以下、特に好ましくは4%以下である。30%を超えると、基板、半導体素子の凹凸に対して埋まり性が不十分になりボイドの原因となることがある。一方、平均粒径の下限は特に限定されないが、アンダーフィルフィルムの厚みに対して、好ましくは0.5%以上であり、より好ましくは1%以上である。
熱伝導性フィラーの最大粒径は、アンダーフィルフィルムの厚みに対して、80%以下であり、好ましくは70%以下、より好ましくは40%以下、さらに好ましくは15%以下である。80%を超えると、半導体素子、基板に対する埋まり性が低下するとともに、接続端子間に噛みこみが発生し、接合不良を引き起こすことがある。一方、最大粒径の下限は特に限定されないが、アンダーフィルフィルムの厚みに対して、好ましくは1%以上であり、より好ましくは5%以上である。なお、熱伝導性フィラーの最大粒径とは、アンダーフィルフィルムに含まれる熱伝導性フィラー全体の中で最も大きい粒径をいう。
熱伝導性フィラーの平均粒径及び最大粒径は、レーザー回折式の粒度分布計(HORIBA製、装置名;LA−910)により求めた値である。
本発明のアンダーフィルフィルムは、平均粒径が異なる熱伝導性フィラーを含むことが好ましい。これにより、平均粒径の大きい熱伝導性フィラーの間に、平均粒径の小さい熱伝導性フィラーを充填でき、熱伝導性を高めることができる。
平均粒径の小さい熱伝導性フィラーの平均粒径は、平均粒径の大きい熱伝導性フィラーの平均粒径に対して、1〜50%が好ましい。前記範囲であると、熱伝導性を一層高めることができる。
熱伝導性フィラーの粒子形状は特に限定されず、例えば、球状、楕円球体状、扁平形状、針状、繊維状、フレーク状、スパイク状、コイル状等が挙げられる。これらの形状のうち、分散性に優れ、充填率を向上できる点で球状が好ましい。
本発明のアンダーフィルフィルムは樹脂を含む。樹脂としては特に限定されず、例えば、アクリル樹脂、熱硬化性樹脂などが挙げられる。なかでも、アクリル樹脂、熱硬化性樹脂を併用することが好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数30以下、特に炭素数4〜18の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの1種又は2種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、アミル基、イソアミル基、へキシル基、へプチル基、シクロヘキシル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はドデシル基等が挙げられる。
また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリロニトリルのようなシアノ基含有モノマー、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル若しくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート若しくは(メタ)アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は2−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーが挙げられる。
アンダーフィルフィルム中のアクリル樹脂の含有量は、好ましくは2重量%以上であり、より好ましくは5重量%以上である。2重量%以上であると、シートが可とう性を有し取扱い性を向上させることができる。また、アンダーフィルフィルム中のアクリル樹脂の含有量は、好ましくは30重量%以下であり、より好ましくは25重量%以下である。30重量%以下であると、基板、半導体素子の凹凸に対して十分な埋まり込み性が得られる。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は2種以上を併用して用いることができる。特に、半導体素子を腐食させるイオン性不純物等の含有が少ない点、ダイシングの切断面においてアンダーフィルフィルムの糊はみ出しを抑制でき、切断面同士の再付着(ブロッキング)を抑制できる点からエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
前記エポキシ樹脂は、接着剤組成物として一般に用いられるものであれば特に限定は無く、例えばビスフェノールA型、ビスフェノールF型、ビスフェノールS型、臭素化ビスフェノールA型、水添ビスフェノールA型、ビスフェノールAF型、ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は2種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
さらに、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5〜2.0当量になるように配合することが好適である。より好適なのは、0.8〜1.2当量である。前記範囲を外れると、十分な硬化反応が進まず、アンダーフィルフィルムの特性が劣化し易くなる。
アンダーフィルフィルム中の熱硬化性樹脂の含有量は、好ましくは5重量%以上であり、より好ましくは10重量%以上である。5重量%以上であると、硬化後の熱的特性が向上し、信頼性を保持しやすくなる。また、アンダーフィルフィルム中の熱硬化性樹脂の含有量は、好ましくは80重量%以下であり、より好ましくは50重量%以下、さらに好ましくは30重量%以下である。80重量%以下であると、信頼性を保持しやすくなる。
エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
熱硬化促進触媒の含有量は、エポキシ樹脂及びフェノール樹脂の合計含有量100重量部に対して、好ましくは0.01重量部以上、より好ましくは0.1重量部以上である。0.01重量部以上であると、熱処理による硬化時間が短くなり生産性を向上させることができる。また、熱硬化促進触媒の含有量は、好ましくは5重量部以下、より好ましくは2重量部以下である。5重量部以下であると、熱硬化性樹脂の保存性を向上させることができる。
アンダーフィルフィルムには、はんだバンプの表面の酸化膜を除去して半導体素子の実装を容易にするために、フラックスを添加してもよい。フラックスとしては特に限定されず、従来公知のフラックス作用を有する化合物を用いることができ、例えば、オルトアニス酸、ジフェノール酸、アジピン酸、アセチルサリチル酸、安息香酸、ベンジル酸、アゼライン酸、ベンジル安息香酸、マロン酸、2,2−ビス(ヒドロキシメチル)プロピオン酸、サリチル酸、o−メトキシ安息香酸、m−ヒドロキシ安息香酸、コハク酸、2,6−ジメトキシメチルパラクレゾール、安息香酸ヒドラジド、カルボヒドラジド、マロン酸ジヒドラジド、コハク酸ジヒドラジド、グルタル酸ジヒドラジド、サリチル酸ヒドラジド、イミノジ酢酸ジヒドラジド、イタコン酸ジヒドラジド、クエン酸トリヒドラジド、チオカルボヒドラジド、ベンゾフェノンヒドラゾン、4,4’−オキシビスベンゼンスルホニルヒドラジド及びアジピン酸ジヒドラジド等が挙げられる。フラックスの添加量は上記フラックス作用が発揮される程度であればよく、通常、アンダーフィルフィルムに含まれる樹脂成分(アクリル樹脂、熱硬化性樹脂などの樹脂成分)100重量部に対して0.1〜20重量部程度である。
アンダーフィルフィルムは、必要に応じて着色しても良い。アンダーフィルフィルムにおいて、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色、緑色などが好ましい。着色に際しては、顔料、染料などの公知の着色剤の中から適宜選択して用いることができる。
アンダーフィルフィルムを予めある程度架橋をさせておく場合には、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておいてもよい。
前記架橋剤としては、特に、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、p−フェニレンジイソシアネート、1,5−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物等のポリイソシアネート化合物がより好ましい。
なお、アンダーフィルフィルムには、前記成分以外にも他の添加剤を適宜に配合できる。他の添加剤としては、例えば難燃剤、シランカップリング剤、イオントラップ剤等が挙げられる。前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は2種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は2種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は2種以上を併用して用いることができる。
アンダーフィルフィルムは、例えば、以下のようにして作製される。まず、アンダーフィルフィルムの形成材料である前記各成分を配合し、溶媒(例えば、メチルエチルケトン、酢酸エチル等)に溶解ないし分散させて塗布液を調製する。次に、調製した塗布液を基材セパレータ上に所定厚みとなる様に塗布して塗布膜を形成した後、該塗布膜を乾燥させ、アンダーフィルフィルムを形成する。
本発明のアンダーフィルフィルムの熱伝導率は、通常、2W/mK以上であり、3W/mK以上であることが好ましく、5W/mK以上であることがより好ましい。2W/mK以上であると、半導体パッケージで発生した熱を効率良く放散できる。熱伝導率の上限は特に限定されないが、例えば、70W/mK以下である。
本発明のアンダーフィルフィルムの熱硬化前の表面粗さ(Ra)は、好ましくは300nm以下であり、より好ましくは250nm以下である。300nm以下であると、基板や半導体素子に対して良好な濡れ性が得られる。表面粗さ(Ra)の下限は特に限定されないが、例えば、10nm以上である。
なお、表面粗さ(Ra)は、JIS B 0601に基づき、Veeco社製の非接触三次元粗さ測定装置(NT3300)を用いて測定できる。具体的には、測定条件は、50倍とし、測定値は、測定データにMedian filterをかけて求めることができる。
本発明のアンダーフィルフィルムの厚さは、半導体素子と被着体との間のギャップや接続部材の高さを考慮して適宜設定すればよい。例えば、厚さは10μm以上が好ましく、15μm以上がより好ましい。また、厚さは100μm以下が好ましく、50μm以下がより好ましい。
本発明のアンダーフィルフィルムは、セパレータにより保護されていることが好ましい。セパレータは、実用に供するまでアンダーフィルフィルムを保護する保護材としての機能を有している。セパレータはアンダーフィルフィルム上に半導体素子を貼着する際に剥がされる。セパレータとしては、ポリエチレンテレフタレート(PET)、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルムや紙等も使用可能である。
本発明のアンダーフィルフィルムの全光線透過率は高いほど好ましい。具体的には、好ましくは50%以上であり、より好ましくは60%以上、さらに好ましくは70%以上である。なお、後述の位置整合工程を含む製法であれば、50%程度の全光線透過率であっても半導体素子の位置を精度良く検出できるので、ダイシング位置の決定が容易である。また、半導体素子と被着体間の電気的接続も容易に形成できる。
全光線透過率は、JIS K 7361に従い、ヘイズメーターHM−150(村上色彩技術研究所製)を用いて測定できる。
本発明のアンダーフィルフィルムは、半導体素子と被着体との間の空間を充填する封止用フィルムとして使用できる。被着体としては、配線回路基板、フレキシブル基板、インターポーザー、半導体ウェハ、半導体素子などが挙げられる。
本発明のアンダーフィルフィルムは、粘着テープと一体化して使用できる。これにより、半導体装置を効率よく製造できる。
[封止シート(粘着テープ一体型アンダーフィルフィルム)]
本発明の封止シートは、アンダーフィルフィルム及び粘着テープを備える。
図1は、本発明の封止シート10断面の模式図である。図1に示すように、封止シート10は、アンダーフィルフィルム2及び粘着テープ1を備える。粘着テープ1は、基材1a及び粘着剤層1bを備え、粘着剤層1bは基材1a上に設けられている。アンダーフィルフィルム2は粘着剤層1b上に設けられている。
なお、アンダーフィルフィルム2は、図1に示したように粘着テープ1の全面に設けられている必要はなく、半導体ウェハ3(図2A参照)との貼り合わせに十分なサイズで設けられていればよい。
粘着テープ1は、基材1aと、基材1a上に積層された粘着剤層1bとを備えている。
上記基材1aは封止シート10の強度母体となるものである。例えば、低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、ポリウレタン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミド、全芳香族ポリアミド、ポリフェニルスルフイド、アラミド(紙)、ガラス、ガラスクロス、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂、金属(箔)、紙等が挙げられる。粘着剤層1bが紫外線硬化型である場合、基材1aは紫外線に対し透過性を有するものが好ましい。
基材1aの表面には、慣用の表面処理を施すことができる。
上記基材1aは、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材1aには、帯電防止能を付与するため、上記の基材1a上に金属、合金、これらの酸化物等からなる厚さが30〜500Å程度の導電性物質の蒸着層を設けることができる。基材1aは単層又は2種以上の複層でもよい。
基材1aの厚さは適宜に決定でき、一般的には5μm以上200μm以下程度であり、好ましくは35μm以上120μm以下である。
なお、基材1aには、本発明の効果等を損なわない範囲で、各種添加剤(例えば、着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤等)が含まれていてもよい。
粘着剤層1bの形成に用いる粘着剤としては特に制限されず、例えば、アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性接着剤を用いることができる。上記感圧性接着剤としては、超純水やアルコール等の有機溶剤による清浄洗浄性がよいという点から、アクリル系ポリマーをベースポリマーとするアクリル系粘着剤が好ましい。
上記アクリル系ポリマーとしては、アクリル酸エステルを主モノマー成分として用いたものが挙げられる。上記アクリル酸エステルとしては、例えば、(メタ)アクリル酸アルキルエステル(例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、s−ブチルエステル、t−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、2−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数1〜30、特に炭素数4〜18の直鎖状又は分岐鎖状のアルキルエステル等)及び(メタ)アクリル酸シクロアルキルエステル(例えば、シクロペンチルエステル、シクロヘキシルエステル等)の1種又は2種以上を単量体成分として用いたアクリル系ポリマー等が挙げられる。なお、(メタ)アクリル酸エステルとはアクリル酸エステル及び/又はメタクリル酸エステルをいい、本発明の(メタ)とは全て同様の意味である。
上記アクリル系ポリマーは、凝集力、耐熱性などの改質を目的として、必要に応じ、上記(メタ)アクリル酸アルキルエステル又はシクロアルキルエステルと共重合可能な他のモノマー成分に対応する単位を含んでいてもよい。このようなモノマー成分として、例えば、アクリル酸、メタクリル酸、カルボキシエチル(メタ)アクリレート、カルボキシペンチル(メタ)アクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー;無水マレイン酸、無水イタコン酸などの酸無水物モノマー;(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル、(4−ヒドロキシメチルシクロヘキシル)メチル(メタ)アクリレートなどのヒドロキシル基含有モノマー;スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート、(メタ)アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;アクリルアミド、アクリロニトリルなどがあげられる。これら共重合可能なモノマー成分は、1種又は2種以上使用できる。これら共重合可能なモノマーの使用量は、全モノマー成分の40重量%以下が好ましい。
さらに、上記アクリル系ポリマーは、架橋させるため、多官能性モノマーなども、必要に応じて共重合用モノマー成分として含むことができる。このような多官能性モノマーとして、例えば、ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシ(メタ)アクリレート、ポリエステル(メタ)アクリレート、ウレタン(メタ)アクリレートなどがあげられる。これらの多官能性モノマーも1種又は2種以上用いることができる。多官能性モノマーの使用量は、粘着特性等の点から、全モノマー成分の30重量%以下が好ましい。
上記アクリル系ポリマーは、単一モノマー又は2種以上のモノマー混合物を重合に付すことにより得られる。重合は、溶液重合、乳化重合、塊状重合、懸濁重合等の何れの方式で行うこともできる。清浄な被着体への汚染防止等の点から、低分子量物質の含有量が小さいのが好ましい。この点から、アクリル系ポリマーの数平均分子量は、好ましくは30万以上、さらに好ましくは40万〜300万程度である。
また、上記粘着剤には、ベースポリマーであるアクリル系ポリマー等の数平均分子量を高めるため、外部架橋剤を適宜に採用することもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤などのいわゆる架橋剤を添加し反応させる方法があげられる。外部架橋剤を使用する場合、その使用量は、架橋すべきベースポリマーとのバランスにより、さらには、粘着剤としての使用用途によって適宜決定される。一般的には、上記ベースポリマー100重量部に対して、5重量部程度以下、さらには0.1〜5重量部配合するのが好ましい。さらに、粘着剤には、必要により、上記成分のほかに、従来公知の各種の粘着付与剤、老化防止剤などの添加剤を用いてもよい。
粘着剤層1bは放射線硬化型粘着剤により形成することができる。放射線硬化型粘着剤は、紫外線等の放射線の照射により架橋度を増大させてその粘着力を容易に低下させることができる。放射線としては、X線、紫外線、電子線、α線、β線、中性子線等が挙げられる。
放射線硬化型粘着剤は、炭素−炭素二重結合等の放射線硬化性の官能基を有し、かつ粘着性を示すものを特に制限なく使用することができる。放射線硬化型粘着剤としては、例えば、上記アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性粘着剤に、放射線硬化性のモノマー成分やオリゴマー成分を配合した添加型の放射線硬化性粘着剤を例示できる。
配合する放射線硬化性のモノマー成分としては、例えば、ウレタンオリゴマー、ウレタン(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、テトラメチロールメタンテトラ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ペンタエリストールテトラ(メタ)アクリレート、ジペンタエリストールモノヒドロキシペンタ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、1,4−ブタンジオールジ(メタ)アクリレートなどがあげられる。また放射線硬化性のオリゴマー成分はウレタン系、ポリエーテル系、ポリエステル系、ポリカーボネート系、ポリブタジエン系など種々のオリゴマーがあげられ、その重量平均分子量が100〜30000程度の範囲のものが適当である。放射線硬化性のモノマー成分やオリゴマー成分の配合量は、上記粘着剤層の種類に応じて、粘着剤層の粘着力を低下できる量を、適宜に決定することができる。一般的には、粘着剤を構成するアクリル系ポリマー等のベースポリマー100重量部に対して、例えば5〜500重量部、好ましくは40〜150重量部程度である。
また、放射線硬化型粘着剤としては、上記説明した添加型の放射線硬化性粘着剤のほかに、ベースポリマーとして、炭素−炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に有するものを用いた内在型の放射線硬化性粘着剤があげられる。内在型の放射線硬化性粘着剤は、低分子成分であるオリゴマー成分等を含有する必要がなく、または多くは含まないため、経時的にオリゴマー成分等が粘着剤在中を移動することなく、安定した層構造の粘着剤層を形成することができるため好ましい。
上記炭素−炭素二重結合を有するベースポリマーは、炭素−炭素二重結合を有し、かつ粘着性を有するものを特に制限なく使用できる。このようなベースポリマーとしては、アクリル系ポリマーを基本骨格とするものが好ましい。アクリル系ポリマーの基本骨格としては、上記例示したアクリル系ポリマーがあげられる。
上記アクリル系ポリマーへの炭素−炭素二重結合の導入法は特に制限されず、様々な方法を採用できるが、炭素−炭素二重結合はポリマー側鎖に導入するのが分子設計が容易である。例えば、予め、アクリル系ポリマーに官能基を有するモノマーを共重合した後、この官能基と反応しうる官能基および炭素−炭素二重結合を有する化合物を、炭素−炭素二重結合の放射線硬化性を維持したまま縮合または付加反応させる方法があげられる。
これら官能基の組合せの例としては、カルボン酸基とエポキシ基、カルボン酸基とアジリジル基、ヒドロキシル基とイソシアネート基などがあげられる。これら官能基の組合せのなかでも反応追跡の容易さから、ヒドロキシル基とイソシアネート基との組合せが好適である。また、これら官能基の組み合わせにより、上記炭素−炭素二重結合を有するアクリル系ポリマーを生成するような組合せであれば、官能基はアクリル系ポリマーと上記化合物のいずれの側にあってもよいが、上記の好ましい組み合わせでは、アクリル系ポリマーがヒドロキシル基を有し、上記化合物がイソシアネート基を有する場合が好適である。この場合、炭素−炭素二重結合を有するイソシアネート化合物としては、例えば、メタクリロイルイソシアネート、2−メタクリロイルオキシエチルイソシアネート、m−イソプロペニル−α,α−ジメチルベンジルイソシアネートなどがあげられる。また、アクリル系ポリマーとしては、上記例示のヒドロキシ基含有モノマーや2−ヒドロキシエチルビニルエーテル、4−ヒドロキシブチルビニルエーテル、ジエチレングルコールモノビニルエーテルのエーテル系化合物などを共重合したものが用いられる。
上記内在型の放射線硬化性粘着剤は、上記炭素−炭素二重結合を有するベースポリマー(特にアクリル系ポリマー)を単独で使用することができるが、特性を悪化させない程度に上記放射線硬化性のモノマー成分やオリゴマー成分を配合することもできる。放射線硬化性のオリゴマー成分等は、通常ベースポリマー100重量部に対して30重量部の範囲内であり、好ましくは0〜10重量部の範囲である。
上記放射線硬化型粘着剤には、紫外線等により硬化させる場合には光重合開始剤を含有させることが好ましい。光重合開始剤としては、例えば、4−(2−ヒドロキシエトキシ)フェニル(2−ヒドロキシ−2−プロピル)ケトン、α−ヒドロキシ−α,α´−ジメチルアセトフェノン、2−メチル−2−ヒドロキシプロピオフェノン、1−ヒドロキシシクロヘキシルフェニルケトンなどのα−ケトール系化合物;メトキシアセトフェノン、2,2−ジメトキシ−2−フェニルアセトフエノン、2,2−ジエトキシアセトフェノン、2−メチル−1−[4−(メチルチオ)−フェニル]−2−モルホリノプロパン−1などのアセトフェノン系化合物;ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、アニソインメチルエーテルなどのベンゾインエーテル系化合物;ベンジルジメチルケタールなどのケタール系化合物;2−ナフタレンスルホニルクロリドなどの芳香族スルホニルクロリド系化合物;1−フェノン−1,1―プロパンジオン−2−(o−エトキシカルボニル)オキシムなどの光活性オキシム系化合物;ベンゾフェノン、ベンゾイル安息香酸、3,3′−ジメチル−4−メトキシベンゾフェノンなどのベンゾフェノン系化合物;チオキサンソン、2−クロロチオキサンソン、2−メチルチオキサンソン、2,4−ジメチルチオキサンソン、イソプロピルチオキサンソン、2,4−ジクロロチオキサンソン、2,4−ジエチルチオキサンソン、2,4−ジイソプロピルチオキサンソンなどのチオキサンソン系化合物;カンファーキノン;ハロゲン化ケトン;アシルホスフィノキシド;アシルホスフォナートなどがあげられる。光重合開始剤の配合量は、粘着剤を構成するアクリル系ポリマー等のベースポリマー100重量部に対して、例えば0.05〜20重量部程度である。
なお、放射線照射の際に、酸素による硬化阻害が起こる場合は、放射線硬化型の粘着剤層1bの表面よりなんらかの方法で酸素(空気)を遮断するのが望ましい。例えば、上記粘着剤層1bの表面をセパレータで被覆する方法や、窒素ガス雰囲気中で紫外線等の放射線の照射を行う方法等が挙げられる。
なお、粘着剤層1bには、各種添加剤(例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤等)が含まれていてもよい。
粘着剤層1bの厚さは特に限定されず、例えば、1〜50μm程であり、好ましくは2〜30μm、さらには好ましくは5〜25μmである。
粘着テープ1としては、半導体ウェハの裏面研削用テープ、ダイシングテープを好適に使用できる。
封止シート10は、例えば、粘着テープ1及びアンダーフィルフィルム2を別々に作製しておき、最後にこれらを貼り合わせることにより作成することができる。
封止シート10において、アンダーフィルフィルム2の粘着剤層1bからの剥離力が0.03〜0.10N/20mmであることが好ましい。0.03N/20mm以上であると、ダイシング時のチップ飛びを防止できる。0.10N/20mm以下であると、良好なピックアップ性が得られる。
[半導体装置の製造方法]
本発明の半導体装置の製造方法は、被着体と、前記被着体と電気的に接続された半導体素子と、前記被着体と前記半導体素子との間の空間を充填するアンダーフィルフィルムとを備える半導体装置を製造する。
そして、本発明の半導体装置の製造方法は、アンダーフィルフィルムが半導体素子に貼り合わされたアンダーフィルフィルム付き半導体素子を準備する準備工程、及び前記被着体と前記半導体素子の間の空間を前記アンダーフィルフィルム付き半導体素子の前記アンダーフィルフィルムで充填しつつ前記被着体と前記半導体素子とを電気的に接続する接続工程を含む。
本発明の半導体装置の製造方法は、準備工程及び接続工程を含む限り特に限定されないが、前記アンダーフィルフィルム付き半導体素子の前記アンダーフィルフィルムの露出面に対して斜光を照射し、前記半導体素子と前記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程を含むことが好ましい。これにより、半導体素子と被着体との接続予定位置への位置整合を容易に行うことができる。
以下、実施形態を掲げ、本発明の半導体装置の製造方法を詳細に説明するが、本発明の半導体装置の製造方法はこれらの実施形態に限定されるものではない。
(実施形態1)
実施形態1の半導体装置の製造方法について説明する。図2は、実施形態1の半導体装置の製造方法の各工程を示す図である。
実施形態1では封止シート10を用いる。
実施形態1の半導体装置の製造方法は、半導体ウェハ3の接続部材4が形成された回路面3aと封止シート10のアンダーフィルフィルム2とを貼り合わせる貼合せ工程、半導体ウェハ3の裏面3bを研削する研削工程、半導体ウェハ3の裏面3bにダイシングテープ11を貼りつけるウェハ固定工程、粘着テープ1を剥離する剥離工程、アンダーフィルフィルム2付き半導体ウェハ3のアンダーフィルフィルム2の露出面に対して斜光Lを照射し、ダイシング位置を決定するダイシング位置決定工程、半導体ウェハ3をダイシングしてアンダーフィルフィルム2付きの半導体素子5を形成するダイシング工程、及びアンダーフィルフィルム2付き半導体素子5をダイシングテープ11から剥離するピックアップ工程、アンダーフィルフィルム2付き半導体素子5のアンダーフィルフィルム2の露出面に対して斜光Lを照射し、半導体素子5と被着体6との相対位置を互いの接続予定位置に整合させる位置整合工程、及び被着体6と半導体素子5の間の空間をアンダーフィルフィルム2付き半導体素子5のアンダーフィルフィルム2で充填しつつ被着体6と半導体素子5とを電気的に接続する接続工程を含む。
<貼合せ工程>
貼合せ工程では、半導体ウェハ3の接続部材4が形成された回路面3aと封止シート10のアンダーフィルフィルム2とを貼り合わせる(図2A参照)。
半導体ウェハ3の回路面3aには、複数の接続部材4が形成されている(図2A参照)。接続部材4の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等のはんだ類(合金)や、金系金属材、銅系金属材などが挙げられる。接続部材4の高さも用途に応じて定められ、一般的には15〜100μm程度である。もちろん、半導体ウェハ3における個々の接続部材4の高さは同一でも異なっていてもよい。
まず、封止シート10のアンダーフィルフィルム2上に任意に設けられたセパレータを適宜に剥離し、図2Aに示すように、半導体ウェハ3の接続部材4が形成された回路面3aとアンダーフィルフィルム2とを対向させ、アンダーフィルフィルム2と半導体ウェハ3とを貼り合わせる(マウント)。
貼り合わせの方法は特に限定されないが、圧着による方法が好ましい。圧着の圧力は、好ましくは0.1MPa以上、より好ましくは0.2MPa以上である。0.1MPa以上であると、半導体ウェハ3の回路面3aの凹凸を良好に埋め込むことができる。また、圧着の圧力の上限は特に限定されないが、好ましくは1MPa以下、より好ましくは0.5MPa以下である。
貼り合わせの温度は、好ましくは60℃以上であり、より好ましくは70℃以上である。60℃以上であると、アンダーフィルフィルム2の粘度が低下し、半導体ウェハ3の凹凸を空隙なく充填できる。また、貼り合わせの温度は、好ましくは100℃以下であり、より好ましくは80℃以下である。100℃以下であると、アンダーフィルフィルム2の硬化反応を抑制したまま貼り合わせが可能となる。
貼り合わせは、減圧下で行うことが好ましく、例えば、1000Pa以下、好ましくは500Pa以下である。下限は特に限定されず、例えば、1Pa以上である。
<研削工程>
研削工程では、半導体ウェハ3の回路面3aとは反対側の面(すなわち、裏面)3bを研削する(図2B参照)。半導体ウェハ3の裏面研削に用いる薄型加工機としては特に限定されず、例えば研削機(バックグラインダー)、研磨パッド等を例示できる。また、エッチング等の化学的方法にて裏面研削を行ってもよい。裏面研削は、半導体ウェハ3が所望の厚さ(例えば、700〜25μm)になるまで行われる。
<ウェハ固定工程>
研削工程後、半導体ウェハ3の裏面3bにダイシングテープ11を貼りつける(図2C参照)。なお、ダイシングテープ11は、基材11a上に粘着剤層11bが積層された構造を有する。基材11a及び粘着剤層11bとしては、粘着テープ1の基材1a及び粘着剤層1bの項で示した成分及び製法を用いて好適に作製することができる。
<剥離工程>
次いで、粘着テープ1を剥離する(図2D参照)。これにより、アンダーフィルフィルム2が露出した状態となる。
裏面研削用テープ1を剥離する際、粘着剤層1bが放射線硬化性を有する場合には、粘着剤層1bに放射線を照射して粘着剤層1bを硬化させることで、剥離を容易に行うことができる。放射線の照射量は、用いる放射線の種類や粘着剤層の硬化度等を考慮して適宜設定すればよい。
<ダイシング位置決定工程>
図2E及び図3に示すように、アンダーフィルフィルム2付き半導体ウェハ3のアンダーフィルフィルム2の露出面に対して斜光Lを照射し、半導体ウェハ3におけるダイシング位置を決定する。これにより、半導体ウェハ3のダイシング位置を高精度で検出することができ、半導体ウェハ3のダイシングを簡便かつ効率的に行うことができる。
具体的には、ダイシングテープ11に固定された半導体ウェハ3の上方に、撮像装置21及びリング照明(発光面が円状となっている照明)22を配置する。次に、リング照明22からアンダーフィルフィルム2の露出面2aに対して所定の入射角αで斜光Lを照射する。アンダーフィルフィルム2に進入し、半導体ウェハ3で反射した光を撮像装置21で反射像として受け取る。受け取った反射像を画像認識装置で解析し、ダイシングすべき位置を決定する。その後、ダイシング装置(例えば、ダイシングブレード、レーザー発振器等)を移動させダイシング位置に整合させることで本工程が完了する(図示せず)。
斜光照射のための照明としては、上記のようにリング照明22を好適に用いることができるが、これに限定されず、ライン照明(発光面が直線状になっている照明)やスポット照明(発光面が点状となっている照明)等を用いることができる。また、複数のライン照明を多角形状に組み合わせた照明、スポット照明を多角形状又はリング状に組み合わせた照明であってもよい。
照明の光源としては特に限定されず、ハロゲンランプ、LED、蛍光灯、タングステンランプ、メタルハライドランプ、キセノンランプ、ブラックライト等が挙げられる。また、光源から照射される斜光Lは、平行光線又は放射光線(非平行光線)のいずれであってもよいが、照射効率や上記入射角αの設定の容易性を考慮すると、平行光線が好ましい。ただし、斜光Lを平行光線として照射するには物理的な限界があることから、実質的な平行光線(半値角が30°以内)であればよい。また、斜光Lは偏光であってもよい。
本実施形態では、斜光Lをアンダーフィルフィルム2の露出面2aに対して2以上の方向又は全方向から照射することが好ましい。多方向ないし全方向(全周方向)からの斜光照射により、半導体ウェハ3からの拡散反射を増大させて位置検出の精度を高めることができ、ダイシング位置の検出の精度をより向上させることができる。多方向からの照射は、上記ライン照明やスポット照明の一方又は両方を組み合わせる等して行うことができる。また、全方向又は全周方向の照射は、上記複数のライン照明を多角形状に組み合わせたり、リング照明を用いたりすることで容易に行うことができる。
上記入射角αとしては斜光Lがアンダーフィルフィルム2の露出面2aに対して傾斜して照射される限り特に限定されないものの、5〜85°が好ましく、15〜75°がより好ましく、30〜60°が特に好ましい。入射角αを上記範囲とすることで、ハレーション現象の原因となる半導体ウェハ3からの正反射光を防止して、半導体ウェハ3のダイシング位置の検出精度を高めることができる。なお、斜光Lが放射光線(非平行光線)であると、斜光Lの照射の起点とアンダーフィルフィルム2の露出面2aでの到達点との関係によっては入射角αにある程度の幅が生じる場合がある。その場合は、斜光Lの光量が最大となる角度が上記入射角αの範囲内に入ればよい。
上記斜光Lの波長としては、半導体ウェハ3からの反射像が得られ、半導体ウェハ3にダメージを与えない限り特に限定されないが、好ましくは400〜550nmである。斜光Lの波長を上記範囲にすると、斜光Lがアンダーフィルフィルム2を良好な透過できるので、ダイシング位置の検出をより容易に行うことができる。
また、斜光照射による位置検出のための半導体ウェハ3における認識対象としては、図2E及び図3では半導体ウェハ3に形成された接続部材(例えば、バンプ)4となっているが、これに限定されず、アライメントマーク、端子、回路パターン等、任意のマーク又は構造物を認識対象とすることができる。
<ダイシング工程>
ダイシング工程では、図2Fに示すように半導体ウェハ3及びアンダーフィルフィルム2をダイシングしてダイシングされたアンダーフィルフィルム2付き半導体素子5を形成する。ダイシングは、半導体ウェハ3のアンダーフィルフィルム2を貼り合わせた回路面3aから常法に従い行われる。例えば、ダイシングテープ11まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。
なお、ダイシング工程に続いてダイシングテープ11のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。
<ピックアップ工程>
ダイシングテープ11に接着固定されたアンダーフィルフィルム2付き半導体素子5を回収するために、図2Fに示すように、アンダーフィルフィルム2付き半導体素子5をダイシングテープ11より剥離する(アンダーフィルフィルム2付き半導体素子5をピックアップする)。
ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。
ここでピックアップは、ダイシングテープ11の粘着剤層11bが紫外線硬化型の場合、該粘着剤層11bに紫外線を照射した後に行う。これにより、粘着剤層11bの半導体素子5に対する粘着力が低下し、半導体素子5の剥離が容易になる。その結果、半導体素子5を損傷させることなくピックアップが可能となる。
[位置整合工程]
次に、位置整合工程では、図2H及び図4に示すように、アンダーフィルフィルム2付き半導体素子5のアンダーフィルフィルム2の露出面に対して斜光Lを照射し、半導体素子5と被着体6との相対位置を互いの接続予定位置に整合させる。これにより、半導体素子5の位置を高精度で検出することができ、半導体素子5と被着体6との接続予定位置への整合を簡便かつ効率的に行うことができる。
具体的には、半導体素子5の接続部材4が形成された面(半導体ウェハ3の回路面3aに対応)が被着体6と対向するように、アンダーフィルフィルム2付き半導体素子5を被着体6の上方に配置する。次いで、撮像装置31及びリング照明32をアンダーフィルフィルム2付き半導体素子5と被着体6との間に配置した後、リング照明32からアンダーフィルフィルム2付き半導体素子5に向かってアンダーフィルフィルム2の露出面2aに対して所定の入射角αで斜光Lを照射する。アンダーフィルフィルム2に進入し、半導体素子5で反射した光を撮像装置31で反射像として受け取る。次に、受け取った反射像を画像認識装置で解析し、予め決定されている接続予定位置とのズレを求め、最後に、求めたズレ量だけアンダーフィルフィルム2付き半導体素子5を移動させて半導体素子5と被着体6との相対位置を接続予定位置に整合させる(図示せず)。
この位置整合工程における斜光照射の態様は、ダイシング位置決定工程における斜光の照射とはアンダーフィルフィルム2の露出面2aと撮像装置31及び照明32との位置が上下反転しているだけである。従って、斜光照射のための諸条件、例えば、斜光照射のための照明、照明の光源、照射方向、入射角αの範囲、斜光の波長、斜光照射による位置検出のための半導体素子における認識対象等としては、ダイシング位置決定工程の項で説明した条件を好適に採用することができ、同様の効果を得ることができる。
<接続工程>
接続工程では、被着体6と半導体素子5の間の空間をアンダーフィルフィルム2付き半導体素子5のアンダーフィルフィルム2で充填しつつ、半導体素子5と被着体6とを電気的に接続する(図2I参照)。
具体的には、半導体素子5に形成されている接続部材4を、被着体6の接続パッドに被着された接合用の導電材7に接触させて押圧しながら導電材7を溶融させることにより、半導体素子5と被着体6とを電気的に接続する。半導体素子5の接続部材4が形成された面にはアンダーフィルフィルム2が貼り付けられているので、半導体素子5と被着体6との電気的接続と同時に、半導体素子5と被着体6との間の空間がアンダーフィルフィルム2により充填されることになる。
接続工程における加熱条件は特に限定されないが、通常、加熱条件は100〜300℃であり、加圧条件は0.5〜500Nである。
<硬化工程>
半導体素子5と被着体6との電気的接続を行った後は、アンダーフィルフィルム2を加熱により硬化させることが好ましい。これにより、半導体素子5の表面を保護することができるとともに、半導体素子5と被着体6との間の接続信頼性を確保することができる。アンダーフィルフィルム2の硬化のための加熱温度としては特に限定されず、例えば、150〜200℃で10〜120分間である。なお、接続工程における加熱処理によりアンダーフィルフィルム2を硬化させてもよい。
<封止工程>
次に、実装された半導体素子5を備える半導体装置30全体を保護するために封止工程を行ってもよい。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165℃〜185℃で、数分間キュアすることができる。
封止樹脂としては、絶縁性を有する樹脂(絶縁樹脂)が好ましく、公知の封止樹脂から適宜選択して用いることができる。
<半導体装置>
半導体装置30では、半導体素子5と被着体6とが、半導体素子5上に形成された接続部材4及び被着体6上に設けられた導電材7を介して電気的に接続されている。また、半導体素子5と被着体6との間には、その空間を充填するようにアンダーフィルフィルム2が配置されている。半導体装置30は、斜光照射による位置合わせを採用する製造方法にて得られるので、半導体素子5と被着体6との間で良好な電気的接続が達成されている。
(実施形態2)
実施形態2の半導体装置の製造方法について説明する。図5は、実施形態2の半導体装置の製造方法の各工程を示す図である。
実施形態2では封止シート10を用いる。
実施形態2の半導体装置の製造方法は、接続部材44を有する回路面が両面に形成された半導体ウェハ43と封止シート10のアンダーフィルフィルム2とを貼り合わせる貼合せ工程、半導体ウェハ43をダイシングしてアンダーフィルフィルム2付き半導体チップ45を形成するダイシング工程、アンダーフィルフィルム2付き半導体チップ45を粘着テープ1から剥離するピックアップ工程、アンダーフィルフィルム2付き半導体素子45のアンダーフィルフィルム2の露出面に対して斜光Lを照射し、半導体素子45と被着体6との相対位置を互いの接続予定位置に整合させる位置整合工程、及び被着体6と半導体素子45の間の空間をアンダーフィルフィルム2付き半導体素子45のアンダーフィルフィルム2で充填しつつ被着体6と半導体素子45とを電気的に接続する接続工程を含む。
<貼合せ工程>
貼合せ工程では、図5Aに示すように、接続部材44を有する回路面が両面に形成された半導体ウェハ43と封止シート10のアンダーフィルフィルム2とを貼り合わせる。なお、通常、半導体ウェハ43の強度は弱いことから、補強のために半導体ウェハ43をサポートガラス等の支持体に固定することがある(図示せず)。この場合は、半導体ウェハ43とアンダーフィルフィルム2との貼り合わせ後に、支持体を剥離する工程を含んでいてもよい。半導体ウェハ43のいずれの回路面とアンダーフィルフィルム2とを貼り合わせるかは、目的とする半導体装置の構造に応じて変更すればよい。
半導体ウェハ43の両面の接続部材44同士は電気的に接続されていてもよく、接続されていなくてもよい。接続部材44同士の電気的接続には、TSV形式と呼ばれるビアを介しての接続による接続等が挙げられる。貼り合わせ条件としては、実施形態1の貼合せ工程で例示した条件を採用できる。
<ダイシング工程>
ダイシング工程では、半導体ウェハ43及びアンダーフィルフィルム2をダイシングしてアンダーフィルフィルム2付き半導体チップ45を形成する(図45参照)。ダイシング条件としては、実施形態1のダイシング工程で例示した条件を採用できる。
<ピックアップ工程>
ピックアップ工程では、アンダーフィルフィルム2付き半導体チップ45を粘着テープ1から剥離する(図5C)。ピックアップ条件としては、実施形態1のピックアップ工程で例示した条件を採用できる。
<位置整合工程>
アンダーフィルフィルム2付き半導体素子45のアンダーフィルフィルム2の露出面に対して斜光Lを照射し、半導体素子45と被着体6との相対位置を互いの接続予定位置に整合させる(図5D)。具体的な位置整合方法は、実施形態1と同様の方法を採用できる。
<接続工程>
接続工程では、被着体6と半導体素子45の間の空間をアンダーフィルフィルム2付き半導体素子45のアンダーフィルフィルム2で充填しつつ被着体6と半導体素子45とを電気的に接続する。具体的な接続方法は、実施形態1の接続工程で説明した内容と同様である。
<硬化工程及び封止工程>
硬化工程及び封止工程は、実施形態1の硬化工程及び封止工程で説明した内容と同様である。これにより、半導体装置80を製造することができる。
(実施形態3)
実施形態3の半導体装置の製造方法について説明する。実施形態3は、封止シート10に代えて、基材上にアンダーフィルフィルムが設けられているものを用いる点以外は実施形態1と同様である。基材としては、基材1aと同様のものを使用できる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
以下、実施例及び比較例で使用した各種成分について、まとめて説明する。
アクリル樹脂:根上工業株式会社製のパラクロンW−197CM(アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー
エポキシ樹脂1:JER株式会社製のエピコート1004
エポキシ樹脂2:JER株式会社製のエピコート828
フェノール樹脂:三井化学株式会社製のミレックスXLC−4L
アルミナフィラー1:CIKナノテック株式会社製のALMEK30WT%−N40(平均粒径0.35μm、最大粒径3.0μm、熱伝導率40W/mK)
アルミナフィラー2:昭和電工株式会社製のAS−50(平均粒径9.3μm、最大粒径30μm、熱伝導率41W/mK)
アルミナフィラー3:電気化学工業株式会社製のDAW−07(平均粒径8.2μm、最大粒径27μm、熱伝導率40W/mK)
アルミナフィラー4:電気化学工業株式会社製のDAW−05(平均粒径5.1μm、最大粒径18μm、熱伝導率40W/mK)
有機酸:東京化成株式会社製のオルトアニス酸
イミダゾール触媒:四国化成株式会社製の2PHZ−PW(2−フェニル−4,5−ジヒドロキシメチルイミダゾール)
[実施例1〜2及び比較例1〜3]
(アンダーフィルフィルムの作製)
表1に示す配合比に従い、各成分をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
この接着剤組成物の溶液を、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させることにより、厚さ30μmのアンダーフィルフィルムを作製した。
得られたアンダーフィルフィルムについて、以下の評価を行った。結果を表1に示す。
(表面粗さ(Ra))
アンダーフィルフィルムの表面粗さ(Ra)は、JIS B 0601に基づき、Veeco社製の非接触三次元粗さ測定装置(NT3300)を用いて測定した。測定条件は、50倍とし、測定値は、測定データにMedian filterをかけて求めた。測定は、測定箇所を変更しながら5回行い、その平均値を表面粗さ(Ra)とした。
(熱伝導率)
アンダーフィルフィルムを、乾燥機内において175℃、1時間で熱処理を行い、熱硬化させた。その後、TWA法(温度波熱分析法、測定装置;アイフェイズモバイル、(株)アイフェイズ製)により、アンダーフィルフィルムの熱拡散率α(m/s)を測定した。次に、アンダーフィルフィルムの比熱Cp(J/g・℃)を、DSC法により測定した。比熱測定は、エスアイアイナノテクノロジー(株)製のDSC6220を用い、昇温速度10℃/min、温度20〜300℃の条件下で行い、得られた実験データを基に、JISハンドブック(比熱容量測定方法K−7123)により算出した。更に、アンダーフィルフィルムの比重を測定した。
熱拡散率α、比熱Cp及び比重の値を基に、下記式により熱伝導率を算出した。結果を表1に示す。
Figure 2014203971

(充填性)
(1)ダイシングテープ一体型アンダーフィルフィルムの作製
アンダーフィルフィルムを、ダイシングテープテープ(商品名「V−8−T」日東電工株式会社製)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型アンダーフィルフィルムを作製した。
(2)半導体装置の作製
片面にバンプが形成されている片面バンプ付きシリコンウェハを用意し、この片面バンプ付きシリコンウェハのバンプ形成面に、ダイシングテープ一体型アンダーフィルフィルムを、アンダーフィルフィルムを貼り合わせ面として貼り合わせた。片面バンプ付きシリコンウェハとしては、以下のものを用いた。また、貼り合わせ条件は以下の通りである。アンダーフィル材の厚さY(=30μm)の接続部材の高さX(=35μm)に対する比(Y/X)は、0.86であった。
・片面バンプ付きシリコンウェハ
シリコンウェハの直径:8インチ
シリコンウェハの厚さ:0.2mm(研削装置「DFG−8560 ディスコ株式会社製」を用いて0.7mmから0.2mmに裏面研削したもの)
バンプの高さ:35μm
バンプのピッチ:50μm
バンプの材質:SnAgはんだ+銅ピラー
・貼り合わせ条件
貼り付け装置:商品名「DSA840−WS」日東精機株式会社製
貼り付け速度:5mm/min
貼り付け圧力:0.25MPa
貼り付け時のステージ温度:80℃
貼り付け時の真空度:150Pa
貼り合わせ後、下記条件にてシリコンウェハのダイシングを行った。ダイシングは7.3mm角のチップサイズとなる様にフルカットした。
・ダイシング条件
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000rpm
Z2;40,000rpm
カット方式:ステップカット
ウェハチップサイズ:7.3mm角
次に、ダイシングテープの基材側からニードルによる突き上げ方式で、アンダーフィルフィルムと片面バンプ付き半導体チップとの積層体(アンダーフィルフィルム付き半導体チップ)をピックアップした。
アンダーフィルフィルムの露出面に入射角αを45°にして斜光照射による位置整合を行い、下記の実装条件により、半導体チップのバンプ形成面とBGA基板とを接続予定位置にて対向させた状態で半導体チップのBGA基板への実装を行った。これにより、半導体チップがBGA基板に実装された半導体装置を得た。なお、本実装工程では、実装条件1に続いて実装条件2を行う2段階の処理を行った。
・実装条件1
ピックアップ装置:商品名「FCB−3」パナソニック製
加熱温度:150℃
荷重:10kg
保持時間:10秒
・実装条件2
ピックアップ装置:商品名「FCB−3」パナソニック製
加熱温度:260℃
荷重:10kg
保持時間:10秒
(3)充填性の評価
得られた半導体装置について、チップと平行面に接続端子が現れるまで研磨を実施した。その平行断面を顕微鏡で観察し、面積に対してボイドが5%以下のものを○と評価し、5%を超えるものを×と評価した。
Figure 2014203971

[実施例3〜4及び比較例4]
表2に示す配合比に従った点、及び厚さを10μmにした点以外は実施例1と同様の方法で、アンダーフィルフィルムを作製した。
得られたアンダーフィルフィルムについて、実施例1と同様の方法で、表面粗さと熱伝導率を評価した。また、バンプの高さが12μmの片面バンプ付きシリコンウェハを用いた点以外は実施例1と同様の方法で、充填性を評価した。結果を表2に示す。
Figure 2014203971

1 粘着テープ
1a 基材
1b 粘着剤層
2 アンダーフィルフィルム
2a アンダーフィルフィルムの露出面
3、43 半導体ウェハ
3a 半導体ウェハの回路面
3b 半導体ウェハの回路面とは反対側の面
4、44 接続部材
5、45 半導体素子(半導体チップ)
6 被着体
7 導通材
10 封止シート
11 ダイシングテープ
11a 基材
11b 粘着剤層
21、31、71 撮像装置
22、32、72 リング照明
30、80 半導体装置
L 斜光
α 斜光の入射角

Claims (16)

  1. 樹脂及び熱伝導性フィラーを含み、
    前記熱伝導性フィラーの含有量が50体積%以上であり、
    アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの平均粒径が30%以下の値であり、
    前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの最大粒径が80%以下の値であるアンダーフィルフィルム。
  2. 熱伝導率が2W/mK以上である請求項1に記載のアンダーフィルフィルム。
  3. 前記熱伝導性フィラーの含有量が50〜80体積%であり、
    前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの平均粒径が10〜30%の値であり、
    前記アンダーフィルフィルムの厚みに対して、前記熱伝導性フィラーの最大粒径が40〜80%の値である請求項1又は2に記載のアンダーフィルフィルム。
  4. 表面粗さ(Ra)が300nm以下である請求項1〜3のいずれかに記載のアンダーフィルフィルム。
  5. 前記熱伝導性フィラーとして、平均粒径の異なる熱伝導性フィラーを含む請求項1〜4のいずれかに記載のアンダーフィルフィルム。
  6. 全光線透過率が50%以上である請求項1〜5のいずれかに記載のアンダーフィルフィルム。
  7. 請求項1〜6のいずれかに記載のアンダーフィルフィルム及び粘着テープを備え、
    前記粘着テープは、基材及び前記基材上に設けられた粘着剤層を有し、
    前記アンダーフィルフィルムが前記粘着剤層上に設けられている封止シート。
  8. 前記アンダーフィルフィルムの前記粘着剤層からの剥離力が0.03〜0.10N/20mmである請求項7に記載の封止シート。
  9. 前記粘着テープが、半導体ウェハの裏面研削用テープ又はダイシングテープである請求項7又は8に記載の封止シート。
  10. 被着体と、前記被着体と電気的に接続された半導体素子と、前記被着体と前記半導体素子との間の空間を充填するアンダーフィルフィルムとを備える半導体装置の製造方法であって、
    請求項1〜6のいずれかに記載のアンダーフィルフィルムが半導体素子に貼り合わされたアンダーフィルフィルム付き半導体素子を準備する準備工程、及び
    前記被着体と前記半導体素子の間の空間を前記アンダーフィルフィルム付き半導体素子の前記アンダーフィルフィルムで充填しつつ前記被着体と前記半導体素子とを電気的に接続する接続工程を含む半導体装置の製造方法。
  11. 前記アンダーフィルフィルム付き半導体素子の前記アンダーフィルフィルムの露出面に対して斜光を照射し、前記半導体素子と前記被着体との相対位置を互いの接続予定位置に整合させる位置整合工程を含む請求項10に記載の半導体装置の製造方法。
  12. 前記アンダーフィルフィルムの露出面に対し5〜85°の入射角で斜光を照射する請求項11に記載の半導体装置の製造方法。
  13. 前記斜光は400〜550nmの波長を含む請求項11又は12に記載の半導体装置の製造方法。
  14. 前記斜光を前記アンダーフィルフィルムの露出面に対して2以上の方向又は全方向から照射する請求項11〜13のいずれかに記載の半導体装置の製造方法。
  15. 請求項1〜6のいずれかに記載のアンダーフィルフィルムを用いて作製した半導体装置。
  16. 請求項10〜14のいずれかに記載の方法で作製した半導体装置。
JP2013078907A 2013-04-04 2013-04-04 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置 Pending JP2014203971A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013078907A JP2014203971A (ja) 2013-04-04 2013-04-04 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
PCT/JP2014/058849 WO2014162973A1 (ja) 2013-04-04 2014-03-27 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
CN201480020025.6A CN105122444A (zh) 2013-04-04 2014-03-27 底部填充膜、密封片、半导体装置的制造方法和半导体装置
KR1020157030398A KR20150138266A (ko) 2013-04-04 2014-03-27 언더필 필름, 밀봉 시트, 반도체 장치의 제조 방법 및 반도체 장치
US14/782,289 US20160035640A1 (en) 2013-04-04 2014-03-27 Underfill film, sealing sheet, method of manufacturing semiconductor device, and semiconductor device
TW103112617A TW201501255A (zh) 2013-04-04 2014-04-03 底部塡充膜、密封片、半導體裝置之製造方法及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013078907A JP2014203971A (ja) 2013-04-04 2013-04-04 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2014203971A true JP2014203971A (ja) 2014-10-27

Family

ID=51658271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013078907A Pending JP2014203971A (ja) 2013-04-04 2013-04-04 アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US20160035640A1 (ja)
JP (1) JP2014203971A (ja)
KR (1) KR20150138266A (ja)
CN (1) CN105122444A (ja)
TW (1) TW201501255A (ja)
WO (1) WO2014162973A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016089081A (ja) * 2014-11-07 2016-05-23 日東電工株式会社 半導体装置の製造方法及び半導体装置
JP2020047951A (ja) * 2019-12-19 2020-03-26 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法
WO2023021891A1 (ja) * 2021-08-19 2023-02-23 三井化学株式会社 紫外線硬化性組成物
WO2024075168A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器
WO2024075172A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器
WO2024075171A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
JP6557960B2 (ja) * 2014-10-31 2019-08-14 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
KR102313698B1 (ko) * 2017-09-01 2021-10-15 매그나칩 반도체 유한회사 유연성 있는 반도체 패키지 및 이의 제조 방법
CN110699000A (zh) * 2019-10-11 2020-01-17 上海固柯胶带科技有限公司 用于半导体研磨和封装的膜材料

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069783A1 (ja) * 2007-11-29 2009-06-04 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP2009239138A (ja) * 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2009145055A1 (ja) * 2008-05-27 2009-12-03 東レエンジニアリング株式会社 超音波接合装置
JP2012033638A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp フリップチップ型半導体裏面用フィルム及びその用途
JP2012136689A (ja) * 2010-10-18 2012-07-19 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030187117A1 (en) * 2002-03-29 2003-10-02 Starkovich John A. Materials and method for improving dimensional stability of precision electronic optical photonic and spacecraft components and structures
JP4382791B2 (ja) * 2006-05-16 2009-12-16 Nec液晶テクノロジー株式会社 光線方向制御素子の製造方法
US20090078458A1 (en) * 2007-09-21 2009-03-26 Ricoh Company, Ltd. Paste composition, insulating film, multilayer interconnection structure, printed-circuit board, image display device, and manufacturing method of paste composition
WO2009099191A1 (ja) * 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
JP6047422B2 (ja) * 2013-02-21 2016-12-21 富士フイルム株式会社 感光性組成物、光硬化性組成物、化学増幅型レジスト組成物、レジスト膜、パターン形成方法、及び電子デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069783A1 (ja) * 2007-11-29 2009-06-04 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP2009239138A (ja) * 2008-03-28 2009-10-15 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2009145055A1 (ja) * 2008-05-27 2009-12-03 東レエンジニアリング株式会社 超音波接合装置
JP2012033638A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp フリップチップ型半導体裏面用フィルム及びその用途
JP2012136689A (ja) * 2010-10-18 2012-07-19 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016089081A (ja) * 2014-11-07 2016-05-23 日東電工株式会社 半導体装置の製造方法及び半導体装置
JP2020047951A (ja) * 2019-12-19 2020-03-26 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法
WO2023021891A1 (ja) * 2021-08-19 2023-02-23 三井化学株式会社 紫外線硬化性組成物
WO2024075168A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器
WO2024075172A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器
WO2024075171A1 (ja) * 2022-10-03 2024-04-11 日本電信電話株式会社 光送信器

Also Published As

Publication number Publication date
KR20150138266A (ko) 2015-12-09
WO2014162973A1 (ja) 2014-10-09
TW201501255A (zh) 2015-01-01
US20160035640A1 (en) 2016-02-04
CN105122444A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
WO2014162973A1 (ja) アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
JP5976573B2 (ja) 補強シート及び二次実装半導体装置の製造方法
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
JP6280400B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
JP2014003274A (ja) 半導体装置の製造方法及びアンダーフィル材
KR20130059291A (ko) 언더필재 및 반도체 장치의 제조 방법
JP2011023607A (ja) 放熱性ダイボンドフィルム
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
JP6222941B2 (ja) アンダーフィルシート、裏面研削用テープ一体型アンダーフィルシート、ダイシングテープ一体型アンダーフィルシート及び半導体装置の製造方法
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
WO2014162974A1 (ja) アンダーフィル用接着フィルム、裏面研削用テープ一体型アンダーフィル用接着フィルム、ダイシングテープ一体型アンダーフィル用接着フィルム及び半導体装置
WO2015174184A1 (ja) 半導体装置の製造方法
JP5827878B2 (ja) 半導体装置の製造方法
JP6502026B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6407684B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP5907717B2 (ja) 半導体装置の製造方法
WO2015046082A1 (ja) 半導体装置の製造方法
JP5889625B2 (ja) 半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
WO2015046073A1 (ja) 半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
WO2016084707A1 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170310