KR20130059291A - 언더필재 및 반도체 장치의 제조 방법 - Google Patents

언더필재 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20130059291A
KR20130059291A KR20120135046A KR20120135046A KR20130059291A KR 20130059291 A KR20130059291 A KR 20130059291A KR 20120135046 A KR20120135046 A KR 20120135046A KR 20120135046 A KR20120135046 A KR 20120135046A KR 20130059291 A KR20130059291 A KR 20130059291A
Authority
KR
South Korea
Prior art keywords
underfill material
semiconductor
semiconductor element
resin
acid
Prior art date
Application number
KR20120135046A
Other languages
English (en)
Inventor
고스케 모리타
나오히데 다카모토
히로유키 센자이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011259122A external-priority patent/JP5813479B2/ja
Priority claimed from JP2012049333A external-priority patent/JP5961015B2/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130059291A publication Critical patent/KR20130059291A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C08K5/092—Polycarboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/17—Amines; Quaternary ammonium compounds
    • C08K5/18—Amines; Quaternary ammonium compounds with aromatically bound amino groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/32—Compounds containing nitrogen bound to oxygen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, which oxygen atoms are present only as part of the carboxyl radical
    • C08L33/10—Homopolymers or copolymers of methacrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C09D133/04—Homopolymers or copolymers of esters
    • C09D133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09D133/10—Homopolymers or copolymers of methacrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J165/00—Adhesives based on macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain; Adhesives based on derivatives of such polymers
    • C09J165/02—Polyphenylenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/20—Applications use in electrical or conductive gadgets
    • C08L2203/206—Applications use in electrical or conductive gadgets use in coating or encapsulating of electronic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31938—Polymer of monoethylenically unsaturated hydrocarbon

Abstract

본 발명은 반도체 소자와 피착체와의 열응답 거동의 차를 완화함으로써 이용 가능한 재질을 확보하면서, 접속 신뢰성이 높은 반도체 장치를 제조 가능한 언더필재 및 이것을 이용하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 언더필재에서는, 175℃에서 1시간 열경화 처리한 후의 저장 탄성률(E')[MPa] 및 열팽창 계수(α)[ppm/K]가 25℃에서 하기 식 (1)을 만족시킨다.
E'×α<250000[Pa/K]…(1)

Description

언더필재 및 반도체 장치의 제조 방법{UNDERFILL MATERIAL AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 언더필재 및 반도체 장치의 제조 방법에 관한 것이다.
제1 배경으로서, 전자기기의 소형·박형화에 의한 고밀도 실장의 요구가, 최근 급격히 증가하고 있다. 이 때문에, 반도체 패키지는, 종래의 핀 삽입형 대신에, 고밀도 실장에 적합한 표면 실장형이 주류로 되어 있다. 이 표면 실장형은, 리드를 프린트 기판 등에 직접 납땜한다. 가열 방법으로서는, 적외선 리플로우나 기상(vapor phase) 리플로우, 땜납 디프 등에 의해, 패키지 전체를 가열하여 실장된다.
표면 실장 후에는, 반도체 소자 표면의 보호나 반도체 소자와 기판 사이의 접속 신뢰성을 확보하기 위해, 반도체 소자와 기판 사이의 공간에의 밀봉 수지의 충전이 행해지고 있다. 이러한 밀봉 수지로는, 액상의 밀봉 수지가 널리 이용되고 있지만, 액상의 밀봉 수지로서는 주입 위치나 주입량의 조절이 곤란하다. 그래서, 시트형의 밀봉 수지를 이용하여 반도체 소자와 기판 사이의 공간을 충전하는 기술도 제안되어 있다(특허문헌 1, 2).
일반적으로, 시트형의 밀봉 수지를 이용하는 프로세스로서는, 시트형의 밀봉 수지를 반도체 웨이퍼에 접착한 후, 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하고, 반도체 소자를 피착체에 접속하여 실장하면서 반도체 소자와 일체로 되어있는 시트형의 밀봉 수지로 기판 등의 피착체와 반도체 소자 사이의 공간을 충전한다고 하는 수순이 채용되고 있다. 이 프로세스에서는 피착체와 반도체 소자 사이의 공간의 충전이 용이해진다.
제2 배경으로서, 반도체 소자의 피착체에의 실장에서는, 반도체 소자에 설치된 땜납 범프 등의 전극을 용융시켜 양자를 전기적으로 접속한다. 그 때, 전극 표면의 산화막의 제거나 땜납의 습윤성의 향상 등을 목적으로 하여 액상의 밀봉 수지에 카르복실산 등에 유래하는 플럭스제를 첨가하는 경우가 있다(특허문헌 3). 최근에는 카르복실산의 플럭스제를 전술한 바와 같이 시트형의 밀봉 수지에도 첨가하는 기술이 제안되어 있다(특허문헌 4).
제3 배경으로서, 상기와 같은 프로세스에서는 피착체와 반도체 소자 사이의 공간의 충전이 용이해진다. 한편, 반도체 소자에서의 회로 폭이나 단자간 거리의 협소화에 따라, 실장시의 접속 위치에의 정합시에 어긋남이 근소하더라도 생기면, 반도체 소자의 손상이나 실장시의 접합의 문제점 등으로 이어지고, 더 나아가서는 반도체 장치 제조의 수율의 저하로 이어질 우려가 있다.
실장시의 위치 결정에 관해서, 시트형의 언더필재는 반도체 소자에 미리 적층되어 있기 때문에, 언더필재에는 반도체 소자 실장시의 반도체 소자와 기판과의 위치 맞춤시에 반도체 소자에 부여된 얼라이먼트용의 마크를 인식할 수 있는 정도의 투과성이 필요해진다. 그러나, 일반적으로 언더필재에는 그 특성 향상을 위해, 실리카 필러 등의 첨가물이 포함되어 있기 때문에, 언더필재의 투과성이 저하되어, 반도체 소자의 실장시에 반도체 소자와 기판을 위치 맞춤하는 것이 곤란해지는 경우가 있다.
이러한 문제를 해결하는 언더필 조성물로서, 콜로이달 실리카 분산물 및 에폭시 수지를 포함하는 제1 경화성 투명 수지 조성물과, 경화성 플럭스 조성물을 포함하는 제2 경화성 플럭스 조성물을 조합하는 것에 의해, 언더필재의 투명성을 개선한 기술이 제안되어 있다(특허문헌 5).
특허문헌 1: 일본 특허 제4438973호 특허문헌 2: 일본 특허 제2833111호 특허문헌 3: 일본 특허 제3868179호 특허문헌 4: 미국 특허 제5128746호 명세서 특허문헌 5: 일본 특허 공표 제2007-515524호 공보
그런데, 제1 배경에 관련하여, 반도체 장치의 소형화·박형화에는 반도체 소자의 두께를 얇게 하면 좋지만, 반도체 소자의 박형화가 진행됨에 따라, 반도체 소자에 대한 피착체의 열응답 거동의 영향(휘어짐이나 팽창 등)이 커져간다. 이것은 일반적으로 기판 등의 피착체의 열팽창 계수 쪽이 반도체 소자의 값보다 큰 것에 기인한다. 특히, 반도체 소자와 피착체를 접속하는 땜납 범프 등의 접속 부재에는 반도체 소자 및 피착체의 열응답 거동의 상위에 기인하는 응력이 집중되기 쉽고, 경우에 따라서는 접합부에 파단이 생기는 경우가 있다. 이것에 대하여, 반도체 소자와 피착체와의 열응답성 거동을 정합시키도록 양자의 재질 등을 선택하는 것도 가능하지만, 선택할 수 있는 재질의 폭이 제한되어 버린다.
본 발명은, 반도체 소자와 피착체와의 열응답 거동의 차를 완화함으로써 이용 가능한 재질을 확보하면서, 접속 신뢰성이 높은 반도체 장치를 제조 가능한 언더필재 및 이것을 이용하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 상기 제2 배경에 관련하여, 카르복실산계의 플럭스제를 첨가한 시트형 밀봉 수지의 요구 특성으로서, 시트형 밀봉 조성물로서의 취급성에 필요한 가요성에 더하여, 플럭스제가 반도체 소자의 실장시에 플럭스 기능을 충분히 발휘할 수 있는 것을 들 수 있다. 즉, 카르복실산계 플럭스제는, 열경화성 수지로서 첨가되어 있는 에폭시 수지와의 반응성이 높기 때문에, 시트형 밀봉 조성물을 제작한 직후부터 시간의 경과에 따라 양자가 반응하여, 시트형 밀봉 조성물의 가요성이 저하되는 경우가 있다. 또한, 실장시의 열에 의해 플럭스 기능을 발현하기 전에 플럭스제가 에폭시 수지와 반응해 버려, 땜납 접합을 위한 플럭스 기능을 충분히 발휘할 수 없는 경우가 있다.
또한, 상기 특허문헌 4에서는, 반도체 소자와 기판 사이의 공간을 간편히 충전할 수 있지만, 가요성의 경시적 안정성의 면에서 개선의 여지가 있고, 또한, 실장시에 플럭스제가 플럭스 기능을 발현하지 않는 경우가 있다.
따라서, 본 발명은 경시적으로 안정한 가요성을 가지며, 카르복실산에 의한 플럭스 기능을 충분히 발휘할 수 있는 시트형 밀봉 조성물 및 이것을 이용하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
또한 제3 배경에 관련하여, 상기 기술에서는 언더필재의 투명성은 개선되지만, 이 때문에 소정 작용기를 갖는 나노 사이즈의 필러인 작용화 콜로이달 실리카 분산물이나 환식 지방족 에폭시모노머 등의 특정 성분을 이용할 필요가 있어, 언더필재에 사용 가능한 재료가 제한되어 있다.
따라서, 본 발명은, 언더필재의 형성 재료를 특별한 제한이 없고, 반도체 소자의 실장을 위한 위치 맞춤이 간편한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자들은 제1 배경에 관련되는 과제에 대해서 예의 검토한 바, 하기 구성을 채용하는 것에 의해 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 언더필재에서는, 175℃에서 1시간 열경화 처리한 후의 저장 탄성률(E')[MPa] 및 열팽창 계수(α)[ppm/K]가 25℃에서 하기 식 (1)을 만족시킨다.
E'×α<250000[Pa/K]…(1)
이 언더필재의 열경화 후의 저장 탄성률(E')[MPa] 및 열팽창 계수(α)[ppm/K]가 상기 식 (1)을 만족시키기 때문에, 반도체 소자와 피착체와의 열응답 거동의 차를 완화할 수 있어, 접합부의 파단이 억제된 접속 신뢰성이 높은 반도체 장치를 얻을 수 있다. 상기 식 (1)에서는 저장 탄성률(E')과 열팽창 계수(α)는 반비례 관계에 있다. 저장 탄성률(E')이 높아지면, 언더필재 자체의 강성이 향상하여 응력을 흡수 내지 분산시킬 수 있다. 이 때 열팽창 계수(α)는 낮아지고, 언더필재 자체의 열팽창 거동이 억제되기 때문에, 인접하는 부재(즉, 반도체 소자나 피착체)에의 기계적 손상을 저감할 수 있다. 한편, 저장 탄성률(E')이 낮아지면, 언더필재 자체의 유연성이 향상하고, 인접하는 부재, 특히 피착체의 열응답 거동을 흡수할 수 있다. 이 때 열팽창 계수(α)는 높아지고, 언더필재의 열응답 거동이 피착체의 열응답 거동에 동조하면서, 저장 탄성률(E')의 저하에 의해 반도체 소자에의 영향은 억제되어, 전체로서의 응력이 완화된다. 이와 같이, 반도체 소자, 피착체 및 언더필재의 상호 응력의 최적 완화를 도모할 수 있기 때문에, 접속 부재의 파단도 억제할 수 있고, 그 결과, 반도체 장치의 접속 신뢰성을 향상시킬 수 있다. 또한, 저장 탄성률(E') 및 열팽창 계수(α)의 측정 방법은 실시예의 기재에 의한다.
상기 언더필재에서는, 상기 저장 탄성률(E')은 100∼10000[MPa]이고, 상기 열팽창 계수(α)는 10∼200[ppm/K]인 것이 바람직하다. 저장 탄성률(E') 및 열팽창 계수(α)가 각각 이러한 범위에 있는 것에 의해, 전체 시스템의 응력을 효율적으로 완화할 수 있다.
상기 언더필재에서, 상기 저장 탄성률(E')[MPa]과 상기 열팽창 계수(α)[ppm/K]가 하기 식 (2)를 만족시키는 것이 바람직하다.
10000<E'×α<250000[Pa/K]…(2)
저장 탄성률(E') 및 열팽창 계수(α)가 상기 식 (2)를 만족시키는 것에 의해, 반도체 소자, 피착체 및 언더필재의 상호 응력의 최적 완화를 보다 용이하게 도모할 수 있다.
이 언더필재는 열가소성 수지와 열경화성 수지를 포함하는 것이 바람직하다. 일 실시형태에서는, 상기 열가소성 수지는 아크릴 수지를 포함하는 것이 바람직하다. 다른 일 실시형태에서는, 상기 열경화성 수지가 에폭시 수지와 페놀 수지를 포함하는 것이 바람직하다. 이들 수지를 구성 재료로서 채용함으로써, 언더필재의 상기 식 (1)의 충족성을 용이하게 달성할 수 있다.
본 발명에는, 이면 연삭용 테이프와 이 이면 연삭용 테이프 위에 적층된 이 언더필재를 구비하는 밀봉 시트도 포함된다. 이 언더필재와 이면 연삭용 테이프를 일체적으로 이용하는 것에 의해, 반도체 웨이퍼의 이면 연삭으로부터 반도체 소자의 실장까지의 제조 과정의 효율화를 도모할 수 있다.
또한, 본 발명에는, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서,
반도체 웨이퍼의 접속 부재가 형성된 회로면과 이 밀봉 시트의 언더필재를 접합시키는 접합 공정과,
상기 반도체 웨이퍼의 회로면과는 반대측의 면을 연삭하는 연삭 공정과,
상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 상기 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
을 포함하는 반도체 장치의 제조 방법도 포함된다.
이 제조 방법에 의해, 반도체 웨이퍼의 이면 연삭으로부터 반도체 소자의 실장까지의 일련의 흐름을 원활하게 하면서, 반도체 소자와 피착체와의 열응답 거동의 차가 완화된 접속 신뢰성이 높은 반도체 장치를 효율적으로 제조할 수 있다.
또한, 본원 발명자들은 제2 배경에 관련되는 과제에 대해서 예의 검토한 바, 특정 수지 조성 및 카르복실산을 채용하는 것에 의해 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 시트형 밀봉 조성물은,
중량 평균 분자량이 10만 이상인 열가소성 수지와,
에폭시 수지와,
경화 촉진제와,
pKa가 3.5 이상인 카르복실기 함유 화합물
을 포함한다.
이 시트형 밀봉 조성물(이하, 단순히 「밀봉 조성물」로 칭하는 경우가 있음.)은, 플럭스제로서, pKa가 3.5 이상인 카르복실기 함유 화합물(이하, 단순히 「카르복실기 함유 화합물」로 칭하는 경우가 있음.)을 이용하고 있기 때문에, 카르복실산 이온의 발생을 억제할 수 있고, 이것에 의해 에폭시 수지와의 반응성도 억제할 수 있다. 그 결과, 이 카르복실기 함유 화합물은, 반도체 실장시의 열에 의해서도 즉시 에폭시 수지와 반응하지 않고, 그 후 경시적으로 부여되는 열에 의해 플럭스 기능을 충분히 발휘할 수 있다. 또한, 상기 특정한 카르복실기 함유 화합물의 채용에 더하여, 에폭시 수지뿐만 아니라 중량 평균 분자량이 10만 이상인 열가소성 수지를 포함하고 있기 때문에, 적절한 유연성을 경시적으로 발현할 수 있고, 경시적으로 안정한 가요성을 발휘할 수 있다.
이 밀봉 수지 조성물에서는, 상기 카르복실기 함유 화합물은,
분자내에 알킬기, 알콕시기, 아릴옥시기, 아릴기 및 알킬아미노기로 이루어지는 군으로부터 선택되는 1종 이상의 치환기를 갖는 방향족 카르복실산, 및 분자내에 카르복실기를 하나 이상 갖는 탄소수가 8 이상인 지방족 카르복실산으로 이루어지는 군으로부터 선택되는 1종 이상인 것이 바람직하다.
카르복실기 함유 화합물을 상기와 같은 특정 치환기를 갖는 방향족 카르복실산 및 지방족 카르복실산 중에서 선택함으로써, 에폭시 수지와의 반응을 억제하고, 이것에 의해 가요성의 경시적 안정성 및 플럭스 기능의 발현성을 효율적으로 달성할 수 있다.
이 밀봉 조성물에서, 상기 방향족 카르복실산은, 2 위치, 4 위치 및 6 위치 중 하나 이상의 수소 원자가 독립적으로 알킬기, 알콕시기, 아릴옥시기, 아릴기 또는 알킬아미노기로 치환된 벤조산 유도체인 것이 바람직하다. 상기 벤조산 유도체의 치환기가 특정 위치에 존재함으로써, 에폭시 수지와의 반응성을 더 억제할 수 있고, 가요성의 경시적 안정성 및 플럭스 기능의 발현성에 기여할 수 있다.
또한, 상기 벤조산 유도체는, 2 위치 또는 4 위치의 수소 원자가 메톡시기, 페녹시기, 페닐기 또는 디메틸아미노기로 치환된 벤조산 유도체인 것이 바람직하다. 이러한 벤조산 유도체는 입수가 용이하고, 에폭시 수지와의 반응성의 억제와, 이것에 기인하는 가요성의 경시적 안정성 및 플럭스 기능의 발현성을 보다 효율적으로 달성할 수 있다.
이 밀봉 조성물에서, 상기 벤조산 유도체는 히드록실기를 포함하지 않는 것이 바람직하다. 에폭시 수지와의 반응점이 될 수 있는 히드록실기를 배제함으로써, 이 밀봉 조성물은 가요성을 유지하면서, 플럭스 기능을 적합하게 발휘할 수 있다.
이 밀봉 조성물에서는, 상기 지방족 카르복실산은, 탄소수가 8∼12의 쇄상 지방족 디카르복실산 또는 지환식 디카르복실산인 것이 바람직하다. 이러한 특정한 지방족 카르복실산은 부피가 큰 구조를 갖고 있기 때문에, 입체 장애에 의해 에폭시 수지와의 반응성을 억제할 수 있다. 동시에, 디카르복실산으로 함으로써 플럭스 기능을 충분히 발휘할 수 있다.
이 밀봉 조성물은, 페놀계 경화제를 더 포함하는 것이 바람직하다. 이것에 의해, 에폭시 수지와의 가교 구조를 구축할 수 있어, 경화 후의 밀봉 수지 조성물의 열적 안정성을 향상시킬 수 있다.
이 밀봉 조성물에서, 상기 열가소성 수지는 아크릴 수지인 것이 바람직하다. 이것에 의해, 밀봉 조성물의 특히 경화 후의 접착성이나 강도를 향상시킬 수 있어, 접속 신뢰성을 향상시킬 수 있다.
본 발명에는, 반도체 웨이퍼의 접속 부재가 형성된 면과 이 시트형 밀봉 조성물을 접합시키는 접합 공정과,
상기 반도체 웨이퍼를 다이싱하여 상기 시트형 밀봉 조성물을 갖는 반도체 소자를 형성하는 다이싱 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 밀봉 조성물로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
을 포함하는 반도체 장치의 제조 방법도 포함된다.
또한 본원 발명자들은 제3 배경에 관련되는 과제에 대해서 예의 검토한 바, 하기 구성을 채용하는 것에 의해 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서,
반도체 소자의 회로면에 접합된 전광선 투과율이 50% 이상인 언더필재의 노출면에 대하여 사광(斜光)을 조사하고, 상기 반도체 소자와 상기 피착체와의 상대 위치를 서로의 접속 예정 위치에 정합시키는 위치 정합 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 상기 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
을 포함한다.
이 제조 방법에서는, 언더필재의 전광선 투과율이 50% 정도까지 저하된 경우라도, 언더필재의 노출면에 대하여 사광을 조사하는 것만으로 반도체 소자의 위치를 정확히 검출할 수 있다. 이것에 의해, 반도체 소자와 피착체와의 접속 예정 위치에의 위치 정합을 용이하게 행할 수 있고, 그 결과, 언더필재의 형성 재료를 특별히 고려하지 않고 효율적으로 반도체 장치를 제조할 수 있다. 또한, 전광선 투과율의 측정 방법은 실시예의 기재에 의한다.
이 제조 방법에서는, 상기 언더필재의 노출면에 대하여 5˚∼85˚의 입사각으로 사광을 조사하는 것이 바람직하다. 이러한 입사각으로 사광을 조사하는 것에 의해, 정반사광을 방지하여 반도체 소자의 위치 검출 정밀도를 높일 수 있고, 접속 예정 위치에의 정합의 정밀도를 보다 향상시킬 수 있다.
이 제조 방법에서, 상기 사광은 400 ㎚∼550 ㎚의 파장을 포함하는 것이 바람직하다. 사광이 상기 특정 파장을 포함하면, 무기 충전제를 포함하는 일반적인 재료로 형성된 언더필재에 대해서도 양호한 투과성을 나타내기 때문에, 반도체 소자와 피착체와의 접속 예정 위치에의 정합을 보다 용이하게 행할 수 있다.
이 제조 방법에서는, 상기 사광을 상기 언더필재의 노출면에 대하여 2 이상의 방향 또는 전방향으로부터 조사하는 것이 바람직하다. 다방향 내지 전방향(전체 둘레 방향)으로부터의 사광 조사에 의해, 반도체 소자로부터의 확산 반사를 증대시켜 위치 검출의 정밀도를 높일 수 있고, 피착체와의 접속 예정 위치에의 정합의 정밀도를 보다 향상시킬 수 있다.
이 제조 방법에서는, 상기 언더필재가 일반적인 무기 충전제를 포함하고 있어도, 사광 조사에 의해 반도체 소자의 위치 검출 및 접속 예정 위치에의 정합을 용이하게 행할 수 있다.
이 제조 방법에서, 상기 무기 충전제의 평균 입경은 0.005 ㎛∼10 ㎛인 것이 바람직하다. 상기 무기 충전제의 평균 입경이 0.005 ㎛ 미만이면, 언더필재의 가요성이 저하되는 원인이 된다. 한편, 상기 평균 입경이 10 ㎛를 초과하면, 언더필재가 밀봉하는 갭에 대하여 입경이 크고 밀봉성이 저하되는 요인이 된다.
이 제조 방법에서, 상기 언더필재는 열가소성 수지와 열경화성 수지를 포함하는 것이 바람직하다. 이것에 의해, 언더필재의 투명성을 유지하면서, 접합 공정에서의 언더필재의 반도체 웨이퍼에의 밀착성을 높이는 데에 필요한 유연성, 강도, 접착성을 밸런스 좋게 언더필재에 부여할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 언더필재를 갖는 밀봉 시트를 도시하는 단면 모식도이다.
도 2a는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2b는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2c는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2d는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2e는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 3은 본 발명의 일 실시형태에 따른 시트형 밀봉 조성물을 도시하는 단면 모식도이다.
도 4a는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 4b는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 4c는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 4d는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 5는 본 발명의 일 실시형태에 따른 밀봉 시트를 도시하는 단면 모식도이다.
도 6a는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6b는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6c는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6d는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6e는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6f는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6g는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 6h는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 7a는 본 발명의 일 실시형태에 따른 다이싱 위치 결정 공정을 도시하는 단면 모식도이다.
도 7b는 본 발명의 일 실시형태에 따른 위치 정합 공정을 도시하는 단면 모식도이다.
도 8a는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 8b는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 8c는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 8d는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
도 8e는 본 발명의 다른 실시형태에 따른 반도체 장치의 제조 공정의 일 공정을 도시하는 단면 모식도이다.
<제1 실시형태>
본 실시형태의 언더필재에서는, 열경화 처리 후의 저장 탄성률(E')[MPa] 및 열팽창 계수(α)[ppm/K]가 소정 관계를 만족신킨다. 이하, 본 발명의 일 실시형태에 대해서, 언더필재와 이면 연삭용 테이프가 일체가 된 밀봉 시트 및 이것을 이용하는 반도체 장치의 제조 방법을 예로 설명한다. 이하의 설명은 기본적으로 언더필재 단독의 경우에도 적용할 수 있다.
(밀봉 시트)
도 1에 도시하는 바와 같이, 밀봉 시트(10)는, 이면 연삭용 테이프(1)와, 이면 연삭용 테이프(1) 위에 적층된 언더필재(2)를 구비하고 있다. 또한, 언더필재(2)는, 도 1에 도시한 바와 같이 이면 연삭용 테이프(1)의 전면에 적층되어 있지 않아도 좋고, 반도체 웨이퍼(3)(도 2a 참조)와의 접합에 충분한 사이즈로 설치되어 있으면 된다.
(이면 연삭용 테이프)
이면 연삭용 테이프(1)는, 기재(1a)와, 기재(1a) 위에 적층된 점착제층(1b)을 구비하고 있다. 또한, 언더필재(2)는, 점착제층(1b) 위에 적층되어 있다.
(기재)
상기 기재(1a)는 밀봉 시트(10)의 강도 모체가 되는 것이다. 예컨대 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(1b)이 자외선 경화형인 경우, 기재(1a)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재(1a)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다.
기재(1a)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예컨대 크롬산 처리, 오존 노출, 화염 노출, 고압 전격 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예컨대 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1a)는, 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있고, 필요에 따라 여러 종을 블렌드한 것을 이용할 수 있다. 또한, 기재(1a)에는, 대전 방지능을 부여하기 위해, 상기한 기재(1a) 위에 금속, 합금, 이들의 산화물 등을 포함하는 두께가 30 Å∼500 Å 정도의 도전성 물질의 증착층을 설치할 수 있다. 기재(1a)는 단층 또는 2종 이상의 복층이어도 좋다.
기재(1a)의 두께는 적절히 결정할 수 있으며, 일반적으로는 5 ㎛ 이상 200 ㎛ 이하 정도이며, 바람직하게는 35 ㎛ 이상 120 ㎛ 이하이다.
또한, 기재(1a)에는, 본 발명의 효과 등을 손상하지 않는 범위에서, 각종 첨가제(예컨대 착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있어도 좋다.
(점착제층)
점착제층(1b)의 형성에 이용하는 점착제는, 다이싱시에 언더필재를 통해 반도체 웨이퍼 또는 반도체칩을 단단히 유지하고, 픽업시에 언더필재를 갖는 반도체칩을 박리 가능하게 제어할 수 있는 것이면 특별히 제한되지 않는다. 예컨대 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 이용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염에 약한 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 아크릴산에스테르를 주모노머 성분으로서 이용한 것을 들 수 있다. 상기 아크릴산에스테르로서는, 예컨대 (메트)아크릴산알킬에스테르(예컨대 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄상 또는 분기쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하고, 본 발명의 (메트)는 모두 같은 의미이다.
상기 아크릴계폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 모노머 성분으로서, 예컨대 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한 상기 아크릴계 폴리머는, 가교시키기 위해, 다작용성 모노머 등도, 필요에 따라 공중합용 모노머 성분으로서 포함할 수 있다. 이러한 다작용성 모노머로서, 예컨대 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들의 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합시키는 것에 의해 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수 평균 분자량은, 바람직하게는 30만 이상, 더 바람직하게는 40만∼300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수 평균 분자량을 높이기 위해, 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 하는 베이스 폴리머와의 밸런스에 따라, 더 나아가서는 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 더 나아가서는 0.1∼0.5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지의 각종 점착부여제, 노화방지제 등의 첨가제를 이용하여도 좋다.
점착제층(1b)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 픽업을 용이하게 행할 수 있다. 방사선으로서는, X선, 자외선, 전자선, α선, β선, 중성자선 등을 들 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 작용기를 가지며, 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형 방사선 경화성 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예컨대 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한, 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 가지의 올리고머를 들 수 있고, 그 중량 평균 분자량이 100∼30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을, 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5∼500 중량부, 바람직하게는 40∼150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화성 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄중 또는 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화성 점착제를 들 수 있다. 내재형의 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 재중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며, 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러 가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대 미리, 아크릴계 폴리머에 작용기를 갖는 모노머를 공중합한 후, 이 작용기와 반응할 수 있는 작용기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성를 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 작용기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 작용기의 조합 중에서도 반응 추적의 용이함으로부터, 히드록실기와 이소시아네이트기와의 조합이 적합하다. 또한, 이들 작용기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이면, 작용기는 아크릴계 폴리머와 상기 화합물의 어느 측에 있어서도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지며, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다.
이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화성 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않는 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0∼10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시키는 것이 바람직하다. 광중합 개시제로서는, 예컨대 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페닐-1,2-프로판디온-2-(O-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티옥산톤, 2-클로로티옥산톤, 2-메틸티옥산톤, 2,4-디메틸티옥산톤, 이소프로필티옥산톤, 2,4-디클로로티옥산톤, 2,4-디에틸오크산톤, 2,4-디이소프로필티옥산톤 등의 티옥산톤계 화합물; 캄파퀴논; 할로겐화 케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05∼20 중량부 정도이다.
또한, 방사선 조사시에, 산소에 의한 경화 저해가 발생하는 경우는, 방사선 경화형의 점착제층(1b)의 표면으로부터 어떠한 방법으로든 산소(공기)를 차단하는 것이 바람직하다. 예컨대, 상기 점착제층(1b)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기중에서 자외선 등의 방사선을 조사하는 방법 등을 들 수 있다.
또한 점착제층(1b)에는, 본 발명의 효과 등을 손상하지 않는 범위에서, 각종 첨가제(예컨대 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있어도 좋다.
점착제층(1b)의 두께는 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지, 언더필재(2)의 고정 유지의 양립성 등의 관점에서 1 ㎛∼50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2 ㎛∼30 ㎛, 더 나아가서는 바람직하게는 5 ㎛∼25 ㎛이다.
(언더필재)
본 실시형태에서의 언더필재(2)는, 표면 실장(예컨대 플립칩 실장 등)된 반도체 소자와 피착체 사이의 공간을 충전하는 밀봉용 필름으로서 이용할 수 있다.
본 실시형태의 언더필재는, 175℃에서 1 시간 열경화 처리한 후의 각 25℃에서의 저장 탄성률(E')[MPa] 및 열팽창 계수(α)[ppm/K]가 하기 식 (1)을 만족시킨다.
E'×α<250000[Pa/K]…(1)
이러한 언더필재에 의해, 반도체 소자와 피착체와의 열응답 거동의 차를 완화할 수 있어, 접합부의 파단이 억제된 접속 신뢰성이 높은 반도체 장치를 얻을 수 있다. 또한, 반도체 소자, 피착체 및 언더필재의 상호의 작용하는 응력의 최적 완화를 도모할 수 있기 때문에, 접속 부재의 파단도 억제할 수 있어, 반도체 장치의 접속 신뢰성을 향상시킬 수 있다.
상기 언더필재에서는, 상기 저장 탄성률(E')은 100∼10000[MPa]이며, 상기 열팽창 계수(α)는 10∼200[ppm/K]인 것이 바람직하다. 저장 탄성률(E') 및 열팽창 계수(α)가 각각 이러한 범위에 있는 것에 의해, 반도체 장치 전체의 시스템의 응력을 효율적으로 완화할 수 있다.
상기 언더필재의 상기 저장 탄성률(E')[MPa]과 상기 열팽창 계수(α)[ppm/K]가 하기 식 (2)를 만족시키는 것이 바람직하다.
10000<E'×α<250000[Pa/K]…(2)
열경화 후의 언더필재의 저장 탄성률(E') 및 열팽창 계수(α)가 상기 식 (2)를 만족시키는 것에 의해, 반도체 소자, 피착체 및 언더필재의 상호의 응력의 최적 완화를 보다 용이하게 도모할 수 있다.
상기 언더필재를 175℃에서 1시간 열경화 처리한 후의 유리 전이 온도(Tg)는 100℃∼180℃인 것이 바람직하고, 130℃∼170℃인 것이 보다 바람직하다. 열경화 후의 언더필재의 유리 전이 온도를 상기 범위로 함으로써, 열사이클 신뢰성 시험의 온도 범위에서의 급격한 물성 변화를 억제할 수 있어, 한층 더 신뢰성의 향상을 기대할 수 있다.
언더필재의 구성 재료로서는, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하지만, 열가소성 수지와 열경화성 수지를 병용한 것이 바람직하다.
상기 열가소성 수지로서는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET이나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니라, 탄소수 30 이하, 특히 탄소수 4∼18의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 에이코실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되는 것이 아니라, 예컨대 아크릴로니트릴과 같은 시아노기 함유 모노머, 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머를 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이면 특별히 한정은 없고, 예컨대 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화비스페놀 A형, 수첨 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이작용 에폭시 수지나 다작용 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예컨대 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분중의 에폭시기 1당량당 페놀 수지중의 수산기가 0.5∼2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8∼1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 실시형태에서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 언더필재가 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10∼200 중량부이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
언더필재(2)에는, 땜납 범프 표면의 산화막을 제거하여 반도체 소자의 실장을 쉽게 하기 위해, 플럭스를 첨가하여도 좋다. 플럭스로서는 특별히 한정되지 않고, 종래 공지의 플럭스 작용을 갖는 화합물을 이용할 수 있으며, 예컨대 디페놀산, 아디프산, 아세틸살리실산, 벤조산, 벤질산, 아젤라산, 벤질벤조산, 말론산, 2,2-비스(히드록시메틸)프로피온산, 살리실산, o-메톡시벤조산, m-히드록시벤조산, 호박산, 2,6-디메톡시메틸파라크레졸, 벤조산 히드라지드, 카르보히드라지드, 말론산디히드라지드, 호박산디히드라지드, 글루타르산디히드라지드, 살리실산히드라지드, 이미노디아세트산디히드라지드, 이타콘산디히드라지드, 시트르산트리히드라지드, 티오카르보히드라지드, 벤조페논히드라존, 4,4'-옥시비스벤젠술포닐히드라지드 및 아디프산디히드라지드 등을 들 수 있다. 플럭스의 첨가량은 상기 플럭스 작용이 발휘되는 정도이면 좋고, 통상 언더필재에 포함되는 수지 성분 100 중량부에 대하여 0.1∼20 중량부 정도이다.
본 실시형태에서는, 언더필재(2)는, 필요에 따라 착색하여도 좋다. 언더필재(2)에서, 착색에 의해 나타내고 있는 색으로서는 특별히 제한되지 않지만, 예컨대 흑색, 청색, 적색, 녹색 등이 바람직하다. 착색에 있어서는, 안료, 염료 등의 공지의 착색제 중으로부터 적절하게 선택하여 이용할 수 있다.
본 실시형태의 언더필재(2)를 미리 어느 정도 가교를 시켜 두는 경우에는, 제작시에, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이것에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100 중량부에 대하여, 통상 0.05∼7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 않다. 한편, 0.05 중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라, 에폭시 수지 등의 다른 다작용성 화합물을 함께 포함시키도록 하여도 좋다.
또한, 언더필재(2)에는, 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성률의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등을 포함하는 여러 가지의 무기 분말을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은 특별히 한정되지 않지만, 0.005 ㎛∼10 ㎛의 범위 내인 것이 바람직하고, 0.01 ㎛∼5 ㎛의 범위 내인 것이 보다 바람직하며, 더 바람직하게는 0.1 ㎛∼2.0 ㎛이다. 무기 충전제의 평균 입경이 0.005 ㎛ 미만이면, 언더필재의 가요성이 저하되는 원인이 된다. 한편, 상기 평균 입경이 10 ㎛를 초과하면, 언더필재가 밀봉하는 갭에 대하여 입경이 크고 밀봉성이 저하되는 요인이 된다. 또한, 본 발명에서는, 평균 입경이 서로 상이한 무기 충전제끼리를 조합하여 사용하여도 좋다. 또한, 평균 입경은, 광도식의 입도 분포계(HORIBA 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대하여 10∼400 중량부인 것이 바람직하고, 50∼250 중량부가 보다 바람직하다. 무기 충전제의 배합량이 10 중량부 미만이면, 저장 탄성률이 저하되어 패키지의 응력 신뢰성이 크게 손상되는 경우가 있다. 한편 400 중량부를 초과하면, 언더필재(2)의 유동성이 저하되어 기판이나 반도체 소자의 요철에 충분히 메워지지 않고 보이드나 크랙의 원인이 되는 경우가 있다.
또한 언더필재(2)에는, 상기 무기 충전제 이외에, 필요에 따라 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예컨대 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란 커플링제로서는, 예컨대 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
본 실시형태에서, 열경화 전의 상기 언더필재(2)의 100℃∼200℃에서의 최저 용융 점도는, 100 Pa·s 이상 20000 Pa·s 이하인 것이 바람직하고, 1000 Pa·s 이상 10000 Pa·s 이하인 것이 보다 바람직하다. 최저 용융 점도를 상기 범위로 하는 것에 의해, 접속 부재(4)(도 2a 참조)의 언더필재(2)에의 진입을 용이하게 할 수 있다. 또한, 반도체 소자(5)의 전기적 접속시의 보이드의 발생, 및 반도체 소자(5)와 피착체(6) 사이의 공간으로부터 언더필재(2)가 비어져 나오는 것을 방지할 수 있다(도 2e 참조). 또한, 최저 용융 점도의 측정은, 레오미터(HAAKE사 제조, RS-1)를 이용하여, 병렬 플레이트법에 의해 측정한 값이다. 보다 상세하게는, 갭 100 ㎛, 회전 콘 직경 20 ㎜, 회전 속도 10 s-1, 승온 속도 10℃/분의 조건으로, 60℃ 내지 200℃ 범위에서 용융 점도를 측정하고, 그 때에 얻어지는 100℃ 내지 200℃까지의 범위에서의 용융 점도의 최저값을 최저 용융 점도로 한다.
또한, 열경화 전의 상기 언더필재(2)의 23℃에서의 점도는, 0.01 MPa·s 이상 100 MPa·s 이하인 것이 바람직하고, 0.1 MPa·s 이상 10 MPa·s 이하인 것이 보다 바람직하다. 열경화 전의 언더필재가 상기 범위의 점도를 가짐으로써, 다이싱시의 반도체 웨이퍼(3)(도 2c 참조)의 유지성이나 작업시의 취급성을 향상시킬 수 있다. 또한, 점도의 측정은, 최저 용융 점도의 측정법에 준하여 행할 수 있다.
또한, 열경화 전의 상기 언더필재(2)의 온도 23℃, 습도 70%의 조건하에서의 흡수율은 1 중량% 이하인 것이 바람직하고, 0.5 중량% 이하인 것이 보다 바람직하다. 언더필재(2)가 상기한 바와 같은 흡수율을 갖는 것에 의해, 언더필재(2)에의 수분의 흡수가 억제되어, 반도체 소자(5)의 실장시의 보이드의 발생을 보다 효율적으로 억제할 수 있다. 또한, 상기 흡수율의 하한은 작을수록 바람직하고, 실질적으로 0 중량%가 바람직하며, 0 중량%인 것이 보다 바람직하다.
언더필재(2)의 두께(복층의 경우는 총 두께)는 특별히 한정되지 않지만, 언더필재(2)의 강도나 반도체 소자(5)와 피착체(6) 사이의 공간의 충전성을 고려하면 10 ㎛ 이상 100 ㎛ 이하 정도여도 좋다. 또한, 언더필재(2)의 두께는, 반도체 소자(5)와 피착체(6) 사이의 갭이나 접속 부재의 높이를 고려하여 적절하게 설정하면 좋다.
밀봉 시트(10)의 언더필재(2)는, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시 생략). 세퍼레이터는, 실용에 제공할 때까지 언더필재(2)를 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는 밀봉 시트의 언더필재(2) 위에 반도체 웨이퍼(3)를 점착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(밀봉 시트의 제조 방법)
본 실시형태에 따른 밀봉 시트(10)는, 예컨대 이면 연삭용 테이프(1) 및 언더필재(2)를 따로 제작해 두고, 마지막으로 이들을 접합시키는 것에 의해 작성할 수 있다. 구체적으로는, 이하와 같은 수순에 따라 제작할 수 있다.
우선, 기재(1a)는, 종래 공지의 제막 방법에 의해 제막할 수 있다. 이 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음에, 점착제층 형성용의 점착제 조성물을 조제한다. 점착제 조성물에는, 점착제층의 항에서 설명한 바와 같은 수지나 첨가물 등이 배합되어 있다. 조제한 점착제 조성물을 기재(1a) 위에 도포하여 도포막을 형성한 후, 이 도포막을 소정 조건하에서 건조시켜(필요에 따라 가열 가교시켜), 점착제층(1b)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 80℃∼150℃, 건조 시간 0.5∼5분간의 범위내에서 행해진다. 또한, 세퍼레이터 위에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(1b)을 형성하여도 좋다. 그 후, 기재(1a) 위에 점착제층(1b)을 세퍼레이터와 함께 접합시킨다. 이것에 의해, 기재(1a) 및 점착제층(1b)을 구비하는 이면 연삭용 테이프(1)가 제작된다.
언더필재(2)는, 예컨대 이하와 같이 하여 제작된다. 우선 언더필재(2)의 형성 재료인 접착제 조성물을 조제한다. 이 접착제 조성물에는, 언더필재의 항에서 설명한 대로, 열가소성 성분이나 에폭시 수지, 각종 첨가제 등이 배합되어 있다.
다음에, 조제한 접착제 조성물을 기재 세퍼레이터 위에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 이 도포막을 소정 조건하에서 건조시켜, 언더필재를 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 70℃∼160℃, 건조 시간 1∼5분간의 범위내에서 행해진다. 또한, 세퍼레이터 위에 접착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 언더필재를 형성하여도 좋다. 그 후, 기재 세퍼레이터 위에 언더필재를 세퍼레이터와 함께 접합시킨다.
계속해서, 이면 연삭용 테이프(1) 및 언더필재(2)로부터 각각 세퍼레이터를 박리하고, 언더필재와 점착제층이 접합면이 되도록 하여 양자를 접합시킨다. 접합은, 예컨대 압착에 의해 행할 수 있다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30℃∼50℃가 바람직하며, 35℃∼45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예컨대 0.98 N/㎝∼196 N/㎝가 바람직하고, 9.8 N/㎝∼98 N/㎝가 보다 바람직하다. 다음에, 언더필재 위의 기재 세퍼레이터를 박리하여, 본 실시형태에 따른 밀봉 시트가 얻어진다.
(반도체 장치의 제조 방법)
다음에, 상기 밀봉 시트를 이용하는 반도체 장치의 제조 방법의 일 실시형태에 대해서 설명한다. 본 실시형태에 따른 반도체 장치의 제조 방법은, 반도체 웨이퍼의 접속 부재가 형성된 회로면과 상기 밀봉 시트의 언더필재를 접합시키는 접합 공정과, 상기 반도체 웨이퍼의 회로면과는 반대측의 면을 연삭하는 연삭 공정과, 상기 반도체 웨이퍼를 다이싱하여 상기 언더필을 갖는 반도체 소자를 형성하는 다이싱 공정과, 상기 피착체와 상기 반도체 소자 사이의 공간을 상기 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정을 포함한다.
[접합 공정]
접합 공정에서는, 반도체 웨이퍼(3)의 접속 부재(4)가 형성된 회로면(3a)과 상기 밀봉 시트(10)의 언더필재(2)를 접합시킨다(도 2a 참조).
(반도체 웨이퍼)
반도체 웨이퍼(3)의 회로면(3a)에는, 복수의 접속 부재(4)가 형성되어 있다(도 2a 참조). 범프나 도전재 등의 접속 부재의 재질로서는, 특별히 한정되지 않고, 예컨대 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 접속 부재의 높이도 용도에 따라서 정해지며, 일반적으로는 15 ㎛∼100 ㎛ 정도이다. 물론, 반도체 웨이퍼(3)에서의 개개의 접속 부재의 높이는 동일하여도 상이하여도 좋다.
본 실시형태에 따른 반도체 장치의 제조 방법에서, 언더필재의 두께로서는, 반도체 웨이퍼 표면에 형성된 접속 부재의 높이(X)(㎛)와 상기 언더필재의 두께(Y)(㎛)가, 하기의 관계를 만족시키는 것이 바람직하다.
0.5≤Y/X≤2
상기 접속 부재의 높이(X)(㎛)와 상기 경화 필름의 두께(Y)(㎛)가 상기 관계를 만족시키는 것에 의해, 반도체 소자와 피착체 사이의 공간을 충분히 충전할 수 있고, 이 공간으로부터의 언더필재가 과잉으로 비어져 나오는 것을 방지할 수 있어, 언더필재에 의한 반도체 소자의 오염 등을 방지할 수 있다. 또한, 각 접속 부재의 높이가 상이한 경우는, 가장 높은 접속 부재의 높이를 기준으로 한다.
(접합)
도 2a에 도시하는 바와 같이, 우선, 밀봉 시트(10)의 언더필재(2) 위에 임의로 설치된 세퍼레이터를 적절히 박리하여, 상기 반도체 웨이퍼(3)의 접속 부재(4)가 형성된 회로면(3a)과 언더필재(2)를 대향시키고, 상기 언더필재(2)와 상기 반도체 웨이퍼(3)를 접합시킨다(마운트 공정).
접합 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은 통상, 압착롤 등의 공지의 압박 수단에 의해, 바람직하게는 0.1 MPa∼1 MPa, 보다 바람직하게는 0.3 MPa∼0.7 MPa의 압력을 부하하여 압박하면서 행해진다. 이 때, 40℃∼100℃ 정도로 가열하면서 압착시켜도 좋다. 또한, 밀착성을 높이기 위해, 감압하(1 Pa∼1000 Pa)에서 압착하는 것도 바람직하다.
[연삭 공정]
연삭 공정에서는, 상기 반도체 웨이퍼(3)의 회로면(3a)과는 반대측의 면(즉, 이면)(3b)을 연삭한다(도 2b 참조). 반도체 웨이퍼(3)의 이면 연삭에 이용하는 박형 가공기로서는 특별히 한정되지 않고, 예컨대 연삭기(백그라인더), 연마 패드 등을 예시할 수 있다. 또한, 에칭 등의 화학적 방법으로 이면 연삭을 행하여도 좋다. 이면 연삭은, 반도체 웨이퍼가 원하는 두께(예컨대 50 ㎛∼500 ㎛)가 될 때까지 행해진다.
[다이싱 공정]
다이싱 공정에서는, 도 2c에 도시하는 바와 같이 반도체 웨이퍼(3)를 다이싱하여 언더필재를 갖는 반도체 소자(5)를 형성한다. 다이싱 공정을 경유함으로써, 반도체 웨이퍼(3)를 소정 사이즈로 절단하여 개편화(소편화)하여, 반도체칩(반도체 소자)(5)을 제조한다. 여기서 얻어지는 반도체칩(5)은 같은 형상으로 절단된 언더필재(2)와 일체로 되어 있다. 다이싱은, 반도체 웨이퍼(3)의 언더필재(2)를 접합시킨 회로면(3a)과 반대측의 면(3b)으로부터 통상법에 따라 행해진다. 절단 지점의 위치 맞춤은 직사광 또는 간접광 또는 적외선(IR)을 이용한 화상 인식에 의해 행할 수 있다.
본 공정에서는, 예컨대 밀봉 시트까지 커팅하는 풀커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 또한, 반도체 웨이퍼는, 언더필재를 갖는 밀봉 시트에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 이지러짐이나 칩 비산을 억제할 수 있고, 반도체 웨이퍼의 파손도 억제할 수 있다. 또한, 언더필재가 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그 절단면에서 언더필재의 풀이 비어져 나오는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블록킹)하는 것을 억제 또는 방지할 수 있어, 후술의 픽업을 한층 더 양호하게 행할 수 있다.
또한 다이싱 공정에 계속해서 밀봉 시트를 익스팬드하는 경우, 이 익스팬드는 종래 공지의 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해 밀봉 시트를 아래쪽으로 눌러 내리는 것이 가능한 도넛형의 외부 링과, 외부 링보다 직경이 작고 밀봉 시트를 지지하는 내부 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술의 픽업 공정에서, 인접하는 반도체칩끼리가 접촉하여 파손되는 것을 방지할 수 있다.
[픽업 공정]
밀봉 시트에 접착 고정된 반도체칩(5)을 회수하기 위해, 도 2d에 도시하는 바와 같이, 언더필재(2)를 갖는 반도체칩(5)을 픽업하여, 반도체칩(5)과 언더필재(2)와의 적층체 A를 이면 연삭용 테이프(1)로부터 박리한다.
픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 여러 가지의 방법을 채용할 수 있다. 예컨대 개개의 반도체칩을 밀봉 시트의 기재측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체칩을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체칩(5)은, 회로면(3a)에 접합된 언더필재(2)와 일체가 되어 적층체 A를 구성하고 있다.
여기서 픽업은, 점착제층(1b)이 자외선 경화형의 경우, 이 점착제층(1b)에 자외선을 조사한 후에 행한다. 이것에 의해, 점착제층(1b)의 언더필재(2)에 대한 점착력이 저하되어, 반도체칩(5)의 박리가 용이해진다. 그 결과, 반도체칩(5)을 손상시키지 않고 픽업이 가능해진다. 자외선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라 설정하면 좋다. 또한, 자외선 조사에 사용하는 광원으로서는, 예컨대 저압 수은 램프, 저압 고출력 램프, 중압 수은 램프, 무전극 수은 램프, 크세논·플래시·램프, 엑시머·램프, 자외 LED 등을 이용할 수 있다.
[실장 공정]
실장 공정에서는, 피착체(6)와 반도체 소자(5) 사이의 공간을 언더필재(2)로 충전하면서 접속 부재(4)를 통해 반도체 소자(5)와 피착체(6)를 전기적으로 접속한다(도 2e 참조). 구체적으로는, 적층체 A의 반도체칩(5)을, 반도체칩(5)의 회로면(3a)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상법에 따라 고정시킨다. 예컨대 반도체칩(5)에 형성되어 있는 범프(접속 부재)(4)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(7)(땜납 등)에 접촉시켜 압박하면서 도전재를 용융시키는 것에 의해, 반도체칩(5)과 피착체(6)와의 전기적 접속을 확보하여, 반도체칩(5)을 피착체(6)에 고정시킬 수 있다. 반도체칩(5)의 회로면(3a)에는 언더필재(2)가 접착되어 있기 때문에, 반도체칩(5)과 피착체(6)와의 전기적 접속과 동시에, 반도체칩(5)과 피착체(6) 사이의 공간이 언더필재(2)에 의해 충전되게 된다.
일반적으로, 실장 공정에서의 가열 조건으로서는 100℃∼300℃이며, 가압 조건으로서는 0.5∼500 N이다. 또한, 실장 공정에서의 열압착 처리를 다단계로 행하여도 좋다. 예컨대 150℃, 100 N으로 10초간 처리한 후, 300℃, 100∼200 N으로 10초간 처리한다고 하는 수순을 채용할 수 있다. 다단계로 열압착 처리를 행하는 것에 의해, 접속 부재와 패드간의 수지를 효율적으로 제거하여, 보다 양호한 금속간 접합을 얻을 수 있다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판, 다른 반도체 소자를 이용할 수 있다. 기판의 재질로서는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판, 유리에폭시 기판 등을 들 수 있다.
또한, 실장 공정에서는, 접속 부재 및 도전재의 한쪽 또는 양쪽을 용융시켜, 반도체칩(5)의 접속 부재 형성면(3a)의 범프(4)와, 피착체(6) 표면의 도전재(7)를 접속시키고 있지만, 이 범프(4) 및 도전재(7)의 용융시의 온도로서는, 통상 260℃ 정도(예컨대 250℃∼300℃)로 되어 있다. 본 실시형태에 따른 밀봉 시트는, 언더필재(2)를 에폭시 수지 등에 의해 형성하는 것에 의해, 이 실장 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
[언더필재 경화 공정]
반도체 소자(5)와 피착체(6)와의 전기적 접속을 행한 후는, 언더필재(2)를 가열에 의해 경화시킨다. 이것에 의해, 반도체 소자(5)의 표면을 보호할 수 있고, 반도체 소자(5)와 피착체(6) 사이의 접속 신뢰성을 확보할 수 있다. 언더필재의 경화를 위한 가열 온도로서는 특별히 한정되지 않고, 150℃∼250℃ 정도이면 좋다. 또한, 실장 공정의 가열 처리에 의해 언더필재도 함께 경화하는 경우, 본 공정을 생략할 수 있다.
[밀봉 공정]
다음에, 실장된 반도체칩(5)을 구비하는 반도체 장치(20) 전체를 보호하기 위해 밀봉 공정을 행하여도 좋다. 밀봉 공정은 밀봉 수지를 이용하여 행해진다. 이 때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간∼90초간 가열하는 것에 의해, 밀봉 수지의 열경화가 행해지지만, 본 발명은 이것에 한정되지 않고, 예컨대 165℃∼185℃에서, 수분간 경화할 수 있다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지의 밀봉 수지 등의 밀봉재로부터 적절하게 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 좋다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
[반도체 장치]
다음에, 이 밀봉 시트를 이용하여 얻어지는 반도체 장치에 대해서 도면을 참조하면서 설명한다(도 2e 참조). 본 실시형태에 따른 반도체 장치(20)에서는, 반도체 소자(5)와 피착체(6)가, 반도체 소자(5) 위에 형성된 범프(접속 부재)(4) 및 피착체(6) 위에 설치된 도전재(7)를 통해 전기적으로 접속되어 있다. 또한, 반도체 소자(5)와 피착체(6) 사이에는, 그 공간을 충전하도록 언더필재(2)가 배치되어 있다. 반도체 장치(20)는, 상기 언더필재를 갖는 밀봉 시트(10)를 이용하는 상기 제조 방법으로 얻어지기 때문에, 반도체 소자(5)와 언더필재(2)와 피착체(6) 사이에서 발생하는 응력이 억제되어 있다. 따라서, 반도체 소자(5)와 피착체(6) 사이의 공간의 충전이 충분한 레벨이 되고, 반도체 장치(20)로서 높은 접속 신뢰성을 발휘할 수 있다.
<제2 실시형태>
본 발명의 일 실시형태인 제2 실시형태에 따른 시트형 밀봉 조성물은, 중량 평균 분자량이 10만 이상인 열가소성 수지와, 에폭시 수지와, 경화 촉진제와, pKa가 3.5 이상인 카르복실기 함유 화합물을 포함한다. 이하, 필요에 따라 도면을 참조하면서, 본 발명의 일 실시형태에 대해서 설명한다.
(중량 평균 분자량이 10만 이상인 열가소성 수지)
열가소성 수지로서는, 제1 실시형태의 언더필재를 구성하는 열가소성 수지를 적합하게 채용할 수 있다. 그 때의 중량 평균 분자량은 10만 이상이 된다.
열가소성 수지의 중량 평균 분자량은 10만 이상이면 특별히 한정되지 않고, 밀봉 조성물의 가요성이나 경화 후의 접착성, 강도 등을 고려하면서, 각종 수지의 특성에 따른 중량 평균 분자량을 부여할 수 있다. 예컨대 상기 아크릴 수지의 경우는, 중량 평균 분자량은 10만∼300만 정도가 바람직하고, 50만∼100만이 보다 바람직하다. 또한, 중량 평균 분자량의 측정 방법은 이하의 방법으로 측정할 수 있다. 시료를 THF에 0.1 wt%로 용해시켜, GPC(겔 퍼미에이션 크로마토그래피)를 이용하여 폴리스티렌 환산에 의해 중량 평균 분자량을 측정한다. 자세한 측정 조건은 이하와 같다.
<중량 평균 분자량의 측정 조건>
GPC 장치: 도소 제조, HLC-8120 GPC
컬럼: 도소 제조, (GMHHR-H)+(GMHHR-H)+(G2000HHR)
유량: 0.8 ml/분
농도: 0.1 wt%
주입량: 100 μ1
컬럼 온도: 40℃
용리액: THF
열가소성 수지의 함유량은 특별히 한정되지 않고, 밀봉 조성물의 가요성이나 경화 후의 접착성 및 강도 등을 고려하여 설정하면 된다. 열가소성 수지의 함유량으로서, 후술의 에폭시 수지 100 중량부에 대하여 5∼150 중량부가 바람직하고, 10∼100 중량부가 보다 바람직하다.
열가소성 수지의 유리 전이 온도(Tg)는, 시트형 밀봉 조성물에의 가요성 부여의 관점에서, -40℃∼20℃가 바람직하고, -30℃∼0℃가 보다 바람직하다. 또한, 유리 전이 온도의 측정 방법은, 필름형으로 한 열가소성 수지를 두께 200 ㎛, 길이 400 ㎜(측정 길이), 폭 10 ㎜의 스트립형으로 커터 나이프로 잘라내고, 고체 점탄성 측정 장치[RSAIII, 레오메트릭 사이언티픽(주) 제조]를 이용하여, -50℃∼300℃에서의 저장 탄성률 및 손실 탄성률을 측정한다. 측정 조건은, 주파수 1 Hz, 승온 속도 10 ℃/분으로 한다. 또한, tanδ[G"(손실 탄성률)/G'(저장 탄성률)]의 값을 산출하는 것에 의해 유리 전이 온도가 얻어진다.
(에폭시 수지)
에폭시 수지는, 제1 실시형태에 따른 언더필재에서의 에폭시 수지를 적합하게 이용할 수 있다.
에폭시 수지의 함유량은 특별히 한정되지 않고, 밀봉 조성물의 내열성이나 고온에서의 탄성률의 확보의 관점에서, 밀봉 조성물중 전체 수지의 합계 중량(페놀계 경화제가 포함되는 경우는 그 중량도 포함함)에 대하여 10∼80 중량%가 바람직하고, 20∼50 중량%가 보다 바람직하다.
상기 에폭시 수지는, 에폭시 당량 100 g/eq∼300 g/eq의 것이 바람직하고, 150 g/eq∼200 g/eq의 것이 보다 바람직하다. 상기 에폭시 수지의 에폭시 당량을 상기 범위로 하는 것에 의해, 보다 내열성을 향상시킬 수 있다.
(경화 촉진제)
본 실시형태의 밀봉 조성물은, 에폭시 수지(포함되는 경우는 페놀계 경화제)의 경화 촉진제를 포함하고 있다. 경화 촉진제로서는, 특별히 제한되지 않고, 공지의 경화 촉진제 중에서 적절하게 선택하여 이용할 수 있다. 경화 촉진제는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 경화 촉진제로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
상기 아민계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대 모노에탄 올아민트리플루오로보레이트[스텔라케미파(주) 제조], 디시안디아미드[나카라이테스크(주) 제조] 등을 들 수 있다.
상기 인계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐톨릴포스핀 등의 트리오가노포스핀, 테트라페닐포스포늄 브로마이드(상품명; TPP-PB), 메틸트리페닐포스포늄(상품명; TPP-MB), 메틸트리페닐포스포늄 클로라이드(상품명; TPP-MC), 메톡시메틸트리페닐포스포늄(상품명; TPP-MOC), 벤질트리페닐포스포늄 클로라이드(상품명; TPP-ZC) 등을 들 수 있다[모두 호쿠코카가쿠(주) 제조]. 또한, 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 열경화가 과도하게 진행되는 것을 억제할 수 있다. 트리페닐포스핀 구조를 가지며, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예컨대 메틸트리페닐포스포늄(상품명; TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물을 포함하는 열경화 촉매가 에폭시 수지를 포함하는 용매에 대하여 불용성인 것을 의미하고, 보다 상세하게는 온도 10℃∼40℃의 범위에서 10 중량% 이상 용해하지 않는 것을 의미한다.
상기 이미다졸계 경화 촉진제로서는, 2-메틸이미다졸(상품명; 2 MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z), 1,2-디메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명; C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리메리테이트(상품명; 2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴(1')]-에틸-s-트리아진(상품명; C11Z-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가물(상품명; 2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등을 들 수 있다[모두 시코쿠카세이고교(주) 제조].
상기 붕소계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대 트리클로로보란 등을 들 수 있다.
상기 인-붕소계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대 테트라페닐포스포늄테트라페닐보레이트(상품명; TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트(상품명; TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명; TPP-ZK), 트리페닐포스핀트리페닐보란(상품명; TPP-S) 등을 들 수 있다[모두 호쿠코카가쿠(주) 제조].
상기 경화 촉진제의 함유량은, 열경화성 수지(페놀계 경화제가 포함되는 경우는 그 중량도 포함함) 전량에 대하여 0.01 중량% 이상 10 중량% 이하인 것이 바람직하다. 경화 촉진제의 함유량을 0.01 중량% 이상으로 하는 것에 의해, 경화를 충분한 것으로 할 수 있다. 또한, 경화 촉진제의 함유량을 10 중량% 이하로 하는 것에 의해, 제조 비용을 저감할 수 있다. 경화 촉진제의 함유량은, 열경화성 수지 전량에 대하여 0.1 중량% 이상 5 중량% 이하인 것이 보다 바람직하고, 0.3 중량% 이상 3 중량% 이하인 것이 보다 바람직하다.
(pKa가 3.5 이상인 카르복실기 함유 화합물)
본 실시형태에 따른 시트형 밀봉 조성물에 포함되는 카르복실기 함유 화합물로서는, 분자내에 카르복실기를 하나 이상 가지며, 산 해리 상수 pKa가 3.5 이상으로서 플럭스 기능을 갖는 화합물이면 특별히 한정되지 않는다. 카르복실기 함유 화합물의 pKa는 3.5 이상이면 좋지만, 에폭시 수지와의 반응의 억제와 함께, 가요성의 경시적 안정성 및 플럭스 기능의 발현의 관점에서, 3.5 이상 7.0 이하가 바람직하고, 4.0 이상 6.0 이하가 보다 바람직하다. 또한, 카르복실기가 2개 이상 있는 경우는 제1 해리 상수 pKa1을 산 해리 상수로 하고, 이 제1 해리 상수 pKa1이 상기 범위에 있는 것이 바람직하다. 또한, pKa는, 카르복실기 함유 화합물의 희박 수용액 조건하에서, 산 해리 상수 Ka=[H3O+][B-]/[BH]를 측정하고, pKa=-logKa에 의해 구해진다. 여기서 BH는, 카르복실기 함유 화합물을 나타내고, B-는 카르복실기 함유 화합물의 공역 염기를 나타낸다. pKa의 측정 방법은, pH 미터를 이용하여 수소 이온 농도를 측정하고, 이 물질의 농도와 수소 이온 농도로부터 산출할 수 있다.
상기 카르복실기 함유 화합물로서는, 분자내에 알킬기, 알콕시기, 아릴옥시기, 아릴기 및 알킬아미노기로 이루어지는 군으로부터 선택되는 1종 이상의 치환기를 갖는 방향족 카르복실산(이하, 단순히 「방향족 카르복실산」으로 칭하는 경우가 있음.), 및 분자내에 카르복실기를 하나 이상 갖는 탄소수가 8 이상의 지방족 카르복실산(이하, 단순히 「지방족 카르복실산」으로 칭하는 경우가 있음.)으로 이루어지는 군으로부터 선택되는 1종 이상인 것이 바람직하다.
(방향족 카르복실산)
상기 방향족 카르복실산은, 분자내에 알킬기, 알콕시기, 아릴옥시기, 아릴기및 알킬아미노기로 이루어지는 군으로부터 선택되는 1종 이상의 치환기를 갖고 있으면 특별히 한정되지 않는다. 방향족 카르복실산의 상기 치환기를 제외하는 모체 골격으로서는 특별히 한정되지 않고, 벤조산, 나프탈렌 카르복실산 등을 들 수 있다. 방향족 카르복실산은, 이들의 모체 골격의 방향환 위에 상기 치환기를 갖고 있다. 이 중, 시트형 밀봉 조성물중에서의 안정성이나 에폭시 수지와의 저반응성의 관점에서, 방향족 카르복실산의 모체 골격으로서는 벤조산이 바람직하다.
상기 방향족 카르복실산은, 구체적으로 2 위치, 4 위치 및 6 위치 중 하나 이상의 수소 원자가 독립적으로 알킬기, 알콕시기, 아릴옥시기, 아릴기 또는 알킬아미노기로 치환된 벤조산 유도체(이하, 단순히 「벤조산 유도체」로 칭하는 경우가 있음.)인 것이 바람직하다. 이러한 상기 벤조산 유도체에서는, 소정 치환기가, 벤조산의 2 위치, 4 위치 및 6 위치 중 하나 이상의 위치에서 단독으로 또는 조합하여 존재한다. 상기 벤조산 유도체의 치환기의 구체적인 치환 위치로서는, 2 위치, 4 위치, 2 위치와 4 위치, 2 위치와 6 위치, 2 위치와 4 위치와 6 위치를 들 수 있다. 이 중, 에폭시 수지와의 반응을 억제하여, 가요성의 경시적 안정성을 유지하고, 플럭스 기능을 특히 효율적으로 발현시키기 위해서는, 2 위치 또는 4 위치에 치환기를 갖는 것이 바람직하다.
상기 방향족 카르복실산에서의 상기 알킬기로서는, 예컨대 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, sec-부틸기, t-부틸기, n-펜틸기, n-헥실기, n-헵틸기, n-옥틸기 등의 탄소수 1∼10의 알킬기를 들 수 있다. 이 중에서도, pKa의 조정이나 플럭스 기능 발현성의 점에서, 메틸기 또는 에틸기가 바람직하다.
상기 알콕시기로서는, 예컨대 메톡시기, 에톡시기, n-프로폭시기, n-부톡시기, n-헥사녹시기, i-프로폭시기, n-부톡시기, 2-메틸프로폭시기, t-부톡시기 등의 탄소수 1∼10의 알콕시기를 들 수 있지만, 이 중에서도, 상기와 같은 점에서, 탄소수 1∼4의 알콕시기가 바람직하고, 메톡시기 및 에톡시기가 더 바람직하며, 메톡시기가 특히 바람직하다.
상기 아릴옥시기로서는, 예컨대 페녹시기, p-톨릴옥시기 등을 들 수 있고, 상기와 같은 관점에서 페녹시기가 바람직하다.
상기 아릴기로서는, 예컨대 페닐기, 톨루일기, 벤질기, 메틸벤질기, 크실릴기, 메시틸기, 나프틸기, 안트릴기 등의 탄소수 6∼20의 아릴기를 들 수 있고, 상기와 같은 관점에서 페닐기가 바람직하다.
상기 알킬아미노기로서는, 탄소수 1∼10의 알킬기를 치환기로서 갖는 아미노기를 적합하게 이용할 수 있다. 알킬아미노기의 구체예로서, 예컨대 메틸아미노기, 에틸아미노기, 프로필아미노기, 디메틸아미노기, 디에틸아미노기, 디프로필아미노기 등을 들 수 있고, 상기와 같은 관점에서, 디메틸아미노기가 바람직하다.
상기 알킬기, 알콕시기, 아릴옥시기, 아릴기 또는 알킬아미노기에서는, 하나 이상의 수소 원자가 각각 독립적으로 치환되어 있어도 좋다. 이와 같은 부가적인 치환기로서는, 예컨대 메톡시기, 에톡시기, n-프로폭시기, i-프로폭시기, n-부톡시기, 2-메틸프로폭시기, 1-메틸프로폭시기, t-부톡시기 등의 탄소수 1∼4의 알콕시기, 시아노기, 시아노메틸기, 2-시아노에틸기, 3-시아노프로필기, 4-시아노부틸기등의 탄소수 2∼5의 시아노알킬기, 메톡시카르보닐기, 에톡시카르보닐기, t-부톡시카르보닐기 등의 탄소수 2∼5의 알콕시카르보닐기, 메톡시카르보닐메톡시기, 에톡시카르보닐메톡시기, t-부톡시카르보닐메톡시기 등의 탄소수 3∼6의 알콕시카르보닐알콕시기, 불소, 염소 등의 할로겐 원자, 플루오로메틸기, 트리플루오로메틸기, 펜타플루오로에틸기 등의 플루오로알킬기 등을 들 수 있다.
구체적인 치환 위치와 치환기와의 조합을 갖는 벤조산 유도체로서는, 2-아릴옥시벤조산, 2-아릴벤조산, 4-알콕시벤조산, 4-알킬아미노벤조산이 바람직하다.
상기 벤조산 유도체는, 히드록실기를 포함하지 않는 것이 바람직하다. 에폭시 수지와의 반응점이 될 수 있는 히드록실기를 배제함으로써, 이 밀봉 조성물은 가요성을 경시적으로 유지하고, 플럭스 기능을 적합하게 발휘할 수 있다.
(지방족 카르복실산)
상기 지방족 카르복실산으로서는 특별히 한정되지 않고, 쇄상 지방족 (모노)카르복실산, 지환식 (모노)카르복실산, 쇄상 지방족 다가 카르복실산 또는 지환식 다가 카르복실산 중 어느 것이라도 좋다. 또한, 각각의 양태를 조합하여 이용하여도 좋다.
쇄상 지방족 (모노)카르복실산으로서는, 예컨대 옥탄산, 노난산, 데칸산, 도데칸산, 테트라데칸산, 헥사데칸산, 헵타데칸산, 옥타데칸산 등의 포화 지방산, 올레인산, 엘라이딘산, 에루스산, 네르본산, 리놀렌산, 스테아리돈산, 에이코사펜타엔산, 리놀산, 리놀렌산 등의 불포화 지방산 등을 들 수 있다.
지환식 (모노)카르복실산으로서는, 시클로헵탄카르복실산, 시클로옥탄카르복실산 등의 단환식 카르복실산, 노르보르난카르복실산, 트리시클로데칸카르복실산, 테트라시클로도데칸카르복실산, 아다만탄카르복실산, 메틸아다만탄카르복실산, 에틸아다만탄카르복실산, 부틸아다만탄카르복실산 등의 탄소수 8∼20의 다환식 또는 유교 지환식(bridged alicyclic) 카르복실산 등을 들 수 있다.
상기 쇄상 지방족 다가카르복실산으로서는, 상기 쇄상 지방족 (모노)카르복실산에 추가로 카르복실기가 하나 이상 부가된 카르복실산을 들 수 있고, 이 중에서도 쇄상 지방족 디카르복실산이 에폭시 수지와의 반응성이 낮고, 플럭스 기능을 적합하게 발휘하는 점에서 바람직하다. 쇄상 지방족 디카르복실산으로서는, 예컨대 옥탄이산, 노난이산, 데칸이산, 도데칸이산, 테트라데칸이산, 헥사데칸이산, 헵타데칸이산, 옥타데칸이산 등을 들 수 있고, 이 중에서도 탄소수가 8∼12의 쇄상 지방족 디카르복실산이 바람직하다.
상기 지환식 다가 카르복실산으로서는, 상기 지환식 (모노)카르복실산에 추 가로 카르복실기가 하나 이상 부가된 카르복실산을 들 수 있고, 이 중에서도 지환식 디카르복실산이 에폭시 수지에 대한 저반응성 및 플럭스 기능 발현성의 점에서 바람직하다. 지환식 디카르복실산으로서는, 예컨대 시클로헥산디카르복실산, 시클로헵탄디카르복실산, 시클로옥탄디카르복실산 등의 단환식 디카르복실산, 노르보르난디카르복실산, 아다만탄디카르복실산 등의 다환식 또는 유교 지환식 디카르복실산 등을 들 수 있다.
이상의 탄소수 8 이상의 지방족 카르복실산에서도, 하나 이상의 수소 원자가 상기 부가적인 치환기에 의해 치환되어 있어도 좋다.
플럭스제로서의 카르복실기 함유 화합물의 첨가량은 상기 플럭스 기능이 발휘되는 정도이면 좋고, 밀봉 조성물의 합계 중량에 대하여 0.1 중량%∼20 중량%가 바람직하며, 0.5 중량%∼10 중량%가 보다 바람직하다.
(페놀계 경화제)
본 실시형태에 따른 밀봉 조성물은, 페놀계 경화제를 포함하는 것이 바람직하다. 페놀계 경화제는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 제1 실시형태의 언더필재를 구성하는 페놀 수지를 적합하게 채용할 수 있다.
상기 에폭시 수지와 페놀계 경화제의 배합 비율은, 예컨대 상기 에폭시 수지성분중 에폭시기 1당량당 페놀계 경화제중의 수산기가 0.5∼2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8∼1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
본 실시형태에서는, 에폭시 수지, 페놀계 경화제 및 아크릴 수지를 이용한 밀봉 조성물이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀계 경화제의 혼합량이 50∼1000 중량부이다.
(그 외 성분)
상기 밀봉 조성물은, 상기 성분 외에, 무기 충전제, 다른 열경화성 수지, 가교제 등을 포함하고 있어도 좋다.
(무기 충전제)
무기 충전제로서는, 제1 실시형태에 따른 언더필재에서의 무기 충전제를 적합하게 이용할 수 있다. 또한, 무기 충전제의 평균 입경, 배합량도 적합하게 제1 실시형태와 마찬가지로 할 수 있다.
(다른 열경화성 수지)
다른 열경화성 수지로서는, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
(가교제)
본 실시형태의 밀봉 조성물을 미리 어느 정도 가교시켜 두는 경우에는, 제작시에 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이것에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 제1 실시형태에 따른 언더필재에서의 가교제를 적합하게 이용할 수 있다. 또한, 가교제의 첨가량도 적합하게 제1 실시형태와 마찬가지로 할 수 있다.
또한, 밀봉 조성물에는, 필요에 따라 다른 첨가제를 적절히 더 배합할 수 있다. 다른 첨가제로서는, 제1 실시형태에 따른 언더필재에서의 다른 첨가제를 적합하게 이용할 수 있다.
본 실시형태에서는, 밀봉 조성물은, 필요에 따라 착색하여도 좋다. 밀봉 조성물에서, 착색에 의해 나타내고 있는 색으로서는 특별히 제한되지 않지만, 예컨대 흑색, 청색, 적색, 녹색 등이 바람직하다. 착색에 있어서는, 안료, 염료 등의 공지의 착색제 중에서 적절하게 선택하여 이용할 수 있다.
본 실시형태에서, 열경화 전의 상기 시트형 밀봉 조성물(202)의 100℃∼200℃에서의 최저 용융 점도, 열경화 전의 상기 시트형 밀봉 조성물(202)의 23℃에서의 점도, 및 열경화 전의 상기 시트형 밀봉 조성물(202)의 온도 23℃, 습도 70%의 조건하에서의 흡수율은, 각각 제1 실시형태에 따른 언더필재와 같은 범위를 적합하게 채용할 수 있다.
시트형 밀봉 조성물의 두께(복층의 경우는 총 두께)는 특별히 한정되지 않지만, 밀봉 조성물의 강도나 반도체 소자(205)와 피착체(206) 사이의 공간의 충전성을 고려하면 10 ㎛ 이상 100 ㎛ 이하 정도여도 좋다. 또한, 시트형 밀봉 조성물(202)의 두께는, 반도체 소자(205)와 피착체(206) 사이의 갭이나 접속 부재의 높이를 고려하여 적절하게 설정하면 좋다.
시트형 밀봉 조성물은, 도 3에 도시하는 바와 같이, 세퍼레이터(201) 위에 형성되어 있는 것이 바람직하다. 세퍼레이터(201)는, 밀봉 조성물(202)의 강도 모재로서의 기능을 갖고 있다. 세퍼레이터(201)로서는, 세퍼레이터의 기재를 그대로 이용하여도 좋고, 이 기재의 표면을 박리제 처리하여 이용하여도 좋다.
세퍼레이터의 기재의 형성 재료로서는, 예컨대 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 글라신지 등의 종이 등을 들 수 있다.
또한, 기재의 재료로서는, 상기에서 열거한 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다. 연신 처리 등에 의해 열수축성을 부여한 밀봉 시트에 의하면, 다이싱 후에 그 기재(201)를 열수축시키는 것에 의해 기재(201)와 밀봉 조성물과의 접착 면적을 저하시켜, 반도체칩의 회수의 용이화를 도모할 수 있다.
상기 박리제로서는, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제를 사용 가능하다.
(시트형 밀봉 조성물의 제조 방법)
본 실시형태에 따른 시트형 밀봉 조성물의 제조 방법은, 세퍼레이터(201) 위에 시트형 밀봉 조성물(202)을 형성하는 공정을 갖는다.
상기 세퍼레이터(201)의 기재의 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다. 기재의 재료는 상기에서 나타낸 재료를 이용하면 된다. 필요에 따라, 상기 기재에서의 시트형 밀봉 조성물측의 면에, 전술한 박리제에 의한 처리를 행하여도 좋다.
시트형 밀봉 조성물(202)을 형성하는 공정으로서는, 예컨대 세퍼레이터(201) 위에 시트형 밀봉 조성물의 구성 재료인 수지 조성물 용액을 도공하여 도포층을 형성하는 공정을 행하고, 그 후, 상기 도포층을 건조시키는 공정을 행하는 방법을 들 수 있다. 상기 수지 조성물 용액은, 전술한 밀봉 조성물의 구성 성분을 적당한 용매(예컨대 메틸에틸케톤 등)에 용해·분산시킴으로써 조제할 수 있다.
상기 수지 조성물 용액의 도공 방법으로서는 특별히 한정되지 않고, 예컨대 콤마코트법, 파운틴법, 그라비아법 등을 이용하여 도공하는 방법을 들 수 있다. 도공 두께로서는, 도포층을 건조하여 최종적으로 얻어지는 밀봉 조성물의 두께가 상기에 나타낸 범위 내가 되도록 적절하게 설정하면 된다. 또한, 수지 조성물 용액의 점도로서는 특별히 한정되지 않고, 25℃에서 400 mPa·s∼2500 mPa·s가 바람직하고, 800 mPa·s∼2000 mPa·s가 보다 바람직하다.
상기 도포층의 건조는, 일반적인 가열로 등에 투입함으로써 행하면 좋고, 그 때, 도포층에 건조풍을 송풍하여도 좋다.
건조 시간은 수지 조성물 용액의 도공 두께에 따라 적절히 설정되고, 통상은 1∼5 분, 바람직하게는 2∼4 분의 범위내이다. 건조 시간이 1 분 미만이면, 경화 반응이 충분히 진행되지 않아, 미반응의 경화 성분이나 잔존하는 용매량이 많고, 이것에 의해, 후공정에서 아웃 가스나 보이드의 문제가 발생하는 경우가 있다. 한편, 5 분을 초과하면, 경화 반응이 너무 진행되는 결과, 유동성이나 반도체 웨이퍼의 범프의 매립성이 저하되는 경우가 있다.
건조 온도는 특별히 한정되지 않고, 통상은 70℃∼160℃의 범위내에서 설정된다. 단, 본 발명에서는, 건조 시간의 경과와 함께, 건조 온도를 단계적으로 상승시켜 행하는 것이 바람직하다. 구체적으로는, 예컨대 건조 초기(건조 직후부터 1 분 이하)에서는 70℃∼100℃의 범위내에서 설정되고, 건조 후기(1 분 초과 5 분 이하)에서는 100℃∼160℃의 범위 내에서 설정된다. 이것에 의해, 도공 직후에 건조 온도를 급격히 상승시킨 경우에 생기는 도포층 표면의 핀 홀의 발생을 방지할 수 있다.
또한 상기 세퍼레이터를 시트형 밀봉 조성물의 다른 한 쪽 면에 접합시키고, 이것을 밀봉 시트의 보호 필름으로서 사용하며, 반도체 웨이퍼 등과의 접합시에 박리하여도 좋다. 이것에 의해, 본 실시형태에 따른 시트형 밀봉 조성물을 제조할 수 있다.
<반도체 장치의 제조 방법>
본 발명의 반도체 장치의 제조 방법은, 반도체 웨이퍼의 접속 부재가 형성된 면과 이 시트형 밀봉 조성물을 접합시키는 접합 공정과, 상기 반도체 웨이퍼를 다이싱하여 상기 시트형 밀봉 조성물을 갖는 반도체 소자를 형성하는 다이싱 공정과, 상기 피착체와 상기 반도체 소자 사이의 공간을 상기 시트형 밀봉 조성물로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정을 포함한다. 이하, 이 제조 방법의 위치 실시형태에 대해서 설명한다.
[접합 공정]
접합 공정에서는, 반도체 웨이퍼(203)의 접속 부재(204)가 형성된 면과 상기 시트형 밀봉 조성물(202)을 접합시킨다(도 4a 참조).
(반도체 웨이퍼)
반도체 웨이퍼(203)로서는, 한쪽 면(203a)에 복수의 접속 부재(204)가 형성되어 있어도 좋고(도 4a 참조), 반도체 웨이퍼(203)의 양면(203a, 203b)에 접속 부재가 형성되어 있어도 좋다(도시 생략). 범프나 도전재 등의 접속 부재의 재질 및 구성, 및 접속 부재의 높이(X)와 밀봉 조성물과의 두께(Y)와의 관계는, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다. 또한, 접속 부재의 높이는 일반적으로 10 ㎛∼60 ㎛ 정도이다.
또한, 반도체 웨이퍼의 양면에 접속 부재가 형성되어 있는 경우, 접속 부재끼리는 전기적으로 접속되어 있어도 좋고, 접속되어 있지 않아도 좋다. 접속 부재끼리의 전기적 접속에는, TSV 형식이라고 불리는 비아를 통한 접속 등을 들 수 있다.
(접합)
도 4a에 도시하는 바와 같이, 우선, 시트형 밀봉 조성물(202) 위에 임의로 설치된 세퍼레이터를 적절히 박리하고, 상기 반도체 웨이퍼(203)의 접속 부재(204)가 형성된 면(접속 부재 형성면)(203a)과 밀봉 조성물을 대향시켜, 상기 밀봉 조성물(202)과 상기 반도체 웨이퍼(203)를 접합시킨다(마운트 공정). 압착 조건은 제1 실시형태와 같은 조건을 적합하게 채용할 수 있다.
[다이싱 공정]
다이싱 공정에서는, 도 4b에 도시하는 바와 같이 반도체 웨이퍼(203)를 다이싱하여 밀봉 조성물(202)을 갖는 반도체 소자(205)를 형성한다. 다이싱 공정을 경유함으로써, 반도체 웨이퍼(203)를 소정 사이즈로 절단하여 개편화(소편화)하여, 반도체칩(반도체 소자)(205)을 제조한다. 여기서 얻어지는 반도체칩(205)은 같은 형상으로 절단된 밀봉 조성물(202)과 일체로 되어 있다. 다이싱은 반도체 웨이퍼(203)의 밀봉 조성물을 접합시킨 면(203a)과 반대측의 면(203b)으로부터 통상법에 따라 행해진다. 절단 지점의 위치 맞춤은 직사광 또는 간접광 또는 적외선(IR)을 이용한 화상 인식에 의해 행할 수 있다.
본 공정에서의 절단 방식, 익스팬드 조건 등은 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
[픽업 공정]
시트형 밀봉 조성물(202)을 갖는 반도체칩(205)을 회수하기 위해, 도 4c에 도시하는 바와 같이, 밀봉 조성물(202)을 갖는 반도체칩(205)을 픽업하여, 반도체칩(205)과 밀봉 조성물(202)과의 적층체 B를 세퍼레이터(201)로부터 박리한다. 픽업의 방법으로서는 제1 실시형태의 픽업 공정과 같은 것을 적합하게 채용할 수 있다.
[접속 공정]
접속 공정에서는, 피착체와 반도체 소자 사이의 공간을 밀봉 조성물로 충전하면서 접속 부재를 통해 반도체 소자와 피착체를 전기적으로 접속한다(소위 실장 공정. 도 4d 참조). 구체적으로는, 적층체 B의 반도체칩(205)을, 반도체칩(205)의 접속 부재 형성면(203a)이 피착체(206)와 대향하는 형태로, 피착체(206)에 통상법에 따라 고정시킨다. 예컨대 반도체칩(205)에 형성되어 있는 범프(접속 부재)(204)를, 피착체(206)의 접속 패드에 피착된 접합용 도전재(207)(땜납 등)에 접촉시켜 압박하면서 도전부를 용융시키는 것에 의해, 반도체칩(205)과 피착체(206)와의 전기적 접속을 확보하여, 반도체칩(205)을 피착체(206)에 고정시킬 수 있다. 이 때, 시트형 밀봉 조성물(202)은 소정 카르복실기 함유 화합물을 포함하고 있어, 실장시의 열에 의해서도 에폭시 수지와의 반응이 억제되어 있기 때문에, 플럭스 기능을 충분히 발휘할 수 있다. 이와 같이, 반도체칩(205)의 접속 부재 형성면(203a)에는 밀봉 조성물(202)이 접착되어 있기 때문에, 반도체칩(205)과 피착체(206)와의 전기적 접속과 동시에, 반도체칩(205)과 피착체(206) 사이의 공간의 충전을 효율적으로 행할 수 있다. 이 접속 공정을 경유함으로써, 밀봉 조성물은 경화되게 된다.
피착체(206)로서는, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
또한, 접속 공정에서는, 접속 부재 및 도전재의 한쪽 또는 양쪽을 용융시켜, 반도체칩(205)의 접속 부재 형성면(203a)의 범프(204)와, 피착체(206) 표면의 도전재(207)를 접속시키고 있지만, 이 범프(204) 및 도전재(207)의 용융시의 온도로서는, 통상 220℃ 정도(예컨대 160℃∼300℃)로 되어 있다. 본 실시형태에 따른 밀봉 조성물은 에폭시 수지 등에 의해 형성되어 있기 때문에, 이 실장 공정에서의 고온에도 견딜 수 있는 내열성을 갖는다.
[밀봉 공정]
다음에, 실장된 반도체칩(205)을 구비하는 반도체 장치(220) 전체를 보호하기 위해 밀봉 공정을 행하여도 좋다. 밀봉 공정에서의 밀봉 수지나 밀봉 조건은, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
[반도체 장치]
다음에, 이 시트형 밀봉 조성물을 이용하여 얻어지는 반도체 장치에 대해서 도면을 참조하면서 설명한다(도 4d 참조). 본 실시형태에 따른 반도체 장치(220)에서는, 반도체 소자(205)와 피착체(206)가, 반도체 소자(205) 위에 형성된 범프(접속 부재)(204) 및 피착체(206) 위에 설치된 도전재(207)를 통해 전기적으로 접속되어 있다. 또한, 반도체 소자(205)와 피착체(206) 사이에는, 그 공간을 충전하도록 밀봉 조성물(202)이 배치되어 있다. 반도체 장치(220)는, 밀봉 조성물(202)을 이용하는 상기 제조 방법으로 얻어지기 때문에, 반도체 소자(205)의 범프(204)와 피착체(206) 사이의 접합이 양호하게 행해지고 있다. 따라서, 반도체 소자(205) 표면 보호, 및 반도체 소자(205)와 피착체(206) 사이의 공간의 충전이 충분한 레벨이 되어, 반도체 장치(220)로서 높은 신뢰성을 발휘할 수 있다.
<제3 실시형태>
본 발명은, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서, 반도체 소자의 회로면에 접합된 전광선 투과율이 50% 이상인 언더필재의 노출면에 대하여 사광을 조사하고, 상기 반도체 소자와 상기 피착체와의 상대 위치를 서로의 접속 예정 위치에 정합시키는 위치 정합 공정과, 상기 피착체와 상기 반도체 소자 사이의 공간을 상기 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정을 포함한다. 이하, 본 발명의 일 실시형태인 제3 실시형태에 대해서 설명한다.
제3 실시형태에서는, 위치 정합 공정의 전공정으로서, 이면 연삭용 테이프 위에 적층된 언더필재를 구비하는 밀봉 테이프를 이용하여 반도체 웨이퍼의 이면 연삭을 행하고, 그 후, 다이싱 테이프 위에서의 다이싱, 반도체 소자의 픽업을 행한다. 대표적인 공정으로서는, 이면 연삭용 테이프와 이 이면 연삭용 테이프 위에 적층된 전광선 투과율이 50% 이상인 언더필재를 구비하는 밀봉 시트를 준비하는 준비 공정, 반도체 웨이퍼의 접속 부재가 형성된 회로면과 상기 밀봉 시트의 언더필재를 접합시키는 접합 공정, 상기 반도체 웨이퍼의 이면을 연삭하는 연삭 공정, 상기 언더필재와 함께 반도체 웨이퍼를 이면 연삭용 테이프로부터 박리하여 이 반도체 웨이퍼를 다이싱 테이프에 접착하는 고정 공정, 상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정, 및 상기 언더필재를 갖는 반도체 소자를 상기 다이싱 테이프로부터 박리하는 픽업 공정을 들 수 있다. 이하, 이들 전공정 및 위치 정합 공정 이후의 공정을 설명한다.
[준비 공정]
준비 공정에서는, 이면 연삭용 테이프와 이 이면 연삭용 테이프 위에 적층된 전광선 투과율이 50% 이상인 언더필재를 구비하는 밀봉 시트를 준비한다. 밀봉 시트의 지지재로서는, 기재나 이면 연삭용 테이프, 다이싱 테이프 등을 적합하게 이용할 수 있다. 본 실시형태에서는, 이면 연삭용 테이프를 이용한 경우를 예로서 설명한다.
(밀봉 시트)
도 5에 도시하는 바와 같이, 밀봉 시트(310)는, 이면 연삭용 테이프(301)와, 이면 연삭용 테이프(301) 위에 적층된 언더필재(302)를 구비하고 있다. 또한, 언더필재(302)는, 도 5에 도시한 바와 같이, 반도체 웨이퍼(303)(도 6a 참조)와의 접합에 충분한 사이즈로 설치되어 있으면 좋고, 이면 연삭용 테이프(301)의 전면에 적층되어 있어도 좋다.
(이면 연삭용 테이프)
이면 연삭용 테이프(301)로서는, 제1 실시형태에서의 이면 연삭용 테이프를 적합하게 이용할 수 있다.
단, 본 실시형태의 점착제층(301b)의 두께는 특별히 한정되지 않지만, 반도체 웨이퍼 연삭면의 이지러짐 방지, 언더필재(302)의 고정 유지의 양립성 등의 관점에서 1 ㎛∼80 ㎛ 정도인 것이 바람직하다. 바람직하게는 2 ㎛∼50 ㎛, 더 바람직하게는 5 ㎛∼35 ㎛이다.
(언더필재)
본 실시형태에서의 언더필재(302)는, 표면 실장된 반도체 소자와 피착체 사이의 공간을 충전하는 밀봉용 필름으로서 이용할 수 있다. 언더필재(302)의 전광선 투과율은 50% 이상이면 되고, 바람직하게는 60% 이상, 보다 바람직하게는 70% 이상이다. 언더필재(302)의 전광선 투과율은 높을수록 바람직하지만, 50% 정도의 전광선 투과율이어도 다이싱을 위한 다이싱 위치의 결정시, 및 실장을 위한 접합 위치에의 정합시에 사광 조사를 이용함으로써, 반도체 소자의 위치를 정밀도 좋게 검출할 수 있다.
언더필재의 구성 재료나 그 양, 특성 등으로서는, 제1 실시형태에 따른 언더필재의 구성 재료나 그 양, 특성 등을 적합하게 채용할 수 있다.
또한 본 실시형태에서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 언더필재가 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10∼1000 중량부이다.
(밀봉 시트의 제조 방법)
본 실시의 형태에 따른 밀봉 시트(310)는, 제1 실시형태의 밀봉 시트의 제조 방법과 같은 수순으로 적합하게 제작할 수 있다.
[접합 공정]
접합 공정에서는, 반도체 웨이퍼(303)의 접속 부재(304)가 형성된 회로면(303a)과 상기 밀봉 시트(310)의 언더필재(302)를 접합시킨다(도 6a 참조). 접합 공정에서의 반도체 웨이퍼의 상세나 접합 조건 등은, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
[연삭 공정]
연삭 공정에서는, 상기 반도체 웨이퍼(303)의 회로면(303a)과는 반대측의 면(즉, 이면)(303b)을 연삭한다(도 6b 참조). 연삭 공정에 대해서도 제1 실시형태와 같은 수순 및 조건을 채용할 수 있다.
[고정 공정]
연삭 공정 후, 언더필재(302)를 접착한 상태로 반도체 웨이퍼(303)를 이면 연삭용 테이프(301)로부터 박리하고, 반도체 웨이퍼(303)와 다이싱 테이프(311)를 접합시킨다(도 6c 참조). 이 때, 반도체 웨이퍼(303)의 이면(303b)과 다이싱 테이프(311)의 점착제층(311b)이 대향하도록 접합시킨다. 따라서, 반도체 웨이퍼(303)의 회로면(303a)에 접합된 언더필재(302)는 노출된 상태가 된다. 또한, 다이싱 테이프(311)는, 기재(311a) 위에 점착제층(311b)이 적층된 구조를 갖는다. 기재(311a) 및 점착제층(311b)으로서는, 제1 실시형태의 이면 연삭용 테이프의 기재 및 점착제층의 항에서 나타낸 성분 및 제법을 이용하여 적합하게 제작할 수 있다.
반도체 웨이퍼(303)의 이면 연삭용 테이프(301)로부터의 박리시, 점착제층(301b)이 방사선 경화성를 갖는 경우에는, 점착제층(301b)에 방사선을 조사하여 점착제층(301b)을 경화시킴으로써, 박리를 용이하게 행할 수 있다. 방사선의 조사량은, 이용하는 방사선의 종류나 점착제층의 경화도 등을 고려하여 적절하게 설정하면 좋다.
[다이싱 위치 결정 공정]
다음에, 다이싱 위치 결정 공정에서는, 도 6d 및 도 7a에 도시하는 바와 같이, 상기 언더필재를 갖는 반도체 웨이퍼(303)의 언더필재(302)의 노출면(302a)에 대하여 사광(L)을 조사하여, 반도체 웨이퍼(303)에서의 다이싱 위치를 결정한다. 이것에 의해, 반도체 웨이퍼(303)의 다이싱 위치를 고정밀도로 검출할 수 있어, 반도체 웨이퍼(303)의 다이싱을 간편하고 효율적으로 행할 수 있다.
구체적으로는, 다이싱 테이프(311)에 고정된 반도체 웨이퍼(303)의 위쪽에, 촬상 장치(331a) 및 링 조명(발광면이 원형으로 되어 있는 조명)(332a)을 배치한다. 다음에, 링 조명(332a)으로부터 언더필재(302)의 노출면(302a)에 대하여 소정 입사각(α)으로 사광(L)을 조사한다. 언더필재(302)에 진입하여, 반도체 웨이퍼(303)로 반사된 광을 촬상 장치(331a)로 반사상으로서 수취한다. 수취한 반사상을 화상 인식 장치로 분석하여, 다이싱해야 하는 위치를 결정한다. 그 후, 다이싱 장치(예컨대 다이싱 블레이드, 레이저 발진기 등)를 이동시켜 다이싱 위치에 정합시킴으로써 본 공정이 완료된다(도시 생략).
사광 조사를 위한 조명으로서는, 상기와 같이 링 조명을 적합하게 이용할 수 있지만, 이것에 한정되지 않고, 라인 조명(발광면이 직선형으로 되어 있는 조명)이나 스폿 조명(발광면이 점형으로 되어 있는 조명) 등을 이용할 수 있다. 또한, 복수의 라인 조명을 다각 형상으로 조합한 조명, 스폿 조명을 다각 형상 또는 링형으로 조합한 조명이어도 좋다.
조명의 광원으로서는 특별히 한정되지 않고, 할로겐 램프, LED, 형광등, 텅스텐 램프, 메탈할라이드 램프, 크세논 램프, 블랙라이트 등을 들 수 있다. 또한, 광원으로부터 조사되는 사광(L)은, 평행 광선 또는 방사 광선(비평행 광선) 중 어느 것이라도 좋지만, 조사 효율이나 상기 입사각(α)의 설정의 용이성을 고려하면, 평행 광선이 바람직하다. 단, 사광(L)을 평행 광선으로서 조사하기 위해서는 물리적인 한계가 있기 때문에, 실질적인 평행 광선(반치각이 30˚ 이내)이면 좋다. 또한, 사광(L)은 편광이어도 좋다.
본 실시형태에서는, 상기 사광을 상기 언더필재의 노출면에 대하여 2 이상의 방향 또는 전방향으로부터 조사하는 것이 바람직하다. 다방향 내지 전방향(전체 둘레 방향)으로부터의 사광 조사에 의해, 반도체 웨이퍼로부터의 확산 반사를 증대시켜 위치 검출의 정밀도를 높일 수 있어, 다이싱 위치의 검출 정밀도를 보다 향상시킬 수 있다. 다방향으로부터의 조사는, 상기 라인 조명이나 스폿 조명의 한쪽 또는 양쪽을 조합시키는 등 하여 행할 수 있다. 또한, 전방향 또는 전체 둘레 방향의 조사는, 상기 복수의 라인 조명을 다각 형상으로 조합하거나, 링 조명을 이용함으로써 용이하게 행할 수 있다.
상기 입사각(α)으로서는 사광(L)이 언더필재(302)의 노출면(302a)에 대하여 경사져 조사되는 한 특별히 한정되지 않지만, 5˚∼85˚가 바람직하고, 15˚∼75˚가 보다 바람직하며, 30˚∼60˚가 특히 바람직하다. 입사각(α)을 상기 범위로 함으로써, 헐레이션 현상의 원인이 되는 반도체 웨이퍼(303)로부터의 정반사광을 방지하여, 반도체 웨이퍼의 다이싱 위치의 검출 정밀도를 높일 수 있다. 또한, 사광(L)이 방사광선(비평행 광선)이면, 사광(L)의 조사의 기점과 언더필재(302)의 노출면(302a)에서의 도달점과의 관계에 따라서는 입사각(α)에 어느 정도의 폭이 생기는 경우가 있다. 그 경우는, 사광(L)의 광량이 최대가 되는 각도가 상기 입사각(α)의 범위내에 들어가면 좋다.
상기 사광의 파장으로서는, 반도체 웨이퍼(303)로부터의 반사상이 얻어져, 반도체 웨이퍼(303)에 손상을 부여하지 않는 한 특별히 한정되지 않지만, 바람직하게는 300 ㎚∼900 ㎚이며, 보다 바람직하게는 400 ㎚∼800 ㎚이다. 사광의 파장을 상기 범위로 하면, 무기 충전제를 포함하는 일반적인 재료로 형성된 언더필재에 대해서도 양호한 투과성을 나타내기 때문에, 다이싱 위치의 검출을 보다 용이하게 행할 수 있다.
또한, 사광 조사에 의한 위치 검출을 위한 반도체 웨이퍼에서의 인식 대상으로서는 도 6d 및 도 7a에서는 반도체 웨이퍼(303)에 형성된 접속 부재(예컨대 범프)(304)로 되어 있지만, 이것에 한정되지 않고, 얼라이먼트 마크, 단자, 회로 패턴 등, 임의의 마크 또는 구조물을 인식 대상으로 할 수 있다.
[다이싱 공정]
다이싱 공정에서는, 상기 다이싱 위치 결정 공정에서 결정한 다이싱 위치에 기초하여, 도 6e에 도시하는 바와 같이 반도체 웨이퍼(303) 및 언더필재(302)를 다이싱하여 다이싱된 언더필재를 갖는 반도체 소자(305)를 형성한다. 다이싱 공정을 경유함으로써, 반도체 웨이퍼(303)를 소정 사이즈로 절단하여 개편화(소편화)하여, 반도체칩(반도체 소자)(305)을 제조한다. 여기서 얻어지는 반도체칩(305)은 같은 형상으로 절단된 언더필재(302)와 일체로 되어 있다. 다이싱은, 반도체 웨이퍼(303)의 언더필재(302)를 접합시킨 회로면(303a)으로부터 통상법에 따라 행해진다.
본 공정에서는, 예컨대 다이싱 테이프(311)까지 커팅하는 풀커트로 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 또한, 반도체 웨이퍼는 다이싱 테이프(311)에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 이지러짐이나 칩 비산을 억제할 수 있고, 반도체 웨이퍼의 파손도 억제할 수 있다. 또한, 언더필재가 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그 절단면에서 언더필재의 풀이 비어져 나오는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블로킹)하는 것을 억제 또는 방지할 수 있어, 후술의 픽업을 한층 더 양호하게 행할 수 있다.
또한, 다이싱 공정에 계속해서 다이싱 테이프의 익스팬드를 행하는 경우, 이 익스팬드는 종래 공지의 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해 다이싱 테이프를 아래쪽으로 눌러 내리는 것이 가능한 도넛형의 외부 링과, 외부 링보다 직경이 작고 다이싱 테이프를 지지하는 내부 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술의 픽업 공정에서, 인접하는 반도체칩끼리가 접촉하여 파손되는 것을 방지할 수 있다.
[픽업 공정]
다이싱 테이프(311)에 접착 고정된 반도체칩(305)을 회수하기 위해, 도 6f에 도시하는 바와 같이, 언더필재(302)를 갖는 반도체칩(305)을 픽업하여, 반도체칩(305)과 언더필재(302)의 적층체 C를 다이싱 테이프(311)로부터 박리한다.
픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 여러 가지의 방법을 채용할 수 있다. 예컨대, 개개의 반도체칩을 다이싱 테이프의 기재측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체칩을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체칩(305)은, 회로면(303a)에 접합된 언더필재(302)와 일체가 되어 적층체 C를 구성하고 있다.
여기서 픽업은, 점착제층(311b)이 자외선 경화형의 경우, 이 점착제층(311b)에 자외선을 조사한 후에 행한다. 이것에 의해, 점착제층(311b)의 반도체칩(305)에 대한 점착력이 저하되어, 반도체칩(305)의 박리가 용이해진다. 그 결과, 반도체칩(305)을 손상시키지 않고 픽업이 가능해진다. 자외선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라 설정하면 좋다. 또한, 자외선 조사에 사용하는 광원으로서는, 예컨대 저압 수은 램프, 저압 고출력 램프, 중압 수은 램프, 무전극 수은 램프, 크세논·플래시·램프, 엑시머·램프, 자외 LED 등을 이용할 수 있다.
[위치 정합 공정]
다음에, 위치 정합 공정에서는, 도 6g 및 도 7b에 도시하는 바와 같이, 상기 언더필재를 갖는 반도체 소자(305)의 언더필재(302)의 노출면(302a)에 대하여 사광(L)을 조사하고, 상기 반도체 소자(305)와 상기 피착체(316)와의 상대 위치를 서로의 접속 예정 위치에 정합시킨다. 이것에 의해, 반도체 소자(305)의 위치를 고정밀도로 검출할 수 있어, 반도체 소자(305)와 피착체(316)와의 접속 예정 위치에의 정합을 간편하고 효율적으로 행할 수 있다.
구체적으로는, 반도체 소자(305)의 접속 부재(304)가 형성된 면[반도체 웨이퍼(303)의 회로면(303a)에 대응]이 피착체(316)와 대향하도록, 픽업한 적층체 C를 피착체(316)의 위쪽에 배치한다. 이어서, 촬상 장치(331b) 및 링 조명(332b)을 적층체 C와 피착체(316) 사이에 배치한 후, 링 조명(332b)으로부터 적층체 C를 향해 언더필재(302)의 노출면(302a)에 대하여 소정 입사각(α)으로 사광(L)을 조사한다. 언더필재(302)에 진입하여, 반도체 소자(305)로 반사된 광을 촬상 장치(331b)로 반사상으로서 수취한다. 다음에, 수취한 반사상을 화상 인식 장치로 분석하여, 미리 결정되어 있는 접속 예정 위치와의 어긋남을 구하고, 마지막에, 구한 어긋남 양만큼 적층체 A를 이동시켜 반도체 소자(305)와 피착체(316)와의 상대 위치를 접속 예정 위치에 정합시킨다(도시 생략).
이 위치 정합 공정에서의 사광 조사의 양태는, 다이싱 위치 결정 공정에서의 사광의 조사와는 언더필재의 노출면(302a)과 촬상 장치(331b) 및 조명(332b)과의 위치가 상하 반전되어 있을 뿐이다. 따라서, 사광 조사를 위한 여러 가지 조건, 예컨대 사광 조사를 위한 조명, 조명의 광원, 조사 방향, 입사각(α)의 범위, 사광의 파장, 사광 조사에 의한 위치 검출을 위한 반도체 소자에서의 인식 대상 등으로서는, 다이싱 위치 결정 공정의 항에서 설명한 조건을 적합하게 채용할 수 있고, 같은 효과를 얻을 수 있다.
[실장 공정]
실장 공정에서는, 피착체(316)와 반도체 소자(305) 사이의 공간을 언더필재(302)로 충전하면서 접속 부재(304)를 통해 반도체 소자(305)와 피착체(316)를 전기적으로 접속한다(도 6h 참조). 구체적으로는, 적층체 C의 반도체칩(305)을, 반도체칩(305)의 회로면(303a)이 피착체(316)와 대향하는 형태로, 피착체(316)에 통상법에 따라 고정시킨다. 예컨대 반도체칩(505)에 형성되어 있는 범프(접속 부재)(4)를, 피착체(316)의 접속 패드에 피착된 접합용의 도전재(317)(땜납 등)에 접촉시켜 압박하면서 도전재를 용융시킴으로써, 반도체칩(305)과 피착체(316)와의 전기적 접속을 확보하여, 반도체칩(305)을 피착체(316)에 고정시킬 수 있다. 반도체칩(305)의 회로면(303a)에는 언더필재(302)가 접착되어 있기 때문에, 반도체칩(305)과 피착체(316)와의 전기적 접속과 동시에, 반도체칩(305)과 피착체(316) 사이의 공간이 언더필재(302)에 의해 충전된다.
실장 조건, 피착체(316), 범프(304) 및 도전재(317)의 용융시의 온도 등은, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
[언더필재 경화 공정]
반도체 소자(305)와 피착체(316)와의 전기적 접속을 행한 후, 언더필재(302)가 충분히 경화되어 있지 않는 경우는 가열에 의해 경화시켜도 좋다. 본 공정의 조건 등은, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
[밀봉 공정]
다음에, 실장된 반도체칩(305)을 구비하는 반도체 장치(320) 전체를 보호하기 위해 밀봉 공정을 행하여도 좋다. 밀봉 공정에서의 밀봉 수지나 밀봉 조건으로서는, 제1 실시형태와 같은 것을 적합하게 채용할 수 있다.
[반도체 장치]
다음에, 이 밀봉 시트를 이용하여 얻어지는 반도체 장치에 대해서 도면을 참조하면서 설명한다(도 6h 참조). 본 실시형태에 따른 반도체 장치(320)에서는, 반도체 소자(305)와 피착체(316)가, 반도체 소자(305) 위에 형성된 범프(접속 부재)(304) 및 피착체(316) 위에 설치된 도전재(317)를 통해 전기적으로 접속되어 있다. 또한, 반도체 소자(305)와 피착체(316) 사이에는, 그 공간을 충전하도록 언더필재(302)가 배치되어 있다. 반도체 장치(320)는, 소정 언더필재(302) 및 사광 조사에 의한 위치 맞춤을 채용하는 상기 제조 방법으로 얻어지기 때문에, 반도체 소자(305)와 피착체(316) 사이에서 양호한 전기적 접속이 달성되고 있다. 따라서, 반도체 소자(305)의 표면 보호, 반도체 소자(305)와 피착체(316) 사이의 공간의 충전, 및 반도체 소자(305)와 피착체(316) 사이의 전기적 접속이 각각 충분한 레벨이 되어, 반도체 장치(320)로서 높은 신뢰성을 발휘할 수 있다.
<제4 실시형태>
제3 실시형태에서는 한 면에 회로가 형성된 반도체 웨이퍼를 이용하고 있는 데 대하여, 본 실시형태에서는 양면에 회로가 형성된 반도체 웨이퍼를 이용하여 반도체 장치를 제조한다. 또한, 본 실시형태에서 이용하는 반도체 웨이퍼는 목적으로 하는 두께를 갖고 있기 때문에, 연삭 공정은 생략된다. 따라서, 제4 실시형태에서의 밀봉 시트로서는, 다이싱 테이프와 이 다이싱 테이프 위에 적층된 전광선 투과율이 50% 이상인 언더필재를 구비하는 밀봉 시트를 이용한다. 제4 실시형태에서의 위치 정합 공정보다 전의 대표적인 공정으로서, 상기 밀봉 시트를 준비하는 준비 공정, 접속 부재를 갖는 회로면이 양면에 형성된 반도체 웨이퍼와 상기 밀봉 시트의 언더필재를 접합시키는 접합 공정, 상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정, 상기 언더필재를 갖는 반도체 소자를 상기 밀봉 시트로부터 박리하는 픽업 공정을 들 수 있다. 그 후, 위치 정합 공정 이후의 공정을 행하여 반도체 장치를 제조한다.
[준비 공정]
준비 공정에서는, 다이싱 테이프(341)와 이 다이싱 테이프(341) 위에 적층된 전광선 투과율이 50% 이상인 언더필재(342)를 구비하는 밀봉 시트를 준비한다(도 8a 참조). 다이싱 테이프(341)는, 기재(341a)와, 기재(341a) 위에 적층된 점착제층(341b)을 구비하고 있다. 또한, 언더필재(342)는, 점착제층(341b) 위에 적층되어 있다. 이러한 다이싱 테이프(341)의 기재(341a) 및 점착제층(341b), 및 언더필재(342)로서는, 제3 실시형태와 같은 것을 이용할 수 있다.
[접합 공정]
접합 공정에서는, 도 8a에 도시하는 바와 같이, 접속 부재(344)를 갖는 회로면이 양면에 형성된 반도체 웨이퍼(343)와 상기 밀봉 시트의 언더필재(342)를 접합시킨다. 또한, 소정 두께로 박형화된 반도체 웨이퍼의 강도는 약하기 때문에, 보강을 위해 반도체 웨이퍼를 가고정재를 통해 서포트 유리 등의 지지체에 고정하는 경우가 있다(도시 생략). 이 경우는, 반도체 웨이퍼와 언더필재와의 접합 후에, 가고정재와 함께 지지체를 박리하는 공정을 포함하고 있어도 좋다. 반도체 웨이퍼(343)의 어느 회로면과 언더필재(342)를 접합시킬지는, 목적으로 하는 반도체 장치의 구조에 따라 변경하면 된다.
반도체 웨이퍼(343)로서는, 양면에 접속 부재(344)를 갖는 회로면이 형성되어 있고, 소정 두께를 갖고 있는 점을 제외하고, 제3 실시형태의 반도체 웨이퍼와 마찬가지이다. 반도체 웨이퍼(343)의 양면의 접속 부재(344)끼리는 전기적으로 접속되어 있어도 좋고, 접속되어 있지 않아도 좋다. 접속 부재(344)끼리의 전기적 접속에는, TSV 형식이라고 불리는 비아를 통한 접속에 의한 접속 등을 들 수 있다. 접합 조건으로서는, 제3 실시형태에서의 접합 조건을 적합하게 채용할 수 있다.
[다이싱 공정]
다이싱 공정에서는, 상기 반도체 웨이퍼(343) 및 언더필재(342)를 다이싱하여 상기 언더필재를 갖는 반도체 소자(345)를 형성한다(도 8b 참조). 다이싱 조건으로서는, 제3 실시형태에서의 여러 가지 조건을 적합하게 채용할 수 있다. 또한, 다이싱은, 반도체 웨이퍼(343)의 노출된 회로면에 대하여 행하기 때문에, 다이싱 위치의 검출은 용이하지만, 필요에 따라 사광을 조사하여 다이싱 위치를 확인한 후, 다이싱을 행하여도 좋다.
[픽업 공정]
픽업 공정에서는, 상기 언더필재(342)를 갖는 반도체 소자(345)를 상기 다이싱 테이프(341)로부터 박리한다(도 8c). 픽업 조건으로서는, 제3 실시형태에서의 여러 가지 조건을 적합하게 채용할 수 있다.
[위치 정합 공정]
다음에, 위치 정합 공정에서는, 도 8d에 도시하는 바와 같이, 상기 언더필재를 갖는 반도체 소자(345)의 언더필재(342)의 노출면(342a)에 대하여 사광(L)을 조사하고, 상기 반도체 소자(345)와 상기 피착체(366)와의 상대 위치를 서로의 접속 예정 위치에 정합시킨다. 이것에 의해, 반도체 소자(345)의 위치를 고정밀도로 검출할 수 있어, 반도체 소자(345)와 피착체(366)와의 접속 예정 위치에의 정합을 간편하고 효율적으로 행할 수 있다. 위치 정합 공정에서의 조건은, 제3 실시형태에서의 여러 가지 조건을 적합하게 채용할 수 있다.
[실장 공정]
실장 공정에서는, 피착체(366)와 반도체 소자(345) 사이의 공간을 언더필재(342)로 충전하면서 접속 부재(344)를 통해 반도체 소자(345)와 피착체(366)를 전기적으로 접속한다(도 8e 참조). 실장 공정에서의 조건은, 제3 실시형태에서의 여러 가지 조건을 적합하게 채용할 수 있다. 이것에 의해, 본 실시형태에 따른 반도체 장치(360)를 제조할 수 있다.
이후, 제3 실시형태와 마찬가지로, 필요에 따라 언더필재 경화 공정 및 밀봉 공정을 행하여도 좋다.
<제5 실시형태>
제3 실시형태에서는 밀봉 시트의 구성 부재로서 이면 연삭용 테이프를 이용했지만, 본 실시형태에서는 이 이면 연삭용 테이프의 점착제층을 설치하지 않고 기재 단독을 이용한다. 따라서, 본 실시형태의 밀봉 시트로서는, 기재 위에 언더필재가 적층된 상태가 된다. 본 실시형태에서는 연삭 공정은 임의로 행할 수 있지만, 픽업 공정 전의 자외선 조사는 점착제층의 생략에 의해 행하지 않는다. 이러한 점을 제외하면, 제3 실시형태와 같은 공정을 경유함으로써 소정 반도체 장치를 제조할 수 있다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이것에만 한정하는 취지의 것이 아니다. 또한, 부는 중량부를 의미한다.
<제1 실시형태에 따른 실시예>
[실시예 1∼4 및 비교예 1∼2]
(밀봉 시트의 제작)
이하의 성분을 표 1에 나타내는 비율로 메틸에틸케톤에 용해하여, 고형분 농도가 23.6∼60.6 중량%가 되는 접착제 조성물의 용액을 조제하였다.
엘라스토머 1: 아크릴산부틸-아크릴로니트릴을 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「SG-28GM」, 나가세켐텍스가부시키가이샤 제조)
엘라스토머 2: 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「파라클론 W-197CM」, 네가미고교가부시키가이샤 제조)
에폭시 수지 1: 상품명 「에피코트 828」, JER가부시키가이샤 제조
에폭시 수지 2: 상품명 「에피코트 1004」, JER가부시키가이샤 제조
페놀 수지: 상품명 「미렉스 XLC-4L」, 미쓰이카가쿠가부시키가이샤 제조
필러: 구형 실리카(상품명 「SO-25R」, 가부시키가이샤 아도마테크스 제조)
유기산: o-아니스산(상품명 「오르토아니스산」, 도쿄카세이가부시키가이샤 제조)
경화제: 이미다졸 촉매(상품명 「2PHZ-PW」, 시코쿠카세이가부시키가이샤 제조)
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛의 폴리에틸렌테레프탈레이트 필름으로 이루어진 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 45 ㎛의 언더필재를 제작하였다.
상기 언더필재를 백그라인드 테이프(상품명 「UB-2154」, 닛토덴코가부시키가이샤 제조)의 점착제층 위에 핸드 롤러를 이용하여 접합시켜, 밀봉 시트를 제작하였다.
[저장 탄성률(E')의 측정]
저장 탄성률의 측정은, 우선 제작한 언더필재를 175℃에서 1시간 열경화 처리한 후, 고체 점탄성 측정 장치(레오메트릭 사이언틱사 제조: 형식: RSA-III)를 이용하여 측정하였다. 즉, 샘플 사이즈를 길이 40 ㎜×폭 10 ㎜×두께 200 ㎛로 하고, 측정 시료를 필름 인장 측정용 지그에 세팅하여 -50℃∼300℃의 온도역에서의 인장 저장 탄성률 및 손실 탄성률을, 주파수 1 Hz, 승온 속도 10 t/분의 조건하에서 측정하고, 25℃에서의 저장 탄성률(E')을 판독하는 것에 의해 얻었다. 결과를 표 1에 나타낸다.
[열팽창률(α)의 측정]
열팽창률(α)은, 열기계 측정 장치(TA 인스트루먼트사 제조: 형식 Q-400EM)를 이용하여 측정하였다. 구체적으로는, 측정 시료의 사이즈를 길이 15 ㎜×폭 5 ㎜×두께 200 ㎛로 하고, 측정 시료를 상기 장치의 필름 인장 측정용 지그에 세팅한 후, -50℃∼300℃의 온도역에서, 인장 하중 2 g, 승온 속도 10 t/분의 조건하에 두고, 20℃∼60℃에서의 팽창률로부터 열팽창 계수(α)를 산출하였다. 결과를 표 1에 나타낸다.
(유리 전이 온도의 측정)
언더필재의 유리 전이 온도의 측정 방법은 이하와 같다. 우선 언더필재를 175℃에서 1시간의 가열 처리에 의해 열경화시켜, 그 후 두께 200 ㎛, 길이 40 ㎜(측정 길이), 폭 10 ㎜의 스트립형으로 커터 나이프로 잘라내고, 고체 점탄성 측정 장치[RSAIII, 레오메트릭 사이언티픽(주) 제조]를 이용하여, -50℃∼300℃에서의 저장 탄성률 및 손실 탄성률을 측정하였다. 측정 조건은, 주파수 1 Hz, 승온 속도 10 t/분으로 하였다. 또한, tanδ[G"(손실 탄성률)/G'(저장 탄성률)]의 값을 산출하는 것에 의해 유리 전이 온도를 얻었다. 결과를 표 1에 나타낸다.
(반도체 장치의 제작)
한 면에 범프가 형성되어 있는 한 면에 범프를 갖는 실리콘 웨이퍼를 준비하고, 이 한 면에 범프를 갖는 실리콘 웨이퍼의 범프가 형성되어 있는 측의 면에, 제작한 밀봉 시트를, 언더필재를 접합면으로 하여 접합시켰다. 한 면에 범프를 갖는 실리콘 웨이퍼로서는, 이하의 것을 이용하였다. 또한, 접합 조건은 이하와 같다. 언더필재의 두께(Y)(=45 ㎛)의 접속 부재의 높이(X)(=45 ㎛)에 대한 비(Y/X)는, 1이었다.
<한 면에 범프를 갖는 실리콘 웨이퍼>
실리콘 웨이퍼의 직경: 8 인치
실리콘 웨이퍼의 두께: 0.7 ㎜(700 ㎛)
범프의 높이: 45 ㎛
범프의 피치: 50 ㎛
범프의 재질: 땜납
<접합 조건>
접착 장치: 상품명 「DSA840-WS」, 닛토세이키가부시키가이샤 제조
접착 속도: 5 ㎜/분
접착 압력: 0.25 MPa
접착시의 스테이지 온도: 80℃
접착시의 감압도: 150 Pa
상기 수순에 따라 한 면에 범프를 갖는 실리콘 웨이퍼와 밀봉 시트를 접합시킨 후, 하기 조건으로 실리콘 웨이퍼의 이면을 연삭하였다.
<연삭 조건>
연삭 장치: 상품명 「DFG-8560」, 디스코사 제조
반도체 웨이퍼: 두께 0.7 ㎜(700 ㎛) 내지 0.2 ㎜(200 ㎛)에 이면 연삭
다음에, 하기 조건으로 반도체 웨이퍼를 다이싱하였다. 다이싱은 한 변이 7.3 ㎜인 정사각형의 칩 사이즈가 되도록 풀커트하였다.
<다이싱 조건>
다이싱 장치: 상품명 「DFD-6361」 디스코사 제조
다이싱 링: 「2-8-1」(디스코사 제조)
다이싱 속도: 30 ㎜/초
다이싱 블레이드:
Z1; 디스코사 제조 「203O-SE 27HCDD」
Z2; 디스코사 제조 「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000 rpm
Z2; 45,000 rpm
커트 방식: 스텝 커트
웨이퍼칩 사이즈: 한 변이 7.3 ㎜인 정사각형
다음에, 각 밀봉 시트의 기재측으로부터 니들에 의해 밀어 올리는 방식으로, 언더필재와 한 면에 범프를 갖는 반도체칩과의 적층체를 픽업하였다. 픽업 조건은 하기와 같다.
<픽업 조건>
픽업 장치: 상품명 「SPA-300」 가부시키가이샤 신가와사 제조
니들 개수: 9개
니들 밀어올림 양: 500 ㎛(0.5 ㎜)
니들 밀어올림 속도: 20 ㎜/초
픽업 시간: 1초
익스팬드량: 3 ㎜
마지막으로, 하기의 열압착 조건에 의해, 반도체칩의 범프 형성면과 BGA 기판을 대향시킨 상태로 반도체칩을 BGA 기판에 열압착하여 반도체칩을 실장하였다. 이것에 의해, 반도체칩이 BGA 기판에 실장된 반도체 장치를 얻었다. 또한, 본 공정에서는, 열압착 조건 1에 계속해서 열압착 조건 2에 의해 열압착을 행하는 2 단계의 처리를 행하였다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 150℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
(반도체 장치의 신뢰성의 평가)
실시예 및 비교예에 따른 반도체 장치를 각 10 샘플 작성하고, -55℃∼125℃를 30분으로 1 사이클하는 열사이클을 500 사이클 반복한 후, 반도체 장치를 포매용 에폭시 수지로 포매하였다. 이어서, 반도체 장치를 땜납 접합부가 노출되도록 기판에 수직인 방향으로 절단하고, 노출된 땜납 접합부의 단면을 연마하였다. 그 후, 연마한 땜납 접합부의 단면을 광학 현미경(배율: 1000배)에 의해 관찰하고, 땜납 접합부가 파단되어 있지 않는 경우를 「○」, 땜납 접합부가 1 샘플이라도 파단되어 있었던 경우를 「×」로 하여 평가하였다. 결과를 표 1에 나타낸다.
Figure pat00001
표 1로부터 알 수 있는 바와 같이, 실시예에 따른 반도체 장치에서는, 땜납 접합부의 파단의 발생이 억제되어 있었다. 한편 비교예 1∼2의 반도체 장치에서는 땜납 접합부가 파단되어 있었다. 이상으로부터, 열경화 후의 저장 탄성률(E') 및 열팽창률(α)이 소정 관계를 만족시키는 언더필재를 이용하는 것에 의해, 땜납 접합부의 파단이 억제된 고신뢰성의 반도체 장치를 제조할 수 있는 것을 알 수 있다.
<제2 실시형태에 따른 실시예>
[실시예 1]
에폭시 당량 142 g/eq의 나프탈렌형 에폭시 수지(DIC사 제조, 제품명: HP4032D) 4.74부, 에폭시 당량 169 g/eq의 페놀노볼락형 에폭시 수지[니혼카야쿠(주) 제조, 제품명: EPPN501HY] 1.19부, 페놀 당량 175 g/eq의 페놀노볼락 수지[메이와카세이(주)사 제조, 제품명: MEH-7800S] 7.05부, 중량 평균 분자량이 90만의 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체[나가세켐텍스(주)사 제조, 제품명: 테이산레진 SG-28GM] 1.8부, p-아니스산(pKa=4.5), 경화 촉진제로서의 트리페닐포스핀[시코쿠카세이고교(주) 제조] 0.18부를 메틸에틸케톤에 용해하고, 무기 충전제[(주)아도마테크사 제조, 제품명: SE2050MC, 평균 입경 0.5 ㎛] 10.47부를 첨가하여, 고형분 농도가 40 중량%가 되는 수지 조성물의 용액을 조제하였다.
이 수지 조성물의 용액을, 실리콘 이형 처리한 두께가 50 ㎛의 폴리에틸렌테레프탈레이트 필름으로 이루어진 이형 처리 필름(세퍼레이터) 위에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 55 ㎛의 시트형 밀봉 조성물을 제작하였다.
[실시예 2]
p-아니스산 대신에, p-디메틸아미노벤조산(pKa=4.9)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[실시예 3]
p-아니스산 대신에, 옥탄이산(pKa1=4.5)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[실시예 4]
p-아니스산 대신에, 도데칸이산(pKa1=5.0)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[실시예 5]
p-아니스산 대신에, 올레인산(pKa=5.0)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[실시예 6]
p-아니스산 대신에, 1,2-시클로헥산디카르복실산(pKa1=4.4)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[실시예 7]
p-아니스산 대신에, 2-페녹시벤조산(pKa=3.5)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[실시예 8]
p-아니스산 대신에, 2-페닐벤조산(pKa=3.5)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[비교예 1]
p-아니스산 대신에, 2,6-디히드록시벤조산(pKa=1.2)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[비교예 2]
p-아니스산 대신에, 2-니트로벤조산(pKa=2.5)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[비교예 3]
p-아니스산 대신에, 페놀(pKa=9.9)을 이용한 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[비교예 4]
p-아니스산을 첨가하지 않은 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
[비교예 5]
아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체를 첨가하지 않은 것 이외는, 실시예 1과 마찬가지로 하여 시트형 밀봉 조성물을 제작하였다.
(범프 접합성의 평가)
한 면에 범프가 형성되어 있는 한 면에 범프를 갖는 반도체칩을 준비하고, 이 한 면에 범프를 갖는 반도체칩의 범프가 형성되어 있는 측의 면에, 실시예 및 비교예에서 제작한 시트형 밀봉 조성물을 접합시켰다. 한 면에 범프를 갖는 반도체칩으로서는, 이하의 것을 이용하였다. 또한, 접합 조건은 이하와 같다. 시트형 밀봉 조성물의 두께(Y)(=65 ㎛)의 범프의 높이(X)(=65 ㎛)에 대한 비(Y/X)는 1.0이었다.
(시트형 밀봉 조성물의 가요성의 평가)
상기한 바와 같이 얻어진 시트형 밀봉 조성물을 온도 25℃, 습도 70%의 조건하에서 일주일 방치한 후, 90도로 구부려, 균열이 발생하지 않은 것을 「○」, 균열이 발생한 것을 「×」로 하여 평가하였다.
<한 면에 범프를 갖는 반도체칩>
사이즈: 한 변이 10 ㎜인 정사각형
두께: 0.5 ㎜(500 ㎛)
범프의 높이: 65 ㎛
범프 수: 1960
범프의 재질: Sn-Ag-Cu 땜납
<접합 조건>
접착 장치: 상품명 「DSA840-WS」 닛토세이키가부시키가이샤 제조
접착 속도: 10 ㎜/분
접착 압력: 0.5 MPa
접착시의 스테이지 온도: 75℃
접착시의 진공도: 1000 Pa
다음에, 하기의 열압착 조건 1에 계속해서 열압착 조건 2에 의해 접속 공정을 행하고, 반도체칩의 범프 형성면과 두께 200 ㎛의 구리판을 대향시킨 상태로 반도체칩을 동판에 열압착하여 양자를 접합하였다.
<열압착 조건 1>
플립칩 본더: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 185℃
하중: 6 ㎏(58.8 N)
유지 시간: 20초
<열압착 조건 2>
플립칩 본더: 상품명 「FCB-3」 파나소닉제
가열 온도: 3000℃
하중: 1 ㎏(9.8 N)
유지 시간: 10초
범프 접합성의 평가를 이하의 수순으로 행하였다. 범프를 갖는 반도체칩을 동판으로부터 박리하고, 동판 위의 범프와 접합되어 있었던 영역을 관찰하여, 범프의 형성재인 땜납이 동판 위의 접합 영역에 어느 정도 이행하여 잔존하고 있는지를 화상 인식 장치(하마마츠 포토닉스사 제조, 상품명 「C9597-11」)를 이용하여 확인하였다. 접합 영역의 대략 전면에 땜납이 잔존하고 있는(동판을 평면에서 봤을 때, 접합 상태에서의 접합 영역의 최대 외측 가장자리(원형)내의 면적의 80% 이상으로 땜납이 잔존하고 있는) 경우를 「○」, 80% 미만의 경우를 「×」로 하여 평가하였다. 결과를 표 2에 나타낸다.
Figure pat00002
표 2로부터 알 수 있는 바와 같이, 실시예에 따른 시트형 밀봉 조성물에서는 땜납이 접합 영역의 대략 전면에 잔존하고 있어, 양호한 범프 접합성이 확인되었다. 한편, 비교예 1∼4에서는 땜납이 접합 영역에 거의 잔존하지 않거나, 잔존하고 있어도 일부뿐이어서, 범프 접합성이 불충분하고 접속 신뢰성은 낮았다. 비교예 5에서는 범프 접합성은 양호했지만, 안정적인 가요성은 나타나지 않았다.
<제3 실시형태에 따른 실시예>
(밀봉 시트의 제작)
이하의 성분을 표 3에 나타내는 비율로 메틸에틸케톤에 용해하여, 고형분 농도가 23.6∼60.6 중량%가 되는 접착제 조성물의 용액을 조제하였다.
엘라스토머 1: 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「파라클론 W-197CM」, 네가미고교가부시키가이샤 제조)
엘라스토머 2: 아크릴산부틸-아크릴로니트릴을 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「SG-P3」, 나가세켐텍스가부시키가이샤 제조)
에폭시 수지 1: 상품명 「에피코트 828」, JER가부시키가이샤 제조
에폭시 수지 2: 상품명 「에피코트 1004」, JER가부시키가이샤 제조
페놀 수지: 상품명「미렉스 XLC-4L」, 미쓰이카가쿠가부시키가이샤 제조
필러: 구형 실리카(상품명 「SO-25R」, 가부시키가이샤 아도마테크스 제조)
유기산: o-아니스산(상품명 「오르토 아니스산」, 도쿄카세이가부시키가이샤 제조)
경화제: 이미다졸 촉매(상품명 「2PHZ-PW」, 시코쿠카세이가부시키가이샤 제조)
조제한 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어진 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 45 ㎛의 언더필재 A∼C를 제작하였다.
상기 언더필재를 백그라인드 테이프(상품명 「UB-2154」, 닛토덴코가부시키가이샤 제조)의 점착제층 위에 핸드 롤러를 이용하여 접합시켜, 밀봉 시트 A∼C를 제작하였다.
(언더필재의 전광선 투과율의 측정)
언더필재 A∼C의 전광선 투과율은, 헤이즈 미터 HM-150(무라카미 색채 기술 연구소 제조)를 이용하여 측정하였다. 측정은 JIS K 7361에 따라 행하였다. 결과를 표 3에 나타낸다.
[실시예 1]
(반도체 장치의 제작)
한 면에 범프가 형성되어 있는 한 면에 범프를 갖는 실리콘 웨이퍼를 준비하고, 이 한 면에 범프를 갖는 실리콘 웨이퍼의 범프가 형성되어 있는 측의 면에, 제작한 밀봉 시트를, 언더필재를 접합면으로 하여 열압착시켰다. 한 면에 범프를 갖는 실리콘 웨이퍼로서는, 이하의 것을 이용하였다. 또한, 열압착 조건은 이하와 같다. 언더필재의 두께(Y)(=45 ㎛)의 접속 부재의 높이(X)(=45 ㎛)에 대한 비(Y/X)는 1이었다. 반도체 소자로서 잘라내는 영역(한변이 7.3 ㎜인 정사각형)의 4 코너에는, 각 변으로부터 0.15 ㎜의 지점에 얼라이먼트 마크가 실시되어 있었다.
<한 면에 범프를 갖는 실리콘 웨이퍼>
실리콘 웨이퍼의 직경: 8 인치
실리콘 웨이퍼의 두께: 0.7 ㎜(700 ㎛)
범프의 높이: 45 ㎛
범프의 피치: 50 ㎛
범프의 재질: SnAg 땜납+구리 필러
<열압착 조건>
접착 장치: 상품명 「DSA840-WS」, 닛토세이키가부시키가이샤 제조
접착 속도: 5 ㎜/분
접착 압력(압박): 0.5 MPa
접착시의 스테이지 온도(열압착 온도): 80℃
접착시의 감압도: 150 Pa
상기 수순에 따라 한 면에 범프를 갖는 실리콘 웨이퍼와 밀봉 시트 A를 접합시킨 후, 하기 조건으로 실리콘 웨이퍼의 이면을 연삭하였다.
<연삭 조건>
연삭 장치: 상품명 「DFG-8560」, 디스코사 제조
반도체 웨이퍼: 두께 0.7 ㎜(700 ㎛) 내지 0.2 ㎜(200 ㎛)에 이면 연삭
이면 연삭 후, 백그라인드 테이프로부터 언더필재와 함께 실리콘 웨이퍼를 박리하고, 실리콘 웨이퍼를 다이싱 테이프[DU-300, 닛토덴코(주) 제조]의 점착제층 위에 접합시켜 고정하였다. 이 때, 실리콘 웨이퍼의 이면과 점착제층이 접합되어 있고, 실리콘 웨이퍼의 회로면에 접합된 언더필재는 노출되어 있었다.
언더필재의 노출면에 대하여 입사각 45˚로 사광을 조사하고, 다이싱 위치를 결정하였다.
다음에, 하기 조건으로 실리콘 웨이퍼를 다이싱하였다. 다이싱은 한 변이 7.3 ㎜인 정사각형의 칩 사이즈가 되도록 풀커트하였다.
<다이싱 조건>
다이싱 장치: 상품명 「DFD-6361」 디스코사 제조
다이싱 링: 「2-8-1」(디스코사 제조)
다이싱 속도: 30 ㎜/초
다이싱 블레이드:
Z1; 디스코사 제조 「203O-SE 27HCDD」
Z2; 디스코사 제조 「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000 rpm
Z2; 40,000 rpm
커트 방식: 스텝 커트
웨이퍼칩 사이즈: 한 변이 7.3 ㎜인 정사각형
다음에, 다이싱 테이프의 기재측으로부터 니들에 의한 밀어 올림 방식으로, 언더필재 A와 한 면에 범프를 갖는 반도체칩과의 적층체를 픽업하였다. 픽업 조건은 하기와 같다.
<픽업 조건>
픽업 장치: 상품명 「SPA-300」 가부시키가이샤 신가와사 제조
니들 개수: 9개
니들 밀어올림 양: 500 ㎛(0.5 ㎜)
니들 밀어올림 속도: 20 ㎜/초
픽업 시간: 1초
익스팬드량: 3 ㎜
언더필재 A의 노출면에 입사각(α)을 45˚로 하여 사광 조사에 의한 위치 정합을 행하고, 마지막으로, 하기의 실장 조건에 의해, 반도체칩의 범프 형성면과 BGA 기판을 접속 예정 위치에 대향시킨 상태로 반도체칩의 BGA 기판에의 실장을 행하였다. 이것에 의해, 반도체칩이 BGA 기판에 실장된 반도체 장치를 얻었다. 또한, 본 공정에서는, 실장 조건 1에 계속해서 실장 조건 2를 행하는 2 단계의 처리를 행하였다.
<실장 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 150℃
하중: 98 N
유지 시간: 10초
<실장 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
[실시예 2]
위치 정합시의 사광의 입사각을 15˚로 한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
[실시예 3]
위치 정합시의 사광의 입사각을 80˚로 한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
[실시예 4]
밀봉 시트 A 대신에 언더필재 B를 구비하는 밀봉 시트 B를 이용한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
[실시예 5]
언더필재 A에 백그라인드 테이프를 접합하지 않고, 이형 필름과 언더필재 A와의 적층체를 밀봉 시트로서 이용한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
[비교예 1]
사광을 조사하지 않은 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
[비교예 2]
밀봉 시트 A 대신에 언더필재 C를 구비하는 밀봉 시트 C를 이용한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
(땜납 접합부의 평가)
실시예 및 비교예에 따른 반도체 장치를 각 10 샘플 작성하고, 반도체 장치를 포매용 에폭시 수지로 포매하였다. 이어서, 반도체 장치를 땜납 접합부가 노출되도록 기판에 수직인 방향으로 절단하고, 노출된 땜납 접합부의 단면을 연마하였다. 그 후, 연마한 땜납 접합부의 단면을 광학 현미경(배율: 1000배)에 의해 관찰하고, 땜납 접합부가 접합되어 있는 경우를 「○」, 1 샘플이라도 땜납 접합부에 어긋남이 생겨, 기판측 패드와 접합되지 않은 경우를 「×」로 하여 평가하였다.
Figure pat00003
표 3으로부터 알 수 있는 바와 같이, 실시예에 따른 반도체 장치에서는, 땜납 접합부의 어긋남은 발생하지 않았다. 한편, 비교예의 반도체 장치에서는 땜납 접합부의 어긋남이 발생하고 있었다. 비교예 1에서는 사광을 조사하지 않은 것, 비교예 2에서는 언더필재의 전광선 투과율이 너무 낮은 것 때문에, 반도체 소자에 설치된 얼라이먼트 마크를 정밀도 좋게 인식할 수 없어, 반도체 소자의 피착체에의 접합시에 위치 어긋남이 생겼다고 생각된다.
1: 이면 연삭용 테이프, 1a: 기재, 1b: 점착제층, 2: 언더필재, 3: 반도체 웨이퍼, 3a: 반도체 웨이퍼의 회로면, 3b: 반도체 웨이퍼의 회로면과는 반대측의 면, 4: 범프(접속 부재), 5: 반도체칩(반도체 소자), 6: 피착체, 7: 도통재, 10: 밀봉 시트, 20: 반도체 장치, 201: 세퍼레이터, 202: 시트형 밀봉 조성물, 203: 반도체 웨이퍼, 203a: 반도체 웨이퍼의 접속 부재가 형성된 면, 203b: 반도체 웨이퍼의 접속 부재가 형성된 면과는 반대측의 면, 204: 범프(접속 부재), 205: 반도체칩(반도체 소자), 206: 피착체, 207: 도통재, 220: 반도체 장치, 301: 이면 연삭용 테이프, 301a, 311a: 기재, 301b, 311b: 점착제층, 302, 342: 언더필재, 302a, 342a: 언더필재의 노출면, 303, 343: 반도체 웨이퍼, 303a, 343a: 반도체 웨이퍼의 회로면, 303b: 반도체 웨이퍼의 회로면과는 반대측의 면, 304, 344: 범프(접속 부재), 305, 345: 반도체칩(반도체 소자), 306, 366: 피착체, 307, 367: 도통재, 310: 밀봉 시트, 311, 341: 다이싱 테이프, 320, 360: 반도체 장치, 331a, 331b: 촬상 장치, 332a, 332b: 조명, L: 사광, α: 사광의 입사각

Claims (8)

175℃에서 1시간 열경화 처리한 후의 저장 탄성률(E')[MPa] 및 열팽창 계수(α)[ppm/K]가 25℃에서 하기 식 (1)을 만족시키는 언더필재.
E'×α<250000[Pa/K]…(1)
제1항에 있어서, 상기 저장 탄성률(E')은 100∼10000[MPa]이며, 상기 열팽창 계수(α)는 10∼200[ppm/K]인 것인 언더필재.
제1항에 있어서, 상기 저장 탄성률(E')[MPa]과 상기 열팽창 계수(α)[ppm/K]가 하기 식 (2)를 만족시키는 것인 언더필재.
10000<E'×α<250000[Pa/K]…(2)
제1항에 있어서, 열가소성 수지와 열경화성 수지를 포함하는 것인 언더필재.
제4항에 있어서, 상기 열가소성 수지가 아크릴 수지를 포함하는 것인 언더필재.
제4항에 있어서, 상기 열경화성 수지가 에폭시 수지와 페놀 수지를 포함하는 것인 언더필재.
이면 연삭용 테이프와 이 이면 연삭용 테이프 위에 적층된 제1항에 기재된 언더필재를 구비하는 밀봉 시트.
피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서,
반도체 웨이퍼의 접속 부재가 형성된 회로면과 제7항에 기재된 밀봉 시트의 언더필재를 접합시키는 접합 공정과,
상기 반도체 웨이퍼의 회로면과는 반대측의 면을 연삭하는 연삭 공정과,
상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 상기 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
포함하는 반도체 장치의 제조 방법.
KR20120135046A 2011-11-28 2012-11-27 언더필재 및 반도체 장치의 제조 방법 KR20130059291A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011259122A JP5813479B2 (ja) 2011-11-28 2011-11-28 シート状封止組成物及び半導体装置の製造方法
JPJP-P-2011-259122 2011-11-28
JP2012049333A JP5961015B2 (ja) 2012-03-06 2012-03-06 アンダーフィル材及び半導体装置の製造方法
JPJP-P-2012-049333 2012-03-06
JPJP-P-2012-119767 2012-05-25
JP2012119767 2012-05-25

Publications (1)

Publication Number Publication Date
KR20130059291A true KR20130059291A (ko) 2013-06-05

Family

ID=48467247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120135046A KR20130059291A (ko) 2011-11-28 2012-11-27 언더필재 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US9085685B2 (ko)
KR (1) KR20130059291A (ko)
CN (1) CN103131355A (ko)
TW (1) TW201329145A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508069B (zh) * 2012-08-02 2017-03-29 琳得科株式会社 膜状粘接剂、半导体接合用粘接片、和半导体装置的制造方法
JP6280400B2 (ja) 2014-03-07 2018-02-14 日東電工株式会社 アンダーフィル材、積層シート及び半導体装置の製造方法
WO2016157259A1 (ja) 2015-03-31 2016-10-06 パナソニックＩｐマネジメント株式会社 封止用樹脂組成物と、この封止用樹脂組成物を用いた半導体装置、この封止用樹脂組成物を用いる半導体装置の製造方法
JP6282626B2 (ja) * 2015-11-04 2018-02-21 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JPWO2017090440A1 (ja) * 2015-11-24 2018-09-06 リンテック株式会社 回路部材接続用樹脂シート
JP6935807B2 (ja) * 2017-02-02 2021-09-15 昭和電工マテリアルズ株式会社 電子部品の製造方法、仮保護用樹脂組成物及び仮保護用樹脂フィルム
TWI818911B (zh) * 2017-06-21 2023-10-21 日商力森諾科股份有限公司 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP6976651B2 (ja) * 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
JP6918418B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP7013084B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP7058904B2 (ja) * 2017-09-08 2022-04-25 株式会社ディスコ ウェーハの加工方法
JP6973922B2 (ja) * 2017-09-08 2021-12-01 株式会社ディスコ ウェーハの加工方法
CN107828358B (zh) * 2017-10-12 2021-05-04 烟台德邦科技股份有限公司 一种低介电常数环保型底部填充胶及其制备方法
JP7046585B2 (ja) * 2017-12-14 2022-04-04 日東電工株式会社 接着フィルムおよびダイシングテープ付き接着フィルム
SG11202100988PA (en) * 2018-08-03 2021-03-30 Showa Denko Materials Co Ltd Adhesive composition, film-like adhesive, adhesive sheet, and method for producing semiconductor device
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
JP2021068808A (ja) * 2019-10-23 2021-04-30 日東電工株式会社 粘着シート付き配線回路基板およびその製造方法
JP7406247B2 (ja) * 2020-05-22 2023-12-27 アピックヤマダ株式会社 樹脂モールド装置
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JP2833111B2 (ja) 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH11246829A (ja) * 1998-02-27 1999-09-14 Hitachi Chem Co Ltd 両面接着フィルム及び半導体装置
JP3868179B2 (ja) 1999-08-02 2007-01-17 住友ベークライト株式会社 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
JP4438973B2 (ja) 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
WO2003022929A1 (fr) * 2001-09-05 2003-03-20 Hitachi Chemical Co., Ltd. Composition de resine ignifuge et thermoresistante et film adhesif en etant fait
US6882058B2 (en) * 2002-11-05 2005-04-19 Henkel Corporation Organic acid containing compositions and methods for use thereof
US20050049334A1 (en) 2003-09-03 2005-03-03 Slawomir Rubinsztain Solvent-modified resin system containing filler that has high Tg, transparency and good reliability in wafer level underfill applications
US20050181214A1 (en) 2002-11-22 2005-08-18 John Robert Campbell Curable epoxy compositions, methods and articles made therefrom
US20050048700A1 (en) 2003-09-02 2005-03-03 Slawomir Rubinsztajn No-flow underfill material having low coefficient of thermal expansion and good solder ball fluxing performance
US20050266263A1 (en) 2002-11-22 2005-12-01 General Electric Company Refractory solid, adhesive composition, and device, and associated method
US20050170188A1 (en) 2003-09-03 2005-08-04 General Electric Company Resin compositions and methods of use thereof
US20040101688A1 (en) 2002-11-22 2004-05-27 Slawomir Rubinsztajn Curable epoxy compositions, methods and articles made therefrom
US20060147719A1 (en) 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US20040102529A1 (en) 2002-11-22 2004-05-27 Campbell John Robert Functionalized colloidal silica, dispersions and methods made thereby
US20050048291A1 (en) 2003-08-14 2005-03-03 General Electric Company Nano-filled composite materials with exceptionally high glass transition temperature
US7022410B2 (en) 2003-12-16 2006-04-04 General Electric Company Combinations of resin compositions and methods of use thereof
US7183340B2 (en) * 2002-12-26 2007-02-27 Polyplastics Co., Ltd. Polyacetal resin composition and process for producing same
JP2007056209A (ja) 2005-08-26 2007-03-08 Sumitomo Electric Ind Ltd 回路接続用接着剤
TWI414580B (zh) 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
CN101536185B (zh) * 2006-10-31 2012-11-28 住友电木株式会社 粘接带及使用该粘接带制造的半导体装置
KR100800214B1 (ko) * 2006-12-13 2008-02-01 제일모직주식회사 반도체 조립용 접착 필름 조성물 및 접착 필름
WO2009099191A1 (ja) 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2009212511A (ja) 2008-02-07 2009-09-17 Sumitomo Bakelite Co Ltd ダイシングシート機能付き半導体用フィルムおよび半導体装置
TWI523127B (zh) * 2008-10-27 2016-02-21 松下知識產權經營股份有限公司 電子裝置之製造方法
JP2010262973A (ja) 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置
JP5499516B2 (ja) 2009-05-13 2014-05-21 日立化成株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP5569126B2 (ja) 2009-05-29 2014-08-13 日立化成株式会社 接着剤組成物、接着剤シート及び半導体装置の製造方法
CN102576948B (zh) 2009-10-28 2015-04-01 住友电木株式会社 导电连接材料和使用其的端子间的连接方法
JP2011151251A (ja) 2010-01-22 2011-08-04 Sumitomo Bakelite Co Ltd バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
JP6045774B2 (ja) 2010-03-16 2016-12-14 日立化成株式会社 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法
KR20130056863A (ko) 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치
JP5384443B2 (ja) 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置

Also Published As

Publication number Publication date
US9368421B2 (en) 2016-06-14
US9085685B2 (en) 2015-07-21
CN103131355A (zh) 2013-06-05
US20130137218A1 (en) 2013-05-30
TW201329145A (zh) 2013-07-16
US20150270188A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
KR20130059291A (ko) 언더필재 및 반도체 장치의 제조 방법
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
JP5813479B2 (ja) シート状封止組成物及び半導体装置の製造方法
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
WO2014162973A1 (ja) アンダーフィルフィルム、封止シート、半導体装置の製造方法及び半導体装置
KR20130069438A (ko) 반도체 장치의 제조 방법
JP2014003274A (ja) 半導体装置の製造方法及びアンダーフィル材
JP6321910B2 (ja) 封止シート、半導体装置の製造方法及び封止シート付き基板
KR20150120332A (ko) 언더필 시트, 이면 연삭용 테이프 일체형 언더필 시트, 다이싱 테이프 일체형 언더필 시트 및 반도체 장치의 제조 방법
KR20130059292A (ko) 반도체 장치의 제조 방법
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
WO2015174184A1 (ja) 半導体装置の製造方法
JP5827878B2 (ja) 半導体装置の製造方法
JP2016006205A (ja) シート状封止組成物及び半導体装置の製造方法
KR20170088864A (ko) 시트형 수지 조성물, 적층 시트 및 반도체 장치의 제조 방법
JP6502026B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP5907717B2 (ja) 半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
JP5889625B2 (ja) 半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
WO2015174185A1 (ja) シート状樹脂組成物及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application