KR20130059292A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20130059292A
KR20130059292A KR1020120135047A KR20120135047A KR20130059292A KR 20130059292 A KR20130059292 A KR 20130059292A KR 1020120135047 A KR1020120135047 A KR 1020120135047A KR 20120135047 A KR20120135047 A KR 20120135047A KR 20130059292 A KR20130059292 A KR 20130059292A
Authority
KR
South Korea
Prior art keywords
underfill material
semiconductor element
semiconductor device
semiconductor
resin
Prior art date
Application number
KR1020120135047A
Other languages
English (en)
Inventor
히로유키 센자이
나오히데 다카모토
고스케 모리타
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011259132A external-priority patent/JP5827878B2/ja
Priority claimed from JP2011259126A external-priority patent/JP2013115185A/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130059292A publication Critical patent/KR20130059292A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자의 실장시의 보이드를 억제하여, 신뢰성이 높은 반도체 장치를 제조 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서, 기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비하는 공정과, 반도체 웨이퍼의 접속 부재가 형성된 면에 상기 밀봉 시트를 접합시키는 공정과, 상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 공정과, 상기 언더필재를 갖는 반도체 소자를 100℃∼200℃에서 1초 이상 유지하는 공정과, 상기 피착체와 상기 반도체 소자 사이의 공간을 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 공정을 포함한다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것이다.
전자기기의 소형·박형화에 의한 고밀도 실장의 요구가, 최근 급격히 증가하고 있다. 이 때문에, 반도체 패키지는, 종래의 핀 삽입형 대신에 고밀도 실장에 적합한 표면 실장형이 주류로 되어 있다. 이 표면 실장형은, 리드를 프린트 기판 등에 직접 납땜한다. 가열 방법으로서는, 적외선 리플로우나 기상 리플로우, 땜납 디프 등에 의해, 패키지 전체를 가열하여 실장된다.
표면 실장 후에는, 반도체 소자 표면의 보호나 반도체 소자와 기판 사이의 접속 신뢰성을 확보하기 위해, 반도체 소자와 기판 사이의 공간에의 밀봉 수지의 충전이 행해지고 있다. 이러한 밀봉 수지로서는, 액상의 밀봉 수지가 널리 이용되고 있지만, 액상의 밀봉 수지로는 주입 위치나 주입량의 조절이 곤란하다. 그래서, 시트형의 밀봉 수지를 이용하여 반도체 소자와 기판 사이의 공간을 충전하는 기술도 제안되어 있다(특허문헌 1).
일반적으로, 시트형의 밀봉 수지를 이용하는 프로세스로서는, 시트형의 밀봉 수지를 반도체 웨이퍼에 접착한 후, 반도체 웨이퍼의 다이싱을 행하여 반도체 소자를 형성하고, 반도체 소자를 피착체에 접속하여 실장하면서 반도체 소자와 일체로 되어 있는 시트형의 밀봉 수지로 기판 등의 피착체와 반도체 소자 사이의 공간을 충전한다고 하는 수순이 채용되고 있다.
특허문헌 1: 일본 특허 제4438973호
그러나, 상기 프로세스에서는 이하와 같은 문제가 생기는 경우가 있다.
제1 문제로서, 피착체와 반도체 소자 사이의 충전이 용이해지지만, 반도체 소자의 고온 실장시에 밀봉 수지에서 보이드(기포)가 발생하여, 반도체 소자 표면의 보호나 반도체 소자와 피착체와의 접속 신뢰성이 불충분해질 우려가 있다.
따라서, 본 발명은, 반도체 소자의 실장시의 보이드를 억제하여, 신뢰성이 높은 반도체 장치를 제조 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 제2 문제로서, 상기 특허문헌 1의 프로세스에서는, 액상의 밀봉 수지에서의 반도체 소자와 피착체와의 전기적 접속이 완료된 후 양자간의 공간을 충전하는 수순과는 달리, 반도체 소자와 피착체와의 전기적 접속과 양자간의 공간의 충전을 평행하게 행하게 된다. 그 결과, 반도체 소자의 실장 조건의 조정이 엄격해져, 경우에 따라서는 반도체 소자와 피착체 사이의 접합이 양호하게 행해지지 않아, 반도체 소자와 피착체와의 접속 신뢰성이 불충분해지는 경우가 있다.
따라서, 본 발명은 또한, 반도체 소자의 실장시에 반도체 소자와 피착체와의 전기적 접속을 양호하게 행하여, 접속 신뢰성이 높은 반도체 장치를 제조 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자들은 상기 제1 문제에 관해서 예의 검토한 바, 이하의 지견을 얻었다. 시트형의 밀봉 수지는 반도체 소자의 실장 전에 다이싱 공정을 경유하고 있다. 다이싱 공정에서는 다이싱시의 방열이나 청정을 위해 물을 사용하는 경우가 있다. 이 다이싱시의 물이나 공기중의 수분이 시트형의 밀봉 수지에 흡수되고, 흡수된 수분이 실장시의 가열에 의해 증발·팽창하여 보이드가 발생하는 것이 판명되었다. 본원 발명자들은 이 지견에 기초하여, 하기 구성을 채용하는 것에 의해 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서,
기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비하는 공정과,
반도체 웨이퍼의 접속 부재가 형성된 면에 상기 밀봉 시트를 접합시키는 공정과,
상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 공정과,
상기 언더필재를 갖는 반도체 소자를 100℃∼200℃에서 1초 이상 유지하는 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 공정
을 포함한다.
이 제조 방법에 의하면, 반도체 소자와 피착체를 접속하기 전에, 언더필재를 갖는 반도체 소자를 100℃∼200℃에서 1초 이상 유지하는 공정을 마련하고 있기 때문에, 언더필재중의 수분을 저감 내지 제거할 수 있고, 그 결과, 반도체 소자의 실장시의 보이드의 발생을 억제하여 고신뢰성의 반도체 장치를 제조할 수 있다.
이 제조 방법에서는, 열경화 전의 상기 언더필재의 100℃∼200℃에서의 최저 용융 점도는, 100 Pa·s 이상 20000 Pa·s 이하인 것이 바람직하다. 이것에 의해, 접속 부재의 언더필재에의 진입을 용이하게 할 수 있다. 또한, 반도체 소자의 전기적 접속시의 보이드의 발생, 및 반도체 소자와 피착체 사이의 공간으로부터 언더필재가 비어져 나오는 것을 방지할 수 있다. 또한, 최저 용융 점도의 측정은, 실시예에 기재된 수순에 의한다.
이 제조 방법에서, 열경화 전의 상기 언더필재의 23℃에서의 점도는, 0.01 MPa·s 이상 100 MPa·s 이하인 것이 바람직하다. 열경화 전의 언더필재가 이러한 점도를 가짐으로써, 다이싱시의 반도체 웨이퍼의 유지성이나 작업시의 취급성을 향상시킬 수 있다.
이 제조 방법에서는, 열경화 전의 상기 언더필재의 온도 23℃, 습도 70%의 조건하에서의 흡수율은, 1 중량% 이하인 것이 바람직하다. 언더필재가 이러한 흡수율을 갖는 것에 의해, 언더필재에의 수분의 흡수가 억제되어, 반도체 소자의 실장시의 보이드의 발생을 보다 효율적으로 억제할 수 있다.
또한, 본원 발명자들은 상기 제2 문제에 대해서 예의 검토한 바, 하기 구성을 채용하는 것에 의해 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서,
기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비하는 준비 공정과,
반도체 웨이퍼의 접속 부재가 형성된 면과 상기 밀봉 시트를 접합시키는 접합 공정과,
상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정과,
상기 피착체와 상기 반도체 소자 사이의 공간을 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
을 포함하고,
상기 접속 공정은, 상기 접속 부재와 상기 피착체를 하기 조건 (1)의 온도 α 하에서 접촉시키는 공정과,
상기 접촉된 접속 부재를 상기 피착체에 하기 조건 (2)의 온도 β 하에서 고정하는 공정
을 포함한다.
조건 (1): 접속 부재의 융점-100℃≤α<접속 부재의 융점
조건 (2): 접속 부재의 융점≤β≤접속 부재의 융점+100℃
이 제조 방법에 의하면, 반도체 소자와 피착체와의 전기적 접속시에, 우선 접속 부재의 융점 미만의 소정 온도 α의 가열 하에서 반도체 소자의 접속 부재와 피착체를 접촉시킨다. 이것에 의해, 언더필재가 연화되어, 접속 부재의 언더필재에의 진입을 용이하게 행할 수 있고, 접속 부재와 피착체와의 접촉을 충분한 레벨로 할 수 있다. 이 상태대로 접속 부재의 융점 이상의 소정 온도 β에서 접속 부재와 피착체를 서로 고정하여 전기적 접속을 얻기 때문에, 접속 신뢰성이 높은 반도체 장치를 효율적으로 제조할 수 있다.
이 제조 방법에서는, 열경화 전의 상기 언더필재의 상기 조건 (1)의 온도 α의 범위에서의 최저 용융 점도는, 100 Pa·s 이상 20000 Pa·s 이하인 것이 바람직하다. 이것에 의해, 접속 부재의 언더필재에의 진입을 용이하게 할 수 있다. 또한, 반도체 소자의 전기적 접속시의 보이드의 발생, 및 반도체 소자와 피착체 사이의 공간으로부터 언더필재가 비어져 나오는 것을 방지할 수 있다. 또한, 최저 용융 점도의 측정은, 실시예에 기재된 수순에 의한다.
이 제조 방법에서, 열경화 전의 상기 언더필재의 23℃에서의 점도는, 0.01 MPa·s 이상 100 MPa·s 이하인 것이 바람직하다. 열경화 전의 언더필재가 이러한 점도를 가짐으로써, 다이싱시의 반도체 웨이퍼의 유지성이나 작업시의 취급성을 향상시킬 수 있다.
이 제조 방법에서는, 열경화 전의 상기 언더필재의 온도 23℃, 습도 70%의 조건 하에서의 흡수율은, 1 중량% 이하인 것이 바람직하다. 언더필재가 이러한 흡수율을 갖는 것에 의해, 언더필재에의 수분의 흡수가 억제되어, 반도체 소자의 실장시의 보이드의 발생을 효율적으로 억제할 수 있다.
이 제조 방법에서, 상기 반도체 웨이퍼의 접속 부재의 높이(X)(㎛)와 상기 언더필재의 두께(Y)(㎛)가 하기의 관계를 만족시키는 것이 바람직하다.
0.5≤Y/X≤2
상기 접속 부재의 높이(X)(㎛)와 상기 언더필재의 두께(Y)(㎛)가 상기 관계를 만족시키는 것에 의해, 반도체 소자와 피착체 사이의 공간을 충분히 충전할 수 있고, 이 공간으로부터 언더필재가 과잉으로 비어져 나오는 것을 방지할 수 있어, 언더필재에 의한 반도체 소자의 오염 등을 방지할 수 있다. 또한, 접속 부재의 높이(X)의 절대값이 언더필재의 두께(Y)의 절대값보다 큰 경우라도, 상기 관계를 만족시키는 한, 실장시의 접속 부재의 용융과 함께 접속 부재(X)의 높이가 낮아지기 때문에, 반도체 소자와 피착체와의 전기적 접속을 양호하게 행할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 밀봉 시트를 도시하는 단면 모식도이다.
도 2a는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2b는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2c는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 2d는 본 발명의 일 실시형태에 따른 반도체 장치의 제조 공정을 도시하는 단면 모식도이다.
도 3은 본 발명의 다른 실시형태에 따른 밀봉 시트를 도시하는 단면 모식도이다.
<제1 실시형태>
본 발명은, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서, 기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비하는 공정과, 반도체 웨이퍼의 접속 부재가 형성된 면에 상기 밀봉 시트를 접합시키는 공정과, 상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 공정과, 상기 언더필재를 갖는 반도체 소자를 100℃∼200℃에서 1초 이상 유지하는 공정과, 상기 피착체와 상기 반도체 소자 사이의 공간을 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 공정을 포함한다. 이하, 본 발명의 일 실시형태인 제1 실시형태에 대해서 설명한다.
[밀봉 시트 준비 공정]
밀봉 시트 준비 공정에서는, 기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비한다.
(밀봉 시트)
도 1에 도시하는 바와 같이, 밀봉 시트(10)는, 기재(1)와, 기재(1) 위에 적층된 언더필재(2)를 구비한다. 또한, 언더필재(2)는 기재(1)의 전면에 적층되어 있지 않아도 좋고, 반도체 웨이퍼와의 접합에 충분한 사이즈로 설치되어 있으면 된다.
(기재)
상기 기재(1)는 밀봉 시트(10)의 강도 모체가 되는 것이다. 기재(1)의 형성 재료로서는, 예컨대 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 글라신지 등의 종이 등을 들 수 있다.
또한 기재(1)의 재료로서는, 상기에서 열거한 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다. 연신 처리 등에 의해 열수축성을 부여한 밀봉 시트에 의하면, 다이싱 후에 그 기재(1)를 열수축시키는 것에 의해 기재(1)와 언더필재(2)와의 접착 면적을 저하시켜, 반도체칩의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예컨대 크롬산 처리, 오존 노출, 화염 노출, 고압 전격 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예컨대 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1)는, 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있고, 필요에 따라 여러 종류를 블렌드한 것을 이용할 수 있다. 또한, 기재(1)에는, 대전 방지능을 부여하기 위해, 상기한 기재(1) 위에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30Å∼500Å 정도의 도전성 물질의 증착층을 설치할 수 있다. 기재(1)는 단층 또는 2종 이상의 복층이어도 좋다.
기재(1)의 두께는, 특별히 제한되지 않고 적절히 결정할 수 있지만, 일반적으로는 5 ㎛∼200 ㎛ 정도이다.
(언더필재)
본 실시형태에서의 언더필재(2)는, 표면 실장된 반도체 소자와 피착체 사이의 공간을 충전하는 밀봉용 필름으로서 이용할 수 있다. 언더필재의 구성 재료로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET이나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니라, 탄소수 30 이하, 특히 탄소수 4∼18의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 에이코실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 모노머로서는, 특별히 한정되는 것이 아니라, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머를 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이면 특별히 한정은 없고, 예컨대 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화비스페놀 A형, 수첨 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이작용 에폭시 수지나 다작용 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예컨대 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분중의 에폭시기 1당량당 페놀 수지중의 수산기가 0.5∼2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8∼1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 발명에서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 언더필재가 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10∼200 중량부이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
언더필재(2)에는, 땜납 범프 표면의 산화막을 제거하여 반도체 소자의 실장을 용이하게 하기 위해, 플럭스를 첨가하여도 좋다. 플럭스로서는 특별히 한정되지 않고, 종래 공지의 플럭스 작용을 갖는 화합물을 이용할 수 있으며, 예컨대 디페놀산, 아디프산, 아세틸살리실산, 벤조산, 벤질산, 아젤라산, 벤질벤조산, 말론산, 2,2-비스(히드록시메틸)프로피온산, 살리실산, o-메톡시벤조산, m-히드록시 벤조산, 호박산, 2,6-디메톡시메틸파라크레졸, 벤조산히드라지드, 카르보히드라지드, 말론산디히드라지드, 호박산디히드라지드, 글루타르산디히드라지드, 살리실산히드라지드, 이미노디아세트산디히드라지드, 이타콘산디히드라지드, 시트르산트리히드라지드, 티오카르보히드라지드, 벤조페논히드라존, 4,4'-옥시비스벤젠술포닐히드라지드 및 아디프산디히드라지드 등을 들 수 있다. 플럭스의 첨가량은 상기 플럭스 작용이 발휘되는 정도이면 좋고, 통상 언더필재에 포함되는 수지 성분 100 중량부에 대하여 0.1∼20 중량부 정도이다.
본 실시형태에서는, 언더필재(2)는, 필요에 따라 착색하여도 좋다. 언더필재(2)에서, 착색에 의해 나타내고 있는 색으로서는 특별히 제한되지 않지만, 예컨대 흑색, 청색, 적색, 녹색 등이 바람직하다. 착색에 있어서는, 안료, 염료 등의 공지의 착색제 중으로부터 적절하게 선택하여 이용할 수 있다.
본 실시형태의 언더필재(2)를 미리 어느 정도 가교시켜 두는 경우에는, 제작시에, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이것에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100 중량부에 대하여, 통상 0.05∼7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 않다. 한편, 0.05 중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라, 에폭시 수지 등의 다른 다작용성 화합물을 함께 포함시키도록 하여도 좋다.
또한, 언더필재(2)에는, 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 저장 탄성률의 조절 등을 가능하게 한다.
상기 무기 충전제로서는, 예컨대 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등으로 이루어지는 여러 가지의 무기 분말을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적합하게 이용된다.
무기 충전제의 평균 입경은 특별히 한정되지 않지만, 0.005 ㎛∼10 ㎛의 범위 내인 것이 바람직하고, 0.01 ㎛∼5 ㎛의 범위 내인 것이 보다 바람직하며, 더 바람직하게는 0.1 ㎛∼2.0 ㎛이다. 무기 충전제의 평균 입경이 0.005 ㎛ 미만이면, 언더필재의 가요성이 저하되는 원인이 된다. 한편, 상기 평균 입경이 10 ㎛를 초과하면, 언더필재가 밀봉하는 갭에 대하여 입경이 크고 밀봉성이 저하되는 요인이 된다. 또한, 본 발명에서는, 평균 입경이 서로 상이한 무기 충전제끼리를 조합하여 사용하여도 좋다. 또한, 평균 입경은, 광도식의 입도 분포계(HORIBA 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대하여 10∼400 중량부인 것이 바람직하고, 50∼250 중량부가 보다 바람직하다. 무기 충전제의 배합량이 10 중량부 미만이면, 저장 탄성률이 저하되어 패키지의 응력 신뢰성이 크게 손상되는 경우가 있다. 한편 400 중량부를 초과하면, 언더필재(2)의 유동성이 저하되어 기판이나 반도체 소자의 요철에 충분히 메워지지 않고 보이드나 크랙의 원인이 되는 경우가 있다.
또한 언더필재(2)에는, 상기 무기 충전제 이외에, 필요에 따라 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예컨대 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예컨대 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란 커플링제로서는, 예컨대 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
본 실시형태에서, 열경화 전의 상기 언더필재(2)의 100℃∼200℃에서의 최저 용융 점도는, 100 Pa·s 이상 20000 Pa·s 이하인 것이 바람직하고, 1000 Pa·s 이상 10000 Pa·s 이하인 것이 보다 바람직하다. 최저 용융 점도를 상기 범위로 하는 것에 의해, 접속 부재(4)(도 2a 참조)의 언더필재(2)에의 진입을 용이하게 할 수 있다. 또한, 반도체 소자(5)의 전기적 접속시의 보이드의 발생, 및 반도체 소자(5)와 피착체(6) 사이의 공간으로부터 언더필재(2)가 비어져 나오는 것을 방지할 수 있다(도 2d 참조).
또한, 열경화 전의 상기 언더필재(2)의 23℃에서의 점도는, 0.01 MPa·s 이상 100 MPa·s 이하인 것이 바람직하고, 0.1 MPa·s 이상 10 MPa·s 이하인 것이 보다 바람직하다. 열경화 전의 언더필재가 상기 범위의 점도를 가짐으로써, 다이싱시의 반도체 웨이퍼(3)(도 2b 참조)의 유지성이나 작업시의 취급성을 향상시킬 수 있다.
또한, 열경화 전의 상기 언더필재(2)의 온도 23℃, 습도 70%의 조건하에서의 흡수율은 1 중량% 이하인 것이 바람직하고, 0.5 중량% 이하인 것이 보다 바람직하다. 언더필재(2)가 상기한 바와 같은 흡수율을 갖는 것에 의해, 언더필재(2)에의 수분의 흡수가 억제되어, 반도체 소자(5)의 실장시의 보이드의 발생을 보다 효율적으로 억제할 수 있다. 또한, 상기 흡수율의 하한은 작을수록 바람직하고, 실질적으로 0 중량%가 바람직하며, 0 중량%인 것이 보다 바람직하다.
언더필재(2)의 두께(복층의 경우는 총 두께)는 특별히 한정되지 않지만, 언더필재(2)의 강도나 반도체 소자(5)와 피착체(6) 사이의 공간의 충전성을 고려하면 10 ㎛ 이상 100 ㎛ 이하 정도여도 좋다. 또한, 언더필재(2)의 두께는, 반도체 소자(5)와 피착체(6) 사이의 갭이나 접속 부재의 높이를 고려하여 적절하게 설정하면 좋다.
밀봉 시트(10)의 언더필재(2)는, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시 생략). 세퍼레이터는, 실용에 제공할 때까지 언더필재(2)를 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는 밀봉 시트의 언더필재(2) 위에 반도체 웨이퍼(3)를 점착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(밀봉 시트의 제조 방법)
본 실시형태에 따른 밀봉 시트의 제조 방법은, 기재(1) 위에 언더필재(2)를 형성하는 공정을 갖는다.
상기 기재(1)의 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다. 기재(1)의 재료는 상기에서 나타낸 재료를 이용하면 좋다.
상기 기재를 이형 필름으로서 이용하는 경우, 그 제작 방법은 특별히 한정되지 않고, 예컨대 상기 기재에서의 언더필재와의 접합면에, 실리콘층 등의 이형 코트층을 형성하여 이형 필름으로 할 수 있다.
상기 언더필재(2)를 형성하는 공정으로서는, 예컨대 기재(1)로서의 이형 필름 위에 언더필재의 구성 재료인 접착제 조성물 용액을 도공하여 도포층을 형성하는 공정을 행하고, 그 후, 상기 도포층을 건조시키는 공정을 행하는 방법을 들 수 있다.
상기 접착제 조성물 용액의 도공 방법으로서는 특별히 한정되지 않고, 예컨대 콤마코트법, 파운틴법, 그라비아법 등을 이용하여 도공하는 방법을 들 수 있다. 도공 두께로서는, 도포층을 건조하여 최종적으로 얻어지는 밀봉 조성물의 두께가 상기에 나타낸 범위 내가 되도록 적절하게 설정하면 된다. 또한, 접착제 조성물 용액의 점도로서는 특별히 한정되지 않고, 25℃에서 400 mPa·s∼2500 mPa·s가 바람직하고, 800 mPa·s∼2000 mPa·s가 보다 바람직하다.
상기 도포층의 건조는, 일반적인 가열로 등에 투입함으로써 행하면 좋고, 그 때, 도포층에 건조풍을 송풍하여도 좋다.
건조 시간은 접착제 조성물 용액의 도공 두께에 따라 적절히 설정되고, 통상은 1∼5 분, 바람직하게는 2∼4 분의 범위 내이다. 건조 시간이 1 분 미만이면, 잔존하는 용매량이 많아지거나, 경화 반응이 충분히 진행되지 않아, 미반응의 경화 성분이나 잔존하는 용매량이 많아지거나 하고, 이것에 의해, 후공정에서 아웃 가스나 보이드의 문제가 발생하는 경우가 있다. 한편, 5 분을 초과하면, 경화 반응이 너무 진행되는 결과, 유동성이나 반도체 웨이퍼의 범프의 매립성이 저하되는 경우가 있다.
건조 온도는 특별히 한정되지 않고, 통상은 70℃∼160℃의 범위 내에서 설정된다. 단, 본 발명에서는, 건조 시간의 경과와 함께, 건조 온도를 단계적으로 상승시켜 행하는 것이 바람직하다. 구체적으로는, 예컨대 건조 초기(건조 직후부터 1 분 이하)에서는 70℃∼100℃의 범위 내에서 설정되고, 건조 후기(1 분 초과 5 분 이하)에서는 100℃∼160℃의 범위 내에서 설정된다. 이것에 의해, 도공 직후에 건조 온도를 급격히 상승시킨 경우에 생기는 도포층 표면의 핀 홀의 발생을 방지할 수 있다.
또한 상기 이형 필름을 언더필재의 다른 한 쪽 면에 접합시켜, 이것을 밀봉 시트의 보호 필름으로서 사용하고, 반도체 웨이퍼 등과의 접합시에 박리하여도 좋다. 이것에 의해, 언더필재를 갖는 본 실시형태에 따른 밀봉 시트를 제조할 수 있다.
[접합 공정]
접합 공정에서는, 반도체 웨이퍼의 접속 부재가 형성된 면과 상기 밀봉 시트를 접합시킨다(도 2a 참조).
(반도체 웨이퍼)
반도체 웨이퍼(3)로서는, 한 쪽 면(3a)에 복수의 접속 부재(4)가 형성되어 있어도 좋고(도 2a 참조), 반도체 웨이퍼(3)의 양면(3a, 3b)에 접속 부재가 형성되어 있어도 좋다(도시 생략). 범프나 도전재 등의 접속 부재의 재질로서는, 특별히 한정되지 않고, 예컨대 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 접속 부재의 높이도 용도에 따라 정해지고, 일반적으로는 15 ㎛∼100 ㎛ 정도이다. 물론, 반도체 웨이퍼(3)에서의 개개의 접속 부재의 높이는 동일하여도 상이하여도 좋다.
반도체 웨이퍼의 양면에 접속 부재가 형성되어 있는 경우, 접속 부재끼리는 전기적으로 접속되어 있어도 좋고, 접속되어 있지 않아도 좋다. 접속 부재끼리의 전기적 접속에는, TSV 형식이라고 불리는 비아를 통한 접속 등을 들 수 있다.
본 실시형태에 따른 반도체 장치의 제조 방법에서, 언더필재의 두께로서는, 반도체 웨이퍼 표면에 형성된 접속 부재의 높이(X)(㎛)와 상기 언더필재의 두께(Y)(㎛)가, 하기의 관계를 만족시키는 것이 바람직하다.
0.5≤Y/X≤2
상기 접속 부재의 높이(X)(㎛)와 상기 경화 필름의 두께(Y)(㎛)가 상기 관계를 만족시키는 것에 의해, 반도체 소자와 피착체 사이의 공간을 충분히 충전할 수 있고, 이 공간으로부터 언더필재가 과잉으로 비어져 나오는 것을 방지할 수 있어, 언더필재에 의한 반도체 소자의 오염 등을 방지할 수 있다. 또한, 각 접속 부재의 높이가 상이한 경우는, 가장 높은 접속 부재의 높이를 기준으로 한다.
(접합)
도 2a에 도시하는 바와 같이, 우선, 밀봉 시트(10)의 언더필재(2) 위에 임의로 설치된 세퍼레이터를 적절히 박리하고, 상기 반도체 웨이퍼(3)의 접속 부재(4)가 형성된 면(접속 부재 형성면)(3a)과 언더필재(2)를 대향시켜, 상기 언더필재(2)와 상기 반도체 웨이퍼(3)를 접합시킨다(마운트 공정).
접합 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은 통상, 압착롤 등의 공지의 압박 수단에 의해, 바람직하게는 0.1 MPa∼1 MPa, 보다 바람직하게는 0.3 MPa∼0.7 MPa의 압력을 부하하여 압박하면서 행해진다. 이 때, 40℃∼100℃ 정도로 가열하면서 압착시켜도 좋다. 또한, 밀착성을 높이기 위해, 감압하(1 Pa∼1000 Pa)에서 압착하는 것도 바람직하다.
[다이싱 공정]
다이싱 공정에서는, 도 2b에 도시하는 바와 같이 반도체 웨이퍼를 다이싱하여 언더필재를 갖는 반도체 소자를 형성한다. 다이싱 공정을 경유함으로써 반도체 웨이퍼(3)를 소정 사이즈로 절단하여 개편화(소편화)하여, 반도체칩(반도체 소자)(5)을 제조한다. 여기서 얻어지는 반도체칩(5)은 같은 형상으로 절단된 언더필재(2)와 일체로 되어 있다. 다이싱은, 반도체 웨이퍼(3)의 언더필재(2)를 접합시킨 면(3a)과 반대측의 면(3b)으로부터 통상법에 따라 행해진다. 절단 지점의 위치 맞춤은 직사광 또는 간접광 또는 적외선(IR)을 이용한 화상 인식에 의해 행할 수 있다.
본 공정에서는, 예컨대 밀봉 시트까지 커팅하는 풀커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 또한, 반도체 웨이퍼는, 언더필재를 갖는 밀봉 시트에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 이지러짐이나 칩 비산을 억제할 수 있고, 반도체 웨이퍼의 파손도 억제할 수 있다. 또한, 언더필재가 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그 절단면에서 언더필재의 풀이 비어져 나오는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블록킹)하는 것을 억제 또는 방지할 수 있어, 후술의 픽업을 한층 더 양호하게 행할 수 있다.
또한 다이싱 공정에 계속해서 밀봉 시트를 익스팬드하는 경우, 이 익스팬드는 종래 공지의 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해 밀봉 시트를 아래쪽으로 눌러 내리는 것이 가능한 도넛형의 외부 링과, 외부 링보다 직경이 작고 밀봉 시트를 지지하는 내부 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술의 픽업 공정에서, 인접하는 반도체칩끼리가 접촉하여 파손되는 것을 방지할 수 있다.
[픽업 공정]
밀봉 시트에 접착 고정된 반도체칩(5)을 회수하기 위해, 도 2c에 도시하는 바와 같이, 언더필재(2)를 갖는 반도체칩(5)을 픽업하여, 반도체칩(5)과 언더필재(2)와의 적층체 A를 기재(1)로부터 박리한다.
픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 여러 가지의 방법을 채용할 수 있다. 예컨대 개개의 반도체칩을 적층 필름의 기재측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체칩을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체칩(5)은, 면(3a)에 접합된 언더필재(2)와 일체가 되어 적층체 A를 구성하고 있다.
[유지 공정]
유지 공정에서는, 언더필재(2)를 갖는 반도체 소자(5)(적층체 A)를 100℃∼200℃에서 1초 이상 유지한다. 이것에 의해, 언더필재중의 수분을 저감 내지 제거할 수 있고, 그 결과, 반도체 소자의 실장시의 보이드의 발생을 억제하여 고신뢰성의 반도체 장치를 제조할 수 있다.
유지 온도는 100℃∼200℃인 한 특별히 한정되지 않고, 언더필재(2)중의 수분량이나 수분의 방산성을 고려하여 적절하게 선택할 수 있다. 또한, 생산 효율의 관점을 고려하면 120℃∼180℃인 것이 바람직하고, 140℃∼160℃인 것이 보다 바람직하다.
유지 시간은 1초 이상인 한 특별히 한정되지 않고, 유지 온도와 같이, 언더필재(2)중의 수분량이나 수분의 방산성을 고려하여 적절하게 선택할 수 있다. 생산효율의 관점을 고려하면 1초∼60분인 것이 바람직하고, 1초∼2분인 것이 보다 바람직하며, 1초∼1분인 것이 더 바람직하다.
또한, 본 유지 공정은, 픽업 장치의 설정을 변경하여 픽업 공정으로부터 실장 공정으로 옮기는 동안에 픽업 장치 안에서 행하여도 좋고, 별도 적층체 A를 가열로 안에 소정 시간 체재시키도록 하여 행하여도 좋다.
[접속 공정]
접속 공정에서는, 피착체와 반도체 소자 사이의 공간을 언더필재로 충전하면서 접속 부재를 통해 반도체 소자와 피착체를 전기적으로 접속한다(소위 실장 공정. 도 2d 참조). 구체적으로는, 적층체 A의 반도체칩(5)을, 반도체칩(5)의 접속 부재 형성면(3a)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상법에 따라 고정시킨다. 예컨대, 반도체칩(5)에 형성되어 있는 범프(접속 부재)(4)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(7)(땜납 등)에 접촉시켜 압박하면서 도전재를 용융시키는 것에 의해, 반도체칩(5)과 피착체(6)와의 전기적 접속을 확보하여, 반도체칩(5)을 피착체(6)에 고정시킬 수 있다. 반도체칩(5)의 접속 부재 형성면(3a)에는 언더필재(2)가 접착되어 있기 때문에, 반도체칩(5)과 피착체(6)와의 전기적 접속과 동시에, 반도체칩(5)과 피착체(6) 사이의 공간이 언더필재(2)에 의해 충전되게 된다.
일반적으로, 실장 공정에서의 가열 조건으로서는 100℃∼300℃이며, 가압 조건으로서는 0.5 N∼500 N이다. 또한, 실장 공정에서의 열압착 처리를 다단계로 행하여도 좋다. 예컨대 150℃, 100 N으로 10초간 처리한 후, 300℃, 100∼200 N으로 10초간 처리한다고 하는 수순을 채용할 수 있다. 다단계로 열압착 처리를 행하는 것에 의해, 접속 부재와 패드간의 수지를 효율적으로 제거하여, 보다 양호한 금속간 접합을 얻을 수 있다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판, 다른 반도체 소자를 이용할 수 있다. 기판의 재질로서는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판, 유리에폭시 기판 등을 들 수 있다.
또한, 실장 공정에서는, 접속 부재 및 도전재의 한쪽 또는 양쪽을 용융시켜, 반도체칩(5)의 접속 부재 형성면(3a)의 범프(4)와, 피착체(6) 표면의 도전재(7)를 접속시키고 있지만, 이 범프(4) 및 도전재(7)의 용융시의 온도로서는, 통상 260℃ 정도(예컨대 250℃∼300℃)로 되어 있다. 본 실시형태에 따른 밀봉 시트는, 언더필재(2)를 에폭시 수지 등에 의해 형성하는 것에 의해, 이 실장 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다. 또한, 범프의 융점의 측정은, DSC(Differential Scanning Calorimeter)를 이용하여, 범프와 동일한 조성의 금속10 ㎎을 5℃/분의 가온 과정에서 측정하는 것에 의해 행할 수 있다.
[언더필재 경화 공정]
반도체 소자(5)와 피착체(6)와의 전기적 접속을 행한 후는, 언더필재(2)를 가열에 의해 경화시킨다. 이것에 의해, 반도체 소자(5)의 표면을 보호할 수 있고, 반도체 소자(5)와 피착체(6) 사이의 접속 신뢰성을 확보할 수 있다. 언더필재의 경화를 위한 가열 온도로서는 특별히 한정되지 않고, 150℃∼250℃ 정도이면 좋다.
[밀봉 공정]
다음에, 실장된 반도체칩(5)을 구비하는 반도체 장치(20) 전체를 보호하기 위해 밀봉 공정을 행하여도 좋다. 밀봉 공정은 밀봉 수지를 이용하여 행해진다. 이 때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간∼90초간 가열하는 것에 의해, 밀봉 수지의 열경화가 행해지지만, 본 발명은 이것에 한정되지 않고, 예컨대 165℃∼185℃에서, 수분간 경화할 수 있다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지의 밀봉 수지 등의 밀봉재로부터 적절하게 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 좋다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
[반도체 장치]
다음에, 이 밀봉 시트를 이용하여 얻어지는 반도체 장치에 대해서 도면을 참조하면서 설명한다(도 2d 참조). 본 실시형태에 따른 반도체 장치(20)에서는, 반도체 소자(5)와 피착체(6)가, 반도체 소자(5) 위에 형성된 범프(접속 부재)(4) 및 피착체(6) 위에 설치된 도전재(7)를 통해 전기적으로 접속되어 있다. 또한, 반도체 소자(5)와 피착체(6) 사이에는, 그 공간을 충전하도록 언더필재(2)가 배치되어 있다. 반도체 장치(20)는, 밀봉 시트(10)를 이용하는 상기 제조 방법으로 얻어지기 때문에, 반도체 소자(5)의 실장시의 보이드의 발생이 억제되어 있다. 따라서, 반도체 소자(5) 표면 보호, 및 반도체 소자(5)와 피착체(6) 사이의 공간의 충전이 충분한 레벨이 되어, 반도체 장치(20)로서 높은 접속 신뢰성을 발휘할 수 있다.
<제2 실시형태>
본 발명은, 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서, 기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비하는 준비 공정과, 반도체 웨이퍼의 접속 부재가 형성된 면과 상기 밀봉 시트를 접합시키는 접합 공정과, 상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정와, 상기 피착체와 상기 반도체 소자 사이의 공간을 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정을 포함하고, 상기 접속 공정은, 상기 접속 부재와 상기 피착체를 하기 조건 (1)의 온도 α 하에서 접촉시키는 공정과, 상기 접촉한 접속 부재를 상기 피착체에 하기 조건 (2)의 온도 β 하에서 고정하는 공정을 포함한다.
조건 (1): 접속 부재의 융점-100℃≤α<접속 부재의 융점
조건 (2): 접속 부재의 융점≤β≤접속 부재의 융점+100℃
이하, 필요에 따라 도면을 참조하면서, 본 발명의 일 실시형태인 제2 실시형태에 대해서 설명한다. 제2 실시형태는, 제1 실시형태의 유지 공정을 포함하지 않고, 접속 공정을 본 실시형태에 특유한 접속 공정으로 바꾼 점 이외는, 제1 실시형태와 같은 공정을 채용할 수 있다. 따라서, 본 실시형태의 대표적인 공정으로서는, 밀봉 시트 준비 공정, 접합 공정, 다이싱 공정, 픽업 공정 및 접속 공정을 포함하고, 필요에 따라 언더필재 경화 공정 및 밀봉 공정을 포함한다. 이하에서는 제1 실시형태와 상이한 점에 대해서 설명한다.
[접속 공정]
본 실시형태의 접속 공정은, 상기 접속 부재와 상기 피착체를 하기 조건 (1)의 온도 α 하에서 접촉시키는 공정(이하, 「접촉 공정」으로 칭하는 경우가 있음.)과, 상기 접촉한 접속 부재를 상기 피착체에 하기 조건 (2)의 온도 β 하에서 고정하는 공정(이하, 「고정 공정」으로 칭하는 경우가 있음.)을 포함한다.
조건 (1): 접속 부재의 융점-100℃≤α<접속 부재의 융점
조건 (2): 접속 부재의 융점≤β≤접속 부재의 융점 +100℃
본 실시형태에 의하면, 반도체 소자와 피착체와의 전기적 접속시에, 우선 접촉 공정에서, 접속 부재의 융점 미만의 소정 온도 α의 가열 하에서 반도체 소자의 접속 부재와 피착체를 접촉시킨다. 이것에 의해, 언더필재가 연화되어, 접속 부재의 언더필재에의 진입을 용이하게 행할 수 있고, 접속 부재와 피착체와의 접촉을 충분한 레벨로 할 수 있다. 이어서 고정 공정에서, 접촉 상태를 유지한 채로 접속 부재의 융점 이상의 소정 온도 β에서 접속 부재와 피착체를 서로 고정하여 전기적 접속을 얻기 때문에, 접속 신뢰성이 높은 반도체 장치를 효율적으로 제조할 수 있다.
본 실시형태에서, 접촉 공정에서의 조건 (1) 및 고정 공정에서의 조건 (2)는 상기 범위이지만, 언더필재의 연화 용이성과 접속 부재에의 의도하지 않는 열이력의 방지의 관점에서, 각각 하기 범위 (1') 및 (2')인 것이 바람직하다.
조건 (1'): 접속 부재의 융점-80℃≤α≤접속 부재의 융점-10℃
조건 (2'): 접속 부재의 융점 +10℃≤β≤접속 부재의 융점 +80℃
접촉 공정의 조건 (1) 및 고정 공정의 조건 (2)를 유지하는 시간은, 반도체 소자의 접속 부재와 피착체와의 접촉, 및 반도체 소자의 접속 부재를 통한 피착체에의 고정을 달성할 수 있는 한 특별히 한정되지 않고, 각각 독립적으로, 바람직하게는 2∼20초이며, 보다 바람직하게는 3∼15초이다. 또한, 접촉 공정 및 고정 공정에서의 처리의 확실성을 높이기 위해, 각 공정을 가압 하에서 행하여도 좋다. 가압 조건으로서는, 각 공정 독립적으로 10 N∼200 N이 바람직하고, 20 N∼160 N이 보다 바람직하다.
본 실시형태에서, 열경화 전의 상기 언더필재(2)의 상기 조건 (1)의 온도 α의 범위에서의 최저 용융 점도는 100 Pa·s 이상 20000 Pa·s 이하인 것이 바람직하고, 1000 Pa·s 이상 10000 Pa·s 이하인 것이 보다 바람직하다. 최저 용융 점도를 상기 범위로 하는 것에 의해, 접속 부재(4)(도 2a 참조)의 언더필재(2)에의 진입을 용이하게 할 수 있다. 또한, 반도체 소자(5)의 전기적 접속시의 보이드의 발생, 및 반도체 소자(5)와 피착체(6) 사이의 공간으로부터 언더필재(2)가 비어져 나오는 것을 방지할 수 있다(도 2d 참조).
<제3 실시형태>
제1 실시형태에서는, 기재 위에 직접 언더 필재가 적층되어 있는 밀봉 시트에 대해서 설명했지만, 제3 실시형태에서는, 기재와 언더필재 사이에 점착제층을 설치한 밀봉 시트에 대해서 설명한다. 도 3은, 본 발명의 다른 실시형태인 제3 실시형태에 따른 밀봉 시트를 도시하는 단면 모식도이다.
도 3에 도시하는 바와 같이, 제3 실시형태에 따른 밀봉 시트는, 기재(1)와, 기재(1) 위에 적층된 점착제층(8)과, 점착제층(8) 위에 적층된 언더필재를 구비한다. 기재(1) 및 언더필재(2)는 제1 실시형태와 마찬가지이기 때문에, 여기서는 점착제층(8)에 대해서 설명한다.
(점착제층)
점착제층(8)은 종래 공지의 감압성 점착제에 의해 형성되어도 좋고, 자외선 경화형 점착제에 의해 형성되어도 좋다. 자외선 경화형 점착제는, 자외선의 조사에 의해 가교도를 증대시켜 언더필재(2)에 대한 점착력을 저하시킬 수 있어, 언더필재를 갖는 반도체 소자의 픽업을 용이하게 행할 수 있는 점에서 바람직하다.
상기 자외선 경화형 점착제는, 탄소-탄소 이중 결합 등의 자외선 경화성의 작용기를 가지며, 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 자외선 경화형 점착제로서는, 예컨대 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 자외선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 자외선 경화형 점착제를 예시할 수 있다.
상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염에 약한 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 예컨대 (메트)아크릴산알킬에스테르(예컨대 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄상 또는 분기쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하고, 본 발명의 (메트)는 모두 같은 의미이다.
상기 아크릴계폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 모노머 성분으로서, 예컨대 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물 모노머; (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한 상기 아크릴계 폴리머는, 가교시키기 위해, 다작용성 모노머 등도, 필요에 따라 공중합용 모노머 성분으로서 포함할 수 있다. 이러한 다작용성 모노머로서, 예컨대 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리스리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합시키는 것에 의해 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수 평균 분자량은, 바람직하게는 30만 이상, 더 바람직하게는 40만∼300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수 평균 분자량을 높이기 위해, 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 하는 베이스 폴리머와의 밸런스에 따라, 더 나아가서는 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 더 나아가서는 0.1∼0.5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지의 각종 점착부여제, 노화방지제 등의 첨가제를 이용하여도 좋다.
배합하는 상기 자외선 경화성의 모노머 성분으로서는, 예컨대 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리스리톨트리(메트)아크릴레이트, 펜타에리스리톨테트라(메트)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리스리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한, 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 가지의 올리고머를 들 수 있고, 그 분자량이 100∼30000 정도의 범위인 것이 적당하다. 자외선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을, 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5∼500 중량부, 바람직하게는 40∼150 중량부 정도이다.
또한, 자외선 경화형 점착제로서는, 상기 설명한 첨가형의 자외선 경화형 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄중 또는 주쇄 말단에 갖는 것을 이용한 내재형의 자외선 경화형 점착제를 들 수 있다. 내재형의 자외선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며, 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러 가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계에서 용이하다. 예컨대 미리, 아크릴계 폴리머에 작용기를 갖는 모노머를 공중합한 후, 이 작용기와 반응할 수 있는 작용기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 자외선 경화성를 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 작용기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 작용기의 조합 중에서도 반응 추적의 용이함으로부터, 히드록실기와 이소시아네이트기와의 조합이 적합하다. 또한, 이들 작용기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이면, 작용기는 아크릴계 폴리머와 상기 화합물의 어느 측에 있어서도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 가지며, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않는 정도로 상기 자외선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0∼10 중량부의 범위이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예컨대 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페닐-1,2-프로판디온-2-(O-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티옥산톤, 2-클로로티옥산톤, 2-메틸티옥산톤, 2,4-디메틸티옥산톤, 이소프로필티옥산톤, 2,4-디클로로티옥산톤, 2,4-디에틸티옥산톤, 2,4-디이소프로필티옥산톤 등의 티옥산톤계 화합물; 캄파퀴논; 할로겐화 케톤; 아실포스핀옥사이드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05∼20 중량부 정도이다.
또한 자외선 경화형 점착제로서는, 예컨대 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
또한, 자외선 조사시에, 산소에 의한 경화 저해가 발생하는 경우는, 자외선 경화형의 점착제층(8)의 표면으로부터 산소(공기)를 차단하는 것이 바람직하다. 그 방법으로서는, 예컨대 점착제층(8)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기중에서 자외선 등의 자외선을 조사하는 방법 등을 들 수 있다.
점착제층(8)의 두께는 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 접착층의 고정 유지의 양립성 등의 관점에서 1 ㎛∼50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2 ㎛∼30 ㎛, 더 나아가서는 5 ㎛∼25 ㎛가 바람직하다.
(밀봉 시트의 제조 방법)
제1 실시형태에서의 밀봉 시트의 제조 방법과의 상위점에 대해서 이하에 설명한다. 우선, 기재(1)의 제작 방법은 제1 실시형태와 마찬가지이기 때문에, 여기서의 설명은 생략한다.
다음에, 점착제층 형성용의 점착제 조성물을 조제한다. 점착제 조성물에는, 점착제층의 항에서 설명한 바와 같은 수지나 첨가물 등이 배합되어 있다. 조제한 점착제 조성물을 기재(1) 위에 도포하여 도포막을 형성한 후, 이 도포막을 소정 조건하에서 건조시켜(필요에 따라 가열 가교시켜), 점착제층(8)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예컨대 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 건조 조건으로서는, 예컨대 건조 온도 80℃∼150℃, 건조 시간 0.5∼5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 위에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜 점착제층(8)을 형성하여도 좋다. 그 후, 기재(1) 위에 점착제층(8)을 세퍼레이터와 함께 접합시킨다. 또한, 이상과 같은 기재에 점착제층이 형성된 부재로서, 시판되는 다이싱용 필름을 이용하여도 좋다.
별도로, 제1 실시형태와 마찬가지로 하여, 이형 필름(세퍼레이터) 위에 형성한 언더필재를 제작한다. 이어서, 언더필재와 점착제층이 접합면이 되도록 하여 양자를 접합시킨다. 접합은, 예컨대 압착에 의해 행할 수 있다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30℃∼80℃가 바람직하고, 40℃∼60℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예컨대 0.1 kgf/㎝∼20 kgf/㎝(0.98 N/㎝∼196 N/㎝)가 바람직하며, 1 kgf/㎝∼10 kgf/㎝(9.8 N/㎝∼98 N/㎝)가 보다 바람직하다. 이상에 의해, 제3 실시형태에 따른 밀봉 시트를 제작할 수 있다.
제3 실시형태에 따른 밀봉 시트여도, 기본적으로 제1 실시형태와 마찬가지로 하여 반도체 장치를 제조할 수 있다. 단, 픽업 공정은 점착제층(8)이 자외선 경화형인 경우, 이 점착제층(8)에 자외선을 조사한 후에 행한다. 이것에 의해, 점착제층(8)의 언더필재(2)에 대한 점착력이 저하되어, 언더필재(2)를 갖는 반도체칩(5)의 박리가 용이해진다. 그 결과, 반도체칩(5)을 손상시키지 않고 픽업이 가능해진다. 자외선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라 설정하면 된다. 또한, 점착제층(8)에 미리 자외선 조사하여 경화시켜 두고, 이 경화된 점착제층(8)과 언더필재(2)를 접합시키고 있는 경우는, 여기서의 자외선 조사는 불필요하다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들에만 한정하는 취지의 것이 아니다. 또한, 부는 중량부를 의미한다.
<제1 실시형태에 따른 실시예>
이하의 각 실시예 등은, 제1 실시형태에 따른 반도체 장치의 제조 방법에 대응한다.
[실시예 1]
(밀봉 시트의 제작)
아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 폴리머(상품명 「파라클론 W-197CM」, 네가미고교가부시키가이샤 제조): 100부에 대하여, 에폭시 수지 1(상품명 「에피코트 1004」, JER가부시키가이샤 제조): 56부, 에폭시 수지 2(상품명 「에피코트 828」, JER가부시키가이샤 제조): 19부, 페놀 수지(상품명 「미렉스 XLC-4L」, 미쓰이카가쿠가부시키가이샤 제조): 75부, 구형 실리카(상품명 「SO-25R」, 가부시키가이샤 아도마테크스 제조): 167부, 유기산(상품명 「오르토아니스산」 도쿄카세이가부시키가이샤 제조): 1.3부, 이미다졸 촉매(상품명 「2PHZ-PW」, 시코쿠카세이가부시키가이샤 제조): 1.3부를 메틸에틸케톤에 용해하여, 고형분 농도가 23.6 중량%가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 기재로서 실리콘 이형 처리한 두께가 50 ㎛의 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 위에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 45 ㎛의 언더필재가 기재 위에 형성된 밀봉 시트를 제작하였다.
(반도체 장치의 제작)
한 면에 범프가 형성되어 있는 한 면에 범프를 갖는 실리콘 웨이퍼를 준비하고, 이 한 면에 범프를 갖는 실리콘 웨이퍼의 범프가 형성되어 있는 측의 면에, 제작한 밀봉 시트를, 언더필재를 접합면으로 하여 접합시켰다. 한 면에 범프를 갖는 실리콘 웨이퍼로서는, 이하의 것을 이용하였다. 또한, 접합 조건은 이하와 같다. 언더필재의 두께(Y)(=45 ㎛)의 접속 부재의 높이(X)(=45 ㎛)에 대한 비(Y/X)는, 1이었다.
<한 면에 범프를 갖는 실리콘 웨이퍼>
실리콘 웨이퍼의 직경: 8 인치
실리콘 웨이퍼의 두께: 0.2 ㎜(200 ㎛)
범프의 높이: 45 ㎛
범프의 피치: 50 ㎛
범프의 재질: 땜납
<접합 조건>
접착 장치: 상품명 「DSA840-WS」, 닛토세이키가부시키가이샤 제조
접착 속도: 5 ㎜/분
접착 압력: 0.25 MPa
접착시의 스테이지 온도: 80℃
접착시의 감압도: 150 Pa
상기 수순에 따라 한 면에 범프를 갖는 실리콘 웨이퍼와 밀봉 시트를 접합시킨 후, 하기 조건으로 다이싱을 행하였다. 다이싱은 한 변이 7.3 ㎜인 정사각형의 칩 사이즈가 되도록 풀커트하였다.
<다이싱 조건>
다이싱 장치: 상품명 「DFD-6361」 디스코사 제조
다이싱 링: 「2-8-1」(디스코사 제조)
다이싱 속도: 30 ㎜/초
다이싱 블레이드:
Z1; 디스코사 제조 「203O-SE 27HCDD」
Z2; 디스코사 제조 「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000 rpm
Z2; 45,000 rpm
커트 방식: 스텝 커트
웨이퍼칩 사이즈: 한 변이 7.3 ㎜인 정사각형
다음에, 각 밀봉 시트의 기재측으로부터 니들에 의해 밀어 올리는 방식으로, 언더필재와 한 면에 범프를 갖는 반도체칩과의 적층체를 픽업하였다. 픽업 조건은 하기와 같다.
<픽업 조건>
픽업 장치: 상품명 「SPA-300」 가부시키가이샤 신가와사 제조
니들 개수: 9개
니들 밀어올림 양: 500 ㎛(0.5 ㎜)
니들 밀어올림 속도: 20 ㎜/초
픽업 시간: 1초
익스팬드량: 3 ㎜
계속해서, 픽업한 적층체를 하기의 가열 조건하에서 유지하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」파나소닉 제조
가열 조건: 150℃×2초
마지막으로, 하기의 열압착 조건에 의해, 반도체칩의 범프 형성면과 BGA 기판을 대향시킨 상태로 반도체칩을 BGA 기판에 열압착하여 반도체칩을 실장하였다. 이것에 의해, 반도체칩이 BGA 기판에 실장된 반도체 장치를 얻었다. 또한, 본 공정에서는, 열압착 조건 1에 계속해서 열압착 조건 2에 의해 열압착을 행하는 2 단계의 처리를 행하였다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 150℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
[실시예 2]
하기의 가열 조건 하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」파나소닉 제조
가열 조건: 100℃×2초
[실시예 3]
하기의 가열 조건하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 조건: 200℃×2초
[실시예 4]
하기의 가열 조건하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 조건: 150℃×1초
[실시예 5]
하기의 가열 조건하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 하여 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 조건: 100℃×1초
[실시예 6]
하기의 가열 조건하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 조건: 200℃×1초
[비교예 1]
하기의 가열 조건하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 조건: 50℃×2초
[비교예 2]
하기의 가열 조건하에서 반도체 소자와 언더필재와의 적층체를 유지한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<가열 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 조건: 250℃×2초
[비교예 3]
반도체 소자와 언더필재와의 적층체를 유지하는 공정을 마련하지 않은 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제조하였다.
(최저 용융 점도의 측정)
언더필재(열경화 전)의 최저 용융 점도를 측정하였다. 최저 용융 점도의 측정은, 레오미터(HAAKE사 제조, RS-1)를 이용하여, 병렬 플레이트법에 의해 측정한 값이다. 보다 상세하게는, 갭 100 ㎛, 회전 콘 직경 20 ㎜, 회전 속도 10 s-1, 승온 속도 10℃/분의 조건으로, 60℃ 내지 200℃ 범위에서 용융 점도를 측정하고, 그 때에 얻어지는 100℃ 내지 200℃까지의 범위에서의 용융 점도의 최저값을 최저 용융 점도로 하였다. 결과를 표 1에 나타낸다.
(보이드의 발생의 평가)
보이드의 발생의 평가는, 실시예 및 비교예에서 제작한 반도체 장치의 언더필재와 BGA 기판 사이에서 절단하고, 절단면을 화상 인식 장치(하마마츠 포토닉스사 제조, 상품명 「C9597-11」)를 이용하여 관찰하며, 반도체칩의 면적에 대한 보이드 부분의 합계 면적의 비율을 산출함으로써 행하였다. 절단면의 관찰상에서의 반도체칩의 면적에 대하여, 보이드 부분의 합계 면적이 0%∼5%인 경우를 「○」, 5% 초과 25% 이하인 경우를 「△」, 25% 초과인 경우를 「×」 로 하여 평가하였다. 결과를 표 1에 나타낸다.
Figure pat00001
표 1로부터 알 수 있는 바와 같이, 실시예에 따른 반도체 장치에서는, 보이드의 발생이 억제되어 있었다. 한편 비교예 1∼3의 반도체 장치에서는 보이드가 발생하고 있었다. 비교예 1에서는 유지 온도가 100℃ 미만이기 때문에, 언더필재중의 수분이 충분히 제거되지 않아, 반도체 소자의 실장시의 가열에 의해 수분이 증발하여 보이드가 발생했다고 생각된다. 비교예 2에서는 유지 온도가 200℃를 초과해 있었기 때문에, 언더필재중의 수분이 급격히 증발하고, 그 결과, 보이드가 발생했다고 생각된다. 비교예 3에서는 유지 공정을 마련하지 않았기 때문에, 언더필재중의 수분이 제거되지 않아, 보이드가 발생했다고 생각된다. 이상으로부터, 반도체 장치의 제조 공정으로서, 언더필재를 갖는 반도체 소자를 100℃∼200℃에서 1초 이상 유지하는 공정을 마련하는 것에 의해, 보이드의 발생이 억제된 고신뢰성의 반도체 장치를 제조할 수 있는 것을 알 수 있다.
<제2 실시형태에 따른 실시예>
이하의 각 실시예 등은, 제2 실시형태에 따른 반도체 장치의 제조 방법에 대응한다.
[실시예 1]
제1 실시형태에 따른 실시예 1과 마찬가지로 밀봉 시트의 제작으로부터 언더필재와 한 면에 범프를 갖는 반도체칩과의 적층체를 픽업까지 행하고, 마지막으로, 하기의 열압착 조건 1 및 2에 의해 접속 공정의 접촉 공정 및 고정 공정을 각각 행하여, 반도체칩의 범프 형성면과 BGA 기판을 대향시킨 상태에서 반도체칩을 BGA 기판에 열압착하여 양자의 전기적 접속을 행하였다. 이것에 의해, 반도체칩이 BGA 기판에 실장된 반도체 장치를 얻었다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 150℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
[실시예 2]
하기의 열압착 조건으로 접속 공정을 행한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 121℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
[실시예 3]
하기의 열압착 조건으로 접속 공정을 행한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작했다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 150℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 321℃
하중: 98 N
유지 시간: 10초
[비교예 1]
하기의 열압착 조건으로 접속 공정을 행한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 50℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
[비교예 2]
하기의 열압착 조건으로 접속 공정을 행한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<열압착 조건 1>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 240℃
하중: 98 N
유지 시간: 10초
<열압착 조건 2>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 10초
[비교예 3]
접속 공정을 접촉 공정 및 고정 공정으로 나누지 않고, 하기의 열압착 조건으로 접속 공정을 일괄적으로 행한 것 이외는, 실시예 1과 마찬가지로 반도체 장치를 제작하였다.
<열압착 조건>
픽업 장치: 상품명 「FCB-3」 파나소닉 제조
가열 온도: 260℃
하중: 98 N
유지 시간: 30초
(최저 용융 점도의 측정)
언더필재(열경화 전)의 최저 용융 점도를 측정하였다. 최저 용융 점도의 측정은, 레오미터(HAAKE사 제조, RS-1)를 이용하여, 병렬 플레이트법에 의해 측정한 값이다. 보다 상세하게는, 갭 100 ㎛, 회전 콘 직경 20 ㎜, 회전 속도 10 s-1, 승온 속도 10℃/분의 조건으로, 100℃ 내지 230℃ 범위에서 용융 점도를 측정하고, 그 때에 얻어지는 용융 점도의 최저값을 최저 용융 점도로 하였다. 결과를 표 2에 나타낸다.
(접속성의 평가)
반도체 소자와 BGA 기판과의 전기적 접속의 평가는, 실시예 및 비교예에서 제작한 반도체 장치 10 샘플에 대하여 디지털 멀티 미터 TR6847(어드반테스트 재팬사 제조)를 이용하여 도통 확인을 행하고, 도통이 확인된 샘플의 비율이 90% 이상인 경우를 「○」, 90% 미만인 경우를 「×」로 하여 평가하였다. 결과를 표 2에 나타낸다.
Figure pat00002
표 2로부터 알 수 있는 바와 같이, 실시예에 따른 반도체 장치에서는 양호한 도통이 확인되었다. 한편 비교예 1∼3에서는 도통 상태를 확인할 수 없는 샘플이 많아, 접속 신뢰성은 낮았다. 비교예 1에서는 접촉 공정(열압착 조건 1)의 가열 온도가(범프의 융점-100℃) 보다 낮은 온도이기 때문에, 언더필재가 충분히 연화되지 않아, 범프와 기판과의 접촉이 불충분했다고 생각된다. 비교예 2 및 비교예 3에서는, 접촉 공정의 가열 온도가 범프의 융점을 초과해 있기 때문에 기판과 범프간의 언더필재를 충분히 밀어내기 전에 금속 용융이 시작되어 버려, 범프와 기판간에 언더필재가 잔존하여, 불충분한 접촉이 되어 버렸다고 생각된다. 이상으로부터, 반도체 장치의 제조 공정으로서, 소정 조건 (1)을 만족시키는 접촉 공정 및 소정 조건 (2)를 만족시키는 고정 공정을 갖는 접속 공정을 마련하는 것에 의해, 고신뢰성의 반도체 장치를 제조할 수 있는 것을 알 수 있다.
1: 기재, 2: 언더필재, 3: 반도체 웨이퍼, 3a: 반도체 웨이퍼의 접속 부재가 형성된 면, 3b: 반도체 웨이퍼의 접속 부재가 형성된 면과는 반대측의 면, 4: 범프(접속 부재), 5: 반도체칩(반도체 소자), 6: 피착체, 7: 도통재, 8: 점착제층, 10, 30: 밀봉 시트, 20: 반도체 장치

Claims (4)

  1. 피착체와, 이 피착체와 전기적으로 접속된 반도체 소자와, 이 피착체와 이 반도체 소자 사이의 공간을 충전하는 언더필재를 구비하는 반도체 장치의 제조 방법으로서,
    기재와 이 기재 위에 적층된 언더필재를 구비하는 밀봉 시트를 준비하는 준비 공정과,
    반도체 웨이퍼의 접속 부재가 형성된 면에 상기 밀봉 시트를 접합시키는 접합 공정과,
    상기 반도체 웨이퍼를 다이싱하여 상기 언더필재를 갖는 반도체 소자를 형성하는 다이싱 공정과,
    상기 언더필재를 갖는 반도체 소자를 100℃∼200℃에서 1초 이상 유지하는 유지 공정과,
    상기 피착체와 상기 반도체 소자 사이의 공간을 언더필재로 충전하면서 상기 접속 부재를 통해 상기 반도체 소자와 상기 피착체를 전기적으로 접속하는 접속 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 열경화 전의 상기 언더필재의 100℃∼200℃에서의 최저 용융 점도는 100 Pa·s 이상 20000 Pa·s 이하인 것인 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 열경화 전의 상기 언더필재의 23℃에서의 점도는, 0.01 MPa·s 이상 100 MPa·s 이하인 것인 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 열경화 전의 상기 언더필재의 온도 23℃, 습도 70%의 조건하에서의 흡수율은, 1 중량% 이하인 것인 반도체 장치의 제조 방법.
KR1020120135047A 2011-11-28 2012-11-27 반도체 장치의 제조 방법 KR20130059292A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-259132 2011-11-28
JP2011259132A JP5827878B2 (ja) 2011-11-28 2011-11-28 半導体装置の製造方法
JP2011259126A JP2013115185A (ja) 2011-11-28 2011-11-28 半導体装置の製造方法
JPJP-P-2011-259126 2011-11-28

Publications (1)

Publication Number Publication Date
KR20130059292A true KR20130059292A (ko) 2013-06-05

Family

ID=48467248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120135047A KR20130059292A (ko) 2011-11-28 2012-11-27 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20130137219A1 (ko)
KR (1) KR20130059292A (ko)
CN (1) CN103137501A (ko)
TW (1) TW201330121A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
KR102165264B1 (ko) * 2013-10-10 2020-10-13 삼성전자 주식회사 아연 입자를 함유하는 비전도성 폴리머 막, 비전도성 폴리머 페이스트, 이들을 포함하는 반도체 패키지, 및 반도체 패키지의 제조 방법
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10121726B2 (en) 2015-08-28 2018-11-06 Intel IP Corporation Cooler for semiconductor devices
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
JP7373268B2 (ja) 2018-03-29 2023-11-02 リンテック株式会社 個片体形成装置および個片体形成方法
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201330121A (zh) 2013-07-16
US20130137219A1 (en) 2013-05-30
CN103137501A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
JP6157890B2 (ja) アンダーフィル材、封止シート及び半導体装置の製造方法
US9472439B2 (en) Reinforcing sheet and method for producing secondary mounted semiconductor device
WO2014171404A1 (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
KR20130069438A (ko) 반도체 장치의 제조 방법
KR20130000343A (ko) 적층 필름 및 그 사용 방법
KR20130000344A (ko) 반도체 장치의 제조 방법
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20130059292A (ko) 반도체 장치의 제조 방법
KR20150120332A (ko) 언더필 시트, 이면 연삭용 테이프 일체형 언더필 시트, 다이싱 테이프 일체형 언더필 시트 및 반도체 장치의 제조 방법
JP5961015B2 (ja) アンダーフィル材及び半導体装置の製造方法
JP5827878B2 (ja) 半導体装置の製造方法
WO2015174184A1 (ja) 半導体装置の製造方法
JP6407684B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6502026B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP5907717B2 (ja) 半導体装置の製造方法
JP2013115185A (ja) 半導体装置の製造方法
WO2015046082A1 (ja) 半導体装置の製造方法
JP2013127997A (ja) 半導体装置の製造方法
JP5889625B2 (ja) 半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法
WO2016084707A1 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
WO2015046073A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid