JP2013127997A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013127997A JP2013127997A JP2011275995A JP2011275995A JP2013127997A JP 2013127997 A JP2013127997 A JP 2013127997A JP 2011275995 A JP2011275995 A JP 2011275995A JP 2011275995 A JP2011275995 A JP 2011275995A JP 2013127997 A JP2013127997 A JP 2013127997A
- Authority
- JP
- Japan
- Prior art keywords
- underfill material
- semiconductor
- adherend
- semiconductor element
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
【解決手段】 本発明は、被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材を備える半導体装置の製造方法であって、裏面研削用テープと該裏面研削用テープ上に積層されたアンダーフィル材とを備える封止シートを準備する準備工程と、半導体ウェハの接続部材が形成された回路面と上記封止シートのアンダーフィル材とを1000Pa以下の減圧下で貼り合わせる貼合せ工程と、上記半導体ウェハの回路面とは反対側の面を研削する研削工程と、上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程と、上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程とを含む。
【選択図】 図2
Description
裏面研削用テープと該裏面研削用テープ上に積層されたアンダーフィル材とを備える封止シートを準備する準備工程と、
半導体ウェハの接続部材が形成された回路面と上記封止シートのアンダーフィル材とを1000Pa以下の減圧下で貼り合わせる貼合せ工程と、
上記半導体ウェハの回路面とは反対側の面を研削する研削工程と、
上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程と、
上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程と
を含む。
上記接触した接続部材を上記被着体に下記条件(2)の温度β下で固定する工程と
を含むことが好ましい。
条件(1):接続部材の融点−100℃≦α<接続部材の融点
条件(2):接続部材の融点≦β≦接続部材の融点+100℃
封止シート準備工程では、裏面研削用テープと該裏面研削用テープ上に積層されたアンダーフィル材とを備える封止シートを準備する。
図1に示すように、封止シート10は、裏面研削用テープ1と、裏面研削用テープ1上に積層されたアンダーフィル材2とを備えている。なお、アンダーフィル材2は、図1に示したように裏面研削用テープ1の全面に積層されていなくてもよく、半導体ウェハ3(図2(a)参照)との貼り合わせに十分なサイズで設けられていればよい。
裏面研削用テープ1は、基材1aと、基材1a上に積層された粘着剤層1bとを備えている。なお、アンダーフィル材2は、粘着剤層1b上に積層されている。
上記基材1aは封止シート10の強度母体となるものである。例えば、低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、ポリウレタン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミド、全芳香族ポリアミド、ポリフェニルスルフイド、アラミド(紙)、ガラス、ガラスクロス、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂、金属(箔)、紙等が挙げられる。粘着剤層1bが紫外線硬化型である場合、基材1aは紫外線に対し透過性を有するものが好ましい。
粘着剤層1bの形成に用いる粘着剤は、裏面研削及びダイシングの際にアンダーフィル材を介して半導体ウェハ又は半導体チップをしっかり保持し、ピックアップ時にアンダーフィル材付きの半導体チップを剥離可能に制御できるものであれば特に制限されない。例えば、アクリル系粘着剤、ゴム系粘着剤等の一般的な感圧性接着剤を用いることができる。上記感圧性接着剤としては、半導体ウェハやガラス等の汚染をきらう電子部品の超純水やアルコール等の有機溶剤による清浄洗浄性などの点から、アクリル系ポリマーをベースポリマーとするアクリル系粘着剤が好ましい。
本実施形態におけるアンダーフィル材2は、表面実装された半導体素子と被着体との間の空間を充填する封止用フィルムとして用いることができる。アンダーフィル材の構成材料としては、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。又、熱可塑性樹脂や熱硬化性樹脂単独でも使用可能である。
本実施の形態に係る封止シート10は、例えば裏面研削用テープ1及びアンダーフィル材2を別々に作製しておき、最後にこれらを貼り合わせることにより作成することができる。具体的には、以下のような手順に従って作製することができる。
貼合せ工程では、半導体ウェハ3の接続部材4が形成された回路面3aと上記封止シート10のアンダーフィル材2とを1000Pa以下の減圧下で貼り合わせる(図2(a)参照)。
半導体ウェハ3の回路面3aには、複数の接続部材4が形成されている(図2(a)参照)。バンプや導電材等の接続部材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類(合金)や、金系金属材、銅系金属材などが挙げられる。接続部材の高さも用途に応じて定められ、一般的には15〜100μm程度である。もちろん、半導体ウェハ3における個々の接続部材の高さは同一でも異なっていてもよい。
0.5≦Y/X≦2
図2(a)に示すように、まず、封止シート10のアンダーフィル材2上に任意に設けられたセパレータを適宜に剥離し、前記半導体ウェハ3の接続部材4が形成された回路面3aとアンダーフィル材2とを対向させ、前記アンダーフィル材2と前記半導体ウェハ3とを貼り合わせる(マウント工程)。
研削工程では、上記半導体ウェハ3の回路面3aとは反対側の面(すなわち、裏面)3bを研削する(図2(b)参照)。半導体ウェハ3の裏面研削に用いる薄型加工機としては特に限定されず、例えば研削機(バックグラインダー)、研磨パッド等を例示できる。また、エッチング等の化学的方法にて裏面研削を行ってもよい。裏面研削は、半導体ウェハが所望の厚さ(例えば、700〜25μm)になるまで行われる。
ダイシング工程では、図2(c)に示すように半導体ウェハ3をダイシングしてアンダーフィル材付きの半導体素子5を形成する。ダイシング工程を経ることで、半導体ウェハ3を所定のサイズに切断して個片化(小片化)し、半導体チップ(半導体素子)5を製造する。ここで得られる半導体チップ5は同形状に切断されたアンダーフィル材2と一体になっている。ダイシングは、半導体ウェハ3のアンダーフィル材2を貼り合わせた回路面3aと反対側の面3bから常法に従い行われる。切断箇所の位置合わせは直射光もしくは間接光を用いた画像認識により行うことができる。
封止シートに接着固定された半導体チップ5を回収するために、図2(d)に示すように、アンダーフィル材2付きの半導体チップ5のピックアップを行って、半導体チップ5とアンダーフィル材3との積層体Aを裏面研削用テープ1より剥離する。
実装工程では、被着体6と半導体素子5の間の空間をアンダーフィル材2で充填しつつ接続部材4を介して半導体素子5と被着体6とを電気的に接続する(図2(e)参照)。具体的には、積層体Aの半導体チップ5を、半導体チップ5の回路面3aが被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、半導体チップ5に形成されているバンプ(接続部材)4を、被着体6の接続パッドに被着された接合用の導電材7(半田など)に接触させて押圧しながら導電材を溶融させることにより、半導体チップ5と被着体6との電気的接続を確保し、半導体チップ5を被着体6に固定させることができる。半導体チップ5の回路面3aにはアンダーフィル材2が貼り付けられているので、半導体チップ5と被着体6との電気的接続と同時に、半導体チップ5と被着体6との間の空間がアンダーフィル材2により充填されることになる。
半導体素子5と被着体6との電気的接続を行った後は、アンダーフィル材2を加熱により硬化させる。これにより、半導体素子5の表面を保護することができるとともに、半導体素子5と被着体6との間の接続信頼性を確保することができる。アンダーフィル材の硬化のための加熱温度としては特に限定されず、150〜250℃程度であればよい。なお、実装工程の加熱によりアンダーフィル材も併せて硬化する場合、本工程を省略することができる。
次に、実装された半導体チップ5を備える半導体装置20全体を保護するために封止工程を行ってもよい。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165℃〜185℃で、数分間キュアすることができる。
次に、当該封止シートを用いて得られる半導体装置について図面を参照しつつ説明する(図2(e)参照)。本実施形態に係る半導体装置20では、半導体素子5と被着体6とが、半導体素子5上に形成されたバンプ(接続部材)4及び被着体6上に設けられた導電材7を介して電気的に接続されている。また、半導体素子5と被着体6との間には、その空間を充填するようにアンダーフィル材2が配置されている。半導体装置20は、封止シート10を用いる上記製造方法にて得られるので、半導体素子5とアンダーフィル材2との間においてボイドの発生が抑制されている。従って、半導体素子5表面保護、及び半導体素子5と被着体6との間の空間の充填が十分なレベルとなり、半導体装置20として高い信頼性を発揮することができる。
(封止シートの作製)
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」根上工業株式会社製):100部に対して、エポキシ樹脂1(商品名「エピコート1004」JER株式会社製):56部、エポキシ樹脂2(商品名「エピコート828」JER株式会社製):19部、フェノール樹脂(商品名「ミレックスXLC−4L」三井化学株式会社製):75部、球状シリカ(商品名「SO−25R」株式会社アドマテックス製):167部、有機酸(商品名「オルトアニス酸」東京化成株式会社製):1.3部、イミダゾール触媒(商品名「2PHZ−PW」四国化成株式会社製):1.3部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
片面にバンプが形成されている片面バンプ付きシリコンウェハを用意し、この片面バンプ付きシリコンウェハのバンプが形成されている側の面に、作製した封止シートを、アンダーフィル材を貼り合わせ面として貼り合わせた。片面バンプ付きシリコンウェハとしては、以下のものを用いた。また、貼り合わせ条件は以下の通りである。アンダーフィル材の厚さY(=45μm)の接続部材の高さX(=45μm)に対する比(Y/X)は、1であった。
シリコンウェハの直径:8インチ
シリコンウェハの厚さ:0.7mm(700μm)
バンプの高さ:45μm
バンプのピッチ:50μm
バンプの材質:ハンダ+銅ピラー
貼り付け装置:商品名「DSA840−WS」、日東精機株式会社製
貼り付け速度:5mm/min
貼り付け圧力:0.25MPa
貼り付け時のステージ温度:80℃
貼り付け時の減圧度:150Pa
研削装置:商品名「DFG−8560」、ディスコ社製
半導体ウェハ:厚さ0.7mm(700μm)から0.2mm(200μm)に裏面研削
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000rpm
Z2;45,000rpm
カット方式:ステップカット
ウェハチップサイズ:7.3mm角
ピックアップ装置:商品名「SPA−300」株式会社新川社製
ニードル本数:9本
ニードル突き上げ量:500μm(0.5mm)
ニードル突き上げ速度:20mm/秒
ピックアップ時間:1秒
エキスパンド量:3mm
ピックアップ装置:商品名「FCB−3」パナソニック製
加熱温度:150℃
荷重:98N
保持時間:10秒
ピックアップ装置:商品名「FCB−3」パナソニック製
加熱温度:260℃
荷重:98N
保持時間:10秒
下記の貼り合わせ条件で半導体ウェハとアンダーフィル材とを貼り合わせたこと以外は、実施例1と同様に半導体装置を作製した。
<貼り合わせ条件>
貼り付け装置:商品名「DSA840−WS」日東精機株式会社製
貼り付け速度:5mm/min
貼り付け圧力:0.25MPa
貼り付け時のステージ温度:80℃
貼り付け時の減圧度:1000Pa
下記の貼り合わせ条件で半導体ウェハとアンダーフィル材とを貼り合わせたこと以外は、実施例1と同様に半導体装置を作製した。
<貼り合わせ条件>
貼り付け装置:商品名「DSA840−WS」日東精機株式会社製
貼り付け速度:5mm/min
貼り付け圧力:0.25MPa
貼り付け時のステージ温度:80℃
貼り付け時の減圧度:100Pa
下記の貼り合わせ条件で半導体ウェハとアンダーフィル材とを貼り合わせたこと以外は、実施例1と同様に半導体装置を作製した。
<貼り合わせ条件>
貼り付け装置:商品名「DSA840−WS」日東精機株式会社製
貼り付け速度:5mm/min
貼り付け圧力:0.25MPa
貼り付け時のステージ温度:80℃
貼り付け時の減圧度:1100Pa
半導体ウェハとアンダーフィル材との貼り合わせの際に減圧しなかった(すなわち、大気圧下で貼り合わせた)こと以外は、実施例1と同様に半導体装置を作製した。
アンダーフィル材(熱硬化前)の最低溶融粘度を測定した。最低溶融粘度の測定は、レオメーター(HAAKE社製、RS−1)を用いて、パラレルプレート法により測定した値である。より詳細には、ギャップ100μm、回転コーン直径20mm、回転速度10s−1、昇温速度10℃/分の条件にて、60℃から200℃の範囲で溶融粘度を測定し、その際に得られる100℃から200℃までの範囲での溶融粘度の最低値を最低溶融粘度とした。結果を表1に示す。
ボイドの発生の評価は、実施例及び比較例で作製した半導体装置の半導体チップとアンダーフィル材との間で切断し、切断面を画像認識装置(浜松ホトニクス社製、商品名「C9597−11」)を用いて観察し、アンダーフィル材の面積に対するボイド部分の合計面積の割合を算出することで行った。切断面の観察像におけるアンダーフィル材の面積に対して、ボイド部分の合計面積が0〜5%の場合を「○」、5%超25%以下の場合を「△」、25%超の場合を「×」として評価した。結果を表1に示す。
1a 基材
1b 粘着剤層
2 アンダーフィル材
3 半導体ウェハ
3a 半導体ウェハの回路面
3b 半導体ウェハの回路面とは反対側の面
4 バンプ(接続部材)
5 半導体チップ(半導体素子)
6 被着体
7 導通材
10 封止シート
20 半導体装置
Claims (5)
- 被着体と、該被着体と電気的に接続された半導体素子と、該被着体と該半導体素子との間の空間を充填するアンダーフィル材を備える半導体装置の製造方法であって、
裏面研削用テープと該裏面研削用テープ上に積層されたアンダーフィル材とを備える封止シートを準備する準備工程と、
半導体ウェハの接続部材が形成された回路面と上記封止シートのアンダーフィル材とを1000Pa以下の減圧下で貼り合わせる貼合せ工程と、
上記半導体ウェハの回路面とは反対側の面を研削する研削工程と、
上記半導体ウェハをダイシングして上記アンダーフィル材付きの半導体素子を形成するダイシング工程と、
上記被着体と上記半導体素子の間の空間を上記アンダーフィル材で充填しつつ上記接続部材を介して上記半導体素子と上記被着体とを電気的に接続する接続工程と
を含む半導体装置の製造方法。 - 上記貼合せ工程後の上記半導体ウェハと上記アンダーフィル材との界面に実質的に気泡が存在しない請求項1に記載の半導体装置の製造方法。
- 上記接続工程は、上記接続部材と上記被着体とを下記条件(1)の温度α下で接触させる工程と、
上記接触した接続部材を上記被着体に下記条件(2)の温度β下で固定する工程と
を含む請求項1又は2に記載の半導体装置の製造方法。
条件(1):接続部材の融点−100℃≦α<接続部材の融点
条件(2):接続部材の融点≦β≦接続部材の融点+100℃ - 熱硬化前の上記アンダーフィル材の100〜200℃における最低溶融粘度は、100Pa・s以上20000Pa・s以下である請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 熱硬化前の上記アンダーフィル材の23℃における粘度は、0.01MPa・s以上100MPa・s以下である請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275995A JP2013127997A (ja) | 2011-12-16 | 2011-12-16 | 半導体装置の製造方法 |
CN2012105368928A CN103165474A (zh) | 2011-12-16 | 2012-12-12 | 半导体装置的制造方法 |
KR1020120145058A KR20130069438A (ko) | 2011-12-16 | 2012-12-13 | 반도체 장치의 제조 방법 |
TW101147674A TW201334127A (zh) | 2011-12-16 | 2012-12-14 | 半導體裝置之製造方法 |
US13/715,996 US20130157415A1 (en) | 2011-12-16 | 2012-12-14 | Method for producing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275995A JP2013127997A (ja) | 2011-12-16 | 2011-12-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013127997A true JP2013127997A (ja) | 2013-06-27 |
Family
ID=48778384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275995A Ceased JP2013127997A (ja) | 2011-12-16 | 2011-12-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013127997A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017098331A (ja) * | 2015-11-19 | 2017-06-01 | 日東電工株式会社 | シート状樹脂組成物、積層シート及び半導体装置の製造方法 |
JP2019197840A (ja) * | 2018-05-10 | 2019-11-14 | デクセリアルズ株式会社 | 半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP2004319823A (ja) * | 2003-04-17 | 2004-11-11 | Sumitomo Bakelite Co Ltd | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 |
JP2005264109A (ja) * | 2004-03-22 | 2005-09-29 | Hitachi Chem Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
JP2006049482A (ja) * | 2004-08-03 | 2006-02-16 | Furukawa Electric Co Ltd:The | 半導体装置製造方法およびウエハ加工用テープ |
JP2009239138A (ja) * | 2008-03-28 | 2009-10-15 | Sumitomo Bakelite Co Ltd | 半導体用フィルム、半導体装置の製造方法および半導体装置 |
WO2011007531A1 (ja) * | 2009-07-17 | 2011-01-20 | 住友ベークライト株式会社 | 電子部品の製造方法および電子部品 |
JP2011029350A (ja) * | 2009-07-24 | 2011-02-10 | Sumitomo Bakelite Co Ltd | 電子部品の製造方法および電子部品 |
WO2011090038A1 (ja) * | 2010-01-21 | 2011-07-28 | 積水化学工業株式会社 | 熱硬化性樹脂組成物、フリップチップ実装用接着剤、半導体装置の製造方法、及び、半導体装置 |
-
2011
- 2011-12-16 JP JP2011275995A patent/JP2013127997A/ja not_active Ceased
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP2004319823A (ja) * | 2003-04-17 | 2004-11-11 | Sumitomo Bakelite Co Ltd | 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。 |
JP2005264109A (ja) * | 2004-03-22 | 2005-09-29 | Hitachi Chem Co Ltd | フィルム状接着剤およびこれを用いた半導体装置の製造方法 |
JP2006049482A (ja) * | 2004-08-03 | 2006-02-16 | Furukawa Electric Co Ltd:The | 半導体装置製造方法およびウエハ加工用テープ |
JP2009239138A (ja) * | 2008-03-28 | 2009-10-15 | Sumitomo Bakelite Co Ltd | 半導体用フィルム、半導体装置の製造方法および半導体装置 |
WO2011007531A1 (ja) * | 2009-07-17 | 2011-01-20 | 住友ベークライト株式会社 | 電子部品の製造方法および電子部品 |
JP2011029350A (ja) * | 2009-07-24 | 2011-02-10 | Sumitomo Bakelite Co Ltd | 電子部品の製造方法および電子部品 |
WO2011090038A1 (ja) * | 2010-01-21 | 2011-07-28 | 積水化学工業株式会社 | 熱硬化性樹脂組成物、フリップチップ実装用接着剤、半導体装置の製造方法、及び、半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017098331A (ja) * | 2015-11-19 | 2017-06-01 | 日東電工株式会社 | シート状樹脂組成物、積層シート及び半導体装置の製造方法 |
JP2019197840A (ja) * | 2018-05-10 | 2019-11-14 | デクセリアルズ株式会社 | 半導体装置の製造方法 |
JP7149099B2 (ja) | 2018-05-10 | 2022-10-06 | デクセリアルズ株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6157890B2 (ja) | アンダーフィル材、封止シート及び半導体装置の製造方法 | |
JP5976573B2 (ja) | 補強シート及び二次実装半導体装置の製造方法 | |
WO2014171404A1 (ja) | 熱硬化性樹脂組成物及び半導体装置の製造方法 | |
JP6280400B2 (ja) | アンダーフィル材、積層シート及び半導体装置の製造方法 | |
JP6222941B2 (ja) | アンダーフィルシート、裏面研削用テープ一体型アンダーフィルシート、ダイシングテープ一体型アンダーフィルシート及び半導体装置の製造方法 | |
US20130157415A1 (en) | Method for producing semiconductor device | |
JP2014003274A (ja) | 半導体装置の製造方法及びアンダーフィル材 | |
JP5961015B2 (ja) | アンダーフィル材及び半導体装置の製造方法 | |
KR20130059292A (ko) | 반도체 장치의 제조 방법 | |
JP5827878B2 (ja) | 半導体装置の製造方法 | |
WO2015174184A1 (ja) | 半導体装置の製造方法 | |
JP6407684B2 (ja) | シート状樹脂組成物、積層シート及び半導体装置の製造方法 | |
JP6502026B2 (ja) | シート状樹脂組成物、積層シート及び半導体装置の製造方法 | |
JP5907717B2 (ja) | 半導体装置の製造方法 | |
JP2013127997A (ja) | 半導体装置の製造方法 | |
JP5889625B2 (ja) | 半導体装置の製造方法 | |
JP6147103B2 (ja) | アンダーフィル材、積層シート及び半導体装置の製造方法 | |
WO2016084707A1 (ja) | シート状樹脂組成物、積層シート及び半導体装置の製造方法 | |
WO2015046073A1 (ja) | 半導体装置の製造方法 | |
JP2017098309A (ja) | シート状樹脂組成物、積層シート及び半導体装置の製造方法 | |
JP5715681B1 (ja) | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法 | |
JP2015122427A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160602 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20161020 |